特許第5833411号(P5833411)IP Force 特許公報掲載プロジェクト 2015.5.11 β版

知財求人 - 知財ポータルサイト「IP Force」

▶ ルネサスエレクトロニクス株式会社の特許一覧
特許5833411半導体装置およびその製造方法ならびに液晶表示装置
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】5833411
(24)【登録日】2015年11月6日
(45)【発行日】2015年12月16日
(54)【発明の名称】半導体装置およびその製造方法ならびに液晶表示装置
(51)【国際特許分類】
   G09F 9/00 20060101AFI20151126BHJP
   G02F 1/1343 20060101ALI20151126BHJP
   H01L 21/8244 20060101ALI20151126BHJP
   H01L 27/11 20060101ALI20151126BHJP
   H01L 27/10 20060101ALI20151126BHJP
   H01L 21/02 20060101ALI20151126BHJP
   H01L 21/301 20060101ALI20151126BHJP
【FI】
   G09F9/00 338
   G09F9/00 346Z
   G02F1/1343
   H01L27/10 381
   H01L27/10 461
   H01L21/02 C
   H01L21/78 F
【請求項の数】26
【全頁数】33
(21)【出願番号】特願2011-247014(P2011-247014)
(22)【出願日】2011年11月11日
(65)【公開番号】特開2013-104931(P2013-104931A)
(43)【公開日】2013年5月30日
【審査請求日】2014年8月13日
(73)【特許権者】
【識別番号】302062931
【氏名又は名称】ルネサスエレクトロニクス株式会社
(74)【代理人】
【識別番号】100080001
【弁理士】
【氏名又は名称】筒井 大和
(74)【代理人】
【識別番号】100113642
【弁理士】
【氏名又は名称】菅田 篤志
(74)【代理人】
【識別番号】100117008
【弁理士】
【氏名又は名称】筒井 章子
(74)【代理人】
【識別番号】100147430
【弁理士】
【氏名又は名称】坂次 哲也
(72)【発明者】
【氏名】市原 誠一
(72)【発明者】
【氏名】中村 寿雄
【審査官】 田辺 正樹
(56)【参考文献】
【文献】 特開2007−299015(JP,A)
【文献】 特開2006−080284(JP,A)
【文献】 特開2009−140950(JP,A)
【文献】 特開2010−165963(JP,A)
【文献】 特開2006−086509(JP,A)
【文献】 特開2007−207796(JP,A)
【文献】 特開平06−112371(JP,A)
【文献】 特開2009−099838(JP,A)
【文献】 特開平11−251493(JP,A)
【文献】 特開2004−193305(JP,A)
【文献】 特開2009−122456(JP,A)
(58)【調査した分野】(Int.Cl.,DB名)
G02F1/13−1/141
G09F9/00
H01L21/00−21/02、21/04−21/16、21/301
21/78
(57)【特許請求の範囲】
【請求項1】
光源を有する筐体内に配置された基材上に搭載される半導体装置の製造方法であって、以下の工程を含むことを特徴とする半導体装置の製造方法:
(a)主面、前記主面に設けられた複数のチップ形成領域、前記複数のチップ形成領域のうちの互いに隣り合うチップ形成領域間に設けられたスクライブ領域、および、前記主面とは反対側の裏面を有する半導体ウェハを準備する工程;
(b)前記(a)工程の後、前記スクライブ領域における一部を除去する工程;
(c)前記(b)工程の後、前記半導体ウェハの前記主面をバックグラインドテープに接着した状態で、前記半導体ウェハの前記裏面を研削することにより、チップ主面、前記チップ主面とは反対側のチップ裏面、および、前記チップ主面と前記チップ裏面との間のチップ側面をそれぞれ有する複数の半導体チップに前記半導体ウェハを分割する工程;
(d)前記(c)工程の後、前記複数の半導体チップのそれぞれの前記チップ裏面および前記チップ側面に遮光膜を形成する工程。
【請求項2】
請求項1に記載の半導体装置の製造方法であって、
(e)前記(c)工程後、前記(d)工程前に、前記複数の半導体チップのそれぞれの前記チップ裏面および前記チップ側面をエッチングする工程を備えることを特徴とする半導体装置の製造方法。
【請求項3】
請求項2に記載の半導体装置の製造方法であって、
前記(e)工程は、前記複数の半導体チップのそれぞれの前記チップ主面をバックグラインドテープに接着した状態で、前記複数の半導体チップのそれぞれの前記チップ裏面および前記チップ側面をプラズマエッチングすることを特徴とする半導体装置の製造方法。
【請求項4】
請求項2に記載の半導体装置の製造方法であって、
前記(e)工程は、前記複数の半導体チップのそれぞれの前記チップ主面をバックグラインドテープに接着した状態で、前記複数の半導体チップのそれぞれの前記チップ裏面および前記チップ側面をウェットエッチングすることを特徴とする半導体装置の製造方法。
【請求項5】
請求項1に記載の半導体装置の製造方法であって、
前記(d)工程は、前記バックグラインドテープを引き伸ばし、前記バックグラインドテープを引き伸ばした状態で、前記複数の半導体チップのそれぞれの前記チップ裏面および前記チップ側面に遮光膜を形成することを特徴とする半導体装置の製造方法。
【請求項6】
請求項1に記載の半導体装置の製造方法であって、
前記(d)工程は、スパッタリング法、蒸着法、あるいは、CVD法のいずれかを使用して、前記複数の半導体チップのそれぞれの前記チップ裏面および前記チップ側面に遮光膜を形成することを特徴とする半導体装置の製造方法。
【請求項7】
請求項1に記載の半導体装置の製造方法であって、
前記遮光膜は、金属膜、または、絶縁膜から形成されることを特徴とする半導体装置の製造方法。
【請求項8】
請求項1に記載の半導体装置の製造方法であって、
前記(b)工程は、前記半導体ウェハの前記裏面をダイシングテープに接着し、前記半導体ウェハの前記裏面を前記ダイシングテープに接着した状態で、前記半導体ウェハの前記主面側にブレードを走行させることを特徴とする半導体装置の製造方法。
【請求項9】
請求項1に記載の半導体装置の製造方法であって、
(f)前記(d)工程の後、前記複数の半導体チップのそれぞれの前記チップ裏面にピックアップ用テープを接着する工程と、
(g)前記(f)工程の後、前記ピックアップ用テープを引き伸ばす工程と、
(h)前記(g)工程の後、前記複数の半導体チップのそれぞれをピックアップする工程と、を備えることを特徴とする半導体装置の製造方法。
【請求項10】
光源を有する筐体内に配置された基材上に搭載される半導体装置の製造方法であって、以下の工程を含むことを特徴とする半導体装置の製造方法:
(a)主面、前記主面に設けられた複数のチップ形成領域、前記複数のチップ形成領域のうちの互いに隣り合うチップ形成領域間に設けられたスクライブ領域、および、前記主面とは反対側の裏面を有する半導体ウェハを準備する工程;
(b)前記(a)工程の後、前記半導体ウェハの前記スクライブ領域に沿って、前記スクライブ領域を切断することにより、複数の半導体チップを取得する工程;
(c)前記(b)工程の後、前記複数の半導体チップのそれぞれのチップ裏面およびチップ側面に遮光膜を形成する工程。
【請求項11】
請求項10に記載の半導体装置の製造方法であって、
(d)前記(b)工程後、前記(c)工程前に、前記複数の半導体チップのそれぞれの前記チップ裏面および前記チップ側面をエッチングする工程を備えることを特徴とする半導体装置の製造方法。
【請求項12】
請求項11に記載の半導体装置の製造方法であって、
前記(d)工程は、前記複数の半導体チップのそれぞれのチップ主面をテープに接着した状態で、前記複数の半導体チップのそれぞれの前記チップ裏面および前記チップ側面をプラズマエッチングすることを特徴とする半導体装置の製造方法。
【請求項13】
請求項11に記載の半導体装置の製造方法であって、
前記(d)工程は、前記複数の半導体チップのそれぞれのチップ主面をテープに接着した状態で、前記複数の半導体チップのそれぞれの前記チップ裏面および前記チップ側面をウェットエッチングすることを特徴とする半導体装置の製造方法。
【請求項14】
請求項10に記載の半導体装置の製造方法であって、
前記(c)工程は、前記複数の半導体チップのそれぞれのチップ主面に接着されたテープを引き伸ばし、前記テープを引き伸ばした状態で、前記複数の半導体チップのそれぞれの前記チップ裏面および前記チップ側面に遮光膜を形成することを特徴とする半導体装置の製造方法。
【請求項15】
請求項10に記載の半導体装置の製造方法であって、
前記(c)工程は、スパッタリング法、蒸着法、あるいは、CVD法のいずれかを使用して、前記複数の半導体チップのそれぞれの前記チップ裏面および前記チップ側面に遮光膜を形成することを特徴とする半導体装置の製造方法。
【請求項16】
請求項10に記載の半導体装置の製造方法であって、
(e)前記(a)工程後、前記(b)工程前に、前記半導体ウェハの前記裏面にレジスト膜を塗布し、塗布した前記レジスト膜をパターニングすることにより、前記半導体ウェハの複数の前記スクライブ領域のそれぞれの一部を少なくとも開口する前記レジスト膜を形成する工程と、
(f)前記(e)工程後、前記(b)工程前に、パターニングした前記レジスト膜をマスクにしたエッチングにより、露出している前記半導体ウェハの領域における一部を除去する工程と、を備えることを特徴とする半導体装置の製造方法。
【請求項17】
請求項10に記載の半導体装置の製造方法であって、
前記(b)工程は、
(b1)前記半導体ウェハの前記裏面側から、第1厚さの第1ブレードにより、前記半導体ウェハの厚さの途中まで切り込みを形成する工程と、
(b2)前記(b1)工程の後、前記半導体ウェハの前記裏面側から、前記第1厚さよりも薄い第2厚さの第2ブレードにより、前記半導体ウェハを切断する工程と、を備えることを特徴とする半導体装置の製造方法。
【請求項18】
光源を有する筐体内に配置された基材上に搭載される半導体チップを含む半導体装置であって、
前記半導体チップは、
(a)チップ表面と、
(b)前記チップ表面に形成された複数のバンプ電極と、
(c)前記チップ表面とは反対側のチップ裏面と、
(d)前記チップ表面と前記チップ裏面との間に位置するチップ側面と
(e)前記チップ裏面と前記チップ側面にわたって形成された遮光膜と、を有していることを特徴とする半導体装置。
【請求項19】
請求項18に記載の半導体装置であって、
前記半導体チップの前記チップ側面は、前記半導体チップの前記チップ裏面に対して傾斜する傾斜面を有し、
前記チップ裏面の幅は、前記チップ表面の幅よりも小さいことを特徴とする半導体装置。
【請求項20】
請求項19に記載の半導体装置であって、
前記半導体チップの前記チップ側面は、前記チップ表面よりも前記チップ裏面に近い側に形成された第1側面部と、前記チップ裏面よりも前記チップ表面に近い側に形成された第2側面部から構成されており、
前記第1側面部に前記傾斜面が形成されていることを特徴とする半導体装置。
【請求項21】
請求項20に記載の半導体装置であって、
前記第1側面部の厚さをAとし、
前記半導体チップの厚さをBとした場合、
A<B/2が成立していることを特徴とする半導体装置。
【請求項22】
請求項20に記載の半導体装置であって、
前記第1側面部の厚さをAとし、
前記半導体チップの厚さをBとした場合、
B/2≦A≦2B/3が成立していることを特徴とする半導体装置。
【請求項23】
請求項18に記載の半導体装置であって、
前記半導体チップは、液晶表示装置の液晶表示部を駆動するLCDドライバであることを特徴とする半導体装置。
【請求項24】
(a)上面、前記上面とは反対側の下面とを有する第1基材と、
(b)前記第1基材の前記上面に配置された液晶部材と、
(c)前記第1基材との組み合わせによって前記液晶部材を封止するように前記第1基材の前記上面上に配置された第2基材と、
(d)前記第1基材の下方に配置された光源と、
(e)チップ表面、前記チップ表面に形成された複数のバンプ電極、前記チップ表面とは反対側のチップ裏面、前記チップ表面と前記チップ裏面との間に位置するチップ側面、および前記チップ裏面と前記チップ側面にわたって形成された遮光膜を有し、前記チップ表面が前記第1基材の前記上面に対向するように、前記第1基材の前記上面上に配置された半導体チップと
(f)記半導体チップの前記チップ表面と前記第1基材の前記上面との間に形成された封止材と、を含むことを特徴とする液晶表示装置。
【請求項25】
請求項24に記載の液晶表示装置であって、
前記半導体チップの前記チップ側面は、前記半導体チップの前記チップ裏面に対して傾斜する傾斜面を有し、
前記チップ裏面の幅は、前記チップ表面の幅よりも小さいことを特徴とする液晶表示装置。
【請求項26】
請求項25に記載の液晶表示装置であって、
前記半導体チップの前記チップ側面は、前記チップ表面よりも前記チップ裏面に近い側に形成された第1側面部と、前記チップ裏面よりも前記チップ表面に近い側に形成された第2側面部から構成されており、
前記第1側面部に前記傾斜面が形成されていることを特徴とする液晶表示装置。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、半導体装置およびその製造技術ならびに液晶表示装置に関し、特に、光源とともに筐体内に配置される半導体装置に適用して有効な技術に関する。
【背景技術】
【0002】
特開平06−112371号公報(特許文献1)には、光源とともに筐体内に配置される半導体チップを覆うように遮光性粘着テープを形成して、半導体チップを遮光する技術が記載されている。
【先行技術文献】
【特許文献】
【0003】
【特許文献1】特開平06−112371号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
近年では、液晶ディスプレイ(液晶表示装置)やプラズマディスプレイや有機ELディスプレイに代表されるフラットパネルディスプレイが急速に普及している。これらのフラットパネルディスプレイでは、筐体内に、表示部とともに、表示部を駆動する集積回路が形成された半導体チップ(ドライバIC)が配置される。このため、フラットパネルディスプレイでは、光源から照射される光が半導体チップに照射されてしまうおそれがある。
【0005】
例えば、液晶ディスプレイでは、液晶材料(液晶組成物)を駆動するための半導体チップが搭載される基材(ガラス基板)の背面(下方)に光源(バックライト)が配置されており、光源から、この光源の上方に配置された液晶材料に向かって光が照射されるが、このとき、半導体チップにも光が照射されるおそれがある。また、プラズマディスプレイや有機ELディスプレイでは、表示部自体(光源)が発光するため、表示部から漏れ出た光が、表示部と隣り合うように配置された半導体チップに照射される可能性がある。
【0006】
このように、半導体チップに光が照射されると、半導体チップからの出力電圧が減少してしまうため、表示部に印加される電圧が減少する。この結果、例えば、表示される画像が不鮮明(コントラストの低下)となるといった不良が生じる。
【0007】
そこで、例えば、上述した特許文献1に記載されているような遮光性粘着テープで半導体チップを覆い、半導体チップを遮光しておくことが有効である。
【0008】
しかし、近年では、フラットパネルディスプレイの薄型化が進んでおり、半導体チップの厚さだけでなく、半導体チップが配置される基材(カバーガラス、ガラス基板など)の厚さも薄くなる傾向にある。このため、基材や半導体チップの厚さによっては、上述の遮光性粘着テープを使用すると、基材(カバーガラス)の表面からテープが突出するおそれがある。なお、遮光性粘着テープが突出していると、この遮光性粘着テープおよび筐体(ケース)を介して外部からの衝撃(圧力)が半導体チップに伝わりやすくなり、チップクラックの原因ともなる。
【0009】
本発明の目的は、フラットパネルディスプレイの薄型化を推進できる技術を提供することにある。
【0010】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【0011】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
【0012】
代表的な実施の形態における半導体装置の製造方法は、半導体ウェハを複数の半導体チップに分割する工程の後、複数の半導体チップのそれぞれのチップ裏面およびチップ側面に遮光膜を形成する工程を備えるものである。
【0013】
また、代表的な実施の形態における半導体装置は、光源を有する筐体内に配置された基材上に搭載される半導体チップを含み、この半導体チップのチップ裏面とチップ側面にわたって遮光膜が形成されているものである。
【0014】
さらに、代表的な実施の形態における液晶表示装置は、光源を有する筐体内に配置された基材上に搭載される半導体チップを含み、この半導体チップのチップ裏面とチップ側面にわたって遮光膜が形成されているものである。
【発明の効果】
【0015】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
【0016】
フラットパネルディスプレイの薄型化を推進できる。
【図面の簡単な説明】
【0017】
図1】携帯電話機の外観構成を示す図である。
図2図1のA−A線で切断した断面図である。
図3】LCDドライバの機能を示す機能ブロック図である。
図4】LCDドライバを構成する半導体チップの表面を示す平面図である。
図5図4のA−A線で切断した断面図である。
図6図4のB−B線で切断した断面図である。
図7】チップ側面全体を傾斜させた構成を示す断面図である。
図8】チップ側面全体を傾斜させた構成を示す断面図である。
図9】チップ側面全体を傾斜させた変形構成を示す断面図である。
図10】チップ側面全体を傾斜させた変形構成を示す断面図である。
図11】チップ側面を傾斜させない構成を示す断面図である。
図12】チップ側面を傾斜させない構成を示す断面図である。
図13】本発明の実施の形態1における半導体装置の製造方法の流れを説明するフローチャートである。
図14】準備された半導体ウェハの平面図である。
図15図14のA−A線で切断した断面図である。
図16】実施の形態1における半導体装置の製造工程を示す平面図である。
図17図16のA−A線で切断した断面図である。
図18】実施の形態1における半導体装置の製造工程を示す平面図である。
図19図18のA−A線で切断した断面図である。
図20】実施の形態1における半導体装置の製造工程を示す平面図である。
図21図20のA−A線で切断した断面図である。
図22図21に続く半導体装置の製造工程を示す断面図である。
図23図22に続く半導体装置の製造工程を示す断面図である。
図24図23に続く半導体装置の製造工程を示す断面図である。
図25図24に続く半導体装置の製造工程を示す断面図である。
図26図25に続く半導体装置の製造工程を示す断面図である。
図27図26に続く半導体装置の製造工程を示す断面図である。
図28図27に続く半導体装置の製造工程を示す断面図である。
図29】実施の形態1における半導体装置の実装工程を示す断面図である。
図30図29に続く半導体装置の実装工程を示す断面図である。
図31】実施の形態2における半導体装置の製造方法の流れを説明するフローチャートである。
図32】実施の形態2における半導体装置の製造工程を示す断面図である。
図33図32に続く半導体装置の製造工程を示す断面図である。
図34図33に続く半導体装置の製造工程を示す断面図である。
図35】変形例2における半導体装置の製造工程を示す断面図である。
図36図35に続く半導体装置の製造工程を示す断面図である。
図37図36に続く半導体装置の製造工程を示す断面図である。
図38】変形例3における半導体装置の製造工程を示す断面図である。
図39図38に続く半導体装置の製造工程を示す断面図である。
【発明を実施するための形態】
【0018】
以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。
【0019】
また、以下の実施の形態において、要素の数等(個数、数値、量、範囲等を含む)に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でもよい。
【0020】
さらに、以下の実施の形態において、その構成要素(要素ステップ等も含む)は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。
【0021】
同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうではないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。
【0022】
また、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。なお、図面をわかりやすくするために平面図であってもハッチングを付す場合がある。
【0023】
(実施の形態1)
<本発明の適用対象>
本発明の目的は、フラットパネルディスプレイの薄型化にあることから、本発明の技術的思想は、フラットパネルディスプレイの一例である液晶ディスプレイ(液晶表示装置)やプラズマディスプレイや有機ELディスプレイなどを備える電子機器に適用することができる。フラットパネルディスプレイは、例えば、パーソナルコンピュータやワードプロセッサなどのディスプレイ装置をはじめとして、テレビジョンや携帯電話機の表示装置として幅広く使用されている。そこで、特に、本実施の形態1では、フラットパネルディスプレイの代表例である液晶ディスプレイを備える携帯電話機を例に挙げて、本発明の技術的思想について説明する。つまり、本実施の形態1では、液晶ディスプレイを備える携帯電話機を一例にして本発明の技術的思想を説明するが、本発明の技術的思想は、これに限られるものではなく、フラットパネルディスプレイを備える電子機器に幅広く適用することができる。
【0024】
<携帯電話機の構成>
図1は、携帯電話機MPの外観構成を示す図である。図1に示すように、本実施の形態1における携帯電話機MPは、矩形形状をしており、表面中央部に表示部DUが配置されている。この表示部DUは、例えば、液晶ディスプレイから構成されている。次に、このように構成されている携帯電話機MPの内部構造について説明する。図2は、図1のA−A線で切断した断面図である。図2に示すように、本実施の形態1における携帯電話機MPは、上面に開口領域が存在するケース(筐体)CSを有しており、このケースCSの底部に光源となるバックライトBLが配置されている。そして、このバックライトBLの上部には、ガラス基板(基材)GS1が配置されており、このガラス基板GS1の上部にガラス基板GS2が配置されている。ここで、ガラス基板GS1とガラス基板GS2との間には、シール材SLが配置されて隙間が確保されており、この隙間に液晶部材LCが封止されている。これにより、携帯電話機MPの表示部が構成されることになる。また、ガラス基板GS1のサイズは、ガラス基板GS2のサイズよりも大きくなっており、表示部の近傍(本実施の形態1では、ガラス基板GS1上で、かつ、表示部の隣)に、半導体チップCHPが搭載されている。具体的に、半導体チップCHPの主面には、複数のバンプ電極BMPが形成されており、この複数のバンプ電極BMPが形成された半導体チップCHPの主面をガラス基板GS1の上面と対向させるようにして、ガラス基板GS1上に半導体チップCHPが搭載されている。このとき、複数のバンプ電極BMPとガラス基板GS1上に形成された配線は、異方性導電フィルムACFを介して電気的に接続されることになる。さらに、この半導体チップCHPの側面から裏面にわたって遮光膜SDFが形成され、遮光膜SDFが形成された半導体チップCHPの裏面と筐体CSの間には、携帯電話機MPの外部から加わった衝撃を半導体チップCHPに伝わりにくくするために、クッション材CNが設けられている。一方、半導体チップCHPが搭載されているガラス基板GS1の上面とは反対側の下面には、平面視において、半導体チップCHPと重なるように遮光材SDTが貼り付けられている。
【0025】
このように構成されている携帯電話機MPは、上述したような液晶表示装置(液晶ディスプレイ)を含んでいる。すなわち、図2に示すように、液晶ディスプレイは、上面、上面とは反対側の下面とを有するガラス基板GS1と、ガラス基板GS1の上面に配置された液晶部材LCと、ガラス基板GS1との組み合わせによって、液晶部材LCを封止するように配置されたガラス基板GS2とを備えている。そして、さらに、液晶ディスプレイは、ガラス基板GS1の下方に配置されたバックライト(光源)BLと、チップ表面、チップ表面に形成された複数のバンプ電極、チップ表面とは反対側のチップ裏面、および、チップ表面とチップ裏面との間に位置するチップ側面とを有する半導体チップCHPを備えている。ここで、半導体チップCHPは、チップ表面(主面、表面)がガラス基板GS1の上面に対向するように、ガラス基板GS1の上面上に配置されている。そして、半導体チップCHPのチップ表面とガラス基板GS1の上面との間には、封止材となる異方性導電フィルムが形成されており、半導体チップCHPには、チップ表面とは反対側のチップ裏面(裏面)と、チップ表面とチップ裏面との間に位置するチップ側面(側面)にわたって遮光膜SDFが形成されている。このようにして、本実施の形態1における携帯電話機には、液晶表示部と、半導体チップCHPとが組み込まれている。液晶表示部は、画像を表示する表示部として機能し、複数の液晶表示素子から構成されている。半導体チップCHPは、液晶表示部を構成する複数の液晶表示素子を駆動するように構成されており、半導体チップCHPには、液晶表示部で画像が表示できるように制御する集積回路が形成されている。この半導体チップCHPは、液晶表示部を構成する複数の液晶表示素子のオン/オフを制御する機能を有し、LCDドライバと呼ばれるものである。
【0026】
なお、図2では、携帯電話機MPの構成要素のうち、液晶ディスプレイに関する主要な構成について説明しているが、携帯電話機MPには、その他にも多くの電子部品が搭載されており、携帯電話機MPの通信機能やアプリケーション機能が実現されている。具体的に携帯電話機MPには、図示はしないが、CPUやメモリを形成したLCDドライバとは別の半導体チップ(半導体装置)や、抵抗や容量素子やインダクタといった受動素子が複数搭載されている。この携帯電話機MPに搭載された電子回路によって、例えば、LCDドライバである半導体チップCHPが制御され、さらに、この半導体チップCHPによって液晶表示部の駆動制御が行われて、液晶表示部に画像が表示されるように、携帯電話機MPは構成されている。
【0027】
<本実施の形態1における特徴の概要>
以下に、本実施の形態1における特徴の概要について、図2を参照しながら説明する。図2において、本実施の形態1における特徴は、LCDドライバを構成する半導体チップCHPのチップ側面からチップ裏面にわたって遮光膜SDFを形成している点にある。これにより、本実施の形態1によれば、例えば、バックライトBLから発せられた光がケース内で反射して、半導体チップCHPのチップ側面やチップ裏面から半導体チップCHPへ照射されることを防止できる。なお、半導体チップCHPの主面(チップ表面)側からの光の半導体チップCHPへの照射は、ガラス基板GS1の下面に貼り付けられた遮光材SDTによって防止される。
【0028】
ここで、例えば、LCDドライバを構成する半導体チップCHPへの光の照射を防止するため、半導体チップCHPのチップ側面からチップ裏面を覆うように、遮光テープを貼り付けることが考えられる。ところが、近年では、携帯電話機MPに代表される電子機器の薄型化が推進されてきており、これに伴って、携帯電話機MPに搭載される液晶表示装置の薄型化も要求されている。このことから、半導体チップCHPの厚さだけでなく、例えば、図2に示すガラス基板GS1およびガラス基板GS2も薄くなる傾向がある。この結果、ガラス基板GS1、ガラス基板GS2、および、半導体チップCHPの厚さによっては、半導体チップCHPを覆う遮光テープがガラス基板GS2の表面の高さよりも突出してしまうことが考えられる。ここで、使用する遮光テープがガラス基板GS2の表面の高さよりも突出してしまう一つの要因は、遮光テープが、遮光層だけでなく、基材層も有しているためであり、遮光テープそのものの厚さを低減するには限界がある。また、他の要因としては、遮光テープは半導体チップCHPとは別部品(別部材)のため、半導体チップCHPに貼り付ける際に使用する接着材が必要になる。これにより、接着材の厚さの分だけ、半導体チップCHPの実装高さを低減できない。このように、半導体チップCHPを覆う遮光テープがガラス基板GS2の表面の高さよりも突出してしまった場合、携帯電話機MPの薄型化が阻害されるとともに、突出した遮光テープを介して、携帯電話機MPの外部からの衝撃が半導体チップCHPに伝わりやすくなり、これによって、半導体チップCHPにクラックが発生してしまうおそれが高まる。このように、半導体チップCHPと別部品として遮光テープを使用する場合、遮光テープの突出によって、携帯電話機MPの薄型化が阻害されるとともに、携帯電話機MP自体の信頼性低下を招くおそれがある。さらに、LCDドライバを構成する半導体チップCHPとは別部品の遮光テープを使用するデメリットとしては、半導体チップCHPを覆うように遮光テープを貼り付ける工程が別途必要となることや、別部品としての遮光テープが必要となるため、材料費(製造コスト)が上昇してしまう問題点が挙げられる。さらに、近年では、タッチパネルが搭載された携帯電話機MPが登場してきており、このタッチパネルは、図2に示すガラス基板GS2の上面に取り付けられる。このため、別部品としての遮光テープがガラス基板GS2の表面から突出する場合、ガラス基板GS2上にタッチパネルを配置する際の障害となってしまう問題点が発生する。
【0029】
これに対し、本実施の形態1では、LCDドライバを構成する半導体チップCHPのチップ側面やチップ裏面から入射される光を遮光するために、半導体チップCHPとは別部品である遮光テープを使用せず、半導体チップCHP自体のチップ側面とチップ裏面に遮光膜SDFを形成している。言い換えると、本実施の形態1では、遮光層のみを、直接(接着材を用いずに)、半導体チップCHP自体のチップ側面とチップ裏面に形成している。これにより、本実施の形態1によれば、別部品としての遮光テープを使用しないため、半導体チップCHPの実装高さをガラス基板GS2の厚さ以下とすることができ、この結果、液晶表示装置の薄型化、ひいては、液晶表示装置を搭載した携帯電話機MPの薄型化を推進することができる。つまり、本実施の形態1によれば、半導体チップCHP自体のチップ側面からチップ裏面にわたって遮光膜SDFを形成しているので、半導体チップCHPのチップ側面やチップ裏面からの光の入射を抑制しながら、別部品としての遮光テープを使用する場合に比べて、携帯電話機MPの薄型化を推進することができる。そして、遮光テープのガラス基板GS2からの突出が抑制されることから、携帯電話機MPの外部からの衝撃が半導体チップCHPに伝わりにくくなり、この結果、半導体チップCHPに発生するクラックを抑制できるので、携帯電話機MPの信頼性向上も図ることができる。さらには、別部品としての遮光テープを使用しないことから、遮光テープ分のコスト低減を図ることができる。また、遮光テープを貼り付ける工程を別途設ける必要もなくなるとともに、ガラス基板GS2からの遮光テープの突出もなくなるので、ガラス基板GS2上にタッチパネルを配置する際の障害も解消することができる。つまり、本実施の形態1では、図2に示すように、ガラス基板GS2上にタッチパネルを配置していない構成の携帯電話機MPについて説明しているが、本実施の形態1における技術的思想を適用することにより、ガラス基板GS2上にタッチパネルを配置する際の障害を解消できるので、特に、本実施の形態1における技術的思想を、ガラス基板GS2上にタッチパネルを有する携帯電話機MPに適用することも有用である。
【0030】
<半導体チップを遮光する必要性>
上述したように、本実施の形態1では、LCDドライバを構成する半導体チップCHPのチップ側面からチップ裏面にわたって遮光膜SDFを形成している点に特徴があるが、では、そもそも、なぜ半導体チップCHPへの光の入射を抑制する必要があるかについてその理由を説明する。まず、この理由を説明する前に、LCDドライバを構成する半導体チップCHPの回路ブロックの概略について説明する。
【0031】
図3は、LCDドライバの機能を示す機能ブロック図である。図3において、本実施の形態1における半導体チップCHPは、I/O回路2、SRAM(Static Random Access Memory)3、ワードドライバ4、SRAM制御部5、LCD制御部6およびアナログ部9を有している。
【0032】
I/O回路2は、半導体チップCHPに入出力されるデータのやりとりを行なう機能を有しており、SRAM3はデータを記憶する記憶回路の一例である。SRAM3は、データを記憶する記憶素子がアレイ状に配置された構成をしており、液晶表示装置に表示する画像データなどが記憶される。ワードドライバ4は、アレイ(行列)状に配置されているSRAM3の行を選択する機能を有しており、SRAM制御部5は、SRAM3へのデータの書き込みや読み出しを制御する機能を有している。つまり、SRAM制御部5は、SRAM3の読み出しや書き込みを制御するためのアドレスデコーダやリード/ライト制御回路から構成されている。
【0033】
LCD制御部6は、LCDドライバ(半導体チップCHP)の外部に搭載されるマイコンとのアクセス信号や、SRAM3およびカウンタなどの表示に必要な内部回路を動作させるタイミング信号などを生成する機能を有し、表示をリセットするリセット回路7やクロック信号を生成するクロック回路8などを備えている。さらに、アナログ部9は、例えば、SRAM3に記憶されている画像データの電圧レベルを高くして、液晶表示セルに適した電圧に変換する機能(レベルシフト機能)などを有している。すなわち、アナログ回路9には、電圧を高くする昇圧回路などを含むように構成されており、液晶表示セルに印加する様々な電圧を生成するように構成されている。
【0034】
LCDドライバの主要な機能は上述した機能ブロックで実現されており、これらの機能ブロックは、例えば、図3に示すように、長方形をした半導体チップCHPの長辺方向に並ぶように配置されている。LCDドライバを構成する各機能ブロックは、それぞれ、半導体基板1S上に形成されているMISFET(Metal Insulator Semiconductor Field Effect Transistor)と、MISFET上に形成されている多層配線から構成されている。このとき、例えば、SRAM制御部5やLCD制御部6は、デジタル回路から形成されており、アナログ部はアナログ回路から形成されている。SRAM制御部5やLCD制御部6は、デジタル回路から形成されているが、このデジタル回路を構成しているMISFETは、動作電圧の絶対値が低い低耐圧MISFETから構成されている。つまり、SRAM制御部5やLCD制御部6は、論理回路(ロジック回路)から構成されており、集積度を向上させている。このため、MISFETの微細化が進み、このMISFETの微細化に伴ってMISFETの動作電圧の絶対値も低くなっているのである。したがって、SRAM制御部5やLCD制御部6は、LCDドライバの中で最も動作電圧の絶対値が低い低耐圧MISFETが使用されている。例えば、LCD制御部6に使用されているMISFETの動作電圧の絶対値は、1.5V程度である。
【0035】
一方、アナログ部9はアナログ回路から構成されているが、このアナログ回路を構成するMISFETは、LCDドライバの中で動作電圧の絶対値が比較的に高い高耐圧MISFETから構成されている。アナログ回路では、画像データの電圧レベルを変換して中高電圧(数十V)の電圧を液晶表示セルに印加する機能を有しているからである。このように、LCDドライバを構成する半導体チップCHPには、動作電圧の絶対値が異なる複数種類のMISFETが形成されており、特に、SRAM制御部5やLCD制御部6では、最も動作電圧の絶対値が低い低耐圧MISFETが使用されている。これに対し、アナログ部9では、比較的動作電圧の絶対値が高い高耐圧MISFETが使用されている。
【0036】
次に、LCDドライバの簡単な動作について説明する。まず、LCDドライバ(半導体チップCHP)の外部に搭載されているマイコンなどから画像を表示するためのシリアルデータを入力する。このシリアルデータは、I/O回路2を介してLCD制御部6に入力する。シリアルデータを入力したLCD制御部6では、クロック回路8で生成されたクロック信号に基づいて、シリアルデータをパラレルデータに変換する。そして、変換したパラレルデータをSRAM3に記憶するために、SRAM制御部5に対して制御信号を出力する。SRAM制御部5では、LCD制御部6からの制御信号を入力すると、ワードドライバ4を動作させて、SRAM3にパラレルデータである画像データを記憶させる。そして、所定のタイミングで、SRAM3に記憶されている画像データを読み出し、アナログ部9に出力する。アナログ部9では、画像データ(パラレルデータ)の電圧レベルを変換してLCDドライバから出力する。LCDドライバから出力された画像データ(パラレルデータ)は、個々の液晶表示セルに印加されて画像が表示される。このようにLCDドライバによって、液晶表示装置に画像を表示することができる。
【0037】
上述したように、アナログ部9には、電圧レベルを高くする昇圧回路が形成されているが、この昇圧回路で昇圧された画像データ(電圧データ)が各液晶表示セルに印加される。すると、各液晶表示セルに含まれる液晶の配向方向が画像データ(電圧データ)によって変化することにより、各液晶表示セルの光透過性が変わって画像が表示される。このとき、昇圧回路で昇圧された画像データ(電圧データ)の電圧は設計値通りになっていることが望ましく、この画像データ(電圧データ)の電圧レベルが低下すると、液晶の配向方向の変化が鈍くなる。この結果、各液晶表示セルのオン/オフ特性(コントラストの鋭さ)がなまってしまい、表示される画像のコントラストが低下することになる。したがって、画像のコントラストの低下を抑制する観点からは、昇圧回路から出力される画像データ(電圧データ)の電圧レベルの低下を避ける必要がある。
【0038】
ここで、半導体チップCHPに光が入射すると、半導体チップCHPに形成されている昇圧回路から出力される出力電圧が低下してしまうのである。以下に、このメカニズムについて説明する。例えば、LCDドライバを構成する半導体チップCHPは、半導体材料であるシリコン(Si)から形成されている。このため、シリコンのバンドギャップ以上のエネルギーを有する光が入射すると、シリコンの価電子帯に存在する電子が、バンドギャップ以上の光エネルギーを吸収し、これによって、価電子帯に存在する電子が伝導帯へ励起する。伝導帯に励起した電子は自由に動くことができるため、この伝導帯に励起した電子によってリーク電流が流れる。特に、シリコンでは、約0.6μm〜1.1μmの波長を有する光を吸収するため、この波長域の光が半導体チップCHPに照射されると、半導体チップCHP内に流れるリーク電流が増加するのである。図2に示すように、携帯電話機MPには、バックライトBLが搭載されており、このバックライトBLから照射される光は上述した波長域の光を含んでいるため、バックライトBLから照射された光が半導体チップCHPに入射すると、半導体チップCHPの内部で生じるリーク電流が増加する。半導体チップCHPの内部には昇圧回路が形成されており、この昇圧回路に流入するリーク電流が増加すると、昇圧回路の負荷が増大する。昇圧回路では、負荷が増大するほど出力電圧が低くなる特性を有しているので、半導体チップCHPで発生するリーク電流が増加するということは、結果的に、昇圧回路からの出力電圧の低下を招くことを意味するのである。このことから、半導体チップCHPに、バンドギャップ以上のエネルギーを有する光が入射すると、価電子帯から伝導帯へ電子が励起されてリーク電流が増加し、このリーク電流の増加に伴って、昇圧回路の負荷が増加する結果、昇圧回路からの出力電圧の低下を招くことがわかる。このようなメカニズムで、昇圧回路からの出力電圧が低下すると、液晶表示セルに印加される電圧が低くなる結果、液晶の配向方向の変化が鈍くなり、表示される画像のコントラストが低下することになる。したがって、LCDドライバを構成する半導体チップCHPに光が入射されると、リーク電流の増加に伴う消費電力の増加だけでなく、表示される画像のコントラストの低下も招くことになる。このため、消費電力の抑制および表示画像のコントラストの低下を抑制する観点から、半導体チップCHPを遮光する必要性が生じるのである。
【0039】
<本実施の形態1における特徴の詳細>
そこで、半導体チップCHPを遮光する必要があるが、本実施の形態1では、半導体チップCHPを遮光する構成に工夫を施している。なぜなら、上述したように、半導体チップCHPとは別部品の遮光テープを使用して半導体チップCHPを遮光する構成をとる場合には、携帯電話機の薄型化や、携帯電話機の製造コストの低減や、携帯電話機の信頼性向上を充分に実現することが困難になるからである。つまり、本実施の形態1では、半導体チップCHPを遮光することを前提として、携帯電話機の薄型化や、携帯電話機の製造コストの低減や、携帯電話機の信頼性向上を実現する観点から、半導体チップCHPの遮光手段に工夫を施しているのである。以下に、この工夫を施した本実施の形態1における技術的思想の詳細について説明する。
【0040】
まず、LCDドライバを構成する半導体チップCHPの外観構成について説明する。図4は、LCDドライバを構成する半導体チップCHPの表面を示す平面図である。図4において、半導体チップCHPは、例えば細長い長方形状(矩形形状)に形成された半導体基板1Sを有しており、その主面には、例えば液晶表示装置を駆動するLCDドライバが形成されている。
【0041】
半導体チップCHPは、一対の短辺と一対の長辺を有する長方形形状をしており、一対の長辺のうち1つの長辺(図4では下側の辺)に沿ってバンプ電極BMP1が配置されている。これらのバンプ電極BMP1は、一直線上に配置されている。バンプ電極BMP1は、半導体チップCHPの内部に形成されている半導体素子および配線からなる集積回路(LSI(Large Scale Integration))に接続する外部接続端子として機能する。特に、バンプ電極BP1は、デジタル入力信号用またはアナログ入力信号用のバンプ電極である。
【0042】
次に、一対の長辺のうちもう1つの長辺(図4では上側の辺)に沿ってバンプ電極BMP2が配置されている。これらのバンプ電極BMP2も、例えば、バンプ電極BMP1よりも高密度な状態で一直線上に配置されているが、長辺に沿って2列に配置し、長辺に沿った2列を千鳥状に配置することもできる。これにより、バンプ電極BMP2を高密度に配置することができる。これらのバンプ電極BMP2も半導体基板1Sの内部に形成される集積回路と外部とを接続する外部接続端子として機能する。特に、バンプ電極BMP2は、集積回路からの出力信号用のバンプ電極である。
【0043】
このように半導体チップCHPの外周を構成する一対の長辺には、バンプ電極BMP1とバンプ電極BMP2が形成されていることになる。このとき、バンプ電極BMP1の数に比べてバンプ電極BMP2の数が多くなっているため、バンプ電極BMP1は長辺に沿って一直線状に形成されているのに対し、バンプ電極BMP2は長辺に沿って、バンプ電極BMP1よりも高密度に配置されたり、千鳥状に配置されたりしている。これは、バンプ電極BMP1がLCDドライバに入力される入力信号用のバンプ電極であるのに対し、バンプ電極BMP2がLCDドライバから出力される出力信号用のバンプ電極であるからである。すなわち、LCDドライバに入力される入力信号は、シリアルデータであるため、外部接続端子であるバンプ電極BMP1の数はそれほど多くならない。これに対し、LCDドライバから出力される出力信号は、パラレルデータであるため、外部接続端子であるバンプ電極BMP2の数が多くなるのである。つまり、出力信号用のバンプ電極BMP2は、液晶表示素子に対応して設けられているため、相当数のバンプ電極BMP2が必要となるのである。したがって、入力信号用のバンプ電極BMP1に比べて出力信号用のバンプ電極BMP2は数が多くなる。このため、入力信号用のバンプ電極BMP1は、長辺に沿って一直線状に配置することができるが、出力信号用のバンプ電極BMP2は、バンプ電極BMP1よりも高密度に配置する必要があるとともに、長辺に沿って千鳥状に配置して数を増やす場合もある。
【0044】
なお、図4では、半導体チップCHPを構成する一対の長辺に沿ってバンプ電極BMP1とバンプ電極BMP2を配置しているが、さらに、一対の長辺の他に一対の短辺に沿ってもバンプ電極を配置することもできる。
【0045】
続いて、図5は、図4のA−A線で切断した断面図である。図5に示すように、半導体基板1Sのチップ側面とチップ裏面にわたって遮光膜SDFが形成されている。そして、半導体基板1Sのチップ表面には、複数のバンプ電極BMP1が所定間隔で配列されている。例えば、バンプ電極BMP1は、金膜から形成されている。図6は、図4のB−B線で切断した断面図である。図6に示すように、この断面方向においても、半導体基板1Sのチップ側面とチップ裏面にわたって遮光膜SDFが形成されていることがわかる。そして、半導体基板1Sのチップ表面にバンプ電極BMP1とバンプ電極BMP2が配置されている。
【0046】
ここで、本実施の形態1における第1特徴点は、LCDドライバを構成する半導体チップCHPのチップ側面とチップ裏面にわたって遮光膜SDFが形成されている点にある。つまり、本実施の形態1では、半導体チップCHP自体に一体化するように遮光膜SDFが形成されている点に特徴がある。これにより、半導体チップCHPとは別部品となる遮光テープを使用する必要がなくなり、別部品である遮光テープを使用する問題点を回避することができる。この遮光膜SDFには、以下に示すような条件が要求される。すなわち、まず、第1機能として、光を遮光する性質が要求される。具体的に、遮光膜SDFには、シリコンのバンドギャップ以上のエネルギーを有する光を遮光する機能が要求される。そして、第2機能として、シリコン(Si)からなる半導体チップCHP自体に直接接触するように遮光膜SDFが形成されることから、遮光膜SDFを構成する材料がシリコンに容易に拡散しない機能が要求される。なぜなら、例えば、遮光膜SDFが導体材料から形成され、かつ、シリコンへの拡散係数が高い膜である場合、シリコン中に拡散した導電材料が半導体チップCHPに形成されている半導体素子(MISFET)にまで拡散して、絶縁耐性の低下やリーク電流の増加といった問題点を引き起こす可能性が高まるからである。
【0047】
このような第1機能や第2機能を有する膜であれば、本実施の形態1における遮光膜SDFは、絶縁膜や導体膜であってもよい。具体的に、遮光膜SDFとしては、スパッタリング法で形成されるチタン(Ti)膜、酸化チタン膜、窒化チタン膜に代表されるチタン系材料膜や、ニッケル(Ni)膜に代表されるニッケル系材料膜、あるいは、CVD法で形成されるタングステン膜を使用することができる。そして、遮光膜SDFの膜厚は、材料にもよるが、例えば、50nm〜500nm程度であることが望ましい。膜厚の下限値は、光の遮光性を確保する観点から決定される。一方、膜厚の上限値は、半導体チップCHPの反りを抑制する観点から決定される。例えば、半導体チップCHPの主材料であるシリコンと、遮光膜SDFとの線膨張係数の相違から、遮光膜SDFの膜厚を厚くしすぎると、半導体チップCHPに反りが発生してしまう。半導体チップCHPに反りが発生すると、半導体チップCHPのチップ表面に歪みが発生し、これによって、チップ表面に形成されている複数のバンプ電極BMP1およびバンプ電極BMP2と、ガラス基板上に形成された配線との接続信頼性が低下してしまう。このことから、半導体チップCHPの反りを防止する必要があり、この目的を実現する観点から、遮光膜SDFの上限値が決定される。なお、遮光膜SDFは、一層膜から形成される場合だけでなく、多層膜から形成されていてもよい。
【0048】
続いて、本実施の形態1における第2特徴点は、半導体チップCHPのチップ側面が、半導体チップCHPのチップ裏面に対して傾斜する傾斜面を有している点にある。これにより、半導体チップCHPのチップ側面に遮光膜SDFを形成しやすくすることができる。すなわち、チップ側面がチップ裏面に対して垂直形状となっている場合、チップ側面に遮光膜SDFが形成されにくくなるが、例えば、図5および図6に示すように、チップ側面をチップ裏面に対して傾斜させることにより、チップ側面にも遮光膜SDFを形成しやすくなるのである。この場合、チップ側面が傾斜面を有するように構成されているので、チップ裏面の幅は、チップ表面の幅よりも小さくなる。
【0049】
ここで、本実施の形態1において、半導体チップCHPのチップ側面全体が傾斜しているのではなく、チップ側面は、チップ表面よりもチップ裏面に近い側に形成された第1側面部FS1と、チップ裏面よりもチップ表面に近い側に形成された第2側面部SS2から構成されており、第1側面部FS1に傾斜面が形成されている。このようにチップ側面を構成する理由について説明する。例えば、図7および図8は、チップ側面全体を傾斜させた場合の断面図を示している。この場合、チップ側面とチップ表面が交差する角部は鋭角形状となる。このように鋭角形状をした角部が存在すると、この角部において半導体チップCHPにチッピング(割れや欠け)が発生しやすくなるのである。半導体チップCHPにチッピングが発生すると、半導体チップCHPが不良となってしまう。
【0050】
そこで、本実施の形態1では、半導体チップCHPのチップ側面全体を傾斜させるのではなく、図5および図6に示すように、傾斜面を有する第1側面部FS1と、傾斜していない第2側面部SS2からチップ側面を構成しているのである。このとき、第1側面部FS1をチップ表面よりもチップ裏面に近い側に形成し、チップ裏面よりもチップ表面に近い側に第2側面部SS2を形成することにより、チップ側面とチップ表面が交差する角部は垂直形状となり、鋭角形状にはならない。このため、本実施の形態1によれば、半導体チップCHPのチッピングを防止しながら、チップ側面への遮光膜SDFの形成を容易にすることができる。特に、チップ側面へ遮光膜SDFを充分に形成する観点からは、傾斜面を有する第1側面部FS1の厚さをなるべく厚くするほうが望ましい。具体的には、図5および図6に示すように、第1側面部FS1の厚さをAとし、半導体チップCHPの厚さをBとした場合、B/2≦A≦2B/3が成立するように第1側面部FS1を形成することが望ましい。この場合、半導体チップCHPのチッピングを防止しながら、チップ側面への遮光膜SDFの形成を充分に行なうことができる。
【0051】
ただし、本実施の形態1における技術的思想は、これに限らず、例えば、図9図10に示すように、第1側面部FS1の厚さをAとし、半導体チップCHPの厚さをBとした場合、A<B/2が成立するように第1側面部FS1を形成してもよい。この場合でも、半導体チップCHPのチッピングを防止しながら、チップ側面への遮光膜SDFの形成を充分に行なうことができる場合があるものと考えられる。さらには、例えば、図11図12に示すように、チップ側面に傾斜面を形成しなくても、チップ側面への遮光膜SDFの形成を充分に行なうことができる場合も考えられる。具体的には、半導体チップCHP間の間隔が充分に大きく、かつ、半導体チップCHPの厚さが充分に薄い場合には、チップ側面に傾斜面を形成しなくても、充分な膜厚の遮光膜SDFをチップ側面に形成することができるものと考えられる。ここで、半導体チップCHP間の間隔を広げすぎると、バックグラインドテープに固定された半導体チップCHPがこのテープから剥がれる恐れがあるため、例えば、70〜100μmの範囲が好ましい。なお、半導体チップCHPのチップ側面への遮光膜SDFの形成の容易性という観点に着目した場合には、やはり、図5および図6に示すように、B/2≦A≦2B/3が成立するように第1側面部FS1を形成することが望ましい。
【0052】
以上のことから、本実施の形態1における技術的思想の本質は、半導体チップCHP自体に一体化するように、チップ側面とチップ裏面にわたって遮光膜SDFを形成する点にあり(第1特徴点)、この第1特徴点によって、半導体チップCHPのチップ裏面およびチップ側面を遮光するために、別部品である遮光テープを用意する必要がなくなり、本実施の形態1の目的であるフラットパネルディスプレイの薄型化を実現できる。そして、特に、チップ側面がチップ裏面に対して傾斜する傾斜面を有するように構成することが望ましく(第2特徴点)、この第2特徴点によって、チップ側面での遮光性を容易に確保することができるのである。さらに、チップ側面に傾斜面を形成する構成の具体的な態様として、最も望ましい態様が図5および図6に示されており、次善策が図9および図10に示されている。ただし、この第2特徴点は、本実施の形態1の目的を達成するための必須構成ではなく、望ましい構成であるので、例えば、半導体チップCHP間の間隔や半導体チップCHPの厚さに代表される遮光膜SDFの形成条件によっては、チップ側面がチップ裏面に対して傾斜していない場合(図11および図12参照)であっても、チップ側面での遮光性を充分に確保できると考えられる。
【0053】
<本実施の形態1における半導体装置の製造方法>
本実施の形態1における半導体装置は、上記のように構成されており、以下に、その製造方法について図面を参照しながら説明する。図13は、本実施の形態1における半導体装置の製造方法の流れを説明するフローチャートである。まず、図14および図15に示すように、半導体ウェハWFを準備する(図13のS101)。図14は、準備された半導体ウェハWFの平面図であり、図15は、図14のA−A線で切断した断面図である。図14に示すように、半導体ウェハWFは、平面視において、略円盤形状をしており、内側領域に複数のチップ形成領域CRが形成されている。複数のチップ形成領域CRは、複数のチップ形成領域CRのうちの互いに隣り合うチップ形成領域CR間に設けられたスクライブ領域SRによって区画されている。例えば、図15に示すように、2つのチップ形成領域CRの間には、スクライブ領域SRが形成されており、それぞれのチップ形成領域CRの表面には、例えば、金膜からなるバンプ電極BMP1およびバンプ電極BMP2が形成されている。詳細には、準備される半導体ウェハWFには、いわゆる前工程処理が施されており、各チップ形成領域CRにおいて、半導体基板上に複数の半導体素子が形成され、これらの複数の半導体素子を覆うように形成された層間絶縁膜を介して配線層が形成されている。そして、各チップ形成領域CRにおいては、通常、配線層が多層にわたって形成され、最上層配線を覆うように表面保護膜(パッシベーション膜)が形成されている。さらに、この表面保護膜には開口部が形成されており、この開口部から最上層配線の一部となっているパッドが露出される。そして、このパッド上に図15に示すバンプ電極BMP1やバンプ電極BMP2が形成されている。
【0054】
以下に、簡単に前工程処理について説明する。まず、半導体ウェハWF上に半導体素子を形成する。半導体素子を形成する工程は、例えば、成膜技術、エッチング技術、熱処理技術、イオン注入技術、あるいは、フォトリソグラフィ技術などの製造技術を使用することにより形成される。例えば、半導体素子としては、シリコン基板上に形成されたMOSFET(Metal Oxide Semiconductor Field Effect Transistor)、バイポーラトランジスタを挙げることができる。さらに半導体素子として、抵抗素子、容量素子あるいはインダクタ素子に代表される受動素子も形成される。
【0055】
続いて、半導体素子を形成した半導体ウェハ上に配線層を形成する。配線層は、層間絶縁膜上に形成された金属膜をパターニングすることにより形成される。通常、配線層は、多層配線構造とすることが多いが単層の配線層としてもよい。配線層を構成する配線は、例えば、アルミニウム膜を使用した配線や、銅膜を使用した配線(ダマシン配線)から構成される。その後、最上層配線層上に表面保護膜を形成する。表面保護膜は、半導体素子や配線層を機械的応力や不純物の侵入から保護するために設けられる膜であり、例えば、窒化シリコン膜から形成される。そして、フォトリソグラフィ技術およびエッチング技術を使用することにより、表面保護膜に開口部を形成し、この開口部から最上層配線の一部を露出することによりパッドを形成する。その後、このパッド上に、例えば、めっき法を使用することにより、金膜からなるバンプ電極BMP1やバンプ電極BMP2を形成する。以上のようにして、前工程処理が実施された半導体ウェハWFを得ることができる。
【0056】
続いて、図16および図17に示すように、半導体ウェハWFの裏面にダイシングテープDCTを貼り付ける。そして、半導体ウェハWFの裏面にダイシングテープDCTを貼り付けた状態で、半導体ウェハWFのスクライブ領域SRに沿って、ハーフカットダイシングする。具体的には、図16に示すように、半導体ウェハWFの主面側からスクライブ領域SRに沿って、回転させたブレード(ダイサー)DCを走行させることにより、半導体ウェハWFに切り込みを入れる。つまり、図17に示すように、2つのチップ形成領域CRの間に挟まれたスクライブ領域SRに、回転したブレードDCを押し当てることにより、半導体ウェハWFの厚さ方向の途中まで切断する(ハーフカットダイシング)(図13のS102)。
【0057】
その後、図18および図19に示すように、半導体ウェハWFの表面(主面)にバックグラインドテープBGTを貼り付ける。例えば、図19に示すように、バンプ電極BMP1およびバンプ電極BMP2が形成された半導体ウェハWFの表面(主面)を覆うように、バックグラインドテープBGTが貼り付けられる。これにより、バンプ電極BMP1およびバンプ電極BMP2を含む半導体ウェハWFの表面(主面)は、バックグラインドテープBGTで覆われることになるとともに、ハーフカットダイシングにより、スクライブ領域SRに形成された溝DITもバックグラインドテープBGTで覆われることになる(図13のS103)。
【0058】
次に、図20および図21に示すように、半導体ウェハWFを反転させることにより、バックグラインドテープBGTが下になるように、半導体ウェハWFを再配置する。これにより、半導体ウェハWFの裏面に貼り付けられているダイシングテープDCTが、半導体ウェハWFの上面に配置されることになる。そして、このダイシングテープDCTを剥がした後、上面に露出している半導体ウェハWFの裏面を研磨装置POLで研磨(バックグラインド)する(図13のS104)。これにより、半導体ウェハWFの厚さが薄くなり、研磨(バックグラインド)がスクライブ領域SRに形成されている溝にまで達すると、半導体ウェハWFはスクライブ領域SRで完全に切断され、半導体ウェハWFから複数の半導体チップが取得される。つまり、半導体ウェハWFの各チップ形成領域CRが分離されて、各チップ形成領域CRに対応した半導体チップCHPを得ることができる。
【0059】
続いて、図22に示すように、バックグラインドテープBGTに複数の半導体チップCHPを貼り付けたままの状態で、上を向いた半導体チップCHPの裏面に対して、プラズマエッチングを施す(図13のS105)。これにより、半導体チップCHPの裏面および側面がエッチングされ、特に、半導体チップCHPの側面に傾斜面が形成される。このとき、例えば、エッチングガス濃度やエッチング時間に代表されるエッチング条件を調整することにより、半導体チップCHPの側面に形成される傾斜面の形状を調整することができる。具体的に、このエッチング工程では、半導体チップCHPのチップ側面全体を傾斜させるのではなく、図22に示すように、傾斜面を有する第1側面部FS1と、傾斜していない第2側面部SS2からチップ側面を形成する。特に、この場合、第1側面部FS1の厚さをAとし、半導体チップCHPの厚さをBとした場合、B/2≦A≦2B/3が成立するように第1側面部FS1を形成することが望ましい。または、第1側面部FS1の厚さをAとし、半導体チップCHPの厚さをBとした場合、A<B/2が成立するように第1側面部FS1を形成してもよい。
【0060】
ここで、第1側面部FS1はチップ表面よりもチップ裏面に近い側に形成され、チップ裏面よりもチップ表面に近い側に第2側面部SS2が形成される。この結果、チップ側面とチップ表面が交差する角部は垂直形状となり、鋭角形状にはならない。このため、本実施の形態1によれば、半導体チップCHPのチッピングを防止することができる。
【0061】
次に、図23に示すように、バックグラインドテープBGTを引き伸ばして、複数の半導体チップCHP間の距離を大きくする。つまり、バックグラインドテープBGTは、伸縮性を有する材料から構成されており、このバックグラインドテープBGTを引き伸ばすことにより、半導体チップCHPのチップ間隔Lを広げることができる。この結果、半導体チップCHP間において、チップ間隔Lとチップ高さH(半導体チップCHPの厚さ)で規定されるアスペクト比(H/L)を小さくすることができる。これにより、半導体チップCHPのチップ側面への遮光膜の形成を容易にすることができる。
【0062】
その後、図24に示すように、半導体チップCHPの裏面側(上面側)から半導体チップCHPのチップ裏面およびチップ側面に遮光膜SDFを形成する(図13のS106)。このとき、本実施の形態1では、半導体チップCHP間のアスペクト比が小さくなっているため、半導体チップCHPのチップ側面にも容易に遮光膜SDFを形成することができる。この結果、本実施の形態1によれば、半導体チップCHPのチップ裏面だけでなく、チップ側面にも遮光性を充分に発揮できる程度の膜厚を有する遮光膜SDFを形成することができる。これによって、チップ裏面から半導体チップCHPの内部への光の侵入だけでなく、チップ側面から半導体チップCHPの内部への光の侵入も効果的に抑制することができる。
【0063】
例えば、図24に示す遮光膜SDFは、チタン膜や窒化チタン膜からなるチタン系材料やニッケル膜からなるニッケル系材料から構成することができ、例えば、スパッタリング法により形成することができる。スパッタリング法とは、固体材料(ターゲット)に高速の原子やイオンが衝突したとき、その衝撃で固体材料(ターゲット)を構成する原子や分子が弾き出される現象を利用するものであり、弾き出された原子や分子を半導体基板に付着させて成膜する方法のことである。このスパッタリング法では、重い原子を固体材料(ターゲット)に衝突させたほうが成膜効率向上を図ることができるため、通常、衝突させる原子に不活性なアルゴン(Ar)が使用される。
【0064】
具体的に、スパッタリング法を実現するスパッタリング装置では、減圧した真空チャンバ内に、成膜材料(例えば、チタン)からなるターゲットと、このターゲットと対向するように、バックグラインドテープBGTに貼り付けた複数の半導体チップCHPを配置する。その後、真空チャンバ内にアルゴンガスを導入し、導入したアルゴンガスをプラズマ励起させて、アルゴンイオン(Ar)を生成する。そして、生成されたアルゴンイオンは、負電圧が印加されているターゲットに衝突し、これによって、ターゲットから成膜材料であるチタンが弾き出される。この結果、弾き出されたチタンが半導体チップCHPのチップ裏面やチップ側面に付着することになる。このようにして、半導体チップCHPのチップ裏面とチップ側面に遮光膜SDFを形成することができる。
【0065】
このスパッタリング法は、チタンの供給源がターゲット面であり、多方面からチタンが半導体チップCHP上に飛来することから、真空蒸着法に比べてステップカバレッジに優れているという利点を有している。つまり、スパッタリング法は、真空蒸着法に比べて段差被覆性に優れていることから、半導体チップCHPのチップ側面に遮光膜SDFを形成しやすいといえる。
【0066】
ただし、本実施の形態1における遮光膜SDFの形成方法は、特に、スパッタリング法に限られるものではなく、例えば、真空蒸着法を使用することもできる。つまり、真空蒸着法を使用することにより、チタン系材料やニッケル系材料からなる遮光膜SDFを形成することができる。この真空蒸着法とは、真空チャンバ(ベルジャ)内で付着させる材料を加熱して溶解・気化させ、気化した材料を半導体基板に付着させる方法である。真空蒸着法によれば、真空チャンバを使用することにより、材料を気化しやすくし、また、空気や蒸気などの残留ガスとの衝突の影響を少なくすることができるため、不純物の少ない膜を形成することができる利点がある。
【0067】
さらに、本実施の形態1における遮光膜SDFの形成方法として、CVD(Chemical Vapor Deposition)法を使用することもできる。CVD法とは、気相中で原料ガス(反応ガス)を化学反応させることにより、半導体基板上に膜を形成する方法である。例えば、六フッ化タングステン(WF)を原料ガスとしたCVD法を使用することにより、タングステン膜からなる遮光膜SDFを半導体チップCHPのチップ裏面およびチップ側面に形成することができる。
【0068】
以上のように、本実施の形態1における遮光膜SDFは、例えば、スパッタリング法や真空蒸着法やCVD法を使用することにより、半導体チップCHPのチップ裏面からチップ側面にわたって形成することができる。ところが、いずれの方法を使用する場合であっても、図23に示すチップ間隔Lとチップ高さH(半導体チップCHPの厚さ)で規定されるアスペクト比(H/L)が大きくなると、チップ側面に遮光膜SDFを形成することが困難となる。
【0069】
そこで、本実施の形態1では、まず、チップ側面に充分に遮光膜SDFを形成するための第1手段として、図23に示すように、伸縮性を有するバックグラインドテープBGTを引き伸ばすことにより、チップ間隔Lを広げている。これにより、本実施の形態1によれば、チップ間隔Lとチップ高さH(半導体チップCHPの厚さ)で規定されるアスペクト比(H/L)を小さくすることができる。このことは、チップ側面への遮光膜SDFの形成が容易になるということを意味している。すなわち、アスペクト比が大きくなればなるほどチップ側面に遮光膜SDFを形成することが困難になるため、本実施の形態1では、バックグラインドテープBGTを引き伸ばすことにより、チップ間隔Lを広げて、アスペクト比を小さくしているのである。したがって、本実施の形態1では、この第1手段により、チップ側面への遮光膜SDFの形成が容易になる効果が得られる。この結果、チップ側面における遮光性を充分に確保することができる。
【0070】
さらに、本実施の形態1では、チップ側面に充分に遮光膜SDFを形成するための第2手段として、図22に示すように、半導体チップCHPのチップ裏面からチップ側面に対してプラズマエッチングを施すことにより、チップ側面に傾斜を設けている。これにより、チップ側面への遮光膜SDFの形成が容易になる。すなわち、スパッタリング法や真空蒸着法やCVD法に代表される成膜方法では、一般的に、水平面(チップ裏面)よりも垂直面(チップ側面)のほうが膜の形成がされにくい。このことから、本実施の形態1では、膜の形成されにくい垂直面を加工して傾斜面を設けることにより、チップ側面への遮光膜SDFの形成を容易にしているのである。そして、本実施の形態1では、チップ側面に傾斜を設ける手段としてプラズマエッチングを使用しているのである。このとき、例えば、エッチングガス濃度やエッチング時間に代表されるエッチング条件を調整することにより、半導体チップCHPのチップ側面に形成される傾斜面の形状を調整することができる。具体的に、このエッチング工程では、半導体チップCHPのチップ側面全体を傾斜させるのではなく、図22に示すように、傾斜面を有する第1側面部FS1と、傾斜していない第2側面部SS2からチップ側面を形成する。特に、この場合、半導体チップCHPのチッピングを防止しつつ、チップ側面に充分な膜厚の遮光膜SDFを形成する観点からは、第1側面部FS1の厚さをAとし、半導体チップCHPの厚さをBとした場合、B/2≦A≦2B/3が成立するように第1側面部FS1を形成することが望ましい。または、第1側面部FS1の厚さをAとし、半導体チップCHPの厚さをBとした場合、A<B/2が成立するように第1側面部FS1を形成してもよい。
【0071】
以上のように本実施の形態1では、チップ側面への遮光膜SDFの形成を容易にする工夫として、バックグラインドテープBGTを引き伸ばすことにより、チップ間隔Lを広げて、アスペクト比を小さくする第1手段と、半導体チップCHPのチップ裏面からチップ側面に対してプラズマエッチングを施すことにより、チップ側面に傾斜を設ける第2手段とが存在する。もちろん、チップ側面への遮光膜SDFの形成を容易にする観点からは、上述した第1手段と第2手段とを併用することが望ましいが、これに限らず、例えば、第1手段、あるいは、第2手段のいずれか一方だけを利用する構成であってもよい。つまり、バックグラインドテープBGTを引き伸ばす工程と、半導体チップCHPのチップ裏面からチップ側面に対してプラズマエッチングを施す工程のうち、いずれか一方の工程を省略することもできる。この場合であっても、チップ側面へ遮光膜SDFを充分に形成できる効果を得ることができる。さらには、図13に示すバックグラインド工程後において、半導体チップCHP間のチップ間隔Lが充分に広く、かつ、半導体チップCHPの厚さが薄くなっていて、充分に半導体チップCHP間のアスペクト比が小さい場合には、上述した第1手段と第2手段を省略することもできる。この場合であっても、半導体チップCHP間のアスペクト比が小さければ、チップ側面に充分な遮光膜SDFを形成することができる。
【0072】
次に、図25に示すように、遮光膜SDFを形成した半導体チップCHPのチップ裏面にピックアップ用テープPATを貼り付ける。その後、図26に示すように、ピックアップ用テープPATを貼り付けた半導体チップCHPを反転させることにより、ピックアップ用テープPATが下になるように、半導体チップCHPを再配置する。これにより、半導体チップCHPのチップ表面に貼り付けられているバックグラインドテープBGTが、半導体チップCHPの上面に配置されることになる。そして、半導体チップCHPのチップ表面に貼り付けられているバックグラインドテープBGTを剥がす。この結果、ピックアップ用テープPAT上に半導体チップCHPが配置され、この半導体チップCHPのチップ表面が露出することになる(図13のS107)。
【0073】
続いて、図27に示すように、ピックアップ用テープPATを引き伸ばす。これにより、半導体チップCHP間のチップ間隔を広げることができる。その後、図28に示すように、ピックアップ用テープPAT上に貼り付けられている半導体チップCHPを、例えば、反転機構付きのコレットCTによりピックアップする(図13のS108)。以上のようにして、本実施の形態1における半導体チップCHPを取得することができる。
【0074】
<本実施の形態1における半導体装置の実装方法>
次に、本実施の形態1における半導体チップCHPを、例えば、液晶表示装置の構成要素であるガラス基板上に実装する方法について説明する。図29に示すように、ガラス基板GS1上にはガラス基板GS2が搭載されており、ガラス基板GS1とガラス基板GS2の間に液晶部材LCが封止されている。これにより、液晶表示装置の表示部が形成される。そして、表示部の近傍のガラス基板GS1上は、LCDドライバである半導体チップCHPが搭載されるチップ搭載領域となっている。そして、平面視において、このチップ搭載領域と重なるガラス基板GS1の下面には遮光材SDTが貼り付けられている。一方、ガラス基板GS1の上面上のチップ搭載領域には、異方性導電フィルムACFが形成されている。このように構成されているガラス基板GS1のチップ搭載領域上に半導体チップCHPが搭載される。
【0075】
具体的に、図30は、ガラス基板GS1上に半導体チップCHPを搭載する様子を示す断面図である。図30に示すように、コレットCTによりピックアップされた半導体チップCHPを、異方性導電フィルムACFを介してガラス基板GS1上に搭載する。つまり、半導体チップCHPに形成されているバンプ電極BMP1およびバンプ電極BMP2と、ガラス基板GS1に形成されている端子(図示せず)とを異方性導電フィルムACFを介して接続する。異方性導電フィルムACFは、熱硬化性樹脂に導電性を持つ微細な金属粒子を混ぜ合わせ、膜状に成型したフィルムである。金属粒子は、主に内側からニッケル層と金めっき層が形成され、最も外側に絶縁層を重ねた直径3μm〜5μmの球体から構成されている。この状態で、半導体チップCHPをガラス基板GS1に実装する際、異方性導電フィルムACFは、ガラス基板GS1の端子と半導体チップCHPのバンプ電極BMP1およびバンプ電極BMP2の間に挟みこまれる。そして、ヒータなどで熱をかけながら半導体チップCHPを加圧すると、バンプ電極BMP1やバンプ電極BMP2にあたる部位にだけ圧力がかかる。すると、異方性導電フィルムACF内に分散している金属粒子が接触しながら重なり、金属粒子が互いに押し付けられる。この結果、金属粒子を介して異方性導電フィルムACFに導電経路が形成される。圧力がかからなかった異方性導電フィルムACFの部位にある金属粒子は、金属粒子の表面に形成されている絶縁層を保持しているため、横に並ぶバンプ電極BMP1間および横に並ぶバンプ電極BMP2間の絶縁性は保持される。このため、バンプ電極BMP1間あるいはバンプ電極BMP2間の間隔が狭くても、短絡を起こさずに、半導体チップCHPをガラス基板GS1に実装できるメリットがある。以上のようにして、ガラス基板GS1上に半導体チップCHPを実装することができる。
【0076】
<本実施の形態1における効果>
(1)本実施の形態1によれば、半導体チップCHP自体のチップ側面からチップ裏面にわたって遮光膜SDFを形成しているので、半導体チップCHPのチップ側面やチップ裏面からの光の入射を抑制しながら、別部品としての遮光テープを使用する場合に比べて、フラットパネルディスプレイの薄型化を推進することができる。
【0077】
(2)また、本実施の形態1によれば、遮光テープのガラス基板GS2からの突出が抑制されることから、フラットパネルディスプレイの外部からの衝撃が半導体チップCHPに伝わりにくくなり、この結果、半導体チップCHPに発生するクラックを抑制できる。この結果、フラットパネルディスプレイの信頼性向上も図ることができる。
【0078】
(3)さらには、本実施の形態1によれば、別部品として、チップ裏面およびチップ側面を覆う遮光テープを使用しないことから、遮光テープ分のコスト低減を図ることができる。
【0079】
(4)また、本実施の形態1によれば、チップ裏面およびチップ側面を覆う遮光テープを貼り付ける工程を別途設ける必要もなくなるとともに、ガラス基板GS2からの遮光テープの突出もなくなるので、例えば、ガラス基板GS2上にタッチパネルを配置することが容易となる。
【0080】
(5)さらに、本実施の形態1によれば、チップ裏面からチップ側面にわたって遮光膜SDFを形成する工程の前に、例えば、図23に示すように、伸縮性を有するバックグラインドテープBGTを引き伸ばすことにより、チップ間隔Lを広げている。これにより、チップ間隔Lとチップ高さH(半導体チップCHPの厚さ)で規定されるアスペクト比(H/L)を小さくすることができる。この結果、チップ側面に充分に遮光膜SDFを形成することができ、チップ側面での遮光性向上を図ることができる。
【0081】
(6)また、本実施の形態1によれば、チップ裏面からチップ側面にわたって遮光膜SDFを形成する工程の前に、例えば、図22に示すように、半導体チップCHPのチップ裏面からチップ側面に対してプラズマエッチングを施すことにより、チップ側面に傾斜を設けている。これにより、チップ側面に充分に遮光膜SDFを形成することができ、チップ側面での遮光性向上を図ることができる。
【0082】
(実施の形態2)
前記実施の形態1では、ハーフカットダイシング工程と、バックグラインド工程との組み合わせによって、半導体ウェハWFを複数の半導体チップCHPに分割することを前提技術とし、この前提技術に対して、本実施の形態1における技術的思想を適用する例について説明した。本実施の形態2では、フルカットダイシング工程によって、半導体ウェハWFを複数の半導体チップCHPに分割することを前提技術とし、この前提技術に対して、前記実施の形態1における技術的思想を適用する例について説明する。
【0083】
図31は、本実施の形態2における半導体装置の製造方法の流れを示すフローチャートである。まず、前記実施の形態1と同様に、前工程処理が終了した半導体ウェハを準備する(図31のS201)。そして、本実施の形態2では、この段階で、半導体ウェハの裏面を研磨(バックグラインド)する。これにより、半導体ウェハの厚さを薄くすることができる。
【0084】
続いて、図32に示すように、半導体ウェハWFの裏面にダイシングテープDCTを貼り付ける。そして、半導体ウェハWFの裏面にダイシングテープDCTを貼り付けた状態で、半導体ウェハWFのスクライブ領域SRに沿って、フルカットダイシングする。具体的には、図32に示すように、スクライブ領域SRに沿って、回転させたブレード(ダイサー)DCを走行させることにより、半導体ウェハWFを完全に切断する。つまり、図32に示すように、2つのチップ形成領域CRの間に挟まれたスクライブ領域SRに、回転したブレードDCを半導体ウェハWFに挿入する(本実施の形態2では、半導体ウェハWFの主面側から裏面側に向ってブレードDCを押し当てる)ことにより、半導体ウェハWFを切断する(フルカットダイシング)(図31のS202)。これにより、半導体ウェハWFは、複数の半導体チップに分割されることになる。
【0085】
その後、図33に示すように、半導体チップCHPの表面(主面)にテープTPを貼り付ける。例えば、図33に示すように、バンプ電極BMP1およびバンプ電極BMP2が形成された半導体チップCHPの表面(主面)を覆うように、テープTPが貼り付けられる。これにより、バンプ電極BMP1およびバンプ電極BMP2を含む半導体チップCHPの表面(主面)は、テープTPで覆われることになる(図31のS203)。
【0086】
次に、複数の半導体チップCHPを貼り付けたテープTPを反転させることにより、テープTPが下になるように、複数の半導体チップCHPを再配置する。これにより、半導体チップCHPの裏面に貼り付けられているダイシングテープDCTが、半導体チップCHPの上面に配置されることになる。そして、このダイシングテープDCTを剥がした後、図34に示すように、テープTPに複数の半導体チップCHPを貼り付けたままの状態で、上を向いた半導体チップCHPの裏面に対して、プラズマエッチングを施す(図31のS204)。これにより、半導体チップCHPの裏面および側面がエッチングされ、特に、半導体チップCHPの側面に傾斜面が形成される。このとき、例えば、エッチングガス濃度やエッチング時間に代表されるエッチング条件を調整することにより、半導体チップCHPの側面に形成される傾斜面の形状を調整することができる。具体的に、このエッチング工程では、半導体チップCHPのチップ側面全体を傾斜させるのではなく、図22に示すように、半導体チップCHPのチップ裏面に対して傾斜している第1側面部FS1と、傾斜していない第2側面部SS2からチップ側面を形成する。特に、この場合、第1側面部FS1の厚さをAとし、半導体チップCHPの厚さをBとした場合、B/2≦A≦2B/3が成立するように第1側面部FS1を形成することが望ましい。または、第1側面部FS1の厚さをAとし、半導体チップCHPの厚さをBとした場合、A<B/2が成立するように第1側面部FS1を形成してもよい。
【0087】
ここで、第1側面部FS1はチップ表面よりもチップ裏面に近い側に形成され、チップ裏面よりもチップ表面に近い側に第2側面部SS2が形成される。この結果、チップ側面とチップ表面が交差する角部は垂直形状となり、鋭角形状にはならない。このため、本実施の形態2によっても、半導体チップCHPのチッピングを防止することができる。
【0088】
その後の工程は、前記実施の形態1と同様である。例えば、この後の工程の概略を説明すると、テープを引き伸ばして、複数の半導体チップ間の距離を大きくした後、半導体チップの裏面側(上面側)から半導体チップのチップ裏面およびチップ側面に遮光膜を形成する(図31のS205)。この遮光膜は、例えば、前記実施の形態1と同様に、スパッタリング法や真空蒸着法で形成されたチタン系材料やニッケル系材料や、CVD法で形成されたタングステン膜を使用することができる。
【0089】
その後、遮光膜を形成した半導体チップのチップ裏面にピックアップ用テープを貼り付ける。そして、ピックアップ用テープを貼り付けた半導体チップを反転させることにより、ピックアップ用テープが下になるように、半導体チップを再配置する。これにより、半導体チップのチップ表面に貼り付けられているテープが、半導体チップの上面に配置されることになる。そして、半導体チップのチップ表面に貼り付けられているテープを剥がす。この結果、ピックアップ用テープ上に半導体チップが配置され、この半導体チップのチップ表面が露出することになる(図31のS206)。
【0090】
続いて、ピックアップ用テープを引き伸ばす。これにより、半導体チップ間のチップ間隔を広げることができる。その後、ピックアップ用テープ上に貼り付けられている半導体チップを、例えば、反転機構付きのコレットによりピックアップする(図31のS207)。以上のようにして、本実施の形態2における半導体チップを取得することができる。取得された半導体チップは、例えば、前記実施の形態1と同様の手法により、表示装置を構成するガラス基板上に実装される(COG(Chip On Glass))。この場合、本実施の形態2においても、前記実施の形態1と同様の効果を得ることができる。
【0091】
(変形例1)
例えば、前記実施の形態1と同様の手法により、ハーフカットダイシング工程と、バックグラインド工程との組み合わせによって、半導体ウェハを複数の半導体チップに分割する。その後、半導体チップをバックグラインドテープに貼り付けた状態で、フッ硝酸などのエッチング液を使用して、半導体チップのチップ裏面およびチップ側面をウェットエッチングすることもできる。この場合も、半導体チップのチップ側面に傾斜面を形成することができる。同様に、前記実施の形態2と同様に、フルカットダイシング工程により、半導体ウェハを複数の半導体チップに分割する。その後、半導体チップをテープに貼り付けた状態で、フッ硝酸などのエッチング液を使用して、半導体チップのチップ裏面およびチップ側面をウェットエッチングすることもできる。この場合も、半導体チップのチップ側面に傾斜面を形成することができる。このように、前記実施の形態1や前記実施の形態2で使用するプラズマエッチングの代わりに、エッチング液を使用したウェットエッチングを採用することもでき、この場合も、半導体チップのチップ側面に傾斜面を設けることができる。このウェットエッチングの場合も、エッチング液の組成やエッチング時間に代表されるエッチング条件を調整することにより、チップ側面に形成される傾斜面の形状を調整することができる。この本変形例1においても、前記実施の形態1と同様の効果を得ることができる。
【0092】
(変形例2)
前記実施の形態1や前記実施の形態2では、半導体ウェハを複数の半導体チップに分割した後に、エッチング処理を施すことにより、半導体チップのチップ側面に傾斜面を形成する例について説明した。本変形例2では、半導体ウェハを複数の半導体チップに分割する前の半導体ウェハの状態で、エッチング処理を施す例について説明する。
【0093】
まず、本変形例2においても、前工程処理が終了した半導体ウェハを準備する。そして、半導体ウェハの裏面を研磨(バックグラインド)する。これにより、半導体ウェハの厚さを薄くすることができる。
【0094】
続いて、図35に示すように、半導体ウェハWFの主面(表面)にダイシングテープDCTを貼り付ける。そして、半導体ウェハWFは、バンプ電極BMP1やバンプ電極BMP2が形成されている主面(表面)側を下に向けた状態で配置される。このため、半導体ウェハWFの裏面が上を向いた状態で露出することになる。その後、上を向いている半導体ウェハWFの裏面上にレジスト膜FRを塗布し、このレジスト膜FRに対して露光・現像処理を施すことにより、レジスト膜FRをパターニングする。レジスト膜FRのパターニングは、複数のスクライブ領域SRのそれぞれの一部を少なくとも開口するように行われる。なお、レジスト膜FRのパターニングは、これに限らず、複数のスクライブ領域SRのそれぞれの全体を開口するように実施してもよいし、さらには、複数のスクライブ領域SRのそれぞれを露出するとともに、開口がチップ形成領域CRとの境界からチップ形成領域CR側に入り込むように実施してもよい。つまり、レジスト膜FRのパターニングは、各チップ形成領域CRの90%程度を覆い、かつ、その他の領域を露出するパターンを形成するように実施してもよいし、各チップ形成領域CRを覆い、かつ、複数のスクライブ領域SRのそれぞれの少なくとも一部を開口するように実施してもよい。
【0095】
次に、図36に示すように、パターニングしたレジスト膜FRをマスクにして、エッチング処理を施す。これにより、半導体ウェハWFのスクライブ領域SRに側面が傾斜した溝DIT1を形成することができる。つまり、本変形例2では、例えば、プラズマエッチングやケミカルドライエッチングにより、半導体ウェハWFの厚さの2/3程度までエッチングすることで、スクライブ領域SRに、側面が傾斜した溝DIT1を形成する。
【0096】
その後、図37に示すように、半導体ウェハWFのスクライブ領域SRの内部に形成された溝DIT1の底面に沿って、フルカットダイシングする。具体的には、図37に示すように、半導体ウェハWFの裏面側から溝DIT1に沿って、回転させたブレード(ダイサー)DCを走行させることにより、半導体ウェハWFを完全に切断する。つまり、図37に示すように、2つのチップ形成領域CRの間に挟まれたスクライブ領域SRに、回転したブレードDCを押し当てることにより、半導体ウェハWFを切断する(フルカットダイシング)。これにより、半導体ウェハWFは、複数の半導体チップCHPに分割されることになる。
【0097】
この結果、本変形例2によれば、半導体チップCHPのチップ側面全体を傾斜させるのではなく、図37に示すように、傾斜面を有する溝DIT1(第1側面部)と、傾斜していないダイシングの切断面である側面部からチップ側面が形成される。このとき、溝DIT1の深さを調整することにより、チップ側面の形状を調整することができる。つまり、溝DIT1を形成するエッチング処理のエッチング条件を調整することにより、溝DIT1の形状を制御することができ、これによって、溝DIT1(第1側面部)と、ダイシングの切断面である側面部の比率を調整することができる。これにより、本変形例2においても、溝DIT1(第1側面部)の深さをAとし、半導体チップCHPの厚さをBとした場合、B/2≦A≦2B/3が成立するように溝DIT1を形成することもできるし、または、A<B/2が成立するように溝DIT1(第1側面部)を形成することもできる。
【0098】
その後の工程は、前記実施の形態1や前記実施の形態2と同様である。以上のようにして、本変形例2における半導体チップを形成することができ、さらに、取得された本変形例2における半導体チップをガラス基板上に実装することができる。この場合、本変形例2においても、前記実施の形態1と同様の効果を得ることができる。
【0099】
(変形例3)
本変形例3では、2段階でダイシングするステップカット方式を使用する例について説明する。まず、本変形例3においても、前工程処理が終了した半導体ウェハを準備する。そして、半導体ウェハの裏面を研磨(バックグラインド)する。これにより、半導体ウェハの厚さを薄くすることができる。
【0100】
続いて、図38に示すように、半導体ウェハWFの主面(表面)にダイシングテープDCTを貼り付ける。そして、半導体ウェハWFは、バンプ電極BMP1やバンプ電極BMP2が形成されている主面(表面)側を下に向けた状態で配置される。このため、半導体ウェハWFの裏面が上を向いた状態で露出することになる。
【0101】
その後、半導体ウェハの裏面から、スクライブ領域SRに沿って、半導体ウェハWFの厚さの2/3程度までハーフカットダイシングする。このとき使用するブレードDC1の厚さは、相対的に厚くなっている。そして、ハーフカットダイシングが終了した後、例えば、図39に示すように、ブレードDC1の厚さよりも厚さの薄いブレードDC2によって、完全に半導体ウェハWFを切断するようにダイシングする。つまり、半導体ウェハの裏面から、スクライブ領域SRにハーフカットダイシングにより形成された切り込みに沿って、回転させたブレードDC2を走行させる。これにより、半導体ウェハWFは、完全に切断され、半導体ウェハWFは、複数の半導体チップCHPに分割される。
【0102】
このように、本変形例3によれば、厚さの異なる2種類のブレードによって、半導体ウェハWFを切断するため、個片化された半導体チップCHPの側面には段差が形成される。この結果、半導体チップCHPのチップ側面に遮光膜を形成することが容易となる。さらに、ハーフカットダイシングの際に使用するブレードDC1として、V字型ブレードを使用することもできる。この場合、チップ側面に傾斜面が形成されるため、これによって、さらに、チップ側面に遮光膜を形成することが容易となる。
【0103】
その後の工程は、前記実施の形態1や前記実施の形態2と同様である。以上のようにして、本変形例3における半導体チップを形成することができ、さらに、取得された本変形例3における半導体チップをガラス基板上に実装することができる。この場合、本変形例3においても、前記実施の形態1と同様の効果を得ることができる。
【0104】
以上、本発明者によってなされた発明をその実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
【産業上の利用可能性】
【0105】
本発明は、半導体装置を製造する製造業に幅広く利用することができる。
【符号の説明】
【0106】
1S 半導体基板
2 I/O回路
3 SRAM
4 ワードドライバ
5 SRAM制御部
6 LCD制御部
7 リセット回路
8 クロック回路
9 アナログ部
ACF 異方性導電フィルム
BGT バックグラインドテープ
BMP バンプ電極
BMP1 バンプ電極
BMP2 バンプ電極
BL バックライト
CHP 半導体チップ
CN クッション材
CR チップ形成領域
CS ケース
CT コレット
DC ブレード
DC1 ブレード
DC2 ブレード
DCT ダイシングテープ
DIT 溝
DIT1 溝
DU 表示部
FR レジスト膜
FS1 第1側面部
GS1 ガラス基板
GS2 ガラス基板
LC 液晶部材
MP 携帯電話機
PAT ピックアップ用テープ
POL 研磨装置
SDF 遮光膜
SDT 遮光材
SL シール材
SR スクライブ領域
SS2 第2側面部
TP テープ
WF 半導体ウェハ
図1
図2
図3
図4
図5
図6
図7
図8
図9
図10
図11
図12
図13
図14
図15
図16
図17
図18
図19
図20
図21
図22
図23
図24
図25
図26
図27
図28
図29
図30
図31
図32
図33
図34
図35
図36
図37
図38
図39