特許第5834425号(P5834425)IP Force 特許公報掲載プロジェクト 2015.5.11 β版

知財求人 - 知財ポータルサイト「IP Force」

▶ 富士通株式会社の特許一覧
特許5834425クロスコネクトシステム及びクロスコネクト方法
<>
  • 特許5834425-クロスコネクトシステム及びクロスコネクト方法 図000002
  • 特許5834425-クロスコネクトシステム及びクロスコネクト方法 図000003
  • 特許5834425-クロスコネクトシステム及びクロスコネクト方法 図000004
  • 特許5834425-クロスコネクトシステム及びクロスコネクト方法 図000005
  • 特許5834425-クロスコネクトシステム及びクロスコネクト方法 図000006
  • 特許5834425-クロスコネクトシステム及びクロスコネクト方法 図000007
  • 特許5834425-クロスコネクトシステム及びクロスコネクト方法 図000008
  • 特許5834425-クロスコネクトシステム及びクロスコネクト方法 図000009
  • 特許5834425-クロスコネクトシステム及びクロスコネクト方法 図000010
  • 特許5834425-クロスコネクトシステム及びクロスコネクト方法 図000011
  • 特許5834425-クロスコネクトシステム及びクロスコネクト方法 図000012
  • 特許5834425-クロスコネクトシステム及びクロスコネクト方法 図000013
  • 特許5834425-クロスコネクトシステム及びクロスコネクト方法 図000014
  • 特許5834425-クロスコネクトシステム及びクロスコネクト方法 図000015
< >
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】5834425
(24)【登録日】2015年11月13日
(45)【発行日】2015年12月24日
(54)【発明の名称】クロスコネクトシステム及びクロスコネクト方法
(51)【国際特許分類】
   H04J 3/00 20060101AFI20151203BHJP
   H04Q 11/04 20060101ALI20151203BHJP
   H04Q 3/52 20060101ALI20151203BHJP
【FI】
   H04J3/00 X
   H04Q11/04 Z
   H04Q3/52 B
【請求項の数】3
【全頁数】18
(21)【出願番号】特願2011-42361(P2011-42361)
(22)【出願日】2011年2月28日
(65)【公開番号】特開2012-182528(P2012-182528A)
(43)【公開日】2012年9月20日
【審査請求日】2013年11月6日
(73)【特許権者】
【識別番号】000005223
【氏名又は名称】富士通株式会社
(74)【代理人】
【識別番号】100070150
【弁理士】
【氏名又は名称】伊東 忠彦
(74)【代理人】
【識別番号】100146776
【弁理士】
【氏名又は名称】山口 昭則
(72)【発明者】
【氏名】知久 功
(72)【発明者】
【氏名】須田 幸夫
(72)【発明者】
【氏名】阪倉 周治
【審査官】 阿部 弘
(56)【参考文献】
【文献】 米国特許出願公開第2007/0264015(US,A1)
【文献】 米国特許第07639678(US,B1)
【文献】 特開2003−188919(JP,A)
【文献】 米国特許出願公開第2002/0081058(US,A1)
(58)【調査した分野】(Int.Cl.,DB名)
H04J 3
H04Q 3
H04Q 11
(57)【特許請求の範囲】
【請求項1】
空間スイッチと時間スイッチでクロスコネクトを行う第1信号フレームと、空間スイッチでクロスコネクトを行う第2信号フレームそれぞれのクロスコネクトを行うクロスコネクトシステムであって、
前記第2信号フレームを前記第1信号フレームと同様に空間スイッチと時間スイッチでクロスコネクトを行うための前記第1信号フレームと信号速度が異なる第3信号フレームにマッピングするマッピング部と、
前記第1信号フレーム及び前記第1信号フレームのクロックと前記第3信号フレーム及び前記第3信号フレームのクロックのいずれかを選択する選択部と、
前記選択部で選択された前記第1信号フレーム及び前記第1信号フレームのクロック又は前記第3信号フレーム及び前記第3信号フレームのクロックを供給されて前記第1信号フレーム又は前記第3信号フレームのクロスコネクトを行うクロスコネクト部と、
前記クロスコネクト部から出力される前記第3信号フレームを前記第2信号フレームにデマッピングして出力するデマッピング部と、
を有することを特徴とするクロスコネクトシステム。
【請求項2】
請求項1記載のクロスコネクトシステムにおいて、
前記マッピング部は、前記第2信号フレームを信号速度が固定の第4信号フレームにマッピングしたのち、前記第4信号フレームを前記第3信号フレームにマッピングする
ことを特徴とするクロスコネクトシステム。
【請求項3】
空間スイッチと時間スイッチでクロスコネクトを行う第1信号フレームと、空間スイッチでクロスコネクトを行う第2信号フレームそれぞれのクロスコネクトを行うクロスコネクト方法であって、
前記第2信号フレームを前記第1信号フレームと同様に空間スイッチと時間スイッチでクロスコネクトを行うための前記第1信号フレームと信号速度が異なる第3信号フレームにマッピングし、
前記第1信号フレーム及び前記第1信号フレームのクロックと前記第3信号フレーム及び前記第3信号フレームのクロックのいずれかを選択し、
選択された前記第1信号フレーム及び前記第1信号フレームのクロック又は前記第3信号フレーム及び前記第3信号フレームのクロックを供給されて前記第1信号フレーム又は前記第3信号フレームのクロスコネクトを行い、
クロスコネクトされた前記第3信号フレームを前記第2信号フレームにデマッピングして出力する、
ことを特徴とするクロスコネクト方法。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、互いに異なる2つの信号フレームそれぞれのクロスコネクトを行うクロスコネクトシステム及びクロスコネクト方法に関する。
【背景技術】
【0002】
近年、インターネットトラヒックの爆発的増大に対応可能である波長多重伝送(WDM)方式を前提とし、SDH(Synchronous Optical Network)又はSONET(Synchronous Digital Hierarchy)等の同期網のみならずIP(Internet Protocol)又はイーサネット(登録商標)系の非同期網のクライアント信号を、エンド・エンドで通信をする際に、上位レイヤーが下位レイヤーを一切意識しなくて済む、所謂トランスペアレントに伝送するプラットフォームとして、OTN(Optical Transport Network:光転送ネットワーク)がITU−Tの勧告G.709により標準化されており、商用システムへの導入が急速に進んでいる。OTNにおいては、OPU(Optical channel Payload Unit)のペイロード部に接続及び品質の管理に用いるオーバーヘッドバイト(OH)を付加したODU(Optical channel Data Unit)が用いられる。
【0003】
図1は従来のSONET/ODU混在のクロスコネクトシステムの一例の構成図を示す。まず、SONETフレームにおける信号の流れを説明する。端子1−1〜1−nからSONETフレームを入力し、SONET入力側高速インターフェース(inf)部2−1〜2−nでシリアル/パラレル変換を行うことによりクロスコネクトの処理単位(例えば2.4G入力の場合は、311.04Mb/s×8パラレル)に速度を落とす。次に、低速inf部3−1−1〜3−n−mでSONET信号の同期検出及び装置内クロックへのクロック乗替えとカラム単位に行うクロスコネクトの先頭位置合せを行う。上記先頭位置合せ処理は、後段のクロスコネクト部4でカラム単位のチャンネル入替え及びタイムスロット入替え機能を容易にするために具備している。
【0004】
クロスコネクト部4では、先頭位置を揃えたデータが入力される。クロスコネクト部4は、空間スイッチ4a、時間スイッチ4bを有しており、例えば端子1−1(DATAIN1)より入力された信号を空間スイッチ4aにて、CPU10からの出力データ切替要求信号に基づくデータ切替制御信号に従い、例えばライン2(DATAIN2)に切替えると同時にデータをラッチする。ラッチされたデータは、1カラム分の全データが揃うタイミングにて時間スイッチ4bで再びデータ切替制御信号によって切替え多重される。
【0005】
クロスコネクト部4にて切替られたデータは低速inf部5−1−1〜5−n−mに供給され、SONETフレームの再生成を行い、後段のSONET出力側高速inf部6−1〜6−nで端子1−1〜1−nに入力された際のフォーマットと同一のSONETフレームフォーマットにパラレル/シリアル変換され、セレクタ(SEL)7−1〜7−nを通して端子8−1〜8−nより出力される。
【0006】
次に、ODUフレームにおける信号の流れを説明する。端子1−1〜1−nからODUフレームを入力し、ODU入力側高速inf部12−1〜12−nと中間フレームマッピング部13−1−1〜13−n−kで後述するODU中間フレーム(6.577G入力時は、164.42Mb/s×40パラレル)に変換する。ODU中間フレームはクロスコネクト部14に入力される。クロスコネクト部14はCPU10からの出力データ切替要求信号に基づくデータ切替信号に従いODU中間フレームの切替えを行う。ODUの切替えは、チャンネル空間スイッチ14aのみであり、タイムスロットの入替えを行う時間スイッチがない構成となる。
【0007】
クロスコネクト部14で切替えられたデータは、ODU中間フレームであるため、中間フレームデマッピング部15−1−1〜15−n−kでODUフレームの再生成を行い、ODU出力側高速inf部16−1〜16−nで端子1−1〜1−nに入力された際のフォーマットと同一のODNフレームフォーマットにパラレル/シリアル変換され、セレクタ(SEL)7−1〜7−nを通して端子8−1〜8−nより出力される。
【0008】
このように、従来のSONET/ODU混在のクロスコネクトシステムでは、入力した信号の種類毎にクロスコネクト部を具備する構成でSONET/ODUの共存を実現している。
【0009】
ところで、第二のネットワークを構成するOTNクロスコネクト装置は第一のネットワークとの境界に配置されており、OTNクロスコネクト装置に搭載されたクライアントインタフェースカードのOTNフレーマはSDH/SONET信号を非干渉にOTNフレームに格納し、第二のネットワークOTNフレームのオーバヘッドを用いて、装置及びネットワークの制御管理を行う技術が知られている(例えば特許文献1参照)。
【先行技術文献】
【特許文献】
【0010】
【特許文献1】特開2003−188919号公報
【発明の概要】
【発明が解決しようとする課題】
【0011】
SONET/ODU混在で処理するクロスコネクトシステムにおいて、クロスコネクト部は、処理単位がSONETでは空間スイッチと時間スイッチを用いるTDM(Time Division Multiplexing)スイッチであり、ODUは空間スイッチのみであり、両者で構成が違うために別々のユニットを用いてクロスコネクト機能を実現している。
【0012】
また、同一ユニット内にSONET/ODUを共存させた場合は、選択された片側のフォーマットしか使用しないため、無駄な回路が存在している。つまり、機能はSONETとODUの双方個別に配備しているが、使用する機能は片方のみである。
【0013】
開示のクロスコネクトシステムは、1つのクロスコネクト部で複数の信号フレームのクロスコネクトを行うことを目的とする。
【課題を解決するための手段】
【0014】
開示の一実施形態によるクロスコネクトシステムは、空間スイッチと時間スイッチでクロスコネクトを行う第1信号フレームと、空間スイッチでクロスコネクトを行う第2信号フレームそれぞれのクロスコネクトを行うクロスコネクトシステムであって、
前記第2信号フレームを前記第1信号フレームと同様に空間スイッチと時間スイッチでクロスコネクトを行うための前記第1信号フレームと信号速度が異なる第3信号フレームにマッピングするマッピング部と、
前記第1信号フレーム及び前記第1信号フレームのクロックと前記第3信号フレーム及び前記第3信号フレームのクロックのいずれかを選択する選択部と、
前記選択部で選択された前記第1信号フレーム及び前記第1信号フレームのクロック又は前記第3信号フレーム及び前記第3信号フレームのクロックを供給されて前記第1信号フレーム又は前記第3信号フレームのクロスコネクトを行うクロスコネクト部と、
前記クロスコネクト部から出力される前記第3信号フレームを前記第2信号フレームにデマッピングして出力するデマッピング部と、を有する。
【発明の効果】
【0015】
本実施形態によれば、1つのクロスコネクト部で複数の信号フレームのクロスコネクトを行うことができる。
【図面の簡単な説明】
【0016】
図1】従来のSONET/ODU混在のクロスコネクトシステムの一例の構成図である。
図2】SONET/ODU混在のクロスコネクトシステムの第1実施形態の構成図である。
図3図2における入力1回線あたりの構成を示す図である。
図4】SONETにおけるフレーム周期と信号速度の関係について説明するための図である。
図5】ODUkのフレーム周期と信号速度の関係について説明するための図である。
図6】ODU中間フレームの一実施形態のフレームフォーマットを示す図である。
図7】ODU中間フレームのオリジナルフレームへのマッピングを説明するための図である。
図8】STS−48のフレームフォーマットを示す図である。
図9】SONETフレームのオリジナルフレームへのマッピングを説明するための図である。
図10】クロスコネクト部25の一実施形態のブロック図である。
図11】クロスコネクトの様子を示す図である。
図12】SONET/ODU混在のクロスコネクトシステムの第2実施形態の構成図である。
図13図12における入力1回線あたりの構成を示す図である。
図14】SONETフレームのオリジナルフレームへのマッピングを説明するための図である。
【発明を実施するための形態】
【0017】
以下、図面に基づいて実施形態を説明する。
【0018】
<クロスコネクトシステムの第1実施形態>
図2はSONET/ODU混在のクロスコネクトシステムの第1実施形態の構成図を示す。図3図2における入力1回線あたりの構成を示す。なお、SONETの代りにSDHを用いる構成であっても良い。
【0019】
第1信号フレームであるSONETフレームにおける信号の流れを説明する。図2において、端子21−1〜21−nからSONETフレーム(例えばSTS−48)を入力し、SONET入力側高速インターフェース(inf)部22−1〜22−nでシリアル/パラレル変換を行う。例えば2.48832Gb/sのSTS−48を311.04Mb/sの8パラレルに変換する。
【0020】
次に、低速inf部23−1−1〜23−n−mでSONETフレームの同期検出及び装置内クロックへのクロック乗替えと、カラム単位にクロスコネクトの先頭位置合せを行う。低速inf部23−1−1〜23−n−mの出力するSONETフレームはセレクタ24ー1〜24−nを通してクロスコネクト部25に供給される。上記先頭位置合せ処理は、後段のクロスコネクト部25でカラム単位のチャンネル入替え及びタイムスロット入替え機能を容易にするために具備している。
【0021】
クロスコネクト部25には、先頭位置を揃えたデータが入力される。クロスコネクト部25は、空間スイッチ25a、時間スイッチ25bを有しており、CPU26の出力データ切替要求信号に基づくデータ切替制御信号に従い、125us(311.04MHzのクロックを1/388880分周)のカラム単位の空間スイッチ制御及び時間スイッチ制御を行って出力する。
【0022】
クロスコネクト部25から出力されたデータは、低速inf部27−1−1〜27−n−mでSOH(Section OverHead)/LOH(Line Over Head)の再生成と出力側クロック311.04MHzへの乗替えを行い、SONET出力側高速inf部28−1〜28−nでSTS−48の2.48832Gb/s信号にパラレル/シリアル変換を行った後、セレクタ29−1〜29−nを通して端子30−1〜30−nから出力する。
【0023】
次に、第2信号フレームであるODUフレームにおける信号の流れを説明する。端子21−1〜21−nから例えばOTU4フレームを入力し、ODU入力側高速inf部31−1〜31−nと中間フレームマッピング部32−1−1〜32−n−kで後述するODU中間フレーム(164.42Mb/s×40パラレル)に変換する。ODU中間フレームはオリジナルフレームマッピング部33−1−1〜33−n−kで第3信号フレームであるオリジナルフレームにフォーマット変換する。オリジナルフレームフォーマットへの変換は、ODU中間フレーム(1フレーム=93.42us,容量=76800バイト,クロック周波数=164.42MHz)をオリジナルフレーム(1フレーム=93.42us,容量=93744バイト,クロック周波数=1.003468208GHzのペイロード領域にマッピングする。オリジナルフレームはセレクタ24ー1〜24−nを通してクロスコネクト部25に供給される。
【0024】
クロスコネクト部25はCPU26からの出力データ切替要求信号に基づくデータ切替信号に従い、93.42us(164.42MHzのクロックを1/93744分周)のカラム単位の空間スイッチ制御及び時間スイッチ制御を行う。
【0025】
クロスコネクト部25から出力されたオリジナルフレームは、オリジナルフレームデマッピング部37−1−1〜37−n−kに供給されてODU中間フレームの再生成と出力側クロック164.42MHzへの乗替えを行い、中間フレームデマッピング部38−1−1〜38−n−kとODU出力側高速inf部39−1〜39−nでOTU4フレームフォーマットに変換を行った後、セレクタ29−1〜29−nを通して端子30−1〜30−nから出力する。
【0026】
図3において、端子41から入力されるSONETクロック(311.04MHz)と、端子42から入力されるODUクロック(1.003468208GHz)はセレクタ44に供給される。端子43から入力されるODU/SONET切替信号はセレクタ44、24−1,29−1,クロスコネクト部25内のフレームカウンタ25cに供給される。なお、図2において、上記セレクタ44は省略している。
【0027】
セレクタ44はODU/SONET切替信号に従って、SONET選択時にはSONETクロックを選択して低速inf部23−1−1〜23−1−m、オリジナルフレームマッピング部33−1−1〜33−1−k、クロスコネクト部25それぞれに供給し、ODN選択時にはODUクロックを選択して低速inf部23−1−1〜23−1−m、オリジナルフレームマッピング部33−1−1〜33−1−k、クロスコネクト部25それぞれに供給する。
【0028】
<SONET/ODU>
ここで、図4を参照して、SONETにおけるフレーム周期と信号速度の関係について説明する。図4(A)は、OC−3(Optical Carrier − level 3)のフレーム周期と信号速度の関係を示す図であり、図4(B)は、OC−12のフレーム周期と信号速度の関係を示す図であり、図4(C)は、OC−48のフレーム周期と信号速度の関係を示す図である。図4の縦軸はフレーム周期を示し、横軸は信号速度を示す。
【0029】
図4に示されるように、OC−nのフレームの大きさは、nによって変化する。具体的には、OC−nのフレームの大きさは、n×90×9バイトである。また、上述したように、SONET/SDHでは、nの値によらず、フレーム周期は125μsで一定である。そのため、OC−nの信号速度は、n×51.84Mbpsとなる。
【0030】
一方、OTNに規定されているOTUk(Optical Transport Unit k)におけるODUk(Optical Channel Data Unit k)のフレーム構造は、FEC(Forward Error Correction、誤り訂正バイト)とOH(Overhead、オーバーヘッド)とを除いて、OTUkと等価である。図5を参照して、ODUkのフレーム周期と信号速度の関係について説明する。図5の縦軸はフレーム周期を示し、横軸は信号速度を示す。図5には、ODU0、ODU1、ODU2のフレーム周期と信号速度の関係が示されている。
【0031】
図5に示されるように、ODUkのフレームの大きさは、kの値によらず3824×4バイトである。これに対し、ODUkのフレーム周期は、kの値により異なる。例えば、ODU0のフレーム周期は98.35μsであり、ODU1のフレーム周期は48.97μsであり、ODU2のフレーム周期は12.19μsである。そのため、ODUkの信号速度は、kの値により異なる。
【0032】
ODU0の信号速度は、1244.16Mbpsである。ODU1の信号速度は、2498.78Mbps(=1244.16×2×239/238Mbps)である。ODU2の信号速度は、10037.27Mbps(=1244.16×8×239/237Mbps)である。なお、図示されていないが、ODU3の信号速度は、40319.22Mbps(=1244.16×32×239/236Mbps)である。ODU4の信号速度は、104794.45Mbps(=1244.16×80×239/227Mbps)である。
【0033】
上述したように、SONETのOC−nにおけるフレーム周期は、nの値によらず125μsである。そのため、OC−nにおいてデータ信号を別の経路に出力するクロスコネクトをTDM方式で実現するためには、基準とする信号速度(例えば、OC−1)を持つクロスコネクト装置を複数連結させればよい。
【0034】
これに対し、OTNにおいては、ODUk(k≧1)のフレーム周期を整数倍しても、ODU0のフレーム周期である98.35μsにはならない。そのため、ODUkにおいては、基準とする信号速度(例えば、ODU0)を持つクロスコネクト装置を複数連結させることにより、TDM方式でクロスコネクトを実現することはできない。
【0035】
このため、本実施形態では、ODU入力側高速inf部と中間フレームマッピング部を用いて、ODUkフレームを、フレーム周期、フレームフォーマット、信号速度が固定された共通のODU中間フレームにマッピングする。
【0036】
ODU入力側高速inf部31−1〜31−nは、入力されたOTUk信号からオーバーヘッド及びFECを取り除く。OTUk信号からオーバーヘッド及びFECを取り除くことにより、ODUk信号が生成される。生成されたODUk信号は、中間フレームマッピング部32−1−1〜32−n−kに供給される。また、中間フレームマッピング部32−1−1〜32−n−kは、入力されたネットワーク信号やクライアント信号からクロックを抽出する。また、ODUk信号の中にODUk信号よりも信号速度が低いODUj信号(j<k)が多重されている場合、中間フレームマッピング部32−1−1〜32−n−kはODUk信号からODUj信号を抽出する。そして、中間フレームマッピング部32−1−1〜32−n−kは、所定のクロックを基準として、ODU信号をフレーム周期と信号速度が固定された1又は複数のODU中間フレームにマッピングする。このODU中間フレームはODU0に相当する。ODU中間フレームのオーバーヘッドには、ODU中間フレーム内に含まれるデータ量又はスタッフの量を示す情報としてJustification Overhead(JC1〜JC6)が格納される。また、ODU中間フレームのマッピングには、GMP(Generic Mapping procedure)方式が用いられる。GMP方式は、信号速度が異なるフレーム間でデータのマッピングをする手法であり、ペイロード領域に有効データとスタッフバイトを平均的に分散させて配置することで、マッピング元のフレームとマッピング先のフレームのペイロード領域との信号速度の差をスタッフにより調整する。
【0037】
<ODU中間フレーム>
図6にODU中間フレームの一実施形態のフレームフォーマットを示す。ODU中間フレームの1〜3ローの1〜8カラムはオーバーヘッド領域とされ、JC1〜JC6、FAS(Frame Alignment Overhead)、BIP8(Bit Interleaved Parity 8)、CI(Concatenate Indication)、AF(Alarm Flag)が設定される。なお、Rsyはリザーブ(未使用)である。4〜7ローの1〜8カラムはリザーブであり、8〜20ローの1〜8カラムは入力信号がODU4以外のODU3等ではリザーブ領域となり、ODU4ではペイロードとなる領域である。また、1〜20ローの9〜768カラムはペイロード領域とされている。本実施形態のODU中間フレームは、クロック周波数=164.42MHz、1フレーム=93.42μs、容量=76800バイトである。
【0038】
中間フレームマッピング部32−1−1〜32−n−kの出力する図7(A)に示すフォーマットのODU中間フレーム(1フレーム=76800バイト)は、オリジナルフレームマッピング部33−1−1〜33−n−kで5チャネル分多重され、図7(B)に示すフォーマットのオリジナルフレームのペイロード領域にマッピングされる。
【0039】
オリジナルフレームは9ロー217カラムであり、SONETと同様に3カラム分のSOH及びLOHのオーバーヘッド領域を有している。4〜217カラムはペイロード領域とされている。オリジナルフレームはSONETと形式を合わせるためにSOH及びLOHを設けている。なお、オリジナルフレームの1フレームは93744バイトで、ペイロード領域は92448バイトであり、ペイロード領域中の空き領域は15648バイトである。また、オリジナルフレームのクロック周波数は1.003468208GHzである。
【0040】
オリジナルフレームの1カラムは図7(C)に示すように48チャネルを収容し、このうち1〜40チャネルにODU中間フレームのデータがマッピングされる。1ロー4カラムには図7(D)に示すようにODU中間フレームの5チャネル分のJC4がマッピングされ、続いて5チャネル分のJC1、5チャネル分のJC5、5チャネル分のJC2、5チャネル分のJC6、5チャネル分のJC3、5チャネル分のリザーブ、5チャネル分のリザーブがマッピングされ、41〜48チャネルは空き領域とされる。
【0041】
また、オリジナルフレームの217カラムは図7(E)に示すように1〜8ローについては16〜48チャネルが空き領域とされ、9ローについては全て空き領域とされる。このオリジナルフレームはクロスコネクト部25において空間スイッチ25aと時間スイッチ25bを用いてチャネル単位でクロスコネクトされる。
【0042】
一方、SONET入力側高速inf部22−1〜22−nは、図8に示すフォーマットの2.48832Gb/sのSTS−48を供給され、STS−1相当の311.04Mb/sの8パラレルに変換して低速inf部23−1−1〜23−n−mに供給する。低速inf部23−1−1〜23−n−mが出力するSONETフレームは、図9(A)に示すように、9ロー90カラムであり、3カラム分のSOH及びLOHのオーバーヘッド領域を有している。4〜90カラムはペイロード領域とされている。SONETフレームの1フレームは38880バイトで、ペイロード領域は37584バイトである。また、SONETフレームのクロック速度は331.04MHzである。SONETフレームの1カラムは図9(B)に示すように48チャネルを収容する。
【0043】
図10はクロスコネクト部25の一実施形態のブロック図を示す。図10において、クロスコネクト部25は、空間スイッチ25aと時間スイッチ25bの一部を構成するメモリ45、時間スイッチ25bを構成するマルチプレクサ(MUX)46、フレームカウンタ25c及び出力データ切替信号生成部47を有している。フレームカウンタ25cはクロックとODU/SONET切替信号を供給されており、ODU供給時とSONET供給時それぞれでクロックをカウントすることによりフレーム数をカウントする。フレームカウンタ25cのカウント値は出力データ切替信号生成部47及びマルチプレクサ46に供給されている。出力データ切替信号生成部47はCPU26から供給される出力データ切替要求信号をデータ切替制御信号に変換してメモリ45に供給する。
【0044】
メモリ45にはセレクタ24−1〜24−nからnライン分のSONETフレーム又はオリジナルフレームのデータが供給される。メモリ45はデータ切替制御信号に従って書き込み位置を切替える(マルチプレックス)と同時にデータをラッチする(書き込む)。ラッチされたデータは、マルチプレクサ46にて1カラム分の全データが揃うタイミングにて再びデータ切替制御信号によって切替え多重(タイムスロット入替えによる時間スイッチ)されて出力される。
【0045】
図11にクロスコネクト部25におけるクロスコネクトの様子を示す。図11において、ライン1に入力されたチャネル1のデータ(A)は空間スイッチ25aでライン2に切替えられてラッチされ、時間スイッチ25bでチャネルiに切替えられて出力される。また、ライン2に入力されたチャネル2のデータ(B)は空間スイッチ25aでラインnに切替えられてラッチされ、時間スイッチ25bでチャネル48に切替えられて出力される。また、ライン2に入力されたチャネル48のデータ(C)は空間スイッチ25aでラインnに切替えられてラッチされ、時間スイッチ25bでチャネル1に切替えられて出力される。また、ラインnに入力されたチャネル48のデータ(D)は空間スイッチ25aでライン2に切替えられてラッチされ、時間スイッチ25bでチャネル48に切替えられて出力される。
【0046】
本実施形態によれば、1つのクロスコネクト部25でSONETとODUの信号フレームのクロスコネクトを行うことができる。
【0047】
<クロスコネクトシステムの第2実施形態>
図12はSONET/ODU混在のクロスコネクトシステムの第2実施形態の構成図を示す。図13図12における入力1回線あたりの構成を示す。なお、SONETの代りにSDHを用いる構成であっても良い。
【0048】
第1信号フレームであるSONETフレームにおける信号の流れを説明する。図12において、端子21−1〜21−nからSONETフレーム(例えばSTS−48)を入力し、SONET入力側高速inf部22−1〜22−nでシリアル/パラレル変換を行う。例えば2.48832Gb/sのSTS−48を311.04Mb/sの8パラレルに変換する。
【0049】
次に、オリジナルフレームマッピング部53−1−1〜53−n−mで第3信号フレームであるオリジナルフレームにフォーマット変換する。このフォーマット変換は、1フレーム=125us,容量=125280バイト、クロック周波数=1.002240000GHz)のオリジナルフレームのペイロード領域にフレーム先頭位置合せを行い、複数回線の位相を調整してマッピングする。オリジナルフレームマッピング部53−1−1〜53−n−mの出力するオリジナルフレームはセレクタ24ー1〜24−nを通してクロスコネクト部25に供給する。上記先頭位置合せ処理は、後段のクロスコネクト部25でカラム単位のチャンネル入替え及びタイムスロット入替え機能を容易にするために具備している。
【0050】
クロスコネクト部25には、先頭位置を揃えたデータが入力される。クロスコネクト部25は、空間スイッチ25a、時間スイッチ25bを有しており、CPU26の出力データ切替要求信号に基づくデータ切替制御信号に従い、125us(1.002240000GHzのクロックを1/125280分周)のカラム単位の空間スイッチ制御及び時間スイッチ制御を行って出力する。
【0051】
クロスコネクト部25から出力されたデータは、オリジナルフレームマッピング部57−1−1〜57−n−mでSTS−48フレームの再生成と出力側クロック311.04MHzへの乗替えを行い、SONET出力側高速inf部28−1〜28−nでSTS−48の2.48832Gbps信号にパラレル/シリアル変換を行った後、セレクタ29−1〜29−nを通して端子30−1〜30−nから出力する。
【0052】
次に、第2信号フレームであるODUフレームにおける信号の流れを説明する。ODUフレームについては第1実施形態と同様である。端子21−1〜21−nから例えばOTU4フレームを入力し、ODU入力側高速inf部31−1〜31−nと中間フレームマッピング部32−1−1〜32−n−kで後述するODU中間フレーム(164.42Mb/s×40パラレル)に変換する。ODU中間フレームはオリジナルフレームマッピング部33−1−1〜33−n−kで第3信号フレームであるオリジナルフレームにフォーマットに変換する。オリジナルフレームフォーマット変換は、ODU中間フレーム(1フレーム=93.42us,容量=76800バイト,クロック周波数=164.42MHz)をオリジナルフレーム(1フレーム=93.42us,容量=93627バイト,クロック周波数=1.002240000GHz)のペイロード領域にマッピングする。オリジナルフレームはセレクタ24ー1〜24−nを通してクロスコネクト部25に供給される。
【0053】
クロスコネクト部25はCPU26からの出力データ切替要求信号に基づくデータ切替信号に従い、93.42us(1.002240000GHzのクロックを1/93627分周)のカラム単位の空間スイッチ制御及び時間スイッチ制御を行う。クロスコネクト部25から出力されたオリジナルフレームは、オリジナルフレームデマッピング部37−1−1〜37−n−kに供給されてODU中間フレームの再生成と出力側クロック164.42MHzへの乗替えを行い、中間フレームデマッピング部38−1−1〜38−n−kとODU出力側高速inf部39−1〜39−nでOTU4フレームフォーマットに変換を行った後、セレクタ29−1〜29−nを通して端子30−1〜30−nから出力する。
【0054】
図13において、端子51から入力される共通クロック(1.002240000GHz)はオリジナルフレームマッピング部33−1−1〜33−1−k,53−1−1〜53−1−m,クロスコネクト部25に供給される。端子52から入力されるODU/SONET切替信号はセレクタ24−1,29−1,クロスコネクト部25内のフレームカウンタ25cに供給される。
【0055】
中間フレームマッピング部32−1−1〜32−n−kの出力する図7(A)に示すフォーマットのODU中間フレーム(1フレーム=76800バイト)は、オリジナルフレームマッピング部33−1−1〜33−n−kで5チャネル分多重され、図7(B)に示すフォーマットのオリジナルフレームのペイロード領域にマッピングされる。
【0056】
オリジナルフレームは9ロー217カラムであり、SONETと同様に3カラム分のSOH及びLOHのオーバーヘッド領域を有している。4〜217カラムはペイロード領域とされている。オリジナルフレームはSONETと形式を合わせるためにSOH及びLOHを設けている。また、オリジナルフレームの1フレームは93744バイトで、ペイロード領域は92448バイトであり、ペイロード領域中の空き領域は15648バイトである。また、オリジナルフレームのクロック周波数は1.002240000GHzである。
【0057】
オリジナルフレームの1カラムは図7(C)に示すように48チャネルを収容し、このうち1〜40チャネルにODU中間フレームのデータがマッピングされる。1ロー4カラムには図7(D)に示すようにODU中間フレームの5チャネル分のJC4がマッピングされ、続いて5チャネル分のJC1、5チャネル分のJC5、5チャネル分のJC2、5チャネル分のJC6、5チャネル分のJC3、5チャネル分のリザーブ、5チャネル分のリザーブがマッピングされ、41〜48チャネルは空き領域とされる。
【0058】
また、オリジナルフレームの217カラムは図7(E)に示すように1〜8ローについては15〜48チャネルが空き領域とされ、9ローについては全て空き領域とされる。このオリジナルフレームはクロスコネクト部25において空間スイッチ25aと時間スイッチ25bを用いてチャネル単位でクロスコネクトされる。ところで、本実施形態におけるODN中間フレームのオリジナルフレームへのマッピングはクロック周波数が異なるだけで第1実施形態と同様である。
【0059】
一方、SONET入力側高速inf部22−1〜22−nは、図8に示すフォーマットの2.48832Gb/sのSTS−48を供給され、STS−1相当の311.04Mb/sの8パラレルに変換して低速inf部23−1−1〜23−n−mに供給される。低速inf部23−1−1〜23−n−mが出力するSONETフレームは、図14(A)に示すように、9ロー90カラムであり、3カラム分のSOH及びLOHのオーバーヘッド領域を有している。4〜90カラムはペイロード領域とされている。SONETフレームの1フレームは38880バイトで、ペイロード領域は37584バイトである。
【0060】
これに対して、本実施形態におけるオリジナルフレームは図14(B)に示すように、9ロー290カラムである。なお、図7(B)に示すオリジナルフレームはODUの1フレームが93.42μsであるため9ロー217カラムであるが、図14(B)に示すオリジナルフレームはSONETの1フレームが125μsであるため9ロー290カラムとなっている。
【0061】
図14(B)のオリジナルフレームはSONETと同様に3カラム分のSOH及びLOHのオーバーヘッド領域を有している。4〜290カラムはペイロード領域とされている。オリジナルフレームはSONETと形式を合わせるためにSOH及びLOHを設けている。また、オリジナルフレームの1フレームは125280バイトで、ペイロード領域は123984バイトであり、ペイロード領域中の空き領域は86400バイトである。また、オリジナルフレームのクロック周波数は1.002240000GHzである。また、オリジナルフレームの1カラムは図14(C)に示すように48チャネルを収容する。
【0062】
図14(A)のSONETフレーム(9ロー90カラム)は図14(B)のオリジナルフレームの9ロー90カラムにマッピングされる。オリジナルフレームの91〜290カラムは図14(D)に示すように1〜48チャネルが空き領域とされる。
【0063】
このようにして、同一システム内で複数の信号フレーム(SONET/ODU)を扱うクロスコネクトシステムで、信号フレーム毎のクロスコネクト部を持つことなく共有のクロスコネクト部にてクロスコネクトを実現できる。
【0064】
これにより、クロスコネクト部の回路規模を2/3程度に削減し、低電力化及びコストの低減化を図ることができる。また、クロスコネクト方式がTDMのため、回線容量が増加した場合にも拡張が容易となる。
【0065】
また、クロスコネクト部でオリジナルフレームフォーマットを使用することにより、フレームフォーマット上の空きバイトを使ったアラーム転送等の新たなサービスを追加することが可能となる。また、クロスコネクト部がポート括りつけでなくなったため、入力信号が変更になった際も対応可能となる。
(付記1)
空間スイッチと時間スイッチでクロスコネクトを行う第1信号フレームと、空間スイッチでクロスコネクトを行う第2信号フレームそれぞれのクロスコネクトを行うクロスコネクトシステムであって、
前記第2信号フレームを前記第1信号フレームと同様に空間スイッチと時間スイッチでクロスコネクトを行う第3信号フレームにマッピングするマッピング部と、
前記第1信号フレーム及び前記第1信号フレームのクロックと前記第3信号フレーム及び前記第3信号フレームのクロックのいずれかを選択する選択部と、
前記選択部で選択された前記第1信号フレーム及び前記第1信号フレームのクロック又は前記第3信号フレーム及び前記第3信号フレームのクロックを供給されて前記第1信号フレーム又は前記第3信号フレームのクロスコネクトを行うクロスコネクト部と、
前記クロスコネクト部から出力される前記第3信号フレームを前記第2信号フレームにデマッピングして出力するデマッピング部と、
を有することを特徴とするクロスコネクトシステム。
(付記2)
付記1記載のクロスコネクトシステムにおいて、
前記マッピング部は、前記第2信号フレームを信号速度が固定の第4信号フレームにマッピングしたのち、前記第4信号フレームを前記第3信号フレームにマッピングする
ことを特徴とするクロスコネクトシステム。
(付記3)
空間スイッチと時間スイッチでクロスコネクトを行う第1信号フレームと、空間スイッチでクロスコネクトを行う第2信号フレームそれぞれのクロスコネクトを行うクロスコネクトシステムであって、
前記第1信号フレームを共通クロックに乗せ換えて前記第1信号フレームと同様に空間スイッチと時間スイッチでクロスコネクトを行う第3信号フレームにマッピングする第1マッピング部と、
前記第2信号フレームを前記共通クロックに乗せ換えて前記第3信号フレームにマッピングする第2マッピング部と、
前記第1マッピング部から出力される第3信号フレームと前記第2マッピング部から出力される第3信号フレームのいずれかを選択する選択部と、
前記選択部で選択された第3信号フレーム及び前記共通クロックを供給されて前記第3信号フレームのクロスコネクトを行うクロスコネクト部と、
前記クロスコネクト部から出力される前記第3信号フレームを前記第1信号フレームにデマッピングして出力する第1デマッピング部と、
前記クロスコネクト部から出力される前記第3信号フレームを前記第2信号フレームにデマッピングして出力する第2デマッピング部と、
を有することを特徴とするクロスコネクトシステム。
(付記4)
付記3記載のクロスコネクトシステムにおいて、
前記第2マッピング部は、前記第2信号フレームを信号速度が固定の第4信号フレームにマッピングしたのち、前記第4信号フレームを前記第3信号フレームにマッピングする
ことを特徴とするクロスコネクトシステム。
(付記5)
空間スイッチと時間スイッチでクロスコネクトを行う第1信号フレームと、空間スイッチでクロスコネクトを行う第2信号フレームそれぞれのクロスコネクトを行うクロスコネクト方法であって、
前記第2信号フレームを前記第1信号フレームと同様に空間スイッチと時間スイッチでクロスコネクトを行う第3信号フレームにマッピングし、
前記第1信号フレーム及び前記第1信号フレームのクロックと前記第3信号フレーム及び前記第3信号フレームのクロックのいずれかを選択し、
選択された前記第1信号フレーム及び前記第1信号フレームのクロック又は前記第3信号フレーム及び前記第3信号フレームのクロックを供給されて前記第1信号フレーム又は前記第3信号フレームのクロスコネクトを行い、
クロスコネクトされた前記第3信号フレームを前記第2信号フレームにデマッピングして出力する、
ことを特徴とするクロスコネクト方法。
(付記6)
空間スイッチと時間スイッチでクロスコネクトを行う第1信号フレームと、空間スイッチでクロスコネクトを行う第2信号フレームそれぞれのクロスコネクトを行うクロスコネクト方法であって、
前記第1信号フレームを共通クロックに乗せ換えて前記第1信号フレームと同様に空間スイッチと時間スイッチでクロスコネクトを行う第3信号フレームにマッピングし、
前記第2信号フレームを前記共通クロックに乗せ換えて前記第3信号フレームにマッピングし、
前記第1信号フレームがマッピングされた第3信号フレームと前記第2信号フレームがマッピングされた第3信号フレームのいずれかを選択し、
選択された第3信号フレーム及び前記共通クロックを供給されて前記第3信号フレームのクロスコネクトを行い、
クロスコネクトされた前記第3信号フレームを前記第1信号フレーム又は前記第2信号フレームにデマッピングして出力する、
ことを特徴とするクロスコネクト方法。
(付記7)
付記2記載のクロスコネクトシステムにおいて、
前記デマッピング部は、前記第3信号フレームを前記第4信号フレームにデマッピングしたのち、前記第4信号フレームを前記第2信号フレームにデマッピングする
ことを特徴とするクロスコネクトシステム。
(付記8)
付記4記載のクロスコネクトシステムにおいて、
前記第2デマッピング部は、前記第3信号フレームを前記第4信号フレームにデマッピングしたのち、前記第4信号フレームを前記第2信号フレームにデマッピングする
ことを特徴とするクロスコネクトシステム。
【符号の説明】
【0066】
22−1〜22−n SONET入力側高速inf部
23−1−1〜23−n−m 低速inf部
24ー1〜24−n セレクタ
25 クロスコネクト部
25a 空間スイッチ
25b 時間スイッチ
25c フレームカウンタ
27−1−1〜27−n−m 低速inf部
28−1〜28−n SONET出力側高速inf部
29−1〜29−n セレクタ
31−1〜31−n ODU入力側高速inf部
32−1−1〜32−n−k と中間フレームマッピング部
37−1−1〜37−n−k オリジナルフレームデマッピング部
38−1−1〜38−n−k 中間フレームデマッピング部
39−1〜39−n ODU出力側高速inf部
図1
図2
図3
図4
図5
図6
図7
図8
図9
図10
図11
図12
図13
図14