特許第5834461号(P5834461)IP Force 特許公報掲載プロジェクト 2015.5.11 β版

知財求人 - 知財ポータルサイト「IP Force」

▶ 日本電気株式会社の特許一覧
特許5834461半導体レーザモジュール及びその製造方法
<>
  • 特許5834461-半導体レーザモジュール及びその製造方法 図000002
  • 特許5834461-半導体レーザモジュール及びその製造方法 図000003
  • 特許5834461-半導体レーザモジュール及びその製造方法 図000004
  • 特許5834461-半導体レーザモジュール及びその製造方法 図000005
  • 特許5834461-半導体レーザモジュール及びその製造方法 図000006
  • 特許5834461-半導体レーザモジュール及びその製造方法 図000007
  • 特許5834461-半導体レーザモジュール及びその製造方法 図000008
  • 特許5834461-半導体レーザモジュール及びその製造方法 図000009
< >
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】5834461
(24)【登録日】2015年11月13日
(45)【発行日】2015年12月24日
(54)【発明の名称】半導体レーザモジュール及びその製造方法
(51)【国際特許分類】
   H01S 5/022 20060101AFI20151203BHJP
   H01S 5/024 20060101ALI20151203BHJP
【FI】
   H01S5/022
   H01S5/024
【請求項の数】8
【全頁数】15
(21)【出願番号】特願2011-90342(P2011-90342)
(22)【出願日】2011年4月14日
(65)【公開番号】特開2012-222336(P2012-222336A)
(43)【公開日】2012年11月12日
【審査請求日】2014年3月12日
(73)【特許権者】
【識別番号】000004237
【氏名又は名称】日本電気株式会社
(74)【代理人】
【識別番号】100079164
【弁理士】
【氏名又は名称】高橋 勇
(72)【発明者】
【氏名】小林 直樹
【審査官】 百瀬 正之
(56)【参考文献】
【文献】 特開平05−055712(JP,A)
【文献】 特開平07−072352(JP,A)
【文献】 特開2000−075153(JP,A)
【文献】 特開平09−304663(JP,A)
【文献】 特開2002−334902(JP,A)
【文献】 特開平08−088431(JP,A)
(58)【調査した分野】(Int.Cl.,DB名)
H01S 5/00−5/50
(57)【特許請求の範囲】
【請求項1】
基板側電極を有する基板と、
チップ側電極と、このチップ側電極に近接する内部に形成されたストライプ状の活性層とを有する半導体レーザチップと、
前記基板側電極と前記チップ側電極とを接合するとともに前記活性層の直下にのみ配置されかつ前記半導体レーザチップの周縁の四隅には配置されないはんだバンプと、
を備え
前記はんだバンプは楕円柱状であり、当該はんだバンプの長軸が前記活性層の伸びる方向になるようにかつ当該はんだバンプの短軸が前記半導体レーザチップの中心に位置するように配置された、
ことを特徴とする半導体レーザモジュール。
【請求項2】
請求項1記載の半導体レーザモジュールであって、
前記チップ側電極と前記はんだバンプとの接する面において、前記活性層の伸びる方向に直交する方向における寸法を幅としたとき、
前記はんだバンプの前記幅が最大で100μm以下である、
ことを特徴とする半導体レーザモジュール。
【請求項3】
請求項1又は2記載の半導体レーザモジュールであって、
前記チップ側電極と前記はんだバンプとの接する面において、前記活性層の伸びる方向に直交する方向をX軸とし、
このX軸における寸法を幅とし、前記活性層の前記幅の中心を前記X軸の原点とし、
前記活性層の前記幅の前記X軸における座標を±aとし、前記はんだバンプの前記幅の前記X軸における座標を±bとしたとき、
次式が成り立つ、
|2a|<|2b|≦100[μm]
ことを特徴とする半導体レーザモジュール。
【請求項4】
請求項1乃至3のいずれか一つに記載の半導体レーザモジュールであって、
前記基板及び前記半導体レーザチップの少なくとも一方は、
前記基板側電極と前記チップ側電極との距離に相当する前記はんだバンプの高さを、予め定めた値にする台座を有する、
ことを特徴とする半導体レーザモジュール。
【請求項5】
請求項4記載の半導体レーザモジュールであって、
前記台座は、前記基板に形成され、かつ、前記活性層の伸びる方向に直交する方向における前記半導体レーザチップの両端が接する位置に形成された、
ことを特徴とする半導体レーザモジュール。
【請求項6】
請求項1乃至のいずれか一つに記載の半導体レーザモジュールであって、
前記はんだバンプを第一のはんだバンプとしたとき、
前記基板側電極と前記チップ側電極とを接合するとともに当該第一のはんだバンプと前記半導体レーザチップの周縁との間に配置された第二のはんだバンプを、
更に備えたことを特徴とする半導体レーザモジュール。
【請求項7】
請求項1記載の半導体レーザモジュールであって、
前記チップ側電極と前記はんだバンプとの接する面において、前記活性層の伸びる方向に直交する方向における寸法を幅としたとき、
前記はんだバンプは、前記幅が最大で100μm以下である本体部と、前記幅が100μmを超える突出部とを有する、
ことを特徴とする半導体レーザモジュール。
【請求項8】
請求項1乃至3のいずれか一つに記載の半導体レーザモジュールを製造する方法であって、
前記基板の前記基板側電極の上に前記はんだバンプを載置し、
このはんだバンプの上に前記チップ側電極を前記はんだバンプに向けて前記半導体レーザチップを載置し、
前記はんだバンプを加熱及び溶融することにより、前記基板側電極と前記チップ側電極とを接合する、
ことを特徴とする半導体レーザモジュールの製造方法。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、光通信などに用いられる半導体レーザモジュール、及び、その製造方法に関する。
【背景技術】
【0002】
光通信システムは、近年の技術の発展に伴い、飛躍的な伸びを見せている。特に、ファイバの利用効率を高めるため、光信号の高速化及び多波長化といった技術が進展している。この技術進展に伴って、光通信システムに使用される部品への要求は年々厳しくなっている。
【0003】
一方、FTTH(Fiber To The Home)の進展に伴い、使用される部品の低コスト化が重要な課題となっている。最近ではFTTHにおいても高速化の要求が増えている。例えば、当初100Mbps程度の伝送速度だったものが、最近では2.4Gbpsが出回っており、更には10Gbpsも出始めようとしている。
【0004】
このように、数Gbpsの通信容量を求められる状況においては、シングルモードで発振するレーザダイオード(以下「LD:Laser Diode」という。)を採用することが必須である。一般的には、DFB(Distributed FeedBack)−LDが用いられる。DFB−LDから出射された信号を光ファイバに効率的に結合させるには、サブミクロンレベルでの位置調芯が必要であり、その調芯に掛かる工数が低コスト化における大きな課題であった。このような課題を解決する手段として、平面光波回路(以下「PLC:Planar Lightwave Circuit」という。)上にパッシブアライメントでLDを実装する方法がある(特許文献1)。この方法によれば、調芯に要する時間が不要になり、大幅なコスト削減が実現される。
【0005】
特許文献1〜5には、基板と、LDチップと、基板とLDチップとを接合するはんだバンプと、を備えたLDモジュールが開示されている。特許文献1の図1及び段落0013では、LDチップの中央にはんだバンプを設けることが記載されているものの、はんだバンプの幅とLDチップの活性層の幅との関係については何ら言及されていない。特許文献2の図1及び図7では、LDチップのほぼ全面にはんだバンプが広がっている。特許文献3の段落0028には、できるだけ広い面積にはんだを広げることが記載されている。特許文献4の図2では、LDチップの中央及び四隅にはんだバンプを設けることにより、実質的にほぼ全面にはんだバンプが広がっている。特許文献5の図6及び段落0003〜0005では、はんだ付電極をストライプ状に加工することが記載されているものの、はんだバンプの幅とLDチップの活性層の幅との関係については何ら言及されていない。なお、本明細書における「幅」の定義は、後述するとおりである。
【先行技術文献】
【特許文献】
【0006】
【特許文献1】特開平09−304663号公報
【特許文献2】特開2003−023200号公報
【特許文献3】特開2009−212176号公報
【特許文献4】特開平07−072352号公報
【特許文献5】特開平11−233877号公報
【発明の概要】
【発明が解決しようとする課題】
【0007】
以後、LDと言えば主にDFB−LDを指すものとする。LDチップをPLC基板上に実装したLDモジュールは、低コストで製造できることを利点とする一方で、副モード抑圧比(以下「SMSR:Sub-Mode Suppression Ratio」という。)が変化しやすいという欠点を持つ。これは、応力に敏感なLDチップを、はんだ接合によってPLC基板上に実装するためである。つまり、はんだ接合によってLDの活性層に応力がかかることにより、LDの発振状態が不安定になり、SMSRが劣化するのである。
【0008】
関連技術におけるLDチップの実装方法は、次のとおりである。まず、PLC基板上の電極に、はんだバンプを形成する。続いて、活性層を有する面をはんだバンプ側に向けて、LDチップをはんだバンプの上に載せる。最後に、PLC基板に熱を加えてはんだを溶融し、溶融後に冷却することによりLDモジュールが完成する。このはんだ接合によってLDの活性層は、はんだの熱収縮に起因した応力を受けるようになる。
【0009】
活性層にかかる応力を低減する技術として、LDチップの活性層下周辺に電極を形成しない技術がある(特許文献3)。この技術によれば、LDチップの電極が形成されていない部分において、LDチップ表面とはんだとが合金化しないため、LDチップにかかる応力を低減できる。しがしながら、この技術では、LDチップにかかる応力を減少できたとしても、LD動作に伴う温度上昇により、光学面における特性劣化が生じる。これは次の理由によるものである。活性層直下におけるはんだ接合面積が小さくなり、LDから発せられた熱の排熱経路が狭くなることにより、LDチップの放熱特性が悪化する。すると、放熱特性が悪いために、LDから発せられた熱がLD周辺にこもり、LDの内部温度を上昇させ光出力を低下させるのである。LDは温度上昇に伴って光出力が弱まる特性があるため、LD周辺は放熱特性が良好であることが強く望まれる。
【0010】
以上述べたように、LDチップにかかる応力を低減すること、及び、LDチップの放熱特性を十分に確保することが、LD実装における重要なポイントである。本発明の目的は、上述した二つのポイントを同時に満たすLDモジュール及びその製造方法を提供することにある。
【課題を解決するための手段】
【0011】
本発明に係る半導体レーザモジュールは、
基板側電極を有する基板と、
チップ側電極と、このチップ側電極に近接する内部に形成されたストライプ状の活性層とを有する半導体レーザチップと、
前記基板側電極と前記チップ側電極とを接合するとともに前記活性層の直下にのみ配置されかつ前記半導体レーザチップの周縁の四隅には配置されないはんだバンプと、
を備え
前記はんだバンプは楕円柱状であり、当該はんだバンプの長軸が前記活性層の伸びる方向になるようにかつ当該はんだバンプの短軸が前記半導体レーザチップの中心に位置するように配置された、
ことを特徴とする。
【0012】
本発明に係る半導体レーザモジュールの製造方法は、
本発明に係る半導体レーザモジュールを製造する方法であって、
前記基板の前記基板側電極の上に前記はんだバンプを載置し、
このはんだバンプの上に前記チップ側電極を前記はんだバンプに向けて前記半導体レーザチップを載置し、
前記はんだバンプを加熱及び溶融することにより、前記基板側電極と前記チップ側電極とを接合する、
ことを特徴とする。
【発明の効果】
【0013】
本発明によれば、半導体レーザチップの活性層の直下にのみはんだバンプを配置するとともに半導体レーザチップの周縁の四隅にははんだバンプを配置しないことにより、半導体レーザチップにかかる応力を低減でき、かつ、半導体レーザチップの放熱特性を十分に確保できる。
【図面の簡単な説明】
【0014】
図1】本発明に係るLDモジュールの実施形態1を示す斜視図であり、図1[A]はLDチップ実装後を示し、図1[B]はLDチップ実装前を示す。
図2図1[A]のLDモジュールを示す分解斜視図である。
図3図1[A]のLDモジュールを示す部分拡大正面図である。
図4】本発明に係るLDモジュールの実施形態2を示す斜視図であり、図4[A]はLDチップ実装後を示し、図4[B]はLDチップ実装前を示す。
図5図4[A]のLDモジュールを示す分解斜視図である。
図6図4[A]のLDモジュールの効果を説明するための概略正面図であり、図6[A]は比較例におけるはんだ溶融直後を示し、図6[B]は比較例におけるはんだ固化後を示し、図6[C]は実施形態2におけるはんだ固化後を示す。
図7】本発明に係るLDモジュールの実施形態3を示すLDチップ実装前の斜視図であり、図7[A]は第一例を示し、図7[B]は第二例を示し、図7[C]は第三例を示す。
図8】本発明に係るLDモジュールの実施形態3を示すLDチップ実装前の斜視図であり、その第四例を示す。
【発明を実施するための形態】
【0015】
以下、添付図面を参照しながら、本発明を実施するための形態(以下「実施形態」という。)について説明する。また、理解しやすくするために、図面に示す物は、実際よりも拡大し、かつ、部分ごとに拡大率を異ならせたり、一部を省略又は簡略化したりしている。なお、本明細書及び図面において、実質的に同一の構成要素については同一の符号を用いる。
【0016】
以下の実施形態における「PLC電極」、「PLC基板」、「LD電極」、「LDチップ」及び「LDモジュール」は、それぞれ特許請求の範囲における「基板側電極」、「基板」、「チップ側電極」、「半導体レーザチップ」及び「半導体レーザモジュール」の一例に相当する。
【0017】
図1は本発明に係るLDモジュールの実施形態1を示す斜視図であり、図1[A]はLDチップ実装後を示し、図1[B]はLDチップ実装前を示す。図2は、図1[A]のLDモジュールを示す分解斜視図である。図3は、図1[A]のLDモジュールを示す部分拡大正面図である。以下、これらの図面に基づき説明する。
【0018】
図1及び図2に示すように、本実施形態1のLDモジュール10は、PLC基板20と、LDチップ30と、はんだバンプ40とを備えている。PLC基板20は、PLC電極21を有する。LDチップ30は、LD電極31と、LD電極31に近接する内部に形成されたストライプ状の活性層32とを有する。はんだバンプ40は、PLC電極21とLD電極31とを接合するとともに、活性層32の直下にのみ配置されている。ここで、「活性層32の直下」とは、活性層32を上に置いた場合のその下という意味であり、活性層32を下に置いた場合におけるその上という意味も概念的に含む。
【0019】
例えば、図3に示すように、LD電極31とはんだバンプ40との接する面11において、活性層32の伸びる方向に直交する方向における寸法を幅としたとき、はんだバンプ40の幅40wが最大で100μm以下である。
【0020】
より具体的に言えば、LD電極31とはんだバンプ40との接する面11において、活性層32の伸びる方向に直交する方向をX軸とし、このX軸における寸法を幅とし、活性層32の幅32wの中心をX軸の原点Oとし、活性層32の幅32wのX軸における座標を±aとし、はんだバンプ40の幅40wのX軸における座標を±bとしたとき、次式[1]が成り立つ。
|2a|<|2b|≦100[μm] ・・・[1]
【0021】
図3において、活性層32の両脇には、メサと呼ばれる溝33、34が、活性層32の伸びる方向に沿って形成されている。溝33、34については、他の図面では図示を省略している。活性層32の幅32wは、例えば5μm程度である。はんだバンプ40は直方体状であり、その高さ40hは例えば10μm程度であり、その長さ(奥行き方向)は例えば200〜500μm程度である。また、PLC電極21及びLD電極31は、一つの面のほぼ全体に形成されているが、もちろん特定の形状に形成してもよい。
【0022】
次に、LDモジュール10の製造方法について説明する。
【0023】
まず、PLC基板20のPLC電極21の上に、はんだバンプ40を載置する(図1[B])。続いて。はんだバンプ40の上に、LD電極31をはんだバンプ40に向けてLDチップ30を載置する(図1[A])。最後に、はんだバンプ40を加熱及び溶融することにより、PLC電極21とLD電極31とを接合する(図1[A])。
【0024】
はんだバンプ40を加熱及び溶融する際は、PLC電極21とLD電極31との距離Dが、予め定めた値になるように、PLC基板20とLDチップ30とを固定することが好ましい。そして、はんだバンプ40の融点を少し越える程度の温度で、はんだバンプ40を短時間加熱する。これにより、溶融後固化したはんだバンプ40の形状は、溶融前のはんだバンプ40の形状をほぼそのまま保つ。
【0025】
次に、LDモジュール10の効果について説明する。
【0026】
はんだバンプ40が活性層32の直下にのみ配置されていることにより、はんだバンプがLDチップの広い範囲に配置されている関連技術に比べて、はんだバンプ40の熱収縮に起因するLDチップ30の応力を低減できる。しかも、活性層32の直下にははんだバンプ40が存在するので、LDチップ30の放熱特性が損なわれることもない。
【0027】
特に、はんだバンプ40の幅40wを最大で100μm以下とすることにより、LDチップ30の応力を更に十分に低減できる。また、前述の式[1]において、|2a|<|2b|とすることにより、LDチップ30の放熱特性を更に確実に維持できる。
【0028】
図4は本発明に係るLDモジュールの実施形態2を示す斜視図であり、図4[A]はLDチップ実装後を示し、図4[B]はLDチップ実装前を示す。図5は、図4[A]のLDモジュールを示す分解斜視図である。以下、これらの図面に基づき説明する。ただし、図4及び図5において、図1及び図2と同じ部分には同じ符号を付す。
【0029】
本実施形態2のLDモジュール15は、PLC基板20が台座22,23を有する点で実施形態1のLDモジュールと異なる。台座22,23は、PLC電極21とLD電極31との距離D(図3)に相当するはんだバンプ40の高さ40h(図3)を、予め定めた値にする。また、PLC基板20における台座22,23が形成される位置は、LDチップ30の両端が接する位置である。この両端とは、活性層32の伸びる方向に直交する方向における両端である。
【0030】
台座22,23は、例えばPLC基板20をエッチングすることにより形成する。ここで、台座22,23は、本実施形態2ではPLC基板20に設けているが、LDチップ30に設けてもよいし、PLC基板20及びLDチップ30の両方に設けてもよい。台座22,23とLDチップ30とは、単に接触しているだけであって、接合や接着は施されていない。
【0031】
次に、LDモジュール15の製造方法について説明する。
【0032】
まず、PLC基板20のPLC電極21の上に、はんだバンプ40を載置する(図4[B])。続いて。はんだバンプ40の上及び台座22,23の上に、LD電極31をはんだバンプ40に向けてLDチップ30を載置する(図4[A])。最後に、はんだバンプ40を加熱及び溶融することにより、PLC電極21とLD電極31とを接合する(4[A])。
【0033】
次に、LDモジュール15の効果について説明する。
【0034】
本実施形態2のLDモジュール15によれば、PLC基板20が台座22,23を有することにより、実施形態1のLDモジュールの効果に加え、PLC電極21とLD電極31との距離D(図3)を正確かつ簡単に得ることができる。
【0035】
本実施形態2のLDモジュール15のその他の構成、作用及び効果については、実施形態1のLDモジュールと同様である。
【0036】
図6は、LDモジュール15の効果を説明するための概略正面図であり、図6[A]は比較例におけるはんだ溶融直後を示し、図6[B]は比較例におけるはんだ固化後を示し、図6[C]は実施形態2におけるはんだ固化後を示す。以下、図4乃至図6に基づき、LDモジュール15の効果について更に詳しく説明する。
【0037】
本実施形態2では、LDチップ30にかかる応力の低減及び十分な放熱特性の実現を、はんだバンプ40の大きさ及び配置位置に関して工夫することにより実現する。詳細を次に述べる。LDチップ30の活性層32の直下において、はんだ溶融後に活性層32の直下のみが全面的に濡れるサイズのはんだバンプ40を、光の発振方向に沿って配置する(図4[B])。このとき、はんだ溶融後に活性層32の直下のみが濡れるはんだ量にすることで、活性層32の直下以外からLDチップ30にかかる応力を低減することができる。また、発熱源である活性層32の直下のみを、はんだで全面的に濡らすことで、放熱特性を低下させることなくLDチップ30を実装することが可能となる。
【0038】
PLC基板20の上には、PLC電極21及びLDチップ搭載用の台座22,23が形成されている(図5)。そして、PLC電極21の上に、はんだバンプ40を形成する(図4[B])。例えば、大きな板状のはんだをはんだバンプ40の形状に打ち抜くと同時に、そのはんだバンプ40をPLC電極21の上に載置する。はんだバンプ40の形成後、活性層32を有する面をPLC電極21の側に向けて、LDチップ30を台座22,23に載せ、PLC基板20に熱を加えてはんだバンプ40を溶融する(図4[A])。このはんだ接合によって、LDチップ30の活性層32は、はんだバンプ40の熱収縮に起因した応力を受けるようになる。次に、その応力の発生理由を簡単に述べる。
【0039】
はんだバンプ40の熱膨張係数は、PLC基板20の熱膨張係数よりも大きい。例えば、はんだバンプ40の一例としてのAuSn(金錫)の熱膨張係数は17.5×10-6/℃であり、PLC基板20の主材料であるSi(シリコン)の熱膨張係数は2.4×10-6/℃であり、LDチップ30の主材料であるInP(インジウム・リン)の熱膨張係数は4.5×10-6/℃である。したがって、LDチップ30の実装後にはんだバンプ40及びPLC基板20が室温まで冷却されると、はんだバンプ40がPLC基板20よりも大きく収縮する。
【0040】
その結果、図6[C]に示すように、LDチップ30をPLC基板側に引く応力45が生じる。また、はんだバンプ40がPLC基板よりも大きく収縮することにより、LDチップ30をはんだバンプ40の中心へと引く応力46,47が生じる。この応力45〜47がLDチップ30の活性層の屈折率を変化させ、LDの発振状態を不安定にし、SMSR特性の低下を招くのである。したがって、SMSR特性の改善には、LDチップ30にかかる応力を低減することが必要である。
【0041】
一方、図6[A][B]に示す比較例では、LDチップ30の一つの面のかなりの部分に広がるはんだバンプ50を用いている。そのため、比較例におけるLDチップ30をPLC基板側に引く応力51,52,53及びLDチップ30をはんだバンプ50の中心へと引く応力54,55(図6[B])は、本実施形態2における応力45〜47(図6[C])よりも、かなり大きくなっている。換言すると、本実施形態2によれば、比較例に比べて、LDチップ30にかかる応力を大幅に低減できる。以上、本実施形態2の効果について詳細に説明したが、実施形態1についても同様である。
【0042】
図7及び図8は本発明に係るLDモジュールの実施形態3を示すLDチップ実装前の斜視図であり、図7[A]は第一例を示し、図7[B]は第二例を示し、図7[C]は第三例を示し、図8は第四例を示す。図7及び図8において、図4及び図5と同じ部分には同じ符号を付す。以下、この図面に基づき説明する。
【0043】
図7[A]に示す第一例では、はんだバンプ41が扁平な楕円柱状となっている。はんだバンプ41の長軸411が活性層の伸びる方向になるように配置されている。はんだバンプ41の幅すなわち短軸412は、前述した理由により100μm以下とすることが好ましい。本第一例によれば、はんだバンプ41を扁平な楕円柱状としたので、次の効果を奏する。LDチップは中心ほど熱がこもりやすくなるので、LDチップの中心に位置するはんだバンプ41の中心を太くすることにより、LDチップの放熱特性を良好に保てる。しかも、はんだバンプ41の両先端を細くすることにより、LDチップに加わる応力をより一層低減できる。
【0044】
図7[B]に示す第二例では、はんだバンプ421,422が扁平な円柱状となっている。はんだバンプ421,422の幅すなわち直径423は、前述した理由により100μm以下とすることが好ましい。本第二例によれば、はんだバンプ421,422を円柱状としたので、次の効果を奏する。はんだバンプ421,422は向きを気にする必要がないので、PLC電極21にはんだバンプ421,422を形成する作業性を向上できる。
【0045】
図7[C]に示す第三例では、扁平な円柱状のはんだバンプ431,432,433が三個となっている。はんだバンプ431〜433の幅すなわち直径436は、前述した理由により100μm以下とすることが好ましい。これに加え、本第三例では、はんだバンプ434,435(第二のはんだバンプ)を更に備えている。はんだバンプ434,435は、PLC電極21とLD電極とを接合するとともに、はんだバンプ431,432,433(第一のはんだバンプ)とLDチップの周縁との間に配置されている。前述したように、特許文献4の図2では、LDチップの中央及び四隅(すなわちLDチップの周縁)にはんだバンプを設けることにより、実質的にほぼ全面にはんだバンプが広がっている。これに対し、本第三例によれば、はんだバンプ434,435を、LDチップの周縁ではなく、はんだバンプ431,432,433とLDチップの周縁との間に配置したことにより、特許文献4の関連技術に比べて応力を低減できる。
【0046】
図8に示す第四例では、はんだバンプ60は、幅61wが最大で100μm以下である本体部61と、幅42wが100μmを超える突出部42とを有する。突出部42の形状及、個数及び位置は、それぞれ直方体状、一対及び本体部61の略中央としたが、特に制限はない。同様に、本体部61は、直方体状としたが、楕円柱状や円柱状など、どのような形状でもよい。
【0047】
円柱状のはんだバンプは4個以上用いてもよい。本実施形態3でも、実施形態1、2と同様に、はんだバンプの形状はLDチップ実装前後でほぼ同じである。本実施形態3のLDモジュールのその他の構成、作用及び効果については、実施形態1、2のLDモジュールと同様である。
【0048】
また、LDチップの特定箇所にかかる応力を避けたい場合などにおいて、第二例及び第三例(図7[B][C])のように、特定箇所にはんだが濡れないようにはんだバンプを配置してもよい。はんだバンプの形状、大きさ及び数は、所望する応力の低減効果及び放熱特性を満たすように決定すればよい。したがって、必ずしも活性層直下の全面にはんだが濡れる必要はない。
【0049】
上記各実施形態において、はんだの材質としては、一般的によく用いられるAuSnを想定しているが、所望の効果が得られれば何を用いてもよく、また、組成の異なる複数種類を用いてもよい。「組成の異なる」には、元素名が異なるもの、及び、元素名が同じでもその比率が異なるものを含む。PLC基板に実装したLDからの光は、PLC基板上の導波路に入射されることを想定しているが、出射光の結合先が例えばレンズのように導波路でなくてもよい。なお、各実施形態において、応力の低減には、応力の不均一性の低減も含むものとする。活性層にかかる応力が活性層の位置によって大きく異なれば、活性層内の屈折率変化が活性層の位置によって異なることにより、活性層の屈折率が乱れるので、SMSR特性を劣化させる。したがって、応力の不均一性の低減も重要である。多くの場合において、活性層にかかる応力を低減できれば、活性層にかかる応力の不均一性も低減できる。なお、はんだバンプの形状について、明細書では「直方体状」、「楕円柱状」、「円柱状」と表現し、各図面では理解しやすくするために各面が直角に交わるように示している。しかし、これらの各面は実際には丸みを帯びて交わっており(いわゆる「面取りされた状態」)、「直方体状」、「楕円柱状」、「円柱状」にはこれらの面取りされた状態の形状も含むものとする。
【0050】
換言すると、本発明は、半導体レーザチップの基板へのはんだ付実装において、活性層直下だけが十分なはんだで濡れるように、はんだを配置して実装する、ことを特徴とする。つまり、活性層直下にのみ十分にはんだが濡れるように、はんだを配置することで、LDにかかる応力の低減及び十分な放熱特性の実現を可能とする。
【0051】
以上、上記各実施形態を参照して本発明を説明したが、本発明は上記各実施形態に限定されるものではない。本発明の構成や詳細については、当業者が理解し得るさまざまな変更を加えることができる。また、本発明には、上記各実施形態の構成の一部又は全部を相互に適宜組み合わせたものも含まれる。
【0052】
上記の実施形態の一部又は全部は以下の付記のようにも記載され得るが、本発明は以下の構成に限定されるものではない。
【0053】
[付記1]基板側電極を有する基板と、
チップ側電極と、このチップ側電極に近接する内部に形成されたストライプ状の活性層とを有する半導体レーザチップと、
前記基板側電極と前記チップ側電極とを接合するとともに前記活性層の直下にのみ配置されたはんだバンプと、
を備えたことを特徴とする半導体レーザモジュール。
【0054】
[付記2]付記1記載の半導体レーザモジュールであって、
前記チップ側電極と前記はんだバンプとの接する面において、前記活性層の伸びる方向に直交する方向における寸法を幅としたとき、
前記はんだバンプの前記幅が最大で100μm以下である、
ことを特徴とする半導体レーザモジュール。
【0055】
[付記3]付記1又は2記載の半導体レーザモジュールであって、
前記チップ側電極と前記はんだバンプとの接する面において、前記活性層の伸びる方向に直交する方向をX軸とし、
このX軸における寸法を幅とし、前記活性層の前記幅の中心を前記X軸の原点とし、
前記活性層の前記幅の前記X軸における座標を±aとし、前記はんだバンプの前記幅の前記X軸における座標を±bとしたとき、
次式が成り立つ、
|2a|<|2b|≦100[μm]
ことを特徴とする半導体レーザモジュール。
【0056】
[付記4]付記1乃至3のいずれか一つに記載の半導体レーザモジュールであって、
前記基板及び前記半導体レーザチップの少なくとも一方は、
前記基板側電極と前記チップ側電極との距離に相当する前記はんだバンプの高さを、予め定めた値にする台座を有する、
ことを特徴とする半導体レーザモジュール。
【0057】
[付記5]付記4記載の半導体レーザモジュールであって、
前記台座は、前記基板に形成され、かつ、前記活性層の伸びる方向に直交する方向における前記半導体レーザチップの両端が接する位置に形成された、
ことを特徴とする半導体レーザモジュール。
【0058】
[付記6]付記1乃至5のいずれか一つに記載の半導体レーザモジュールであって、
前記はんだバンプは楕円柱状であり、当該はんだバンプの長軸が前記活性層の伸びる方向になるように配置された、
ことを特徴とする半導体レーザモジュール。
【0059】
[付記7]付記1乃至5のいずれか一つに記載の半導体レーザモジュールであって、
前記はんだバンプは円柱状である、
ことを特徴とする半導体レーザモジュール。
【0060】
[付記8]付記1乃至3のいずれか一つに記載の半導体レーザモジュールを製造する方法であって、
前記基板の前記基板側電極の上に前記はんだバンプを載置し、
このはんだバンプの上に前記チップ側電極を前記はんだバンプに向けて前記半導体レーザチップを載置し、
前記はんだバンプを加熱及び溶融することにより、前記基板側電極と前記チップ側電極とを接合する、
ことを特徴とする半導体レーザモジュールの製造方法。
【0061】
[付記9]付記5記載の半導体レーザモジュールを製造する方法であって、
前記基板の前記基板側電極の上に前記はんだバンプを載置し、
このはんだバンプの上及び前記台座の上に前記チップ側電極を前記はんだバンプに向けて前記半導体レーザチップを載置し、
前記はんだバンプを加熱及び溶融することにより、前記基板側電極と前記チップ側電極とを接合する、
ことを特徴とする半導体レーザモジュールの製造方法。
【0062】
[付記10]基板側電極を有する基板と、
チップ側電極と、このチップ側電極に近接する内部に形成されたストライプ状の活性層とを有する半導体レーザチップと、
前記基板側電極と前記チップ側電極とを接合するとともに前記活性層の直下にのみ配置されたはんだバンプと、
を備えたことを特徴とする半導体レーザモジュールを製造する方法であって、
前記基板の前記基板側電極の上に前記はんだバンプを載置し、
このはんだバンプの上に前記チップ側電極を前記はんだバンプに向けて前記半導体レーザチップを載置し、
前記はんだバンプを加熱及び溶融することにより、前記基板側電極と前記チップ側電極とを接合する、
ことを特徴とする半導体レーザモジュールの製造方法。
【0063】
[付記11]基板側電極を有する基板と、
チップ側電極と、このチップ側電極に近接する内部に形成されたストライプ状の活性層とを有する半導体レーザチップと、
前記基板側電極と前記チップ側電極とを接合するとともに前記活性層の直下にのみ配置されたはんだバンプと、
前記基板に形成され、かつ、前記活性層の伸びる方向に直交する方向における前記半導体レーザチップの両端が接する位置に形成され、前記基板側電極と前記チップ側電極との距離に相当する前記はんだバンプの高さを、予め定めた値にする台座と、
を備えた半導体レーザモジュールを製造する方法であって、
前記基板の前記基板側電極の上に前記はんだバンプを載置し、
このはんだバンプの上及び前記台座の上に前記チップ側電極を前記はんだバンプに向けて前記半導体レーザチップを載置し、
前記はんだバンプを加熱及び溶融することにより、前記基板側電極と前記チップ側電極とを接合する、
ことを特徴とする半導体レーザモジュールの製造方法。
【0064】
[付記12]付記1乃至7のいずれか一つに記載の半導体レーザモジュールであって、
前記はんだバンプを第一のはんだバンプとしたとき、
前記基板側電極と前記チップ側電極とを接合するとともに当該第一のはんだバンプと前記半導体レーザチップの周縁との間に配置された第二のはんだバンプを、
更に備えたことを特徴とする半導体レーザモジュール。
【0065】
[付記13]付記1記載の半導体レーザモジュールであって、
前記チップ側電極と前記はんだバンプとの接する面において、前記活性層の伸びる方向に直交する方向における寸法を幅としたとき、
前記はんだバンプは、前記幅が最大で100μm以下である本体部と、前記幅が100μmを超える突出部とを有する、
ことを特徴とする半導体レーザモジュール。
【産業上の利用可能性】
【0066】
本発明は、例えばFTTHなどの光通信に利用可能である。
【符号の説明】
【0067】
10,15 LDモジュール
11 LD電極とはんだバンプとの接する面
20 PLC基板
21 PLC電極
22,23 台座
30 LDチップ
31 LD電極
32 活性層
32w 活性層の幅
40,41,421,422,431,432,433,434,435、60 はんだバンプ
40w はんだバンプの幅
図1
図2
図3
図4
図5
図6
図7
図8