特許 5835170 半導体装置の製造方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】5835170

(24)【登録日】2015年11月13日

(45)【発行日】2015年12月24日

(54)【発明の名称】半導体装置の製造方法

(51)【国際特許分類】

   H01L 21/28 20060101AFI20151203BHJP

   H01L 21/3065 20060101ALI20151203BHJP

   H01L 21/31 20060101ALI20151203BHJP

   H01L 21/336 20060101ALI20151203BHJP

   H01L 29/78 20060101ALI20151203BHJP

   H01L 29/12 20060101ALI20151203BHJP

   H01L 21/337 20060101ALI20151203BHJP

   H01L 21/338 20060101ALI20151203BHJP

   H01L 29/808 20060101ALI20151203BHJP

   H01L 29/812 20060101ALI20151203BHJP

   H01L 29/778 20060101ALI20151203BHJP

【ＦＩ】

   H01L21/28 301B

   H01L21/302 104C

   H01L21/31 B

   H01L21/28 A

   H01L21/28 B

   H01L29/78 301B

   H01L29/78 652T

   H01L29/78 653A

   H01L29/78 301F

   H01L29/80 V

   H01L29/80 H

   H01L29/78 301P

【請求項の数】4

【全頁数】15

(21)【出願番号】特願2012-202128(P2012-202128)

(22)【出願日】2012年9月13日

(65)【公開番号】特開2014-57012(P2014-57012A)

(43)【公開日】2014年3月27日

【審査請求日】2014年9月30日

(73)【特許権者】

【識別番号】000241463

【氏名又は名称】豊田合成株式会社

(74)【代理人】

【識別番号】100087723

【弁理士】

【氏名又は名称】藤谷 修

(72)【発明者】

【氏名】村上 倫章

(72)【発明者】

【氏名】岡 徹

【審査官】 河合 俊英

(56)【参考文献】

【文献】 国際公開第２００６／１２３５８０（ＷＯ，Ａ１）

【文献】 特開２００９−２００３３２（ＪＰ，Ａ）

【文献】 特開２００４−０７１６５７（ＪＰ，Ａ）

【文献】 国際公開第２００４／０１３９１２（ＷＯ，Ａ１）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｈ０１Ｌ ２１／２８

Ｈ０１Ｌ ２１／３０６５

Ｈ０１Ｌ ２１／３１

Ｈ０１Ｌ ２１／３３６

Ｈ０１Ｌ ２１／３３７

Ｈ０１Ｌ ２１／３３８

Ｈ０１Ｌ ２９／１２

Ｈ０１Ｌ ２９／７７８

Ｈ０１Ｌ ２９／７８

Ｈ０１Ｌ ２９／８０８

Ｈ０１Ｌ ２９／８１２

(57)【特許請求の範囲】

【請求項1】

基板と半導体層とを有し、
前記基板と前記半導体層との少なくとも一方がIII 族窒化物系化合物半導体から成る半導体装置の製造方法において、
前記基板の主面に前記半導体層を形成する半導体層形成工程と、
前記基板と前記半導体層との少なくとも一方のIII 族窒化物系化合物半導体の窒素面にＣｌ₂ を用いたドライエッチングを行って前記窒素面にピットを形成するドライエッチング工程と、
ピットを形成された前記窒素面の電極形成領域に電極を形成する電極形成工程と、
を有し、
前記ドライエッチング工程では、
Ｃｌ₂ の流量を１０ｓｃｃｍ以上５０ｓｃｃｍ以下とし、
ＩＣＰ Ｐｏｗｅｒを１００Ｗ以上５００Ｗ以下とし、
Ｂｉａｓ Ｐｏｗｅｒを３０Ｗ以上１５０Ｗ以下とし、
処理時間を１０秒以上３０００秒以下とし、
平均ピット密度を５．０×１０⁶ 個／ｃｍ² より大きく２．０×１０⁸ 個／ｃｍ² 以下とし、
ピットの外径を０．２μｍ以上１μｍ以下とし、
ドライエッチングにより除去する前記半導体層の厚みを５０ｎｍ以上とすること
を特徴とする半導体装置の製造方法。

【請求項2】

請求項１に記載の半導体装置の製造方法において、
前記ドライエッチング工程では、
前記窒素面の前記電極形成領域に、
４．０×１０⁶ 個／ｃｍ² 以上の平均ピット密度でピットを形成し、
前記電極形成工程では、
前記III 族窒化物系化合物半導体と前記電極との間の接触抵抗率を２．８×１０^-5Ωｃｍ² 以上３．４×１０^-5Ωｃｍ² 以下とすること
を特徴とする半導体装置の製造方法。

【請求項3】

請求項１または請求項２に記載の半導体装置の製造方法において、
前記ドライエッチング工程では、
ドライエッチングにより除去する半導体の厚みを
１ｍｍ以下とすること
を特徴とする半導体装置の製造方法。

【請求項4】

請求項１から請求項３までのいずれか１項に記載の半導体装置の製造方法において、
前記電極形成工程の後に、
４００℃以上６５０℃以下の温度範囲で熱処理を行う熱処理工程を有すること
を特徴とする半導体装置の製造方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、半導体装置の製造方法に関する。さらに詳細には、III 族窒化物系化合物半導体と電極との接触抵抗の低減を図った半導体装置の製造方法に関するものである。

【背景技術】

【0002】

半導体装置では、半導体と電極との間で良好なオーミックコンタクトをとることが好ましい。接触抵抗が小さくなるからである。これにより、発熱を抑制し、出力を高いものとすることができる。また、省エネルギー化を図ることができる。そこで、半導体と電極との間で好適なオーミックコンタクトをとるための技術が開発されてきている。

【0003】

例えば、特許文献１には、発光素子において、ｎ型コンタクト層の上にＴｉ層およびＡｌ層から成る多層膜を形成する技術が開示されている（特許文献１の段落［０００９］等参照）。これにより、良好なオーミックコンタクトが得られるとされている（特許文献１の段落［００１２］および図１等参照）。

【先行技術文献】

【特許文献】

【0004】

【特許文献1】特開平７−４５８６７号公報

【特許文献2】特開２００７−２７３８４４号公報

【発明の概要】

【発明が解決しようとする課題】

【0005】

また、特許文献２には、ＧａＮ基板の窒素面にプラズマ処理を行う技術が開示されている（特許文献２の段落［００３４］参照）。この場合には、接触抵抗率は低くて１．０×１０^-4Ωｃｍ² 程度である（特許文献２の図５および図８参照）。しかし、接触抵抗率は、より低いことが好ましい。

【0006】

本発明は、前述した従来の技術が有する問題点を解決するためになされたものである。すなわちその課題とするところは、III 族窒化物系化合物半導体と電極との間の接触抵抗の低減を図った半導体装置の製造方法を提供することである。

【課題を解決するための手段】

【0007】

第１の態様における半導体装置の製造方法は、基板と半導体層とを有し、基板と半導体層との少なくとも一方がIII 族窒化物系化合物半導体から成る半導体装置の製造方法である。そして、基板の主面に半導体層を形成する半導体層形成工程と、基板と半導体層との少なくとも一方のIII 族窒化物系化合物半導体の窒素面にＣｌ₂ を用いたドライエッチングを行って窒素面にピットを形成するドライエッチング工程と、ピットを形成された窒素面の電極形成領域に電極を形成する電極形成工程と、を有する。ドライエッチング工程では、Ｃｌ₂ の流量を１０ｓｃｃｍ以上５０ｓｃｃｍ以下とし、ＩＣＰ Ｐｏｗｅｒを１００Ｗ以上５００Ｗ以下とし、Ｂｉａｓ Ｐｏｗｅｒを３０Ｗ以上１５０Ｗ以下とし、処理時間を１０秒以上３０００秒以下とし、平均ピット密度を５．０×１０⁶ 個／ｃｍ² より大きく２．０×１０⁸ 個／ｃｍ² 以下とし、ピットの外径を０．２μｍ以上１μｍ以下とし、ドライエッチングにより除去する半導体層の厚みを５０ｎｍ以上とする。

【0008】

この半導体装置の製造方法では、III 族窒化物系化合物半導体の窒素面（Ｎ面）に、多数のピットを形成することができる。そのため、半導体層と、その半導体層に形成された電極との間の密着性はよい。したがって、半導体層と、その半導体層に形成した電極との間の接触抵抗は十分に小さい。

【0009】

第２の態様における半導体装置の製造方法は、ドライエッチング工程において、窒素面の電極形成領域に、４．０×１０⁶ 個／ｃｍ² 以上の平均ピット密度でピットを形成するとともに、電極形成工程において、III 族窒化物系化合物半導体と電極との間の接触抵抗率を２．８×１０^-5Ωｃｍ² 以上３．４×１０^-5Ωｃｍ² 以下とする方法である。電極形成領域に十分な数のピットが形成されているため、半導体層と、その半導体層に形成した電極との間の接触抵抗は十分に小さい。

【0010】

【0011】

【0012】

第３の態様における半導体装置の製造方法は、ドライエッチング工程では、ドライエッチングにより除去する半導体の厚みを１ｍｍ以下とする。エッチング時間が長すぎると、ドライエッチング装置のチャンバーが汚れるおそれがある。そして、その汚れの影響により、製造されるパワーデバイス１００の品質が悪くなるおそれがある。

【0013】

第４の態様における半導体装置の製造方法は、電極形成工程の後に、４００℃以上６５０℃以下の温度範囲で熱処理を行う熱処理工程を有する。この熱処理温度で熱処理工程を行った場合に、好適なオーミックコンタクトをとることができる。４００℃より低い温度で熱処理を行うと、良好なオーミックコンタクトをとることができない。６５０℃より高い温度では、半導体層の結晶が荒れるおそれがある。

【0014】

【0015】

【発明の効果】

【0016】

本発明によれば、III 族窒化物系化合物半導体と電極との間の接触抵抗の低減を図った半導体装置の製造方法が提供されている。

【図面の簡単な説明】

【0017】

【図1】第１の実施形態に係るIII 族窒化物系化合物半導体装置（縦型パワーデバイス）の構造を説明するための概略構成図である。

【図2】実施形態に係るIII 族窒化物系化合物半導体装置の電極の構造を説明するための図である。

【図3】ＧａＮ基板の窒素面（Ｎ面）にＣｌ₂ を用いてエッチングした後の窒素面（Ｎ面）を示す顕微鏡写真である。

【図4】ＧａＮ基板の窒素面（Ｎ面）にＳｉＣｌ₄ を用いてエッチングした後の窒素面（Ｎ面）を示す顕微鏡写真である。

【図5】第２の実施形態に係るIII 族窒化物系化合物半導体装置（横型パワーデバイス）の構造を説明するための概略構成図である。

【図6】第３の実施形態に係るIII 族窒化物系化合物半導体装置（発光素子）の構造を説明するための概略構成図である。

【発明を実施するための形態】

【0018】

以下、具体的な実施形態について、半導体装置を例に挙げて図を参照しつつ説明する。しかし、これらの実施形態に限定されるものではない。また、後述する各半導体装置の各層の積層構造および電極構造は、例示である。実施形態とは異なる積層構造であってももちろん構わない。そして、それぞれの図における各層の厚みは、概念的に示したものであり、実際の厚みを示しているわけではない。また、各図の凹凸形状については、理解しやすいように大きく描いてある。しかし、実際には、これらの凹凸形状は非常に微細な形状である。

【0019】

（第１の実施形態）
１．縦型構造の半導体装置
本実施形態に係るパワーデバイス１００を図１に示す。パワーデバイス１００は、ｎｐｎトランジスタ型の縦型構造の半導体装置である。パワーデバイス１００には、図１中の下側に示すように、ドレイン電極Ｄ１が形成されている。そして、ドレイン電極Ｄ１の形成面の反対側の面に、図１中の上側に示すように、ゲート電極Ｇ１と、ソース電極Ｓ１とが形成されている。

【0020】

パワーデバイス１００は、III 族窒化物系化合物半導体から成る複数の半導体層を有する。パワーデバイス１００は、上記の電極の他に、図１に示すように、基板１１０と、ｎ型層１２０と、ｐ型層１３０と、ｎ型層１４０と、絶縁膜１５０と、を有している。ｎ型層１２０は、基板１１０の側から順に、ｎ⁺ ＧａＮ層１２１と、ｎ^- ＧａＮ層１２２と、を有している。

【0021】

基板１１０は、パワーデバイス１００を支持して強度を高いものとするためのものである。また、パワーデバイス１００を成長させるための成長基板をも兼ねている。基板１１０は、導電性のＧａＮ基板である。基板１１０の裏面のＳｉ濃度は、１×１０¹⁸ｃｍ^-3以上である。

【0022】

ソース電極Ｓ１は、ｎ型層１４０とオーミック接触をしている。ソース電極Ｓ１は、ｎ型層１４０の側からＴｉ層、Ａｌ層、Ｎｉ層、Ａｕ層の順に形成されたものである。また、Ｔｉ層の代わりに、Ｖ層を形成してもよい。また、Ａｌ層の上に、Ｎｉ層、Ａｕ層を形成しないこととしてもよい。

【0023】

ドレイン電極Ｄ１は、基板１１０とオーミック接触をしている。ドレイン電極Ｄ１は、基板１１０の側からＴｉ層、Ａｌ層、Ｎｉ層、Ａｕ層の順に形成されたものである。また、上記したソース電極Ｓ１に用いたその他の材質のものを用いてもよい。ドレイン電極Ｄ１は、基板１１０の窒素面（Ｎ面）の上に形成されている。この基板１１０の窒素面（Ｎ面）は、後述するように、Ｃｌ₂ によるエッチング処理を施されている。

【0024】

ゲート電極Ｇ１は、絶縁膜１５０の上であって、トレンチ１６０の箇所に形成されている。トレンチ１６０は、矩形形状である。そのため、ゲート電極Ｇ１の断面形状も、矩形形状である。ゲート電極Ｇ１は、絶縁膜１５０の側からＮｉ層と、そのＮｉ層の上にＡｕ層を形成したものである。また、Ｐｄ層、Ａｕ層の順に形成することとしてもよい。また、その他の金属および化合物を用いることができる。また、Ａｕの代わりにＡｌを用いることもできる。

【0025】

ｎ⁺ ＧａＮ層１２１のｎ型不純物濃度は、ｎ^- ＧａＮ層１２２のｎ型不純物濃度よりも高い。ｎ⁺ ＧａＮ層１２１のｎ型不純物濃度は、１×１０¹⁸ｃｍ^-3〜１×１０²⁰ｃｍ^-3程度である。ｎ^- ＧａＮ層１２２のｎ型不純物濃度は、１×１０¹⁶ｃｍ^-3〜１×１０¹⁷ｃｍ^-3程度である。

【0026】

ｐ型層１３０は、ｐ型ＧａＮから成る層である。ｐ型層１３０のキャリア濃度は、１×１０¹⁸ｃｍ^-3〜１×１０²⁰ｃｍ^-3程度である。ｎ型層１４０は、ｎ型ＧａＮから成る層である。ｎ型層１４０のキャリア濃度は、１×１０¹⁶ｃｍ^-3以上１×１０²⁰ｃｍ^-3以下の範囲内である。

【0027】

絶縁膜１５０は、ゲート絶縁膜と保護膜とを兼ねているものである。絶縁膜１５０の材質はＳｉＯ₂ である。また、ＳｉＮ_X 、Ａｌ₂ Ｏ₃ 、ＨｆＯ₂ 、ＺｒＯ₂ 、ＡｌＮなどを用いてもよい。

【0028】

２．半導体装置の電極
２−１．電極の構造
本実施形態のパワーデバイス１００は、ドレイン電極Ｄ１の製造方法に特徴を有している。図２に示すように、ドレイン電極Ｄ１は、第１金属層Ｄ１１と、第２金属層Ｄ１２と、第３金属層Ｄ１３と、第４金属層Ｄ１４と、を有している。各層の形成順序は、基板１１０から順に、第１金属層Ｄ１１、第２金属層Ｄ１２、第３金属層Ｄ１３、第４金属層Ｄ１４である。

【0029】

第１金属層Ｄ１１は、基板１１０と好適に密着する第１の電極層である。第１金属層Ｄ１１の材質は、Ｔｉである。第２金属層Ｄ１２の材質は、Ａｌである。第３金属層Ｄ１３の材質は、Ｎｉである。第４金属層Ｄ１４の材質は、Ａｕである。そして、これらの層の厚みは、１０ｎｍ以上１００ｎｍ以下の範囲内である。表１に、各金属層と、それらの材質の一例を示す。これらの材質および厚みは、例示であり、これ以外のものであってもよい。

【0030】

［表１］
金属層 材質 厚み
第４金属層 Ａｕ １０ｎｍ以上 １００ｎｍ以下
第３金属層 Ｎｉ １０ｎｍ以上 １００ｎｍ以下
第２金属層 Ａｌ １０ｎｍ以上 １００ｎｍ以下
第１金属層 Ｔｉ １０ｎｍ以上 １００ｎｍ以下
基板 ＧａＮ

【0031】

また、第３金属層Ｄ１３および第４金属層Ｄ１４を形成しないこととしてもよい。その場合には、基板１１０の窒素面（Ｎ面）の上にＴｉ層を形成し、そのＴｉ層の上にＡｌ層を形成することとすればよい。また、これ以外の電極構造を有していてもよい。

【0032】

２−２．電極形成領域
図２に示すように、基板１１０の面１１０ａには、複数のピットＸが形成されている。面１１０ａは、ＧａＮ層の窒素面（Ｎ面）である。また、面１１０ａの全面にわたって電極が形成されることとなる。そのため、面１１０ａは、電極が形成される電極形成領域である。

【0033】

２−３．ピット
このピットＸは、後述するドライエッチング工程により形成されたものである。ピットの外径は、０．２μｍ以上１μｍ以下の程度である。また、ピットＸは、基板１１０の窒素面（Ｎ面）の反対側の面（Ｇａ面）まで貫通していない。平均ピット密度は、例えば、４．０×１０⁶ 個／ｃｍ² 以上３．０×１０⁷ 個／ｃｍ² 以下の範囲内である。また、後述するように、２．０×１０⁸ 個／ｃｍ² 以下の平均ピット密度でピットを形成することもできる。

【0034】

ここで、平均ピット密度とは、基板１１０の窒素面（Ｎ面）の電極形成領域における単位体積当たりのピットＸの数、すなわち電極形成領域の面積に占める電極形成領域のピット数のことをいう。このように、多数のピットが形成されているため、基板１１０と、第１金属層Ｄ１１との密着性は高い。したがって、基板１１０と、第１金属層Ｄ１１との間の接触抵抗は低い。

【0035】

３．ドライエッチング方法
接触抵抗率の上昇の原因である加工変質層を取り除くために、基板１１０の窒素面（Ｎ面）にドライエッチングを行う。エッチングガスはＣｌ₂ である。このエッチングによりピットＸが形成される。そのエッチング条件を次の表２に示す。ただし、これらはあくまで例示であり、表２に示した数値以外の数値を用いてもよい。このエッチングにより除去する基板１１０の層、すなわち半導体の厚みを５０ｎｍ以上とする。この除去層の厚みが５０ｎｍより薄いと、十分な大きさのピットＸが得られない。後述する実施例１では、除去層の厚みを６００ｎｍとした。前述のとおり、このドライエッチングは、加工変質層を取り除くまで行う。そのため、除去層の厚みは、加工変質層の厚みによって変わる。そこで、除去層の厚みを１ｍｍ以下とする。エッチング時間が長すぎると、ドライエッチング装置のチャンバーが汚れるおそれがある。そして、その汚れの影響により、製造されるパワーデバイス１００の品質が悪くなるおそれがある。

【0036】

［表２］
Ｃｌ₂ の流量 １０ｓｃｃｍ以上５０ｓｃｃｍ以下
ＩＣＰ Ｐｏｗｅｒ １００Ｗ以上５００Ｗ以下
Ｂｉａｓ Ｐｏｗｅｒ ３０Ｗ以上１５０Ｗ以下
処理時間 １０秒以上３０００秒以下

【0037】

このドライエッチング処理により、基板１１０の窒素面（Ｎ面）を粗面化する。そして、粗面化された窒素面（Ｎ面）には多数のピットＸが形成される。ここでは、ドライエッチング処理後の基板１１０の窒素面を平均した面から深さ５ｎｍ以上の凹みをピットということとする。したがって、電極形成後の基板１１０とドレイン電極Ｄ１との間の接触抵抗は、小さい。この接触抵抗の低減効果において、ピットによる寄与は大きい。

【0038】

４．半導体装置の製造方法
ここで、半導体装置の製造方法について説明する。

【0039】

４−１．半導体層形成工程
まず、有機金属気相成長法（ＭＯＣＶＤ法）により、III 族窒化物系化合物半導体の結晶をエピタキシャル成長させる半導体層形成工程を行う。具体的には、基板１１０の主面の上に、ｎ型層１２０と、ｐ型層１３０と、ｎ型層１４０とを、この順序で形成する。これにより、基板１１０に各半導体層の形成された積層体が形成される。

【0040】

４−２．凹凸形状形成工程
次に、ドライエッチングにより、半導体層に凹凸形状を形成する。これにより、図１に示した台形形状およびトレンチ１６０がストライプ状に形成される。このエッチングには、例えば、Ｃｌ₂ を用いることができる。または、ＳｉＣｌ₄ 等の他のガスを用いてもよい。または、その他のドライエッチングもしくはウェットエッチングを用いてもよい。

【0041】

４−３．ソース電極形成工程
続いて、電極形成工程を行う。ここでは、ｎ型層１４０の上にソース電極Ｓ１を形成する。

【0042】

４−４．絶縁膜形成工程
次に、絶縁膜１５０を形成する。その形成箇所は、図１の上側の面である。具体的には、ｎ型層１２０の側面と、ｐ型層１３０の側面と、ｎ型層１４０の側面および表面と、ソース電極Ｓ１の側面および表面と、トレンチ１６０の箇所を覆うように、絶縁膜１５０を形成する。ドレイン電極Ｄ１を形成する側の面には、絶縁膜を形成しない。ただし、ドレイン電極Ｄ１の側にも絶縁膜を部分的に形成してもよい。

【0043】

４−５．ドライエッチング工程
続いて、Ｃｌ₂ を用いて基板１１０の窒素面（Ｎ面）にドライエッチングを行う。ここで、ドライエッチングを図２の面１１０ａの全面にわたって行う。ドレイン電極Ｄ１を形成するための電極形成領域は、面１１０ａの全面にわたっているからである。これにより、基板１１０の窒素面に図２に示したようなピットＸが形成される。もちろん、この段階では、ドレイン電極Ｄ１は、未だ形成されていない。

【0044】

４−６．ドレイン電極形成工程
次に、ドライエッチング処理を施された基板１１０の面１１０ａ、すなわちピットが形成された窒素面（Ｎ面）の電極形成領域に、ドレイン電極Ｄ１を形成する。そのためにまず、ＧａＮ基板１１０の窒素面の上に第１金属層Ｄ１１を形成する。次に、第１金属層Ｄ１１の上に第２金属層Ｄ１２を形成する。そして、第２金属層Ｄ１２の上に第３金属層Ｄ１３を形成する。第３金属層Ｄ１３の上に第４金属層Ｄ１４を形成する。これにより、図２に示した電極構造が形成される。

【0045】

４−７．ゲート電極
次に、ゲート電極Ｇ１を形成する。その形成箇所は、絶縁膜１５０の上であって、トレンチ１６０の形成されている箇所である。

【0046】

４−８．熱処理工程
次に、熱処理工程を行う。この熱処理工程は、基板１１０とドレイン電極Ｄ１との間の接触抵抗を小さくするためのオーミックアロイ工程である。熱処理工程での熱処理温度は、４００℃以上６５０℃以下の範囲内である。この熱処理工程は、電極を形成した後であれば、いつ行ってもよい。熱処理温度が、それほど高くないため、その後の他の工程と入れ換えてもよい。なお、この熱処理工程により、他の電極と半導体層とのオーミックコンタクトをとることとしてもよい。また、別途熱処理工程を設けてもよい。もちろん、一度に複数の電極についてオーミックコンタクトをとるようにすれば、サイクルタイムは短くて済む。

【0047】

この熱処理の条件を表３に示す。供給するガスとして、窒素ガスを用いる。そして、処理時間は、５秒以上２０００秒以下の範囲内である。これらは例示であり、これ以外の範囲の値を用いてもよい。

【0048】

［表３］
供給ガスの種類 窒素ガス
基板温度 ４００℃以上６５０℃以下
処理時間 ５秒以上２０００秒以下

【0049】

４−９．ウェットエッチング工程
そして、最後にＢＨＦ溶液（ＮＨ₄ Ｆ／ＨＦ／Ｈ₂ ０）を用いて、パワーデバイス１００にウェットエッチングを実施する。これにより、パワーデバイス１００の表面に残留している絶縁膜等を除去する。なお、ＢＨＦ溶液の代わりに、ＤＨＦ溶液（希フッ酸）やＨＣｌ溶液を用いてもよい。

【0050】

以上により、パワーデバイス１００が製造された。なお、これらの工程は、あくまで例示である。したがって、上記の工程以外の工程を行ってもよい。また、各工程を行う順序も適宜変えてよい。

【0051】

５．実験
５−１．表面写真
図３は、Ｃｌ₂ を用いてドライエッチングした後の導電性ＧａＮ基板の窒素面を示す顕微鏡写真である。エッチング条件は、表４のとおりである。直径１μｍ以下のピットが多数形成されている。この平均ピット密度は、１．３×１０⁷ 個／ｃｍ² である。ただし、エッチング条件を変えることで、これ以外のピット密度でピットを形成することができる。

【0052】

図４は、ＳｉＣｌ₄ を用いてドライエッチングした後の導電性ＧａＮ基板の窒素面を示す顕微鏡写真である。エッチング条件は、表４のとおりである。この場合にも１μｍ以下のピットが形成されているが、しかし、その数は、図３に比べて少ない。平均ピット密度は、３×１０⁶ 個／ｃｍ² である。このように、Ｃｌ₂ を用いてエッチングした場合の平均ピット密度は、ＳｉＣｌ₄ を用いてエッチングした場合のピット密度の４倍以上である。

【0053】

［表４］
エッチング対象 ＧａＮ基板（窒素面）
Ｃｌ₂ の流量 ３０ｓｃｃｍ

【0054】

５−２．接触抵抗率
次に、導電性ＧａＮ基板の窒素面（Ｎ面）にドライエッチング工程およびオーミックアロイ工程を施した後に接触抵抗率を測定した。そのときのドライエッチング工程およびオーミックアロイ工程における条件を表５に示す。ここで、ドライエッチングにおける除去層の厚みを８０ｎｍまたは６００ｎｍとした。除去層とは、ドライエッチングにより除去される半導体の表面層のことである。

【0055】

表５に示すように、除去層の厚みを８０ｎｍとしたときには、Ｂｉａｓ Ｐｏｗｅｒを４５Ｗとした。除去層の厚みを６００ｎｍとしたときには、Ｂｉａｓ Ｐｏｗｅｒを１００Ｗとした。そして、除去層の厚みに応じて、エッチング処理を行う時間も変更した。Ｃｌ₂ で除去層の厚みを８０ｎｍとしたときには、処理時間を５０秒とした。Ｃｌ₂ で除去層の厚みを６００ｎｍとしたときには、処理時間を１００秒とした。ＳｉＣｌ₄ で除去層の厚みを６００ｎｍとしたときには、処理時間を４９５秒とした。

【0056】

［表５］
ドライエッチング工程
エッチング対象 ＧａＮ基板（窒素面）
ガスの流量 ３０ｓｃｃｍ
除去層の厚み ８０ｎｍまたは６００ｎｍ
ＩＣＰ Ｐｏｗｅｒ ３００Ｗ
Ｂｉａｓ Ｐｏｗｅｒ ４５Ｗ（８０ｎｍ）１００Ｗ（６００ｎｍ）
オーミックアロイ工程
オーミックアロイ温度 ４００℃
オーミックアロイ時間 １８００秒

【0057】

そして、電極およびドライエッチングに用いるガスの種類およびその他のエッチング条件を変えて実験を行った。実施例１、２および比較例１の場合におけるエッチング条件を表６に示す。また、実施例１、２および比較例１で形成した電極は、ＧａＮ基板の窒素面（Ｎ面）にＴｉ層、Ａｌ層をこの順序で形成したものである。そして、実施例１、２および比較例１の場合における平均ピット密度および接触抵抗率を表７に示す。

【0058】

実施例１では、ＧａＮ基板の窒素面（Ｎ面）にＣｌ₂ ガスを用いてドライエッチング行い、その後Ｔｉ層を形成し、Ａｌ層を形成してからオーミックアロイ工程を行った。このときの電極形成領域における平均ピット密度は、１．３×１０⁷ 個／ｃｍ² であった。この場合には、ＧａＮ基板と電極との間の接触抵抗率が２．８×１０^-5Ωｃｍ² であった。

【0059】

実施例２では、実施例１の場合に比べて、Ｂｉａｓ Ｐｏｗｅｒを下げるとともにドライエッチング処理の処理時間を半分にした。実施例２の場合には、電極形成領域における平均ピット密度は、５．０×１０⁶ 個／ｃｍ² であった。そして、ＧａＮ基板と電極との間の接触抵抗率が３．４×１０^-5Ωｃｍ² であった。実施例１との比較から、平均ピット密度が高いほど、接触抵抗率は小さい値となる。したがって、少なくとも平均ピット密度が５．０×１０⁶（個／ｃｍ² ）以上１．３×１０⁷（個／ｃｍ² ）以下の範囲内では、接触抵抗率は十分に低い。

【0060】

比較例１では、実施例で用いたＣｌ₂ ガスの代わりに、ＳｉＣｌ₄ ガスを用いた。このときの電極形成領域における平均ピット密度は、３．０×１０⁶ 個／ｃｍ² であった。この場合には、接触抵抗率は、１．６×１０^-4Ωｃｍ² であった。なお、実施例１、２における接触抵抗率は、特許文献２の接触抵抗率と比べて非常に小さい。

【0061】

［表６］
エッチング条件
ガス 深さ 処理時間 Ｐｏｗｅｒ
（ｎｍ） （秒） （Ｗ）
実施例１ Ｃｌ₂ ６００ １００ １００
実施例２ Ｃｌ₂ ８０ ５０ ４５
比較例１ ＳｉＣｌ₄ ８０ ４９５ １００

【0062】

［表７］
実験結果
ガス 平均ピット密度 接触抵抗率
（個／ｃｍ² ） （Ωｃｍ² ）
実施例１ Ｃｌ₂ １．３×１０⁷ ２．８×１０^-5
実施例２ Ｃｌ₂ ５．０×１０⁶ ３．４×１０^-5
比較例１ ＳｉＣｌ₄ ３．０×１０⁶ １．６×１０^-4

【0063】

６．変形例
６−１．電極形成領域
本実施形態では、ドレイン電極Ｄ１を形成する電極形成領域は、面１１０ａの全面にわたっている。しかし、ドレイン電極Ｄ１を、面１１０ａの一部に形成する場合には、その電極形成領域にのみドライエッチングを行えばよい。また、電極形成領域以外にドライエッチングを行ったとしても、パワーデバイス１００の品質に影響がない場合もある。その場合には、電極形成領域とそれ以外の領域とに、ドライエッチングを行えばよい。

【0064】

６−２．ソース電極
本実施形態では、Ｃｌ₂ を用いたドライエッチングをドレイン電極Ｄ１を形成する前の導電性ＧａＮ基板の窒素面（Ｎ面）に対して行うこととした。しかし、ＧａＮ層の窒素面（Ｎ面）が本実施形態とは反対向きであってもよい。例えば、ｎ型層１４０の上面、すなわち、ソース電極Ｓ１と接触する側の面が窒素面（Ｎ面）である場合がある。その場合には、半導体層のうちのｎ型層１４０の窒素面（Ｎ面）にＣｌ₂ を用いたドライエッチングを行う。これにより、ｎ型層１４０とソース電極Ｓ１との間の接触抵抗率は非常に小さいものとなる。このように、ＧａＮの窒素面（Ｎ面）が電極形成面であれば、本実施形態を適用することができる。この場合、ピットはｎ型層１４０まで貫通していない。

【0065】

６−３．ｐ型層
また、ｐ型層の上に電極を形成する場合にも、本実施形態を適用することができる。もちろん、ｉ−ＧａＮ層であってもよい。

【0066】

６−４．III 族窒化物系化合物半導体層
本実施形態では、ＧａＮ基板の窒素面（Ｎ面）にＣｌ₂ を用いたドライエッチングを行うこととした。しかし、ＧａＮ基板に限らず、ＡｌＧａＮやＩｎＧａＮ、ＡｌＩｎＧａＮ等、その他のIII 族窒化物系化合物半導体から成る層の窒素面（Ｎ面）にＣｌ₂ を用いたドライエッチングを行うこととしてもよい。

【0067】

６−５．ピット密度
ドライエッチング工程におけるエッチング条件を選ぶことにより、さらに大きいピット密度でピットを形成することができる。ピットの直径は１μｍ以下である。そのため、ピットの直径の最小値を０．５μｍと見積もることができる。そして、このサイズのピットを１０μｍ四方（１０μｍ×１０μｍ）の領域に隙間なく発生させた場合、４００個のピットが形成される。この場合のピット密度は、４．０×１０⁸ 個／ｃｍ² である。そして、この半分程度を形成するとして、ドライエッチングにより形成可能な平均ピット密度の最大値を２．０×１０⁸ 個／ｃｍ² と見積もることができる。

【0068】

７．まとめ
以上詳細に説明したように、本実施形態のパワーデバイス１００の製造方法では、ＧａＮ基板１１０の窒素面（Ｎ面）にＣｌ₂ を用いたエッチングを行い、エッチングを施した後の窒素面（Ｎ面）にドレイン電極Ｄ１を形成することとした。そのため、ＧａＮ基板１１０とドレイン電極Ｄ１との間の接触抵抗率を２×１０^-5Ωｃｍ² 以下とすることができる。これにより、窒素面の露出しているＧａＮとその窒素面に形成された電極との間の接触抵抗率の小さいパワーデバイス１００が実現されている。

【0069】

なお、本実施形態は単なる例示にすぎない。したがって当然に、その要旨を逸脱しない範囲内で種々の改良、変形が可能である。本実施形態では、エピタキシャル成長の方法として、有機金属気相成長法（ＭＯＣＶＤ）を用いることとした。しかし、ハイドライド気相エピタキシー法（ＨＶＰＥ）などの気相成長法や、分子線エピタキシー法（ＭＢＥ）、パルスドスパッタデポジション法（ＰＳＤ）、そして、液相エピタキシー法などを用いてもよい。

【0070】

（第２の実施形態）
第２の実施形態について説明する。本実施形態の半導体装置は、横型構造のパワーデバイス２００である。ドライエッチング工程および電極形成工程および熱処理工程については、第１の実施形態と同様である。したがって、異なる箇所のみについて説明する。

【0071】

１．横型構造の半導体装置
パワーデバイス２００を図５に示す。パワーデバイス２００は、ＨＦＥＴである。パワーデバイス２００は、基板２１０と、バッファ層２２０と、第１キャリア走行層２３０と、第２キャリア走行層２４０と、キャリア供給層２５０と、絶縁膜２６０と、ドレイン電極Ｄ２と、ソース電極Ｓ２と、ゲート電極Ｇ２と、を有している。

【0072】

本実施形態のパワーデバイス２００についても、ソース電極Ｓ２およびドレイン電極Ｄ２を形成する面が窒素面（Ｎ面）であれば、第１の実施形態と同様に適用することができる。ピットの形成方法や平均ピット密度の数値範囲等は、第１の実施形態と同様である。また、第１の実施形態の各変形例についても、同様に適用することができる。

【0073】

（第３の実施形態）
第３の実施形態について説明する。本実施形態の半導体装置は、発光素子３００である。ドライエッチング工程および電極形成工程および熱処理工程については、第１の実施形態と同様である。したがって、異なる箇所のみについて説明する。

【0074】

１．発光素子
本実施形態に係る発光素子３００について説明する。図６は、本実施形態に係る発光素子３００の構造を示す概略構成図である。発光素子３００は、成長基板をレーザーにより除去するレーザーリフトオフ法により形成された半導体発光素子である。そのため、サファイア基板等の成長基板は、発光素子３００には残っていない。そして、光取り出し面Ｚは、ｎ層側にある。

【0075】

図６に示すように、発光素子３００は、ｐ電極Ｐ３と、支持基板３１０と、第１の導電性金属層３１１と、導電性接合材層３２０と、第２の導電性金属層３２１と、導電性反射膜３３０と、ｐ型ＧａＮ層３４０と、ＧａＮ層３５０と、発光源であるＭＱＷ層３６０と、ｎ型ＧａＮ層３７０と、透明膜３７１と、ｎ電極Ｎ３とを、この順序で配置されるように形成されたものである。

【0076】

本実施形態の発光素子３００についても、ｐ電極Ｐ３やｎ電極Ｎ３を形成する面が窒素面（Ｎ面）であれば、第１の実施形態と同様に適用することができる。ピットの形成方法や平均ピット密度の数値範囲等は、第１の実施形態と同様である。また、第１の実施形態の各変形例についても、同様に適用することができる。

【0077】

以上、第１の実施形態から第３の実施形態までにおいて、パワーデバイス１００、２００および発光素子３００について説明した。しかし、ＧａＮ系の半導体、すなわち、III 族窒化物系化合物半導体に電極を形成した半導体装置であれば、パワーデバイスや発光素子に限らず、その他の半導体装置に適用することができる。

【符号の説明】

【0078】

１００…パワーデバイス
１１０…基板
１２０…ｎ型層
１３０…ｐ型層
１４０…ｎ型層
１５０…絶縁膜
Ｇ１…ゲート電極
Ｄ１…ドレイン電極
Ｓ１…ソース電極
Ｄ１１…第１金属層
Ｄ１２…第２金属層
Ｄ１３…第３金属層
Ｄ１４…第４金属層
Ｄ１５…凹部
Ｄ１６…導電部
２００…パワーデバイス
２５０…キャリア供給層
Ｇ２…ゲート電極
Ｄ２…ドレイン電極
Ｓ２…ソース電極
３００…発光素子
３７０…ｎ型ＧａＮ層
Ｎ３…ｎ電極
Ｐ３…ｐ電極

【図1】

【図2】

【図5】

【図6】

【図3】

【図4】