【実施例1】
【0037】
本発明の実施例1に係る面表示装置について図面を用いて説明する。
図1は、本発明の実施例1に係る面表示装置の構成を模式的に示した斜視図である。
【0038】
図1を参照すると、面表示装置1は、液晶表示装置(LCD)であり、表示面上に於いて指やペンの接触の有無や接触位置座標を検出することが可能なタッチセンサを備えたものである。面表示装置1は、液晶表示装置の他、プラズマ表示装置(PDP)有機EL表示装置等の面表示装置とすることもできる。面表示装置1は、表示装置基板10と、対向基板19と、液晶2および、偏光板(図示せず)と、を備える。
【0039】
表示装置基板10は、表示領域11にて液晶2に電気信号を与えるための電極(
図1では信号線(信号電極)4a〜4c、走査線(走査電極)6a〜6c、蓄積容量線(蓄積容量電極)8a〜8cに相当)が形成された基板である。表示装置基板10の対向基板19側の面には、表示領域11に画素マトリクス部が形成されている。画素マトリクス部は、複数の信号線(
図1では4a〜4c)と、該信号線と交差する複数の走査線(
図1では6a〜6c)と、走査線間に配された蓄積容量線(
図1では8a〜8c)と、夫々の交点に対応して配置された画素回路とで構成される。
【0040】
画素回路は、画素スイッチTFTと、蓄積容量と、画素電極とを有する。画素スイッチTFT(スイッチング素子)では、ゲート電極にTFTのオンオフを制御するための走査線6a〜6cが接続されており、ドレイン電極及びソース電極の一方に画素電極に信号を供給するための信号線4a〜4cが接続されており、ドレイン電極及びソース電極の他方に蓄積容量及び画素電極が接続されている。蓄積容量は、対応する蓄積容量線8a〜8cと接続されている。
【0041】
表示装置基板10における表示領域11の外周部には、画素マトリクス部を駆動するための走査線駆動回路14、信号線駆動回路15、及び蓄積容量線駆動回路が配設されている。走査線駆動回路14は、走査線6a〜6cを駆動するための回路である。信号線駆動回路15は、信号線4a〜4cを駆動するための回路である。蓄積容量線駆動回路は、蓄積容量線8a〜8cに電圧信号を与えるための回路であり、COM端子に接続されている。
【0042】
表示装置基板10には、対向基板19側の面の四隅近傍に電極29a〜29dが配設されている。電極29a〜29dは、対応する導通手段20a〜20dを介して対応する対向基板19の電極28a〜28dと電気的に接続されており、対応するスイッチ21a〜21dと電気的に接続されている。
【0043】
また、表示領域11の外周部には、画素マトリクス部内の回路と、表示領域11の外周部の回路とを電気的にハイインピーダンスとすることを可能にするために、走査線6a〜6cの信号パスにはそれぞれスイッチ16a〜16cが設けられており、信号線4a〜4cの信号パスにはそれぞれスイッチ17a〜17cが設けられており、蓄積容量線8a〜8cの信号パスにはそれぞれスイッチ18a〜18cが設けられている。スイッチ16a〜16c、17a〜17c、18a〜18cは、図示されていない制御回路によってスイッチング制御される。これにより、表示領域11の外部から内部へ電気信号を伝えるための走査線6a〜6cや信号線4a〜4cをハイインピーダンスにすることが可能となる。
【0044】
表示装置基板10は、例えば、低温ポリシリコンTFTの製造プロセスを用いて作成される。また、スイッチ(16a〜16c、17a〜17c、18a〜18c)は、n型TFTを用いたアナログスイッチで構成することができる。また、走査線駆動回路14及び信号線駆動回路15は、n型TFTおよびp型TFTを用いて構成することができる。
【0045】
一方、対向基板19は、ガラス基板23と、その液晶2側の面に形成されたカラーフィルタ(図示せず)と、さらに該カラーフィルタの液晶2側の面に形成された透明導電膜12とを有する。透明導電膜12は、ITOで形成された対向電極であって、これはインピーダンス面を構成する。透明導電膜12は、表示装置基板10側の面の四隅近傍に電極28a〜28dが配設されている。電極28a〜28dは、銀ペースト等の導電材料を用いた導通手段20a〜20dを介して対応する表示装置基板10の電極29a〜29dと電気的に接続されている。ガラス基板23の表示装置基板10側の反対側の面には、偏光板(図示せず)が配置される。
【0046】
電極29a〜29dの夫々には、単極双投型のスイッチ21a〜21dと電気的に接続されている。スイッチ21a〜21dは、一方の接点に電流検出回路13a〜13dを介して交流電圧源22a〜22dが電気的に接続されており、他方の接点にCOM端子を介して蓄積容量線駆動回路と電気的に接続されている。電流検出回路13a〜13dは、電極28a〜28dでの透明導電膜12(インピーダンス面)に流れる電流を検出する。電流検出回路13a〜13dで検出された電流に係る信号は、図示されていない位置検出回路に向けて出力される。位置検出回路では、電流検出回路13a〜13dの出力信号に基づいてガラス基板23上での指24との接点位置を検出する。交流電圧源22a〜22dは、対応する電流検出回路13a〜13d、電極28a〜28dを通じて透明導電膜12に交流電圧を供給する。
【0047】
液晶2は、表示装置基板10と対向基板19の間に配された電気光学的応答をする表示素子要素である。
【0048】
次に、本発明の実施例1に係る表示装置の動作について図面を用いて説明する。
図2は、本発明の実施例1に係る表示装置の主な電極の電圧の様子を模式的に示したタイムチャートである。なお、表示装置の構成については
図1を参照されたい。
【0049】
ここで、
図2中、Vcは透明導電膜(
図1の12)の電圧、6a、6b〜6xは各走査線の電圧を走査の順に示している。また、SWはスイッチ16、スイッチ17、スイッチ18、スイッチ21の状態を決める制御信号の電圧を示す。なお、
図1では概略的に走査線3本の例を示しているが、任意に設計すればよく、6xは最後に走査される走査線の電圧に対応する。
【0050】
面表示装置1は、その駆動に関し、表示駆動期間と位置検出期間の2つの期間を有する。これら2つの期間は時間的に分割されている。表示駆動期間は、画素表示のために電圧を書き込むための期間である。位置検出期間は、指24の位置或いは指し示す動作の有無を検出するために、電流検出回路13a〜13dが電流を検出する期間である。
【0051】
位置検出期間は、垂直ブランキング期間を利用する。垂直ブランキング期間とは、走査線6a〜6cの走査が行われていない期間をいう。位置検出期間において、スイッチ16a〜16c、スイッチ17a〜17c、スイッチ18a〜18cは
図1のように全てオフ状態とされ、信号線4a〜4c、走査線6a〜6c、蓄積容量線8a〜8cは表示領域11の外部の配線(走査線駆動回路14、信号線駆動回路15、及びCOM端子に接続されている配線)に対してハイインピーダンスとされる。また、位置検出期間において、スイッチ21a〜21dは電流検出回路13a〜13dを含む交流電圧源22a〜22d側に対して導通状態とされる。この状態は、
図2のSW信号をB、すなわちハイレベルとすることによって実現される。このようなスイッチの状態、すなわち
図1に示されているスイッチの状態において、交流電圧源22a〜22dにより生成される同相の交流電圧を透明導電膜12の4隅の電極28a〜28dに印加する。透明導電膜12の電圧は
図2のVcで示した。また、各走査線6a〜6cは、ハイインピーダンスであり、かつ、透明導電膜12と容量結合しているため、透明導電膜12の電圧振幅と同振幅で走査線6a〜6cの電圧が変動する。4隅の電極28a〜28dから与えた交流電圧は、透明導電膜12全面に伝播され、指24によって形成された容量25を介して指24に電流を流す。4つの電流検出回路13a〜13dによって検出される電流i
1〜i
4に対応した信号を演算することにより、指24の有無や指24の位置の座標が検出される。演算の一例は数式1、数式2となる。
【0052】
【数1】
【0053】
【数2】
【0054】
ここで、xは接触位置のx座標であり、yはy座標である。k
1およびk
2は定数である。また、i
1からi
4は、
図1の4隅に示した電流検出回路13a〜13dで検出される電流であり、各々、i
1は13a、i
2は13b、i
3は13c、i
4は13dに対応する。
【0055】
上述の通り、位置検出期間において透明導電膜12は、surface capacitive型タッチセンサの透明導電膜の役割を果たす。
【0056】
次に、本発明の実施例1に係る表示装置における位置検出期間における透明導電膜に交流電圧が印加された際の画素回路の状態について図面を用いて説明する。
図3は、本発明の実施例1に係る表示装置の画素回路部分の構成を模式的に示した部分拡大斜視図である。
【0057】
図3を参照すると、画素回路部分では、画素電極26と信号電極4がTFTスイッチを介して接続されており、走査電極6の制御信号によってTFTスイッチがオンオフ制御される。信号電極4はスイッチ17を介して信号線駆動回路15と接続されており、走査電極6はスイッチ16を介して走査線駆動回路14と接続されている。
図3の各電極上に示した記号Vc、Vp、Vs、Vg、Vdは、その電極の電圧を表している。容量C1、C2、C3は、それぞれ画素電極26と透明導電膜12の間の容量、走査電極6と透明導電膜12の間の容量、信号電極4と透明導電膜12の間の容量を示す。
【0058】
次に、本発明の実施例1に係る表示装置における表示駆動期間の駆動電圧設計値について図面を用いて説明する。
図4は、本発明の実施例1に係る表示装置における表示駆動期間の駆動条件を示した模式図である。
【0059】
表示駆動期間の駆動では、透明導電膜12、すなわち対向電極の電圧Vcを一定とし、この電圧Vcに対して最大5Vの電圧を極性反転させて液晶に印加する駆動法を採用している。対向電極の電圧Vcを6Vとし、これに対して+5Vの11Vが信号電極4を介して画素電極26に印加される最大の電圧(Vpix_high)となり、対向電極の電圧Vcに対して−5Vの1Vが最小の電圧(Vpix_low)となる。TFTスイッチのリーク電流を考慮し、スイッチオフ時の最大ゲート・ソース間電圧が−1Vとなるように、スイッチオフ時のゲート電圧(Vg_off)を0Vとした。また、十分なオン電流が得られるよう、スイッチオン時のゲート電圧(Vg_on)を15Vとした。
【0060】
次に、本発明の実施例1に係る表示装置を
図4の駆動条件で駆動した場合の各電極の電圧について図面を用いて説明する。
図5は、本発明の実施例1に係る表示装置を
図4の駆動条件で駆動した場合の各電極の電圧の様子を模式的に示したタイムチャートである。
【0061】
図5を参照すると、表示駆動期間では、ゲート電圧Vgに正極のパルスを与え、画素電極電圧Vpに1Vを書き込んでいる。その後、スイッチ16、17をオフにし、位置検出期間に移行する。位置検出期間では前述の通り透明導電膜12に交流電圧が印加される。ここでは、オフセット電圧6V、振幅2Vの交流電圧(
図5のVc)を与えた。このとき、4ミクロンの液晶層を挟んで対向している各電極、すなわち、画素電極26、走査電極6、信号電極4は、ハイインピーダンスであり、かつ、透明導電膜12と容量C1、C2、C3を介して容量結合されているため、画素電極電圧Vp、走査電極電圧Vg、信号電極電圧Vdは透明導電膜電圧Vcの振幅と同じ振幅で変動する。したがって、
図5に示した例では、信号電極電圧Vdは、6Vでハイインピーダンスとされたので、オフセット電圧6V、振幅2Vの電圧となる。走査電極電圧Vgも同様に、オフセット電圧0V、振幅2Vとなる。画素電極電圧Vpも、それが最小の場合を例に示すと、オフセット電圧1V、振幅2Vとなる。なお、画素電極26はTFTスイッチのソース電極27に接続されているため、TFTスイッチのソース電極電圧Vsは画素電極電圧Vpと等しい。このように、画素回路中の全ての電極の電圧が透明導電膜12の電圧Vcの振幅に合わせて変動するため、TFTスイッチのゲート・ソース間電圧Vgsは、表示期間終了時の電圧である電圧、この例においては−1Vが位置検出期間中も保持されることとなる。つまり、位置検出期間では、透明導電膜12に交流電圧を印加しても、画素回路の全ての電極の電圧が透明導電膜12の電圧の振幅と同じ振幅で変動するため、液晶2に印加される電圧(Vc−Vp)や、TFTスイッチのゲート・ソース間電圧Vgsは変動しない。このため、位置検出期間の駆動は画質劣化の要因とならない。
【0062】
一方、表示駆動期間においては、各スイッチは
図1に示した状態とは逆の状態となる。すなわち、スイッチ16a〜16c、スイッチ17a〜17c、スイッチ18a〜18cは全てオン状態とされ、信号線4a〜4c、走査線6a〜6c、蓄積容量線8a〜8cは、表示領域11の外部の配線(走査線駆動回路14、信号線駆動回路15、及びCOM端子に接続されている配線)に対してロウインピーダンスとされる。また、スイッチ21a〜21dはCOM端子側に対して導通状態とされる。この状態は
図2のSW信号をA、すなわちロウレベルとすることによって実現される。このような状態において、従来のアクティブマトリクス型LCDと同様に、走査線6a〜6cを順に走査し、信号線4a〜4cを通して表示のための電圧を画素に書き込む。表示駆動期間において、透明導電膜12には従来のLCDにおける対向電極と同様の電圧がCOM端子から与えられ、すなわち、透明導電膜12は対向電極の役割を果たし、この対向電極と画素電極26とによって、その間に存在する液晶2に対し、表示のための電圧が書き込まれる。
【0063】
実施例1によれば、位置検出期間において、画素マトリクス内部の回路が外部の回路に対してハイインピーダンスとされるため、透明導電膜12に交流電圧を印加する際に、透明導電膜12から見た寄生容量が極めて小さくなる。この結果、電流検出回路13a〜13dから出力される信号のS/N比が従来と比較して2ケタ改善される。
【0064】
上記効果について、該S/N比のS(信号)およびN(ノイズ)を詳らかにしながら、従来技術との対比を含め、以下説明する。
【0065】
まず、本発明の実施例1に係る表示装置に適用したsurface capacitive型のタッチセンサの位置検出原理について図面を用いて説明する。
図6は、本発明の実施例1に係る表示装置に適用したsurface capacitive型のタッチセンサの位置検出原理を説明するための模式図であり、(a)は指がない場合、(b)は指がある場合である。なお、説明を簡単にするため、1次元方向の位置検出原理について説明する。
【0066】
図6(a)を参照すると、均一な抵抗体40の両端に、夫々電流検出回路13a、13bと交流電圧源22a、22bとが接続された構成が示されている。この抵抗体40の両端から、位相の揃った交流電圧を印加した場合、この抵抗体40に電流は流れないので、i
1、i
2ともに零である。
【0067】
図6(b)のように指24が抵抗体40上にある場合、指24はインピーダンスZを介して接地されたモデルで示すことができる。したがってi
1、i
2は夫々、次の数式で表すことができる。
【0068】
【数3】
【0069】
【数4】
【0070】
ここで、R
1、R
2は指24の位置から、抵抗体40の端までの夫々の抵抗値を示す。これより、位置x (0≦x≦1)が次の式で求まる。
【0071】
【数5】
【0072】
この数式5にインピーダンスZは含まれないものの、電流i
1、i
2はZを含み、これは位置検出のための信号である。発明者らは本実施例におけるZを実験により確認した。すなわち、実施例1の構成にある、偏光板(図示せず)とガラス基板(
図1の23)と透明導電膜(
図1の12)が積層された構造であって、偏光板側に指(
図1の24)を置いた際のZを実験によって求めた。Zはガラス基板と偏光板を挟んで形成されるインピーダンスなので、これは容量Cとして扱うことができる。ガラス基板の厚さが0.7mm、偏光板の厚さが0.2mmのとき、Cの値は6.7pFであった。つまり、電流検出回路13a、13bから出力される信号のS/N比のS(有効信号成分)はこのCを介して流れる電流である。
【0073】
なお、参考までに、非特許文献1記載の構成の場合、Cの値は30pFであった。従来技術の課題で述べた、信号が小さいとは、非特許文献1記載の構成と、特許文献3や特許文献4を比較した場合、このように容量が小さくなりこれに伴い有効信号が小さくなることを意味する。
【0074】
次に、ノイズ成分について説明する。
図6で示した位置検出原理で従来技術を実施する場合、
図7に示すように、抵抗体40には、指24によるインピーダンスZに加えて、寄生容量Cpが接続される。電流検出回路13a、13bの出力は、この寄生容量Cpを介した電流を重畳したものとなり、寄生容量Cpを介した電流には指24の位置に関する情報は含まれない。すなわち、寄生容量Cpを介した電流は、ノイズ成分になる。本願発明者は、この寄生容量Cpの値を実験により求めた。
【0075】
図8(a)に示される非特許文献1記載の構成の場合、寄生容量Cpはガラス基板102に形成された透明導電膜103とシールド層101によって形成され、対角2.1インチのLCDに適するサイズにおいて、その値は29pFであった。一方、
図8(b)に示される特許文献3、4に基づく構成の場合、寄生容量Cpは液晶203を挟んで配設される透明導電膜204と画素マトリックス回路202を構成する電極とで形成され、その大きさは15000pFもあった。従来技術の課題で述べた、ノイズが大きいとは、非特許文献1記載の構成と、特許文献3、4を比較した場合、特許文献3、4はこのように寄生用量が圧倒的に大きく、これに伴いノイズが大きくなることを意味する。
【0076】
以上の結果より、特許文献3、4を実施した場合のS/Nは、次の通りである。
【0077】
S/N=(指による容量を流れる電流値)/(寄生容量Cpを流れる電流値)
=(6.7pF)/(15000pF)
≒4×10
−4
【0078】
つまり、電流検出回路の出力信号には、位置検出に関する成分がほとんど含まれておらず、上記S/Nを有する信号から、位置を検出することは不可能であった、または非常に高コストな信号処理回路が必要であった。あるいは、S/Nが低いがために複数周期に渡って信号を演算するための位置座標検出までに長時間必要である等の課題を有していた。
【0079】
一方、本発明の実施例1に係る表示装置では、位置検出期間において、各スイッチは
図1の状態とされる。すなわち、スイッチ16a〜16c、スイッチ17a〜17c、スイッチ18a〜18cは全てオフ状態とされ、信号線4a〜4c、走査線6a〜6c、蓄積容量線8a〜8cは、表示領域11外部の配線(走査線駆動回路14、信号線駆動回路15、及びCOM端子に接続されている配線)に対してハイインピーダンスとされる。この原理による回路図を
図9に示す。
図9の寄生容量Cpは、
図7の寄生容量Cpと同じであるが、Cpの一端は直接固定電位(交流的なグランド)に接続されるのではなく、直列に容量Csを挟んで固定電位(交流的なグランド)に接続される。このCsは、
図1において画素マトリクス部を取り囲むスイッチ群のオフ時における容量値の合計値である。実施例1では対角2.1インチ、画素構成176×RGB×240のLCDを試作したが、Csの値は100pFであった。この結果、抵抗素子の寄生容量は、CpとCsの直列接続となり、その値は100pFとなる。したがって、実施例1におけるS/Nは次の通りである。
【0080】
S/N=(6.7pF)/(100pF)
=6.7×10
−2
【0081】
つまり、実施例1は、特許文献3、4の場合(
図8(b)参照)に対して、S/N比が2桁向上するといった顕著な効果を確認した。これにより、位置の座標を検出することが可能となり、非常に高コストな信号処理回路が不要となる。また、位置検出までの時間が短くなる。
【0082】
先の
図5を用いた説明で、実施例1の構成の場合、TFTスイッチのゲート・ソース間電圧Vgsは表示期間終了時の電圧である−1Vが位置検出期間中も保持されることを説明した。この−1Vとなる条件は、画素に書き込む電圧が最低の場合、すなわち、
図4で示したVpix_low(1V)の場合である。
【0083】
一方、特許文献3、4の場合は、Vgsが変動する。これについて、
図10を参照すると、位置検出期間では、画素電極は、ハイインピーダンスであり、透明導電膜と容量を介して容量結合されているため、画素電極電圧Vpは透明導電膜の電圧Vcの振幅と同じ振幅で変動する。したがって、透明導電膜の電圧Vcに振幅2Vの交流を与えると画素電極電圧Vpもこれに応じて振幅2Vで変動する。一方、走査線電圧Vgは、画素スイッチをオフとする電圧である0Vに固定されている。この結果、TFTスイッチのゲート・ソース間電圧Vgsは−1Vをオフセット電圧とし、電圧振幅2Vで変動することとなる。このため、スイッチTFTはオフを保持し続けることができず、画質劣化をもたらす。
【0084】
これに対し、実施例1の場合、前述の通り、トランジスタのVgsは変動しない。このため、位置検出期間の駆動は画質劣化の要因とならないといった格別な効果が得られる。
【0085】
なお、実施例1では、表示領域11の内部と外部とを電気的にハイインピーダンスとするスイッチ16a〜16c、17a〜17c、18a〜18cとしてn型TFTを用いているが、このスイッチはp型のTFTでもよいし、n型とp型とを組み合わせたトランスファーゲートでもよい。また、駆動回路をn型TFTとp型TFTで形成しているが、どちらか一方、すなわちp型TFTのみ、もしくはn型TFTのみで形成してもよい。これら多種のスイッチが選択可能であるため、本発明を実施する場合、製造コストを増やすことなくスイッチを設けることが可能となる。より具体的には、実施例1で説明したように、信号線駆動回路や走査線駆動回路がn型およびp型のポリシリコンTFTを用いて構成される場合、n型のスイッチ、p型のスイッチ、n型とp型とを組み合わせたトランスファーゲートのうちいずれを選択しても製造工程を増やすことなくスイッチを設けることができる。n型またはp型のスイッチを選択した場合、トランスファーゲートと比べて回路面積が抑制され、また制御が簡単になるという効果がある。さらに、スイッチオフ時の寄生容量を低く抑えるという効果があり、この結果、位置、或いは指し示す動作の有無に関する信号のSN比の劣化を抑制する効果が得られる。特にn型スイッチの場合、p型に比べてオン抵抗が低いため、スイッチのサイズをより小さくすることが可能であり、寄生容量をより低く抑える効果がある。一方、駆動電圧を抑制する観点からはトランスファーゲートが望ましい。表示装置において、表示領域内部と外部とを電気的にハイインピーダンスとするスイッチを除く回路がn型もしくはp型一方のトランジスタで構成される場合は、これに合わせてどちらか一方の型のトランジスタを用いてスイッチを形成することで製造工程を増やすことなくスイッチを設けることができる。
【0086】
また、これらのスイッチ16a〜16c、17a〜17c、18a〜18cは、走査線駆動回路14の外部および信号線駆動回路15の外部に設けられているが、これらは駆動回路内部に含まれてもよい。走査線駆動回路14の内部に含む場合、例えば、3値出力(ハイレベル、ロウレベル、ハイインピーダンス)が可能な回路構成とすることで実現できる。この場合、例えば、クロックトインバータ回路が適用できる。また、これら駆動回路の出力段にあるトランジスタをハイインピーダンスとする制御を行い、出力段のトランジスタがスイッチを兼ねる構成とすることで、回路面積を抑制することも可能である。
【0087】
また、実施例1では、走査線駆動回路14および信号線駆動回路15が配設された位置と対向する位置にも透明導電膜12が存在するが、透明導電膜の寄生容量低減の観点からは、透明導電膜12の領域を必要最低限にすることが望ましく、したがって、各駆動回路14、15が配置された位置と対向する位置の透明導電膜12を取り除いてもよい。
【0088】
また、実施例1では、走査線駆動回路14および信号線駆動回路15が配設された位置と対向する位置にも透明導電膜12が存在する。この場合、透明導電膜12の寄生容量低減の観点から、位置検出期間に、各駆動回路14、15の電源線をハイインピーダンスとしてもよい。この場合、透明導電膜が存在するがために、電源線や回路を構成する電極と透明導電膜との間に容量が形成され、このはたらきにより回路内のノードの電位関係が保持される。したがって、ダイナミック回路やレジスタ回路であっても、ハイインピーダンス中に記憶内容が破壊されず、ハイインピーダンスにした後に再度ロウインピーダンスとすることで継続した動作を再開することが可能である。
【0089】
また、実施例1では、表示装置基板10を低温ポリシリコンTFTプロセスで作成したが、アモルファスシリコンTFTプロセスで作成してもよい。更には、それ以外のTFTプロセス、例えば、マイクロクリスタルシリコンTFTプロセスや、酸化物TFTプロセス、有機TFTプロセス、支持基板上にシリコン薄膜を転写した後にTFTを形成するプロセス等で形成してもよい。このとき、表示領域11の内部と外部とを電気的にハイインピーダンスとする手段としては、バルクシリコンのドライバLSIにその機能を集積したり、アモルファスシリコンのスイッチを表示装置基板10上に形成したりして実現する。さらに、低温ポリシリコンTFTプロセスで作成したスイッチアレイLSIを表示装置基板10上に実装したり、表示装置基板外部に接続することでも実現できる。また、表示装置基板10を単結晶シリコン基板(バルクシリコン)上に形成したり、SOI基板を用いて形成してもよい。また、ポリシリコンTFTプロセス、アモルファスシリコンTFTプロセス、バルクシリコンプロセス、SOIプロセス等を用いて回路を形成した後、これを他の基板に転写して表示装置基板10を形成してもよい。
【0090】
また、透明導電膜12には、いわゆるリニアライゼイションパターンを形成してもよい。これについて、
図11を参照すると、リニアライゼイションパターン80は透明導電膜12の面に形成される電界曲線を均一にするために設けられるものであり、例えば、特許文献5に記載がある。本実施例ではこのリニアライゼイションパターンを位置検出用の導電膜である透明導電膜12に形成したので、位置検出において位置と電流信号とのリニアリティが向上した。
【0091】
また、実施例1では、ガラス基板23の液晶2側の面に透明導電膜12を設けているが、透明導電膜12を反対側の面に設けてもよい。この場合であっても、本発明を適用することで透明導電膜12の寄生容量を低減させる効果が得られる。この透明導電膜12は、ガラス基板23上にスパッタ法、蒸着法で成膜して形成してもよいし、シートを貼り付けることで形成してもよい。また、偏光板に導電性を持たせてこれをsurface capacitive型タッチセンサの位置検出用導電膜として用いることも可能である。特に、イン・プレイン・スイッチング(IPS)方式の液晶モードを利用する場合はこれらの方式が適している。
【0092】
実施例1では、ガラス基板23、表示装置基板10の基材をガラスとしているが、可撓性材料を用いてもよい。この場合、対向基板には位置検出用の透明導電膜が一体形成されるため、曲げに対して機械的歪が生じにくく、かつその位置検出性能は曲げによって劣化しない。
【0093】
また、実施例1では、各蓄積容量線8a〜8cに1個ずつスイッチ18a〜18cを設けているが、蓄積容量線8a〜8cのスイッチ18a〜18cは必ずしも必要ではない。その理由は、蓄積容量線8a〜8cに与える電圧と対向電極となる透明導電膜12に与える電圧とが同一の電圧である場合があるからである。この場合、位置検出期間において対向電極に与える交流信号と同じ信号が蓄積容量線に印加されるので、対向電極から見た場合、寄生容量として見えない。従って、このような場合、スイッチ18a〜18cは不要となる。
【0094】
また、実施例1では、各蓄積容量線に1個ずつスイッチ18a〜18cを設けているが、これらスイッチを取り除き、蓄積容量線8a〜8cの信号源側にある、より上流のノード、例えば、
図1の表示装置基板10上に記載したCOM記号を付与したノードに少数のスイッチを設けてもよい。
【0095】
また、実施例1では、インピーダンス面としてITOで形成された透明導電膜12を用い、その等価回路のインピーダンスとして抵抗体40を想定したが、インピーダンス面に印加する交流の周波数に応じて、抵抗、容量、インダクタを含めたインピーダンスを考慮し、その等価回路を解くことによって、電流値とタッチ位置の座標の関係、あるいはタッチの有無を検出する演算式を導出して利用してもよい。
【0096】
また、実施例1では、インピーダンス面として面状に形成された抵抗体40を用いたが、面状に形成されたインダクタ、あるいは面状に形成された容量をインピーダンス面として用いてもよい。
【0097】
また、実施例1では、表示装置基板10と対向基板19の間に表示素子要素となる液晶2が配され、対向基板19側に表示装置の観察者が存在することを仮定し、対向基板19側の指24を検出する構成とされているが、表示装置基板10側に表示装置の観察者が存在することを仮定した構成であってもよい。
図12にその構成を示す。この場合、表示装置基板10側の指(図示せず)を検出するために、表示装置基板10の観察者側の面に透明導電膜81を形成し、これを位置検出用の導電膜として利用する。このような構成であっても、これまでに説明したとおり、位置検出期間中に信号線や走査線をハイインピーダンスとすることで位置検出用の導電膜の寄生容量を著しく削減することができた。この効果は特に近年の表示装置基板10の薄型化に伴いさらに顕著になりつつある。また、
図13に示すように、信号線や走査線をハイインピーダンスとする手段を取り除いた構成であってもよい。また、
図14に示すように、透明導電膜81を対向基板19側に設けて対向基板19側の指24を検出する構成としてもよい。また、
図15に示すように、信号線や走査線をハイインピーダンスとする手段を取り除いた構成であってもよい。
図12〜15においては、液晶2の縦方向、すなわち表示装置基板10の板面と垂直な方向に電界を与えて画素をオンオフさせる方式を例に説明したが、前述のIPS方式の液晶モードなど、表示装置基板と水平な方向に電界を与えて画素をオンオフさせる方式の液晶モードを利用する場合は、
図16に示す構成とすればよい。
図16に示すように、対向基板19の表示装置基板10側の面には透明導電膜を形成せず、表示装置基板10側の面の反対面に位置検出用の透明導電膜81を形成する。また、
図17に示すように、信号線や走査線をハイインピーダンスとする手段を取り除いた構成であってもよい。透明導電膜81は位置検出の用途に用いると共に、対向基板19の帯電を防止できるので帯電による画質劣化を解消する効果を併せ持つ。