特許 5872241 ポジトロン放出断層撮影システム

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】5872241

(24)【登録日】2016年1月22日

(45)【発行日】2016年3月1日

(54)【発明の名称】ポジトロン放出断層撮影システム

(51)【国際特許分類】

   H03K 5/13 20140101AFI20160216BHJP

   G01T 1/172 20060101ALI20160216BHJP

   G01T 1/164 20060101ALI20160216BHJP

   G01T 1/20 20060101ALI20160216BHJP

   G01T 1/161 20060101ALI20160216BHJP

【ＦＩ】

   H03K5/13 Z

   G01T1/172

   G01T1/164 B

   G01T1/20 F

   G01T1/161 A

【請求項の数】10

【全頁数】18

(21)【出願番号】特願2011-228245(P2011-228245)

(22)【出願日】2011年10月17日

(65)【公開番号】特開2013-85202(P2013-85202A)

(43)【公開日】2013年5月9日

【審査請求日】2014年10月14日

(31)【優先権主張番号】12/916,071

(32)【優先日】2010年10月29日

(33)【優先権主張国】US

(31)【優先権主張番号】特願2011-211451(P2011-211451)

(32)【優先日】2011年9月27日

(33)【優先権主張国】JP

(73)【特許権者】

【識別番号】000003078

【氏名又は名称】株式会社東芝

(73)【特許権者】

【識別番号】594164542

【氏名又は名称】東芝メディカルシステムズ株式会社

(74)【代理人】

【識別番号】110002147

【氏名又は名称】特許業務法人酒井国際特許事務所

(72)【発明者】

【氏名】ケント・シー・バー

(72)【発明者】

【氏名】ダニエル・ガグノン

(72)【発明者】

【氏名】ジョン・エス・ジェドルズジェウスキー

【審査官】 白井 亮

(56)【参考文献】

【文献】 特開昭６３−２４２００１（ＪＰ，Ａ）

【文献】 特開昭６０−１２３１０５（ＪＰ，Ａ）

【文献】 特開２００７−１０７９９５（ＪＰ，Ａ）

【文献】 特開２００２−３５０５４５（ＪＰ，Ａ）

【文献】 特開２００２−２７１１８０（ＪＰ，Ａ）

【文献】 特開平１１−１４５２９４（ＪＰ，Ａ）

【文献】 特公平０６−０１９４３６（ＪＰ，Ｂ２）

【文献】 特開２００６−０９０８２７（ＪＰ，Ａ）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｈ０３Ｋ ５／１３

Ｇ０１Ｔ １／１６１

Ｇ０１Ｔ １／１６４

Ｇ０１Ｔ １／１７２

Ｇ０１Ｔ １／２０

(57)【特許請求の範囲】

【請求項1】

複数のガンマ線検出器を含むポジトロン放出断層撮影システムであって、
各ガンマ線検出器は、
アレイ状に配列された複数のシンチレーション結晶と、
前記シンチレーション結晶に隣接してアレイ状に配列された複数の光センサと、
前記複数の光センサそれぞれに対応する複数の可変遅延デバイスと、
を備え、
各可変遅延デバイスは、
基板と、
前記基板上に搭載された複数の導電性ピンと、
前記複数の導電性ピンのうちの第１の導電性ピンに接続された第１の端子と、
前記複数の導電性ピンのうちの第２の導電性ピンに接続された第２の端子と、
前記基板に対して所定の距離で前記複数の導電性ピンを電気的に相互接続するジャンパと、
を備え、
前記ジャンパで相互接続された前記複数の導電性ピンによって形成された前記第１及び第２の端子間の電気経路によって、当該可変遅延デバイスによって導入される時間遅延が決定されることを特徴とするポジトロン放出断層撮影システム。

【請求項2】

前記ジャンパを前記複数の導電性ピンに所定の位置で搭載する固定手段をさらに備えたことを特徴とする請求項１に記載のポジトロン放出断層撮影システム。

【請求項3】

前記時間遅延は、０〜４００ピコ秒の範囲であることを特徴とする請求項１に記載のポジトロン放出断層撮影システム。

【請求項4】

前記時間遅延の最大遅延は、前記複数の導電性ピンの全長によって決定されることを特徴とする請求項１に記載のポジトロン放出断層撮影システム。

【請求項5】

前記基板は、前記光センサに取り付けられることを特徴とする請求項１に記載のポジトロン放出断層撮影システム。

【請求項6】

当該可変遅延デバイスは、前記光センサの端子と直列に接続されることを特徴とする請求項４に記載のポジトロン放出断層撮影システム。

【請求項7】

前記基板は、前記光センサから離れて配置されることを特徴とする請求項１に記載のポジトロン放出断層撮影システム。

【請求項8】

前記光センサは、光電子増倍管であることを特徴とする請求項１〜７のいずれか一つに記載のポジトロン放出断層撮影システム。

【請求項9】

複数の検出器モジュールを含むポジトロン放出断層撮影システムであって、
各検出器モジュールは、
アレイ状に配列された複数のシンチレーション結晶と、
前記シンチレーション結晶に隣接してアレイ状に配列された複数の光センサと、
前記複数の光センサのそれぞれに対応する信号に対して可変の時間遅延を発生させる手段と、
を備えたことを特徴とするポジトロン放出断層撮影システム。

【請求項10】

複数のガンマ線検出器を含むポジトロン放出断層撮影システムであって、
各ガンマ線検出器は、
アレイ状に配列された複数のシンチレーション結晶と、
前記シンチレーション結晶に隣接してアレイ状に配列された複数の光センサと、
前記複数の光センサそれぞれに対応する複数の可変遅延デバイスと、
を備え、
各可変遅延デバイスは、
当該遅延要素の長さによって固定された時間遅延を導入する複数の遅延要素と、
前記複数の遅延要素のうちの少なくとも２つの遅延要素を相互接続する少なくとも１つのジャンパと、
を備え、
前記少なくとも１つのジャンパと前記少なくとも２つの遅延要素とで形成される全伝導経路長によって、当該可変遅延デバイスの全遅延が決定されることを特徴とする、ポジトロン放出断層撮影システム。

【発明の詳細な説明】

【技術分野】

【0001】

本明細書に記載の実施形態は、一般に、ＰＥＴ（Positron Emission Computerized Tomography）センサのアナログ信号間の相対的な遅延を調整する可変遅延デバイス、及び該デバイスを較正する方法に関するものである。

【背景技術】

【0002】

ＰＥＴイメージング、すなわちポジトロン放出断層撮影では、放射性医薬品が、注入、吸入、及び食物摂取の全て又はいずれかを介して被検体に投与される。薬剤の物理的及び生体分子的な特性は、その後、人体内の特定部位に集中する。実際の空間分布、蓄積の位置及び領域の両方又は一方の濃度、ならびに投与及び取り込みから最終の排出までのプロセスの動態は全て、臨床的な重要性を有する。このプロセスでは、放射性医薬品に付着されたポジトロン放出体は、半減期、分岐比などの同位元素の物理的性質に応じてポジトロンを放射する。各々のポジトロンは対象物の電子と相互に作用して、消滅して、５１１ｋｅＶの２つのガンマ線を生じ、それらは実質的に１８０度離れて飛翔する。２つのガンマ線は、次にＰＥＴ検出器のシンチレーション結晶でシンチレーションイベントを引き起こし、それによって該検出器はガンマ線を検出する。これらの２つのガンマ線を検出して、それらの位置の間に線を描くこと、すなわち「応答線」によって、実際の消滅の推定位置を決定する。このプロセスは、相互作用の可能性がある１本の直線を識別するだけであるが、これらの線を多数蓄積して断層撮影再構成プロセスによって、実際の分布を有用な正確さで推定する。２つのシンチレーションイベントの位置に加えて、２、３百ピコ秒以内の正確なタイミングが利用できるなら、飛行時間（time-of-flight）の計算も実行して、その直線に沿った消滅イベントの推定位置に関する情報をもっと加えることができる。スキャナのタイミング分解能の限界が、この線に沿った位置決めの精度を決定する。実際のシンチレーションイベントの位置決定の限界が、スキャナの究極の空間分解能を決定する。同位元素の固有特性（例えば、ポジトロンのエネルギ）は、（２つのガンマ線のポジトロン範囲及び共直線性によって）特定の放射性医薬品の空間分解能の決定に関与する。

【0003】

上記のプロセスを多数の消滅イベントに対して繰り返す。望ましいイメージングタスクを支援するために何回シンチレーションイベントが必要かを決定するために、事例ごとに解析する必要があるが、従来は、典型的な長さ１００ｃｍのフルオロデオキシグルコース（Fluoro-Deoxyglucose：ＦＤＧ）の研究では、約１億のカウントすなわちイベントを蓄積する。この数のカウントを蓄積するのに要する時間は、注入量、ならびにスキャナの感度及びカウント性能によって決まる。

【0004】

ＰＥＴイメージングは、上述のシンチレーションイベントを発生させる高速かつ明るいシンチレーション結晶を介したガンマ線の光への変換に依存する。飛行時間ＰＥＴは、さらにサブナノ秒のタイミング分解能を必要とし、２、３百ピコ秒の分解能もまた考えられる。シンチレーション結晶、光電子増倍管（Photomultiplier Tube：ＰＭＴ）、及び電子機器の２つのチャンネルを調整及び調節することは十分複雑であるが、結晶及びセンサの大きなアレイではさらに複雑となる。

【0005】

現代のＰＥＴシステムは、５００〜６００ｐｓのタイミング分解能に対応している。このレベルでは、構成要素が小さなタイミング変動さえも重要であり、移行時間は、この方程式で最も重要な変数である。移行時間は、光子がＰＭＴの光電陰極に衝突した時と、対応する電流パルスがＰＭＴの陽極で測定された時との間の平均時間である。一方のＰＭＴから他方のＰＭＴへのこの量の変動によって、信号は異なる時間で解析回路に到達することになる。

【0006】

検出チェーンの正確な移行時間の必要性は、結晶位置のセンサまでの最短と最長との光経路間で、内部又は固有の飛行差によって相殺される場合が多い。これは、実行すべき複雑な理論的な推定であるが、測定値は、２５〜４０ｐｓが光経路に対する固有のタイミング変動であることを示唆している。従って、検出器の全てのチャンネルの移行時間の均衡がとれた状態で２５〜４０ｐｓの精度は、妥当な目標である。さらに正確であっても良いが、システム性能に及ぼす影響は、無視できないとはいえごくわずかである。

【0007】

従来、ガンマ線検出器内のＰＭＴパルスへの時間遅延を制御又は追加するいくつかの方法が存在する。大部分の方法は、信号の周波数成分を低下させ、全ての信号の同期に不必要な精度を目標とするアクティブな構成要素を含む。別の従来システムは、異なるＰＭＴアセンブリ間の時間変動の移行を補償しないため、タイミング分解能が劣化することがある。さらに、従来のシステムでアクティブな回路手法は、費用がかさみ、回路が複雑さを増して、より重要なことには、信号の品質と完全性を低下させる。

【先行技術文献】

【特許文献】

【0008】

【特許文献1】特開２００７−４１００７号公報

【発明の概要】

【発明が解決しようとする課題】

【0009】

本発明が解決しようとする課題は、簡易な構成で時間制御を制御することができる可変遅延デバイス、デバイス調整方法、及びポジトロン放出断層撮影システムを提供することである。

【課題を解決するための手段】

【0010】

実施形態に係るポジトロン放出断層撮影システムは、複数のガンマ線検出器を含むポジトロン放出断層撮影システムであって、各ガンマ線検出器は、アレイ状に配列された複数のシンチレーション結晶と、前記シンチレーション結晶に隣接してアレイ状に配列された複数の光センサと、前記複数の光センサそれぞれに対応する複数の可変遅延デバイスと、を備え、各可変遅延デバイスは、基板と、複数の導電性ピンと、第１の端子と、第２の端子と、ジャンパとを備える。複数の導電性ピンは、前記基板上に搭載される。第１の端子は、前記複数の導電性ピンのうちの第１の導電性ピンに接続される。第２の端子は、前記複数の導電性ピンのうちの第２の導電性ピンに接続される。ジャンパは、前記基板に対して所定の距離で前記複数の導電性ピンを電気的に相互接続する。当該可変遅延デバイスによって導入される時間遅延は、前記ジャンパで相互接続された前記複数の導電性ピンによって形成された前記第１及び第２の端子間の電気経路によって決定される。

【0011】

本明細書に記載する実施形態とこれに付随する多くの利点は、以下の詳細な説明を参照し添付図面と関連付けて考えれば、より完全に理解できる。

【図面の簡単な説明】

【0012】

【図1】図１は、本発明の実施形態に係るガンマ線検出システムの概略図である。

【図2A】図２Ａは、本発明の実施形態に係る可変遅延デバイスを含む光センサの概略図（１）である。

【図2B】図２Ｂは、本発明の実施形態に係る可変遅延デバイスを含む光センサの概略図（２）である。

【図3】図３は、本発明の実施形態に係る連続可変遅延デバイスの概略図である。

【図4A】図４Ａは、本発明の実施形態に係る可変遅延デバイスの遅延調整の概略図（１）である。

【図4B】図４Ｂは、本発明の実施形態に係る可変遅延デバイスの遅延調整の概略図（２）である。

【図4C】図４Ｃは、本発明の実施形態に係る可変遅延デバイスの遅延調整の概略図（３）である。

【図5A】図５Ａは、本発明の実施形態に係る別の可変遅延デバイスの遅延調整の概略図（１）である。

【図5B】図５Ｂは、本発明の実施形態に係る別の可変遅延デバイスの遅延調整の概略図（２）である。

【図5C】図５Ｃは、本発明の実施形態に係る別の可変遅延デバイスの遅延調整の概略図（３）である。

【図6A】図６Ａは、本発明の実施形態に係る調整後に固定された遅延を有する時間遅延デバイスの概略図（１）である。

【図6B】図６Ｂは、本発明の実施形態に係る調整後に固定された遅延を有する時間遅延デバイスの概略図（２）である。

【図7】図７は、本発明の実施形態に係る可変遅延デバイスを含む別の光センサ構造の概略図である。

【図8】図８は、本発明の実施形態に係る時間遅延デバイスを含む光センサのさらなる構造の概略図である。

【図9】図９は、本発明の別の実施形態に係る不連続時間遅延デバイスの概略図である。

【図10】図１０は、本発明の実施形態に係る別の不連続時間遅延デバイスの概略図である。

【図11】図１１は、本発明の実施形態に係るコンピュータ制御による不連続時間遅延デバイスの概略図である。

【図12】図１２は、本発明の実施形態に係る別のコンピュータ制御による不連続時間遅延デバイスの概略図である。

【図13】図１３は、本発明の実施形態に係る時間遅延デバイス用の較正回路の概略図である。

【図14】図１４は、本発明の実施形態に係る時間遅延デバイス用の別の較正回路の概略図である。

【図15】図１５は、本発明の実施形態に係る時間遅延デバイスの較正の概略図である。

【発明を実施するための形態】

【0013】

一般に、飛行時間ガンマ線検出システムでは、可変遅延デバイスが、光電子増倍管、又は光センサに接続している。可変遅延デバイスは、基板と、基板上に搭載された複数の導電性ピンとを含んでいる。また、可変遅延デバイスは、複数の導電性ピンのうちの第１の導電性ピンに接続している第１の端子と、複数の導電性ピンのうちの第２の導電性ピンに接続している第２の端子とを含んでいる。さらに、基板に対して所定の距離で複数の導電性ピンを電気的に接続するジャンパも、可変遅延デバイスに含まれている。ここで、可変遅延デバイスによって導入される時間遅延は、複数の導電性ピンとジャンパとによって形成される第１及び第２の端子間の電気経路によって決定される。

【0014】

微細なタイミング調整のための一つの実施形態では、連続調整を可能となる。別の実施形態では、ジャンパを物理的に設定することによって、又は、さまざまな遅延回路を電子的に選択することによって、不連続調整を可能となる。４００ｐｓからなる最大移行時間変動と、４０ｐｓからなる１０ステップの不連続遅延回路とを提供する。しかし、当業者には自明のように、別の最大移行時間変動及び遅延ステップも、本発明の範囲を逸脱することなく可能である。

【0015】

いくつかの図面全体にわたって同一又は対応する部品に類似の参照番号を示した図面を以下で参照する。図１は、本発明の実施形態に係るガンマ線検出システムの概略図である。図１では、光電子増倍管１３５及び１４０をライトガイド１３０の上に配列し、シンチレーション結晶１０５のアレイをライトガイド１３０の下に配列する。シンチレーション結晶１２５の第２のアレイをシンチレーション結晶１０５に対向して配列し、ライトガイド１１５と、光電子増倍管１９５及び１１０とを第２アレイの上に配置する。

【0016】

図１において、被検体（不図示）からガンマ線が放射されると、ガンマ線は、反対方向に互いから約１８０°で飛翔する。シンチレーション結晶１００及び１２０では、ガンマ線の検出が同時に起こり、所定の制限時間内にシンチレーション結晶１００及び１２０でガンマ線が検出されたときに、シンチレーションイベントが決定される。このように、ガンマ線タイミング検出システムは、シンチレーション結晶１００及び１２０で同時にガンマ線を検出する。ここでは、単に分かりやすくするために、シンチレーション結晶１００におけるガンマ線の検出について記載する。しかし、当業者には自明であるが、シンチレーション結晶１００に関して本明細書で述べる説明は、シンチレーション結晶１２０におけるガンマ線検出に同様に適用できる。

【0017】

各光電子増倍管（ＰＭＴ）１１０、１３５、１４０、及び１９５は、それぞれ可変利得増幅器（Variable Gain Amplifiers：ＶＧＡ）１５０、１５２、１５４、及び１５６に接続している。ＶＧＡは、信号バッファの働きをして、ＰＭＴ製造プロセスの一部として自然に起こり、かつＰＭＴ１１０、１３５、１４０、１９５の経年変化によって起こるようなＰＭＴ利得の変動を、取得システムが吸収するように調整できる。各ＶＧＡ１５０、１５２、１５４、及び１５６から出力される信号を、２本の別々の電子経路に分割する。

【0018】

一方の電子経路を、ガンマ線の到達時間の測定に使用する。この経路への信号は、一般的に、同じ検出器からの２つ以上の信号を加算増幅器１８４及び１８６で合計することによって形成される。同じ検出器からの複数の信号を合計する作用によって、タイミング推定値に対する信号対雑音比が向上して、電子構成要素の必要数が減少する。合計された後、信号は、弁別器１８７及び１８８へ渡される。典型的に、調節可能なしきい値を有する弁別器１８７又は１８８は、合計された信号がしきい値設定を渡すとき、正確にタイミングが設定された電子パルスを生成する。弁別器１８７又は１８８の出力は、時間デジタル変換器（Time-To-Digital Converter：ＴＤＣ）１８９及び１９０を起動させる。ＴＤＣ１８９又は１９０は、システムクロック（不図示）に対して弁別器パルスの時間をコード化するデジタル出力を生成する。飛行時間ＰＥＴシステムの場合、ＴＤＣ１８９又は１９０は、１５〜２５ｐｓの精度でタイムスタンプを生成する。

【0019】

各ＰＭＴ１１０、１３５、１４０、１９５の場合、各ＰＭＴ１１０、１３５、１４０、１９５上に信号の振幅を測定するのに使用される独立した電子経路がある。この経路は、フィルタ１６０、１６２、１６４、及び１６６と、アナログデジタル変換器（Analog To Digital Converter：ＡＤＣ）１７６、１７７、１７８、及び１７９とからなる。フィルタ１６０、１６２、１６４、又は１６６、例えば、帯域フィルタは、測定値の信号対雑音比の最適化に使用され、ＡＤＣ１７６、１７７、１７８、又は１７９によるデジタル信号への変換前にアンチエイリアシングを実行する。ＡＤＣ１７６、１７７、１７８、又は１７９は、１００ＭＨｚで動作する、例えば、この場合中央演算処理装置（Central Processing Unit：ＣＰＵ）１７０がデジタル積分を実行するフリーランタイプであってもよい。あるいは、ＡＤＣ１７６、１７７、１７８、又は１７９は、ピークセンシングタイプであってもよい。ＡＤＣ及びＴＤＣの出力は、ＣＰＵ１７０に供給され処理される。処理工程は、各イベントに対する、ＡＤＣ出力からのエネルギ及び位置、及びＴＤＣ出力からの到達時間を推定する工程からなり、以前の較正に基づいて、エネルギ、位置、及び到達時間の推定値の精度を向上させるために、多くの訂正ステップの適用を含むことができる。当業者には自明なように、ＣＰＵ１７０を、不連続論理ゲートとして、特定用途向け集積回路（Application Specific Integrated Circuit：ＡＳＩＣ）、書替え可能ゲートアレイ（Field Programmable Gate Array：ＦＰＧＡ）、又はその他の複合型プログラム可能論理デバイス（Complex Programmable Logic Device：ＣＰＬＤ）として実装してもよい。ＦＰＧＡ又はＣＰＬＤの実装を、ＶＨＤＬ、Ｖｅｒｉｌｏｇ、又はその他の任意のハードウェア記述言語にコード化してもよい。コードを、直接ＦＰＧＡ又はＣＰＬＤ内で電子メモリに格納してもよい、又は、別個の電子メモリとして格納してもよい。さらに、電子メモリは、ＲＯＭ（Read Only Memory）、ＥＰＲＯＭ（Erasable Programmable Read only Memory）、ＥＥＰＲＯＭ（Electronically Erasable and Programmable Read Only Memory）、又はフラッシュメモリなどの不揮発性であってもよい。電子メモリはまた、スタティック又はダイナミックＲＡＭ（Random Access Memory）などの揮発性であってもよい。ＦＰＧＡ又はＣＰＬＤと電子メモリとの間の相互作用だけでなく電子メモリも管理するために、マイクロコントローラ又はマイクロプロセッサなどのプロセッサを設けてもよい。

【0020】

あるいは、ＣＰＵ１７０を、上記の電子メモリのうちのいずれか、及びハードディスク装置、ＣＤ（Compact Disc）、ＤＶＤ（Digital Versatile Disc）、フラッシュドライブ、又はその他の既知の記憶媒体の全て又はいずれかに格納される、一式のコンピュータ可読指令として実装してもよい。さらに、コンピュータ可読指令は、米国インテル社のＸｅｏｎ（登録商標）、又は米国ＡＭＤ社のＯｐｔｅｒｏｎ（登録商標）などのプロセッサ、及びマイクロソフトＶＩＳＴＡ（登録商標）、ＵＮＩＸ（登録商標）、Ｓｏｌａｒｉｓ（登録商標）、ＬＩＮＵＸ（登録商標）、Ａｐｐｌｅ社のＭａｃ−ＯＳ（登録商標）、及び当業者には周知のその他のオペレーティングシステムなどとともに動作するユーティリティアプリケーション、バックグラウンドデーモン、又はオペレーティングシステムの構成要素、又はそれらの組合せとして提供されてもよい。

【0021】

一旦ＣＰＵ１７０で処理されたならば、処理された信号は、電子格納部１８０に保存、及び表示部１４５に表示の両方又は一方が行われる。当業者には自明なように、電子格納部１８０は、ハードディスク装置、ＣＤ−ＲＯＭ装置、ＤＶＤ装置、フラッシュ装置、ＲＡＭ、ＲＯＭ、又は当業界で周知のあらゆる他の電子格納装置であってよい。表示部１４５は、ＬＣＤ（Liquid Crystal Display）表示装置、ＣＲＴ（Cathode-Ray Tube）表示装置、プラズマ表示装置、ＯＬＥＤ（Organic Light Emitting Display）、ＬＥＤ（light-Emitting Diode）、又は当業界で周知のあらゆる他の表示装置として実装してよい。そのように、本明細書に提供した電子格納部１８０及び表示部１４５の記載は、単なる具体例であり、本発明の範囲を限定するものではない。

【0022】

図１はまた、ガンマ線検出システムが、他の外部デバイス及びユーザの両方又は一方と接続して機能するインタフェース１７５を含む。例えば、インタフェース１７５は、ＵＳＢ（Universal Serial Bus）インタフェース、ＰＣＭＣＩＡ（Personal Computer Memory Card International Association）インタフェース、イーサネット（登録商標）インタフェース、又は当業界で周知の他のあらゆるインタフェースであってよい。インタフェース１７５はまた、有線又は無線であってもよく、ユーザとの対話のためにキーボード及びマウスの両方又は一方、又は当業界で周知の他のヒューマンインタフェイスデバイスを含むことができる。

【0023】

次に、本実施形態に係る可変遅延デバイスについて説明する。本実施形態に係る可変遅延デバイスは、ガンマ線検出システムの光センサに接続される可変遅延デバイスであって、基板と、複数の導電性ピンと、第１の端子と、第２の端子と、ジャンパとを備える。複数の導電性ピンは、前記基板上に搭載される。第１の端子は、前記複数の導電性ピンのうちの第１の導電性ピンに接続される。第２の端子は、前記複数の導電性ピンのうちの第２の導電性ピンに接続される。ジャンパは、前記基板に対して所定の距離で前記複数の導電性ピンを電気的に相互接続する。当該可変遅延デバイスによって導入される時間遅延は、前記ジャンパで相互接続された前記複数の導電性ピンによって形成された前記第１及び第２の端子間の電気経路によって決定される。

【0024】

なお、本実施例では、可変遅延デバイスは、光センサの端子と直列に接続される。また、光センサは、シリコン光電子増倍管であってもよい。

【0025】

図２Ａ及び２Ｂは、本実施形態に係る連続時間遅延デバイスを組み込んだ光電子増倍管、すなわち光センサの概略図である。図２Ａ及び２Ｂにおいて、光電子増倍管１４０は、図１の光電子増倍管１４０と同じものである。光電子増倍管１４０からの信号導線２００は、時間遅延デバイス２４０に電気的に接続している。時間遅延デバイス２４０は、導電性ピン２１０、２１５が搭載された基板、すなわちプリント回路基板２０５を含む。導電性ピン２１０、２１５、及びジャンパ２２０で形成される電気経路に対応する時間遅延を導入するために、ジャンパ２２０を導電性ピン２１０、２１５に電気的に接続する。高圧ケーブル２３０及び信号ケーブル２２５もまた、基板２０５に接続している。なお、図２Ａ及び２Ｂには示されていないが、高圧ケーブル２３０と光電子増倍管との間に接続された分圧器、又はブリーダ回路は、光電子増倍管１４０のダイノードに供給される電圧を所望の値に逓減させるのに使用される。

【0026】

図３は、図２Ａ及び２Ｂの連続遅延デバイス２４０の概略図である。上述のように、導電性ピン２１０、２１５は、回路基板、すなわち基板２０５に搭載され、ジャンパ２２０は、それらの導電性ピンを電気的に相互接続するのに使用される。

【0027】

図４Ａ〜４Ｃは、連続遅延デバイス１４０で所望の遅延を設定する工程の概略図である。図４Ａでは、導電性ピン２１０、２１５を電気的につなぐために、ジャンパ２２０を、導電性ピン２１０、２１５に摺動可能に接続している。点線の矢印で示すように、所望の遅延を設定するために、ジャンパ２２０は、導電性ピン２１０、２１５を上下に摺動する。

【0028】

図４Ｂでは、導電性ピン２１０、２１５の所定の位置にジャンパを摺動させることによって、伝導経路４０５が設定される。そのように、第１の導電性ピン２１０から第２の導電性ピン２１５への合計遅延は、基板２０５からジャンパ２２０までの各導電性ピンの長さ、並びに、ジャンパ２２０自体の長さの関数である。図４Ｃに示すように、ジャンパ２２０を導電性ピン２１０、２１５上で基板２０５より遠くへ摺動させることによって、伝導経路４１０はより長くなる。このように、図４Ｃの構成は、図４Ｂの構成より大きい遅延を導入する。ジャンパ２２０が、導電性ピン２１０、２１５上の基板２０５から最も遠く離れた位置にあるとき、連続遅延デバイス１４０の最大遅延が起こる。

【0029】

すなわち、時間遅延の最大遅延は、前記複数の導電性ピンの全長によって決定される。

【0030】

当業者には明白なように、導電性ピン２１０及び２１５は、銅、アルミニウム、及び金の全て又はいずれかなどの任意の電気伝導性材料で作るとよい。さらに、ジャンパ２２０もまた、銅、アルミニウム、及び金の全て又はいずれかなどの任意の電気伝導性材料で作るとよい。導電性ピン２１０、２１５はまた、どのような形状又は長さであってもよい。そのように、本明細書に記載の導電性ピン２１０、２１５及びジャンパ２２０の形状、サイズ、及び材料構成は、単なる事例であって、本発明の範囲を限定するものではない。

【0031】

小さな遅延の場合には、図３及び図４Ａ〜４Ｃを参照して説明した２つの導電性ピンの構成が妥当であるが、より大きな遅延の場合には、導電性ピンのピン長が大きくなり過ぎる可能性もある。従って、図５Ａに示すように、本発明の別の実施形態に係る連続時間遅延デバイス５００は、基板５１０に搭載された複数の導電性ピン５０１〜５０６を含む。上述のように、基板は、プリント回路基板であるとよい。ジャンパ５２０は、導電性ピン５０１〜５０６を電気的に相互接続するために、複数の接続ポイントを含む。図５Ｂに示すように、伝導経路及び対応する遅延を作るために、ジャンパ５２０を導電性ピン５０１〜５０６に摺動可能に接続する。図５Ｃに示すように、各導電性ピン５０１〜５０６の長さ及びジャンパ５２０自体の長さからなる伝導経路５２５を設定するために、ジャンパ５２０を基板５１０から所定の距離に設定する。

【0032】

なお、図５Ａ〜５Ｃでは、連続時間遅延デバイス５００を６本の導電性ピン５０１〜５０６を含むように示しているが、当業者には自明なように、連続時間遅延デバイス５００はこれに限定されない。所望の最大遅延を実現するために、より多い又はより少ない導電性ピンを加えることができる。図５Ａ〜５Ｃの連続時間遅延デバイス５００は、導電性ピンのピン長を比較的短く保っている限りは、図３の連続時間遅延デバイスより大きい遅延が可能になる。

【0033】

なお、可変遅延デバイスは、ジャンパを複数の導電性ピンに所定の位置で搭載する固定手段を備えてもよい。

【0034】

また、図６Ａ及び６Ｂに示すように、一旦連続時間遅延デバイス５００を所望の遅延に調整したならば、接着剤などの固定剤６００を使用してジャンパ５２０を所定位置に保持するとよい。図６Ａ及び６Ｂでは、固定剤６００は、ジャンパ５２０を最も外側の導電性ピン５０１及び５０６に搭載する例を示しているが、別の構成も可能である。例えば、固定剤６００は、ジャンパ５２０を各導電性ピン５０１〜５０６に、又は、１本の導電性ピンに、又はあらゆる他の可能な導電性ピンの組合せに搭載してもよい。さらに、ジャンパ５２０は、導電性ピンにはんだ付けされてもよいし、又は圧着されてもよい。このように、図６は単なる事例であって、当業者には自明であるが、ジャンパ５２０を導電性ピン５０１〜５０６に固定する他の方法が、本提案の範囲を逸脱することなく可能である。

【0035】

図７は、連続遅延デバイス５００が、信号導線７００を介して光電子増倍管１４０に接続されている光電子増倍管１４０、すなわち光センサの別の構成の概略図である。連続遅延デバイス５００の導電性ピン５０１〜５０６は、図７では、ジャンパ５２０を間にして、光電子増倍管１４０と向き合っている。しかし、当業者には自明なように、そのような構成は、単なる事例であって、本提案を限定するものではない。例えば、導電性ピン５０１〜５０６の向きが光電子増倍管１４０からそれるように、連続遅延デバイス５００を配置してもよい。図７もまた、連続遅延デバイス５００に接続している信号ケーブル７０５、及び基板５１０に接続している高圧ケーブル７１０を示している。これらのケーブルは、上述のように分圧器を含むことができる。

【0036】

また、可変遅延デバイスの基板は、光センサから離れて配置されてもよい。

【0037】

さらに、図８は、連続遅延デバイス２４０の別の構成の概略図である。図８では、連続遅延デバイス２４０は、光電子増倍管１４０から離間して配置された第１のプリント回路基板８００に搭載されている。信号ケーブル８０５は、第２のプリント回路基板８１０を、回路基板８００上の連続遅延デバイスに相互接続している。信号導線８１５は、光電子増倍管１４０をプリント回路基板８１０に接続している。高圧ケーブル８２０はまた、上述の分圧器を含むプリント回路基板８１０に接続している。

【0038】

当業者には明白なように、２つの導電性ピンを有する連続遅延デバイスが、図８に示されているが、そのような実施形態は、２つの導電性ピンを有する連続遅延デバイスに限定されない。実際、あらゆる数の導電性ピン及び対応するジャンパを組み込んだ連続遅延デバイスを、本提案の範囲を逸脱することなく使用できる。

【0039】

また、別の実施形態では、可変遅延デバイスは、複数の遅延要素と、少なくとも１つのジャンパとを備える。複数の遅延要素は、当該遅延要素の長さによって固定された時間遅延を導入する。ジャンパは、複数の遅延要素のうちの少なくとも２つの遅延要素を相互接続する。そして、当該可変遅延デバイスの全遅延は、少なくとも１つのジャンパと少なくとも２つの遅延要素とで形成される全伝導経路長によって決定される。伝導経路において、信号は、導体内の電場の変化が伝播することによって伝達される。

【0040】

本提案の別の実施形態では、事前設定された不連続の遅延要素を有する遅延デバイスを記述する。図９に、不連続遅延デバイス９００を例示する。図９では、事前設定された遅延要素９０５〜９５０は、それぞれ、４０ピコ秒の遅延を実現する。しかし、当業者には自明なように、遅延要素９０５〜９５０は、本提案の範囲を逸脱することなく、４０ピコ秒より大きい遅延又は４０ピコ秒より小さい遅延を実現できる。同様に、図９には１０個の不連続要素９０５〜９５０を示しているが、当業者には自明であるが、本提案では、あらゆる数の不連続遅延要素を使用できる。

【0041】

例えば、図９の例では、可変遅延デバイスによって導入される時間遅延は、０〜４００ピコ秒の範囲である。

【0042】

図９では、第１の導線９６０は、遅延要素のうちの第１の要素９０５に接続している。第２の導線９５５は、遅延要素のうちの第２の要素９２５に接続している。さらなるジャンパ９６５〜９８０は、全長が遅延要素９０５〜９２５並びにジャンパ９６５〜９８０の長さの総和である伝導経路を形成するために、遅延要素９０５と遅延要素９２５との間で全ての遅延要素を相互接続している。この伝導経路長によって、遅延総和が得られる。

【0043】

図９は、各遅延要素９０５〜９５０が同じ長さの固定遅延を有することを示しているが、本発明はまた、長さの異なる不連続遅延を有する不連続時間遅延デバイスも含む。図１０では、時間遅延デバイス１０００は、４つの不連続遅延１００５、１０１０、１０１５、及び１０２０を含み、それぞれが異なる遅延を有する。例えば、４０ピコ秒、８０ピコ秒、１６０ピコ秒、及び３２０ピコ秒の遅延を示す。当業者には明白なように、本発明の範囲を逸脱することなく、別の遅延値が可能である。

【0044】

図１０では、第１の導線１０２５は、遅延要素１００５に接続している。第２の導線１０３０は、遅延要素１０１５に接続している。ジャンパ１０３５は、遅延要素１０１０を除いて、遅延要素１００５と１０１５とに相互接続している。そのように、図１０の不連続遅延デバイス１０００によって実現される複合遅延は、遅延要素１００５の長さ、遅延要素１０１５の長さ、及びジャンパ１０３０の長さで決定される。さらに、図１０には示していないが、さまざまな遅延を構成するために、さらなるジャンパを使うことができる。このように、それぞれが異なる事前設定の遅延を有する複数の不連続遅延要素１００５〜１０２０を含む不連続遅延デバイス１０００は、広範囲にわたる遅延値の実装に使用できる。

【0045】

さらに、所望の遅延を遅延デバイス１０００に設定する工程は、手動によって、又は、コンピュータ制御によって実行できる。図１１に示すように、コンピュータ制御の下で遅延を設定する更なる実施形態では、９００及び１０００の両方又は一方のジャンパを、制御部１１０５に接続されている電子制御スイッチ１１０１、１１０２、１１０３、１１０４に置き換えている。従って、スイッチ１１０１、１１０２、１１０３、１１０４のうちのいずれも閉じないか、若しくは、いくつか又は全てを閉じることによって、制御部１１０５によって、遅延デバイス１０００の遅延が設定される。各スイッチ１１０１、１１０２、１１０３、１１０４を、例えば、銅製であるインピーダンス制御された導電性トレースの一部を迂回するように配置する。従って、電子スイッチ（１１０１、１１０２、１１０３、１１０４）によって、信号が選択的に導線の長い経路１１０７、１１０８、１１０９、１１１０を迂回できるようになることによって、インピーダンス制御された導電性トレース内のＰＭＴ信号経路の有効移行長を漸増的に調整できる。起動するスイッチ１１０１、１１０２、１１０３、１１０４に基づいて、広範囲にわたる調整を可能にするために、それぞれ異なる長さを有するいくつかの比較的長い経路１１０７、１１０８、１１０９、１１１０を、インピーダンス制御された導電性トレース１１００に沿って配列できる。長い経路１１０７、１１０８、１１０９、１１１０それぞれの有効移行時間を、調整の細分性を表す所定の最小値として画定する。最高の重要性を有する信号の部分への短絡されたスタブの有害な影響を最小にするために、迂回された比較的長い経路１１０７、１１０８、１１０９、１１１０それぞれの有効な短絡されたスタブ長を選ぶ。

【0046】

図１１は、４本の比較的長い経路１１０７、１１０８、１１０９、１１１０を含むが、本発明を逸脱することなく、あらゆる数のより長い経路を含むことができる。スイッチ１１０１、１１０２、１１０３、１１０４はまた、通常開か通常閉かのいずれのスイッチでもよく、制御部には、スイッチを制御するために、正論理か負論理かのいずれでも使用できる。そのように、図１１は、単なる事例であって、本発明を限定しない。

【0047】

このように、例えば、可変遅延デバイスは、所定長の導電性トレースと、導電性トレースの第１の端部に接続された第１の端子と、導電性トレースの第２の端部に接続された第２の端子と、導電性トレースの一部を迂回する複数のスイッチと、可変遅延デバイスの全遅延を設定するために複数のスイッチを制御する制御部とを備える。そして、可変遅延デバイスの全遅延は、導電性トレースの迂回されていない一部と閉じられた複数のスイッチのいずれかとによって第１の端子と第２の端子との間に形成された伝導経路長によって決定される。

【0048】

例えば、制御部は、導電性トレースの一部を迂回するために、複数のスイッチの少なくとも１つのサブセットを閉じる。

【0049】

なお、可変遅延デバイスは、複数のスイッチのそれぞれに対する設定値を格納する不揮発性メモリを備えてもよい。

【0050】

例えば、図１２に示すように、ＥＥＰＲＯＭ１１０６などの不揮発性メモリを制御部１１０５に接続し、スイッチの設定を格納してもよい。そうすると、制御部１１０５は、信号遅延に影響を与える構成要素の変更又はその他のシステムの変更の際に、スイッチの設定をＥＥＰＲＯＭ１１０６に再書込みできる。自明なように、フラッシュメモリ、ＥＰＲＯＭ、ＰＲＯＭ（Programmable Read Only Memory）、及びバッテリバックアップＲＡＭなどの他の不揮発性メモリもまた、本発明の範囲を逸脱することなく使用できる。不揮発性メモリはまた、制御部１１０５に組み込んでもよい、又は、図１２に示すように個別のデバイスであってもよい。

【0051】

次に、遅延デバイスの調整方法を説明する。以下に記載する方法を、連続及び不連続の両遅延デバイスの較正に適用する。遅延デバイス２４０、５００、及び１０００の全て又はいずれかは、ＰＭＴの各ステージに、検出器又はＰＥＴシステムのＰＭＴに又は電子基板に適正な電圧を供給するための分圧器も含む電子基板などに組み込むことができる。調整機構が各ＰＭＴに個別に組み込まれているならば、微細遅延は、パルスレーザ、同時発生ガンマ線源、及びシンチレータ結晶を使って設定できる。

【0052】

一方法では、パルスレーザ１３００の出力をビームスプリッタ１３１５で分割して、図１３に示すように２台の検出器１３０５、１３１０に送る。レーザ１３００は、一般的にピコ秒パルスを発生させるが、フェムト秒又はナノ秒のパルスレーザもまた、本発明の範囲を逸脱することなく、使用できる。一方の検出器１３０５及びケーブルの組合せは、「基準検出器」である。調整される全ての装置を同一の基準検出器１３０５に対して較正する。両検出器１３０５、１３１０を常に確実に同一場所に置くために固定具（不図示）を使用する。基準検出器１３０５及び試験下の検出器１３１０の出力を両方ともオシロスコープ１３２０、又はその他の適切な電子測定デバイスに送る。次に、基準検出器１３０５からのパルスと、試験下の検出器１３１０からのパルスとの間で所望の相対遅延を生成するように、可変遅延デバイス２４０、５００、又は１０００を調整する。

【0053】

このように、例えば、時間遅延デバイスを調整するデバイス調整方法は、シンチレータに同時発生ガンマ線を照射し、基準検出器でシンチレーションイベントを検出する。また、複数の光センサで前記シンチレーションイベントを検出し、複数の光センサごとにシンチレーションイベントが検出される時間に対応する到達時間を測定する。そして、測定された各到着時間に基づいて、時間遅延デバイス上の複数の導電性ピンに対して時間遅延デバイスのジャンパを調整する。

【0054】

図１４に示す別の方法では、シンチレータ結晶を基準検出器１４０５及び試験下の検出器１４１０に結合する。両方の検出器１４０５、１４１０を同時発生ガンマ線源１４００（例えば、２２Ｎａ又は６８Ｇｅからの５１１ｋｅＶの消滅光子）の両側に置く。調整される全ての装置を同一の基準検出器１４０５に対して較正する。両検出器を常に確実に同一場所に置くために固定具（不図示）を使用する。基準検出器１４０５及び試験下の検出器１４１０の出力を両方ともオシロスコープ１４１５、又はその他の適切な電子測定デバイスに送る。次に、基準検出器からのパルスと、試験下の検出器からのパルスとの間で所望の相対遅延を生成するように、可変遅延要素を調整する。

【0055】

上述のどちらの方法でも、遅延調整は、手動で、又はコンピュータ制御によって実行できる。手動調整の場合、連続可変遅延デバイスの摺動可能要素の位置は、手によって、又は摺動可能要素に連結されたマイクロメータによる手動移動ステージによって設定できるであろう。あるいは不連続に調整可能な遅延デバイスでは、ジャンパ位置を手で設定できるであろう。コンピュータ制御による調整の場合、連続可変遅延デバイスの摺動可能要素は、ステッパモータを使ってコンピュータ制御による移動ステージによって設定できるであろう。または、電子制御スイッチング素子を備えた実施形態では、コンピュータが電子スイッチの設定を選ぶことができるであろう。これらの方法の利点は、これらの調整がＰＭＴ製造中に実施されるということである。レーザ法は、特に、短いセットアップと測定時間を必要とし、全コストが下がる結果となる。あるいは、調整機構が各ＰＭＴに個別に組み込まれているならば、又は調整機構が１つ以上の別個の電子基板に組み込まれているならば、ＰＭＴを検出器に組み込んだ後に各ＰＭＴ／ケーブルに対する所望の遅延を設定できる。当業者には明白なように、上記の調整方法は、装置１０００などの不連続遅延デバイス、及びデバイス２４０及び５００などの２つの導電性ピン又は複数の導電性ピンを有する連続遅延デバイスにも同様に適用できる。

【0056】

検出器の組立後に調整を実行する場合、較正の前に、全てのＰＭＴを、図１５に示すように遅延基板１６００に接続する。遅延基板１６００を、スキャナ（不図示）及びオシロスコープの前置アナログ回路に接続する。図１５には、４チャンネルのオシロスコープを示しているが、当業者には自明であるが、４チャンネルより多い又は４チャンネルより少ないオシロスコープの使用が可能である。そのように、図１５のオシロスコープチャンネルの数は、単なる事例である。遅延基板１６００上にある全てのジャンパを、デフォルト位置に設定する。

【0057】

（光飛行遅延を均衡させるために）ガンマ線が第１のトリガゾーン１５００の中心点１５０１に入射するように、線源を配置する。（例えば、鉛又はタングステン視準儀を用いた）物理的視準によって、又は、（試験下の検出器からの信号の取得をトリガするために適切に位置決めされた基準検出器を用いた）電子視準によって、又は検出器の中心にのみ入射するイベントを選ぶために検出器の位置検出機能を使うことによって、トリガゾーンの中心近くの領域へのガンマ線の視準を達成する。次に、第１のトリガゾーンに含まれるＰＭＴ１〜４それぞれを遅延チェーン基板１６００に接続する。各ＰＭＴからの光パルスを、例えば、オシロスコープ（不図示）上にパルス１５０５〜１５２０として視覚化して、パルス１５０５及び１５４５〜１５５５が同じ時間遅延ｔ１に整列するまで、遅延デバイス１５２５〜１５４０を調整する。次に、この工程を、残りのトリガゾーン２〜５で繰り返す。

【0058】

一定の実施形態を記述してきたが、これらの実施形態は、単なる例証として提示したのであって、本発明の範囲を限定するものではない。実際、本明細書に記載した新規の方法、装置、及びシステムは、さまざまな他の形式で具体化が可能である。さらに、本明細書に記載した方法、装置、及びシステムの形式においてさまざまな省略、置換、及び改変は、本発明の精神を逸脱することなく実行可能である。添付の特許請求の範囲及びそれらの同等物は、本発明の範囲及び精神の範囲内に収まるであろう形式又は改変を網羅するものである。

【0059】

例えば、本明細書に記載した方法、装置、及びシステムは、複数のガンマ線検出器を含むポジトロン放出断層撮影システムに適用することもできる。その場合、各ガンマ線検出器は、アレイ状に配列された複数のシンチレーション結晶と、シンチレーション結晶に隣接してアレイ状に配列された複数の光センサと、複数の光センサそれぞれに対応する複数の可変遅延デバイスとを備える。また、各可変遅延デバイスは、基板と、基板上に搭載された複数の導電性ピンと、複数の導電性ピンのうちの第１の導電性ピンに接続された第１の端子と、複数の導電性ピンのうちの第２の導電性ピンに接続された第２の端子と、基板に対して所定の距離で前記複数の導電性ピンを電気的に相互接続するジャンパとを備える。そして、可変遅延デバイスによって導入される時間遅延が、ジャンパで相互接続された複数の導電性ピンによって形成された第１及び第２の端子間の電気経路によって決定される。

【0060】

また、本明細書に記載した方法、装置、及びシステムは、例えば、複数の検出器モジュールを含むポジトロン放出断層撮影システムに適用することもできる。その場合、各検出器モジュールは、アレイ状に配列された複数のシンチレーション結晶と、シンチレーション結晶に隣接してアレイ状に配列された複数の光センサと、複数の光センサのそれぞれに対応する信号に対して可変の時間遅延を発生させる手段とを備える。

【0061】

また、本明細書に記載した方法、装置、及びシステムは、例えば、複数のガンマ線検出器を含むポジトロン放出断層撮影システムに適用することもできる。その場合、各ガンマ線検出器は、アレイ状に配列された複数のシンチレーション結晶と、シンチレーション結晶に隣接してアレイ状に配列された複数の光センサと、複数の光センサそれぞれに対応する複数の可変遅延デバイスとを備える。また、各可変遅延デバイスは、当該遅延要素の長さによって固定された時間遅延を導入する複数の遅延要素と、複数の遅延要素のうちの少なくとも２つの遅延要素を相互接続する少なくとも１つのジャンパとを備える。そして、当該可変遅延デバイスの全遅延が、少なくとも１つのジャンパと少なくとも２つの遅延要素とで形成される全伝導経路長によって決定される。

【符号の説明】

【0062】

２０５ 基板
２１０、２１５ 導電性ピン
２２０ ジャンパ
２４０ 時間遅延デバイス

【図1】

【図2A】

【図2B】

【図3】

【図4A】

【図4B】

【図4C】

【図5A】

【図5B】

【図5C】

【図6A】

【図6B】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】

【図15】