特許 5872687 アナログデータ処理ユニットを備えるアセンブリ及び当該アセンブリを使用する方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】5872687

(24)【登録日】2016年1月22日

(45)【発行日】2016年3月1日

(54)【発明の名称】アナログデータ処理ユニットを備えるアセンブリ及び当該アセンブリを使用する方法

(51)【国際特許分類】

   H03G 3/30 20060101AFI20160216BHJP

   H03G 3/20 20060101ALI20160216BHJP

【ＦＩ】

   H03G3/30 B

   H03G3/20 B

   H03G3/20 E

【請求項の数】7

【全頁数】11

(21)【出願番号】特願2014-513057(P2014-513057)

(86)(22)【出願日】2011年6月1日

(65)【公表番号】特表2014-523663(P2014-523663A)

(43)【公表日】2014年9月11日

(86)【国際出願番号】EP2011059098

(87)【国際公開番号】WO2012163424

(87)【国際公開日】20121206

【審査請求日】2014年1月24日

(73)【特許権者】

【識別番号】510263560

【氏名又は名称】エプコス アーゲー

【氏名又は名称原語表記】ＥＰＣＯＳ ＡＧ

(74)【代理人】

【識別番号】100147485

【弁理士】

【氏名又は名称】杉村 憲司

(74)【代理人】

【識別番号】100161148

【弁理士】

【氏名又は名称】福尾 誠

(74)【代理人】

【識別番号】100192924

【弁理士】

【氏名又は名称】石井 裕充

(72)【発明者】

【氏名】アーミン ショーバー

(72)【発明者】

【氏名】ギノ ロッカ

(72)【発明者】

【氏名】トロールズ アンデルセン

【審査官】 緒方 寿彦

(56)【参考文献】

【文献】 特開２００４−３２０１９６（ＪＰ，Ａ）

【文献】 特開２００６−２０３７４０（ＪＰ，Ａ）

【文献】 特開２００１−２５１１５２（ＪＰ，Ａ）

【文献】 特開２０００−０９１８６４（ＪＰ，Ａ）

【文献】 特表２００９−５１４６９１（ＪＰ，Ａ）

【文献】 特開昭５４−０２１２４０（ＪＰ，Ａ）

【文献】 特開２００９−１１１５１９（ＪＰ，Ａ）

【文献】 特開２００６−２７０９４９（ＪＰ，Ａ）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｈ０３Ｇ １／００ − ３／３４

(57)【特許請求の範囲】

【請求項1】

アナログ信号処理ユニット（ＳＰＵ）を有するアセンブリであって、
アナログ信号入力端（ＩＮ_Ａ）及びアナログ信号出力端（ＯＵＴ_Ａ）と、
前記信号入力端と前記信号出力端との間に結合された第１の信号経路（ＳＬ）と、
前記第１の信号経路内で前記アナログ信号入力端に結合された第１の増幅器（ＬＮＡ）と、
前記第１の信号経路に結合されており、レベル比較器を備え、且つ前記第１の信号経路における信号振幅に応じて前記増幅器の利得を制御し、低振幅信号に用いられる第１の利得設定と、高振幅信号に用いられる第２の利得設定と、を含む複数の利得設定の間で前記利得を切り替える第１の自動利得制御ユニット（ＡＧＣ）と、
前記信号処理ユニットと外部回路との間のインタフェースへ現在の利得についての利得情報を伝達する利得情報出力端（ＤＧＩ）と、
少なくとも１つの第２の信号経路（ＳＬ_２）と、当該第２の信号経路及び前記第１の信号経路のインタフェースの利得情報出力端（ＤＧＩ）に結合された第２の増幅器（ＬＮＡ_２）と、
を備え、
前記利得情報は、前記アナログ信号出力端における信号振幅が最大利得の結果なのか前記最大利得に比べて減少した利得の結果なのかを示す情報、即ち前記信号処理ユニットの感度についての情報を含んでおり、前記外部回路における出力信号の更なる処理のためのパラメータとして用いられ、
前記第１及び第２の信号経路（ＳＬ）は同一のコンポーネントを有し、第２の自動利得制御ユニット（ＡＧＣ）は前記第１の自動利得制御ユニットによって制御され、
２つの音響電気ＭＥＭＳトランスデューサ（ＳＴ）は前記第１及び第２の信号経路（ＳＬ）のそれぞれのアナログ信号入力端（ＩＮ_Ａ）に結合され、前記トランスデューサは当該トランスデューサのそれぞれによって検出又は測定される物理パラメータに応じて前記第１及び第２の信号経路にアナログ入力信号を伝達し、
前記利得情報出力端（ＤＧＩ）を介して受信された前記信号によって、前記第１の増幅器と同じ利得で前記第２の信号経路の増幅器は駆動される、
ことを特徴とするアセンブリ。

【請求項2】

請求項１に記載のアセンブリであって、
前記第１及び第２の信号経路（ＳＬ）の各々は、別個のケーシング（ＣＳ）内に配置され、前記ケーシングはそれぞれのインタフェースを介して結合されることを特徴とするアセンブリ。

【請求項3】

請求項１又は２に記載のアセンブリであって、
アナログデータ出力端（ＯＵＴ_Ａ）はアナログ−デジタルコンバータ（ＡＤＣ）に結合されることを特徴とするアセンブリ。

【請求項4】

請求項１又は３に記載のアセンブリであって、
アナログ−デジタルコンバータ（ＡＤＣ）はΣΔ変調器であることを特徴とするアセンブリ。

【請求項5】

請求項１に記載のアセンブリであって、
前記第１及び第２の自動利得制御ユニット（ＡＧＣ）の各々は、前記それぞれの自動利得制御ユニットに、マスター及びスレーブから選択される状態を割り当てるために前記インタフェースに別個の端子を有し、両状態は異なることを特徴とするアセンブリ。

【請求項6】

請求項１から５のいずれか１項に記載のアセンブリであって、
前記第１の自動利得制御ユニットはマスターに設定され、前記第２の自動利得制御ユニットはスレーブに設定されることを特徴とするアセンブリ。

【請求項7】

請求項１から６のいずれか一項に記載の２つの音響電気ＭＥＭＳトランスデューサ及び２つの信号経路（ＳＬ）を備えるＭＥＭＳマイクロフォンのダイナミックレンジを広げる方法であって、
前記ＭＥＭＳトランスデューサに影響を与える音圧を検知するステップと、
前記音圧に対応するアナログ信号を、前記信号経路（ＳＬ）の前記アナログ信号入力端（ＩＮ_Ａ）へ結合させるステップと、
前記増幅器（ＬＮＡ）によって前記アナログ信号を増幅するステップと、
前記信号経路内の前記信号の振幅を検出するステップと、
前記検出された振幅に応じて前記増幅器の前記利得を制御するステップと、
前記増幅器の現在の利得についてのデジタル情報を前記利得情報出力端（ＤＧＩ）へ提出するステップと、
前記利得情報出力端（ＤＧＩ）を介して受信された前記信号によって、前記第１の増幅器と同じ利得で第２の信号経路の増幅器を駆動するステップと、
を含むことを特徴とする方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は増幅器を有するアナログデータ処理ユニットに関する。特に、本発明は、出力端に新規なインタフェースを有するマイクロフォンアセンブリのようなセンサアセンブリに関する。

【背景技術】

【0002】

センサアセンブリは、例えば、物理的なパラメータを測定又は検出し、増幅器にアナログセンサ信号を提供するセンサを備えている。通常、センサアセンブリは、線形増幅が保証されるダイナミックレンジを有する。このレンジを超える値を有するアナログセンサ信号は、増幅器の飽和によって歪んでしまう。

【0003】

信号振幅のより広いレンジ内のパラメータを測定するために、センサの感度又は増幅器の利得は、信号対雑音比が低減した値となるまで下げる必要がある。

【0004】

ＷＯ２００９／１４３４３４Ａ２により、異なるダイナミックレンジを有する２つのマイクロフォンを備えるマイクロフォンアセンブリは公知である。２つのマイクロフォンによって増幅された信号から、外部セレクタは、入って来る信号レベル、すなわち入って来る音圧レベルに最もマッチする方のマイクロフォンを選んで切り替える。

【0005】

このアセンブリの欠点は、第２のマイクロフォンが二重の回路を必要として、従って、二重の手間を必要とすることである。

【0006】

ＵＳ６，６２８，７９５Ｂ１より、補聴器がクリッピング又は痛覚閾値より低い所望のレンジ内で作動するように、検出された音量レベルに応じて補聴器の利得を変化させる自動利得制御を備える補聴器は公知である。マルチチャネル補聴器では、独立した利得制御ユニットが各チャネルに用いられる。しかし、マルチチャネル補聴器の多くの信号を用いるＡＮＣ（＝アクティブノイズキャンセリング）方法でノイズをアクティブにキャンセルしようとするときに、問題が起こる。

【発明の概要】

【発明が解決しようとする課題】

【0007】

本発明の目的は、マイクロフォンのようなセンサアセンブリにおいて用いられ、より広いダイナミックレンジを提供することにより公知のマイクロフォンアセンブリの手間を減らし又はＡＮＣを可能にする信号処理ユニットを提供することである。

【課題を解決するための手段】

【0008】

上記目的及び他の目的は、請求項１による信号処理ユニットによって達成される。ＭＥＭＳマイクロフォンのダイナミックレンジを広げる有利な実施形態及び方法は、他の請求項によって提供される。

【0009】

本発明は、高度な機能性を有する自動利得制御ユニットを有するアナログ信号処理ユニットを備えるアセンブリを提供する。このアセンブリは、アナログ信号入力端及びアナログ信号出力端のほかに、これらの信号入力端と信号出力端との間に結合された信号経路を備える。所望される信号が、アナログ信号入力端からアナログ信号出力端へ電気信号として信号経路に沿って伝搬し又は伝搬される。信号経路内の第１の増幅器は、アナログ信号入力端に結合される。自動利得制御ユニットは信号経路に結合され、信号経路内の信号振幅に関して増幅器の利得を制御する。増幅器の現在の利得に関する情報は、信号処理ユニットと外部回路との間のインタフェースにて利得情報出力端へ、デジタル又はアナログ利得情報として伝達される。

【0010】

信号処理ユニット内で用いられる自動利得制御ユニットは、従来公知で、参考までに本明細書に組み込まれる例えばＵＳ６，６２８，７９５Ｂ１に記載されているような方法で解釈することができる。しかし本発明は、信号処理ユニットを有する既知のアセンブリに更に、利得情報出力によって新しい機能性を提供する。それ故、利得制御ユニットは、閉ループを提供するだけでなく、利得情報出力を更なる信号処理のためのパラメータとして取り出すことができるインタフェースにおける利得情報出力端へ伝達されるデジタル信号を生成する。処理ユニットがケーシング内の閉システムである限り、利得情報出力端はこのシステムの更なる端子である。

【0011】

通常、信号処理ユニットの全てのコンポーネントは、集積化することができ、集積回路によって実現できる。それ故、利得情報出力のない既知の処理ユニットと比較して利得情報出力のための僅か一つの端子を必要とするだけである。

【0012】

一実施形態において、少なくとも１つの第２の信号経路及びこの第２の信号経路と第１の信号経路のインタフェースにおける利得情報出力端に結合される第２の増幅器は、第１及び第２の増幅器が同じ利得によって制御されるように提供される。

【0013】

第２の信号経路は、それ固有の自動利得制御ユニットを備えることができる。有利な点として、２つの同一の処理ユニットを用いることができ、これらの処理ユニットをそれらのそれぞれの利得情報出力端によって互いに結合させることができる。この場合、自動利得制御のうちの一方は、それぞれの自動利得制御ユニットの状態を“スレーブ”に設定することによって機能を停止させるのに対して、第１の利得制御ユニットの状態を“マスター”に設定しなければならない。

【0014】

更なる実施形態では、自動利得制御を備えないことによって、第２の信号経路を第１の信号経路とは相違させる。この場合、第２の信号経路の増幅器は、第１の信号経路の利得情報出力端から取得される利得情報によって直接制御される。これは２つの異なる処理ユニットを必要とするが、第１の実施形態に比べて複雑さが減った解決策を提供する。

【0015】

好適な実施形態において、センサのトランスデューサは、第１及び第２の信号経路の少なくとも一方のアナログ信号入力端に結合される。トランスデューサは、物理的なパラメータを検出及び測定し、パラメータの検出値に比例するアナログ信号を生成し、この信号を入力としてアナログ信号経路に伝達する。

【0016】

この構成において、アナログトランスデューサ信号は、自動利得制御を用いて処理ユニット内で増幅される。これは、増幅器のクリッピングによるか又は外部回路内の所与の振幅制限による所与の閾値が、処理ユニットによって維持されることを保証する。トランスデューサ自体は、信号経路の加算されたダイナミックレンジをカバー又は拡張するレンジを有する。利得情報出力端から取得されるデジタル又はアナログ利得情報は、信号経路のアナログ信号出力端にて取り出されるアナログ信号に割り当てられる。従って、信号振幅が最大利得の結果なのか、最大利得に比べて減少した利得の結果なのかを、常に検出できる。これは、この検出された物理的なパラメータの値についての正確な情報を得ようとするときに有利である。更に、利得情報は、２つの信号経路の２つの信号出力を、そこから任意の指向情報を検索するために組み合わせなければならない場合に、第２のセンサの利得を制御するために用いることができる。

【0017】

一実施形態において、第１、第２及びことによっては更なる信号経路の各々は、個別のケーシング内に配置される。異なるケーシングは、それぞれのインタフェースを介して結合される。本実施形態においては、各ケーシングのインタフェースにおける利得情報出力端は、共通のアセンブリに所定の数の異なるセンサユニットを結合させることができるので、それ故、更なるデータ処理を、処理ユニット内又は外部回路内において後の段階で正確なデータ（正確な信号振幅）に基づいて行うことができる異なる信号経路における各増幅器の利得を同期させることができる。

【0018】

ケーシングは、信号処理ユニットに電磁気シールドを提供することができる。この目的で、ケーシングは、容量性又は磁気性のシールディングのための少なくとも１つの金属層を備える。その場合、センサのトランスデューサはアナログデータ入力端に結合されるが、これには通常トランスデューサが物理的なパラメータを検出するための環境に触れ合うようにケーシングに開口部を設ける必要がある。センサのトランスデューサは一般に、電気的相互接続を短くし、トランスデューサによって生成される通常弱い信号の電気的な損失をなくすために信号処理ユニットのケーシング内に配置される。

【0019】

トランスデューサ信号はアナログ信号である。好適な実施形態において、アナログ増幅信号は、アナログデータ出力をアナログ−デジタルコンバータ（例えば、ΣΔ変調器）に結合することによって、デジタル信号に変換される。この種のコンバータは、簡易で、集積回路内に実現するのが容易である。

【0020】

従って、ＡＳＩＣとして実現される１つの共通の集積回路内に低雑音増幅器、自動利得制御ユニット、クロック生成器及び前記アナログ−デジタルコンバータを集積することが可能である。クロックは、ΣΔ変調器にとって、そして２つ以上の信号処理ユニットがある全ての場合にとって必要である。クロックは、これらの異なる信号経路を同期させて、ΣΔ変調器をトリガするのに用いられる。

【0021】

センサアセンブリにおけるアナログ信号ストリームの好適なソースは、ＭＥＭＳトランスデューサである。トランスデューサはコンデンサとして作動し、入って来る音波のようなものの圧力差又は変化する圧力を検出するために固定電極と隔膜との間のキャパシタンスを用いることができる。

【0022】

更なる実施形態において、トランスデューサは、エレクトレットマイクロフォンであってもよい。センサは、所与の位置からずれている任意の回転位置を検出し測定することができるジャイロセンサとすることができる。センサは、方向及び加速度の値を測定する慣性センサであってもよい。センサは、張力若しくはねじれ荷重を測定する力探出器又は環境内の成分の濃度を連続的に検出する化学センサであってもよい。

【0023】

それぞれのセンサトランスデューサに結合される、多くの同一の信号処理ユニットを備えるアセンブリでは、第１の増幅器の自動利得制御によって第２及び更なる増幅器の利得を制御するようにする。その１つのやり方は、各信号処理ユニットへ結合される更なる端子を設け、この端子によってそれぞれの信号処理ユニットの状態についての情報を提供するか、”マスター”又は”スレーブ”に設定する。多数の同一の信号処理ユニットのうちの１つだけがマスターとして作用し、他はスレーブとして作用する。

【0024】

本発明の一実施形態において、ＭＥＭＳマイクロフォンのダイナミックレンジを広げる方法が提供される。ダイナミックレンジは、音波（音圧レベル）を検知するために用いられるトランスデューサが、このトランスデューサに結合される後続する信号処理ユニットより幅広いレンジを有する全ての場合において拡張しなければならない。

【0025】

本発明による方法は、次のステップを備えている：
−ＭＥＭＳトランスデューサに影響を与える音圧を検知するステップ；
−前記音圧に対応するアナログ信号を、信号経路のアナログ信号入力端へ結合させるステップ；
−前記信号経路に結合された増幅器によって前記アナログ信号を増幅するステップ；
−前記信号経路内の前記信号の振幅を検出するステップ；
−所与の閾値と比較し前記検出された振幅に応じて前記増幅器の前記利得を制御するステップ；
−前記増幅器の現在の利得についてのデジタル情報を利得情報出力端へ提出するステップ；
−前記利得情報出力端を介して受信された前記信号によって、前記第１の増幅器と同じ利得で第２の信号経路の増幅器を駆動するステップ。

【0026】

この方法では、増幅器の現在の利得についての利得情報出力を、信号処理ユニットと、この場合少なくとも一つの更なる信号処理ユニットである外部回路との間のインタフェースに伝達する、上述したような信号処理ユニットを用いる。

【0027】

以下において、本発明は、実施形態及びそれぞれの図面を参照して更に詳細に説明される。図は概略的にのみ描かれており、アセンブリの全ての詳細を示しているわけではない。更に、図は、原寸に比例して描かれているわけではない。

【図面の簡単な説明】

【0028】

【図1】本発明のアセンブリ内で用いられる信号処理ユニットを示す図である。

【図2】センサトランスデューサに結合され、ケーシング内に配置される信号処理ユニットを備えるアセンブリを示す図である。

【図3】アナログ−デジタルコンバータを更に備えている図２による実施形態を示す図である。

【図4】利得情報出力端によって互いに結合された２つのマイクロフォンを備えるアセンブリを示す図である。

【図5】２つのマイクロフォンがステレオ構成で互いに結合されたアセンブリの配置を示す図である。

【図6】マイクロフォンのうちの１つが”マスター”として作用するように設定した、２つ結合させたマイクロフォンのアセンブリを示す図である。

【発明を実施するための形態】

【0029】

図１の簡単で概略的な図面では、本発明によるアセンブリにおいて用いられるような第１の信号処理ユニットを示している。信号経路ＳＬは、アナログ信号入力端ＩＮ_Ａからアナログ信号出力端ＯＵＴ_Ａへと信号を導く。信号経路ＳＬ内には、アナログ信号入力端へ供給される有用なアナログ信号を増幅し、増幅された信号をアナログ出力端へ導く増幅器ＬＮＡが配置される。増幅器の利得を制御する自動利得制御ユニットＡＧＣが、信号経路及び増幅器ＬＮＡに結合されている。現在の利得についての利得情報は、自動利得制御によって、利得情報出力端ＤＧＩへ伝達されるデジタル又はアナログ信号として提供される。従って、信号処理ユニットＳＰＵは、アナログ信号出力端ＯＵＴ_Ａ及び更には利得情報出力端ＤＧＩを備えている。出力された信号は、通常の方法で処理することができるが、利得情報出力端からの信号は更なる情報として利得情報設定を行うことができる。この情報は、信号処理ユニットの感度についての情報を必要とするアナログ信号を更に処理するのに役立つ。自動利得制御ユニットＡＧＣは、増幅器ＬＮＡの近くのノードで信号経路ＳＬに接続されていて、好適には増幅器とアナログ信号出力端との間のノードに結合される。

【0030】

自動利得制御ユニットＡＧＣは、この自動利得制御ユニットＡＧＣが信号経路ＳＬに接続される位置で検出された信号レベルを所与のレベルと比較し、この情報を増幅器ＬＮＡにフィードバックさせて、比較の結果に対して利得を制御するレベル比較器を備える。信号レベルが所与のレベルを越える場合、増幅器ＬＮＡの利得は低減する。自動利得制御ユニットＡＧＣは、少なくとも１つのそのようなレベルも有することができ、それぞれの異なる数の利得設定値間での利得をデジタル的に切り替えることができる。高感度及び低振幅信号用に用いられる第１の利得設定は、高振幅信号用に用いられる第２の利得設定とは−２０ｄＢだけ異なってもよい。それ故、小さい振幅信号は、高振幅を有する信号より高い増幅利得を受ける。これは、広いダイナミックレンジ内での信号処理を可能とする。低利得の場合、線形信号増幅は、例えば最高１４０ｄＢＳＰＬまで可能である。これは、携帯電話を騒々しい環境でも使用できるようにするという、携帯電話におけるマイクロフォンにとっての将来の要件にマッチする。

【0031】

図２は、信号処理ユニットＳＰＵの実際の用途を示している。センサトランスデューサＳＴは、信号処理ユニットＳＰＵのアナログ信号入力端ＩＮ_Ａに結合される。センサトランスデューサＳＴは、入って来る音が衝撃を与える隔膜の変位によってキャパシタンスが変化する可変コンデンサとして動作するＭＥＭＳマイクロフォンとすることができる。センサトランスデューサＳＴ及び信号処理ユニットＳＰＵは、アセンブリを封止し電磁気干渉に対してシールディングを提供するケーシングＣＳ内に配置される。

【0032】

マイクロフォンとして具体化する際には、センサトランスデューサ入力の近くの音流入開口部ＳＯをケーシングＣＳ内に残す。全ての信号処理は単一のＩＣチップ内の信号処理ユニット内で行われ、処理された信号及び情報はケーシングＣＳ上に配置した端子に供給される。本発明によれば、端末のうちの１つは増幅信号を伝達するアナログ信号出力端であるに対し、他の端子は利得情報出力端ＤＧＩである。

【0033】

更なる端子は、アセンブリが例えば、ステレオ用途において又は第２の若しくは更なるマイクロフォンにアクティブノイズキャンセリングを提供するアセンブリにおいて、少なくとも２つの信号処理ユニットＳＰＵを備える場合に、グランド接続、供給電圧、クロック信号及び左／右情報用に提供される。

【0034】

図３は、図２に類似したアセンブリを示し、増幅器ＬＮＡとデジタル信号出力端ＯＵＴ_Ｄとの間の信号経路ＳＬに結合されたアナログ−デジタルコンバータＡＤＣを更に備えている。センサトランスデューサＳＴはマイクロフォンとして作用するために隔膜を備えており、そして、図示されたアセンブリはデジタルマイクロフォンの好適な実施形態によるケーシングＣＳ内に配置される。アナログ−デジタルコンバータＡＤＣは、パルス密度変調データストリームを提供するΣΔ変調器として具体化することができる。この種の変調器は、密度がアナログ信号の大きさに依存している一連の信号を伝達する。本実施形態において、アナログ信号出力端用の端子は、アセンブリのインタフェースにおけるデジタル信号出力端用の端子と置き換えられる。

【0035】

クロックＣＬはアナログ−デジタルコンバータＡＤＣに伝達されるクロック信号を生成し、左／右情報Ｌ／Ｒの入力端がＡＤＣに接続される。

【0036】

図４は、本発明による２つのデジタルマイクロフォンが、第１のマイクロフォンの利得情報出力端ＤＧＩを用いて互いに結合されたアセンブリを示す。第２のケーシングＣＳ２内に配置された第２のマイクロフォンは、第２の信号経路ＳＬ２を介して第２の増幅器ＬＮＡ２に結合された第２のセンサトランスデューサＳＴ２を備える。双方の信号経路における増幅されたアナログ信号は、それぞれのアナログ−デジタルコンバータＡＤＣによってデジタル信号に変換され、デジタル信号出力端ＯＵＴ_Ｄ１、ＯＵＴ_Ｄ２に供給される。第１のケーシングＣＳ１内に配置される第１のマイクロフォンは、前述したような図３に示されるマイクロフォンのようなものと理解されてもよい。このアセンブリでは、第１のマイクロフォンの自動利得制御ユニットＡＧＣは、第１のマイクロフォンの利得を制御し、利得情報出力端ＤＧＩに利得情報を提供し、この情報を第２の信号処理ユニットＳＰＵ２の利得情報入力端ＩＮ_Ｇに結合させて同じ利得によって駆動すべき第２の増幅器ＬＮＡ２の利得を直接制御する。ところで、２つのマイクロフォンは、両方の増幅器が同じ自動利得制御ユニットＡＧＣによって制御されるので、同じ利得で作動する。

【0037】

アセンブリは、第２のマイクロフォンのように具体化され、利得情報入力端ＩＮ_Ｇを介して第１のマイクロフォンの利得情報出力端ＤＧＩに接続される第３又は更なるマイクロフォンを備えてもよい。クロック信号及び左／右情報Ｌ／Ｒは、各アナログ−デジタルコンバータＡＤＣに伝達することができる。

【0038】

図５は、本発明による２つのマイクロフォンをステレオ用途で使用し得る例を示している。各マイクロフォン及びアナログ−デジタルコンバータＡＤＣを含むそれぞれの信号処理ユニットは、別々のケーシングＣＳ内に配置される。図には、インタフェースの更なる端末及び周辺のコンポーネントも図示され、クロックＣＬ、左／右情報Ｌ／Ｒ用の端子、デジタル信号出力端ＯＵＴ_Ｄ及び第１と第２の自動利得制御ユニットからの利得情報を組み合わせるためのＩＣが示されている。デジタル信号出力端ＯＵＴ_Ｄに伝達される、増幅されデジタル化された信号データは、複合デジタル出力端ＯＵＴ_ＤＣにおいて組み合わせることができる。アセンブリは、第３又はそれ以上のマイクロフォンを備えてもよく、そのデジタル信号出力端ＯＵＴ_Ｄは複合デジタル出力端ＯＵＴ_ＤＣに結合させることができる。同様に、利得情報出力端ＤＧＩから取得される利得情報は、その利得情報を組み合わせて制御するロジックを提供する外部集積回路ＩＣに導くことができる。利得情報は、異なるマイクロフォンのデジタル出力データを更に処理するために用いてもよく又はこの情報をそれぞれのマイクロフォンの自動利得制御ユニットにフィードバックするように用いられてもよい。

【0039】

図５に示されるステレオ用途において、クロックＣＬによって生成されるクロック信号は、第１及び第２のマイクロフォン（左／右）から受信されるデータを区切り、クロック信号の２つのエッジ間で規定される１クロック期間中に１種類のデータソースだけを有効にするために用いられる。第１のマイクロフォンでは左／右情報端子はグランド端子に接続されるも、第２のマイクロフォンでは左／右情報端子は供給電圧に接続される。本発明に係るアセンブリでは利得情報を組み合わせるためのロジックを含んでいる外部集積回路ＩＣにてこの利得情報出力を組み合わせることを除いて、この種のアセンブリは公知のステレオアセンブリと非常に似ている。

【0040】

図６は、本発明による２つの同一のマイクロフォンが導体線路を介して利得情報出力端子を互いに結合することによって組み合わされる実施例を示す。本実施形態において、２つのマイクロフォンのうちどちらがマスターとして作用するか、そして、マイクロフォンのうちどちらがスレーブとして作用するかの情報を設定するのに、各マイクロフォンにつき更なる端子が必要である。この設定は、追加の端子を、（スレーブマイクロフォンに対しては）大地に接続するか又はマスター設定を表す例では所与の電位ＶＤＤに接続するかによって行うことができる。

【0041】

あるいは各マイクロフォンがマスター又はスレーブとして作用するどうかの各マイクロフォンの設定を、マイクロフォンハウジング内又はＡＳＩＣ内に位置するスイッチによって行う場合には、マイクロフォンごとの追加の端子を省くことができる。

【0042】

３以上のマイクロフォンを互いに結合させるアセンブリでは、１つのマイクロフォンだけをマスターに設定し、他のマイクロフォンはスレーブに設定することができる。これは、マスターマイクロフォンからの利得情報だけがスレーブマイクロフォンの利得を設定するために用いられることを意味する。

【0043】

このアセンブリは、単一のマイクロフォンをこのアセンブリで使用でき、異なる種類のマイクロフォンの差別化が必要ではないという点を有する。２つの設定間の切り替えは、集積ロジックによって行うことができる。このロジックは、マイクロフォンの外部にある集積回路によって実現することができる。各マイクロフォンは、種々の機能が統合される集積回路が提供される。各マイクロフォン又は信号処理ユニットごとの単一のＡＳＩＣは、その上に増幅器、自動利得制御及びアナログ−デジタルコンバータを実現するために用いられる。この回路には、他の機能、例えば他のマイクロフォンにおける他の自動利得制御ユニットと情報を交換するために用いられる他の機能を実装することもできる。

【0044】

本発明は、所与の図面に関して説明されたが、例示された実施形態に限定されない。本発明から逸脱することなく、例えば、フィルタのような更なるコンポーネントが、所与の信号処理ユニットを備えるアセンブリに存在してもよい。アセンブリの用途は、圧力センサのようなセンサ、慣性センサ又はマイクロフォンに限定されないものとするが、弱くても増幅する必要のある任意の種類のアナログ信号ソースまでに拡大適用することができる。信号処理は全体的にアナログ法で行うことができるが、アナログデータ出力端をアナログ−デジタルコンバータに結合するときに、デジタルデータストリームに変換することができる。

【符号の説明】

【0045】

参照符号の表
ＯＵＴ_Ａ （アナログ）信号出力端
ＤＧＩ 利得情報出力端
ＯＵＴ_Ｄ （デジタル）信号出力端
ＬＮＡ 増幅器
ＩＮ_Ａ アナログ信号入力端
ＡＤＣ アナログ−デジタルコンバータ
ＡＧＣ 自動利得制御ユニット
ＣＳ ケーシング
ＣＬ クロック
ＩＮ_Ｇ 利得情報入力端
ＳＰＵ 信号処理ユニット
ＳＯ 音取入開口部
ＶＤＤ 電位
ＧＮＤ グランド
Ｌ／Ｒ 左／右情報
ＩＣ 集積回路

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】