(58)【調査した分野】(Int.Cl.,DB名)
トランスと、前記トランスの一次巻線に直列接続されたスイッチング素子と、前記スイッチング素子を介して前記一次巻線に供給すべき直流電圧を受け入れる入力端子対と、前記トランスの二次巻線に直列接続された整流用及び転流用トランジスタと、前記スイッチング素子のスイッチングに同期して前記整流用及び転流用トランジスタの各々をオンオフ制御する同期整流制御部と、前記整流用及び転流用トランジスタの整流作用によって得られた直流電圧を平滑化して平滑化電圧を得る平滑部と、前記平滑化電圧を出力する出力端子対と、前記出力端子対間の過電圧を検出して過電圧検出信号を発する過電圧検出部と、前記スイッチング素子をスイッチングし且つ前記過電圧検出信号に応じて当該スイッチングを停止するスイッチ制御部と、
前記出力端子対を介した外部からの検査指令を検出して検査モード移行指令を発する検査指令検出部と、
前記検査モード移行指令に応じて、前記整流用及び転流用トランジスタの各々を強制的に動作停止状態とする検査モード移行制御部と、を含む同期整流電源装置であって、
前記検査指令検出部は、前記出力端子対を介して外部から電流が流入したことを検出して前記検査モード移行指令を発することを特徴とする同期整流電源装置。
【発明を実施するための形態】
【0011】
以下、本発明に係る実施例について添付の図面を参照しつつ詳細に説明する。
<第1の実施例>
図1には、本実施例である同期整流電源装置1(以下、単に電源装置1と称する)の構成が示されている。
【0012】
電源装置1は、直流−直流コンバータ型のスイッチング電源回路である。直流入力電圧Vinのプラス側はプラス側入力端子11に接続されており、直流入力電圧Vinのマイナス側はマイナス側入力端子12に接続されている。
【0013】
トランス1の一次巻線taの一端はプラス側入力端子11に接続されており、他端はスイッチング素子として用いられるNチャネル型MOSFET Q1(以下、単にトランジスタQ1と称する)のドレインに接続されている。トランジスタQ1のゲートには、トランジスタQ1を間欠的にオンオフする信号が主スイッチ制御部2から印加される。トランジスタQ1のソースはマイナス側入力端子12に接続されている。
【0014】
トランス1の二次巻線tbの一端は、転流用のNチャネル型MOSFET Q3(以下、単にトランジスタQ3と称する)のドレインと、チョークコイルL1の一端とに接続されている。トランス1の二次巻線tbの他端は、整流用のNチャネル型MOSFET Q2(以下、単にトランジスタQ2と称する)のドレインに接続されている。チョークコイルL1の他端は、コンデンサC1の一端と接続され、且つ、流入電流検出部7を介してプラス側出力端子21に接続されている。コンデンサC1の他端は、トランジスタQ2のソースと、マイナス側出力端子22に接続されている。チョークコイルL1とコンデンサC1により平滑部が構成される。出力端子21と出力端子22との間には負荷5が接続されている。
【0015】
主スイッチ制御部2は、”H”レベルと”L”レベルとを間欠的に繰り返す制御信号をトランジスタQ1のゲートに供給してトランジスタQ1をオンオフスイッチングする。主スイッチ制御部2は、後述する出力電圧制御部4からの出力電圧制御信号に応じて”H”及び”L”各々のレベルの期間を調整する。詳細には、出力電圧制御信号が出力電圧を下げる指示である場合には”H”レベルの期間を短くし、出力電圧を挙げる指示である場合には”H”レベルの期間を長くする。また、主スイッチ制御部2は、後述する過電圧検出部6からの過電圧検出信号に応じて、トランジスタQ1のオンオフ動作を停止する。
【0016】
同期整流制御部3は、トランジスタQ1のオンオフ動作の結果として二次巻線tbに生じる交流電圧を整流して出力するための制御を行なう。同期整流制御部3は、トランジスタQ1のオンオフに同期してトランジスタQ2及びQ3の各々のゲートに制御信号を供給することによりこれらのトランジスタをオンオフする。詳細には、同期整流制御部3は、トランジスタQ1がオンしているときには、トランジスタQ2をオンし且つトランジスタQ3をオフする。整流用のトランジスタQ2のオンにより導通して負荷5に電力が送出される。一方、同期整流制御部3は、トランジスタQ1がオフしているときには、トランジスタQ2をオフし且つトランジスタQ3をオンする。転流用のトランジスタQ3のオンにより導通してチョークコイルL1に蓄えられている電力が負荷5に送出される。トランジスタQ2及びQ3の各々のゲートにオンオフ制御信号を供給するための信号供給端子n1及びn2を有する。
【0017】
出力電圧制御部4は、出力端子21と出力端子22との間の電圧(出力電圧)が所定の理想値を超えた場合に出力電圧を低下させる指示を出力電圧制御信号として主スイッチ制御部2に与える。また、出力電圧が所定の理想値を下回った場合には出力電圧を上昇させる指示を出力電圧制御信号として主スイッチ制御部2に与える。
【0018】
過電圧検出部6は、出力電圧が所定の閾値を超えた場合、主スイッチ制御部2に過電圧検出信号を供給する。
【0019】
流入電流検出部7は、出力端子対21及び22に検査指令が入力されたことを検出して検査モード移行指令を検査モード移行制御部8に供給する。詳細には、流入電流検出部7は、出力端子21及び出力端子22の間に出力電圧よりも大きい電圧が印加されたことによって出力端子対21及び22から電流が流入したことを検出したときに、検査モード移行指令を検査モード移行制御部8に供給する。以下、流入電流検出部7を検査指令検出部7とも称する。
【0020】
検査モード移行制御部8は、検査モード移行指令に応じて、動作モードを通常モードから検査モードに移行する。詳細には、検査モード移行制御部8は、通常モード時にオン状態にある整流用のトランジスタQ2及び転流用のQ3をオフ状態とすることにより、検査モードに移行する。
【0021】
図2には、検査モード移行制御部8の構成の一例が示されている。Nチャネル型MOSFET Q4(以下、単にトランジスタQ4と称する)のドレインは、トランジスタQ2のゲートに接続されている。トランジスタQ4のソースは、トランジスタQ2のソースと、Nチャネル型MOSFET Q5(以下、単にトランジスタQ5と称する)と、トランジスタQ3のソースと、出力端子22とに接続されている。トランジスタQ5のドレインは、トランジスタQ3のゲートに接続されている。トランジスタQ5のソースは、トランジスタQ2のソースと、トランジスタQ4のソースと、出力端子22とに接続されている。このように、トランジスタQ4は、トランジスタQ2のゲートとソースとの間に設けられている。また、トランジスタQ5は、トランジスタQ3のゲートとソースとの間に設けられている。トランジスタQ4及びQ5の各々のゲートは互いに接続されている。当該接続点に設けられた入力端子81は、後述の
図4に示される流入電流検出回路7の出力端子71に接続されている。
【0022】
図3には、検査モード移行制御部8の構成の別の一例が示されている。Nチャネル型MOSFET Q6(以下、単にトランジスタQ6と称する)のドレインは、同期整流制御部3に接続されている。トランジスタQ6のソースは、トランジスタQ2のゲートと、抵抗R1の一端とに接続されている。抵抗R1の他端は、トランジスタQ2のソースと、トランジスタQ3のソースと、抵抗R2の一端と、出力端子22とに接続されている。抵抗R2の他端は、トランジスタQ3のゲートと、Nチャネル型MOSFET Q7(以下、単にトランジスタQ7と称する)のソースとに接続されている。トランジスタQ7のドレインは、同期整流制御部3に接続されている。このように、抵抗R1は、トランジスタQ2のゲートとソースとの間に設けられている。また、抵抗R2は、トランジスタQ3のゲートとソースとの間に設けられている。トランジスタQ6及びQ7の各々のゲートは互いに接続されている。当該接続点に設けられた入力端子82は、後述の
図5に示される流入電流検出回路7の出力端子72に接続されている。
【0023】
図4には、流入電流検出部7の構成の一例が示されている。コンパレータIC1の反転入力端子は、抵抗R3を介して出力端子21に接続されており、非反転入力端子は、出力端子21に直接接続されている。コンパレータIC1の正電源端子(V+)は、電圧源VCCのプラス側に接続されており、負電源端子(V−)は、電圧源VCCのマイナス側に接続されている。コンパレータIC1の出力端子71は、
図2に示される検査モード移行制御部8の入力端子81に接続されている。
【0024】
図5には、流入電流検出部7の構成の別の一例が示されている。コンパレータIC1の非反転入力端子は、抵抗R3を介して出力端子21に接続されており、反転入力端子は、出力端子21に直接接続されている。コンパレータIC1の正電源端子(V+)は、電圧源VCCのプラス側に接続されており、負電源端子(V−)は、電圧源VCCのマイナス側に接続されている。コンパレータIC2の出力端子72は、
図3に示される検査モード移行制御部8の入力端子82に接続されている。
【0025】
以下、
図2に示される検査モード移行制御部8と、
図4に示される流入電流検出部7とを用いた場合の電源装置1の動作について説明する。
【0026】
先ず、通常モード時の動作について
図1、
図2及び
図4を参照しつつ説明する。
【0027】
通常モード時においては、出力端子21から負荷5に対して電力を供給するので、抵抗R3(
図4)には、チョークコイルL1側から出力端子21に向かう電流が流れる。このとき、抵抗R3の両端には出力端子21側が低電位となる電圧が発生する。これにより、コンパレータIC1の反転入力端子の電位が非反転入力端子の電位よりも高くなり、コンパレータIC1の出力端子71の電位は、負電源端子(V−)の電位と同電位となる。このとき、出力端子71に接続されている入力端子81(
図2)も負電源端子(V−)の電位と同電位となる。故に、トランジスタQ4及びQ5のゲート電位がソース電位と同電位となり、トランジスタQ4及びQ5の各々はオフ状態となる。
【0028】
トランジスタQ4及びQ5の各々がオフ状態であるので、トランジスタQ2及びQ3は同期整流制御部3によって通常のオンオフ動作を継続する。
【0029】
次に、過電圧検出部6の検査を行うための検査モード時の動作について
図1、
図2及び
図4を参照しつつ説明する。
【0030】
出力端子対21及び22間に通常の出力電圧よりも高い電圧を印加することにより検査モードに移行する。当該印加電圧は、電源装置1の内部部品にストレスを与えない程度の電圧とする。
【0031】
検査モード時においては、通常モード時とは逆に、抵抗R3(
図4)には、出力端子21側からチョークコイルL1に向かう電流が流れる。このとき、抵抗R3の両端には出力端子21側が高電位となる電圧が発生する。これにより、コンパレータIC1の非反転入力端子の電位が反転入力端子の電位よりも高くなり、コンパレータIC1の出力端子71の電位は、正電源端子(V+)の電位と同電位となる。このとき、出力端子71に接続されている入力端子81(
図2)も正電源端子(V+)の電位と同電位となる。すなわち、正電源端子(V+)の電位と同電位の検査モード移行指令が流入電流検出部7から検査モード移行制御部8に供給される。トランジスタQ4及びQ5のゲート電位はソース電位より高い電位となり、トランジスタQ4及びQ5の各々はオン状態となる。
【0032】
トランジスタQ4及びQ5の各々がオン状態であるので、トランジスタQ2及びQ3の各々のゲート電位はソース電位と同電位となり、トランジスタQ2及びQ3の各々はオフ状態となる。すなわち、検査モード移行制御部8が検査モード移行指令に応じて整流用及び転流用のトランジスタQ2及びQ3の動作を停止させる。
【0033】
かかる動作により、トランジスタQ2及びQ3の同期整流部10への電流の逆流を防止できるので、外部から出力端子21への電圧印加による過電圧検出部6の検査が可能となる。
【0034】
以下、
図3に示される検査モード移行制御部8と、
図5に示される流入電流検出部7とを用いた場合の電源装置1の動作について説明する。
【0035】
先ず、通常モード時の動作について
図1、
図3及び
図5を参照しつつ説明する。
【0036】
通常モード時においては、出力端子21から負荷5に対して電力を供給するので、抵抗R3(
図5)には、チョークコイルL1側から出力端子21に向かう電流が流れる。このとき、抵抗R3の両端には出力端子21側が低電位となる電圧が発生する。これにより、コンパレータIC2の非反転入力端子の電位が反転入力端子の電位よりも高くなり、コンパレータIC2の出力端子72の電位は、正電源端子(V+)の電位と同電位となる。このとき、出力端子72に接続されている入力端子82(
図3)も正電源端子(V+)の電位と同電位となる。故に、トランジスタQ6及びQ7のゲート電位がソース電位より高い電位となり、トランジスタQ6及びQ7の各々はオン状態となる。
【0037】
トランジスタQ6及びQ7の各々がオン状態であるので、トランジスタQ2及びQ3は同期整流制御部3によって通常のオンオフ動作を継続する。
【0038】
次に、過電圧検出部6の検査を行うための検査モード時の動作について
図1、
図3及び
図5を参照しつつ説明する。
【0039】
出力端子対21及び22間に通常の出力電圧よりも高い電圧を印加することにより検査モードに移行する。当該印加電圧は、電源装置1の内部部品にストレスを与えない程度の電圧とする。
【0040】
検査モード時においては、通常モード時とは逆に、抵抗R3(
図5)には、出力端子21側からチョークコイルL1に向かう電流が流れる。このとき、抵抗R3の両端には出力端子21側が高電位となる電圧が発生する。これにより、コンパレータIC2の反転入力端子の電位が非反転入力端子の電位よりも高くなり、コンパレータIC2の出力端子72の電位は、負電源端子(V−)の電位と同電位となる。このとき、出力端子72に接続されている入力端子82(
図3)も負電源端子(V−)の電位と同電位となる。すなわち、負電源端子(V−)の電位と同電位の検査モード移行指令が流入電流検出部7から検査モード移行制御部8に供給される。故に、トランジスタQ6及びQ7のゲート電位がソース電位と同電位となり、トランジスタQ6及びQ7の各々はオフ状態となる。
【0041】
トランジスタQ6及びQ7の各々がオフ状態であるので、トランジスタQ2及びQ3の各々のゲート電位はソース電位と同電位となり、トランジスタQ2及びQ3の各々はオフ状態となる。すなわち、検査モード移行制御部8が検査モード移行指令に応じて整流用及び転流用のトランジスタQ2及びQ3の動作を停止させる。
【0042】
かかる動作により、トランジスタQ2及びQ3の同期整流部10への電流の逆流を防止できるので、外部から出力端子21及び22間への電圧印加による過電圧検出部6の検査が可能となる。
【0043】
上記したように、本実施例の電源装置1においては、過電圧検出部6の検査を行う際に出力端子対21及び22間に通常の出力電圧よりも高い電圧を印加する。このとき、流入電流検出部7が出力端子対21及び22からの流入電流を検出して検査モード移行制御部8に検査モード移行指令を供給する。検査モード移行制御部8は、検査モード移行指令に応じて整流用及び転流用のトランジスタQ2及びQ3をオフする。これらのトランジスタがオフすることにより、出力端子対21及び22間に通常の出力電圧よりも高い電圧が印加された場合であっても、トランジスタQ2及びQ3の同期整流部10には電流が逆流しない。このように、出力端子対21及び22間に検査用の高電圧を印加するだけで検査モードに移行することができ、且つ、トランジスタQ2及びQ3の同期整流部10への電流逆流を防止することができる。
【0044】
故に、検査用の専用端子、テストピン、テストパッドが不要になると共に、これらを用いることによる検査精度の悪化をも防止できる。また、テストピン等への信号線接続の作業時間が軽減でき製造費も削減できる。更に、従来技術(特許文献1)におけるような検出用端子の接続先切替を行なわないので、切替用部品の故障によって過電圧保護回路が動作しないという不具合が生じず、信頼性を高めることができる。
<第2の実施例>
図6には、本実施例である電源装置1の構成が示されている。電源装置1は、第1の実施例の流入電流検出部7に代えて入力電圧検出部9を含む。チョークコイルL1の一端は出力端子21に直接接続されている。その他の構成は、第1の実施例と同様である。
【0045】
入力電圧検出部9は、入力端子対11及び12間に検査指令が入力されたことを検出して検査モード移行指令を検査モード移行制御部8に供給する。詳細には、入力電圧検出部9は、所定の閾値電圧よりも大きい電圧が入力端子対11及び12間に印加されたことを検出したときに、検査モード移行指令を検査モード移行制御部8に供給する。例えば、当該閾値電圧は通常モード時の入力電圧Vinであり、検査モード移行指令の電圧は通常モード時の入力電圧Vinよりも大きい電圧である。以下、入力電圧検出部9を検査指令検出部9とも称する。
【0046】
検査モード移行制御部8は、検査モード移行指令に応じて、動作モードを通常モードから検査モードに移行する。詳細には、検査モード移行制御部8は、通常モード時にオン状態にある整流用のトランジスタQ2及び転流用のQ3をオフ状態とすることにより、検査モードに移行する。
【0047】
図7には、入力電圧検出部9の構成の一例が示されている。プラス側の入力端子11とマイナス側の入力端子12との間には抵抗R4と抵抗R5とが直列接続されている。ノイズによる誤動作防止用のコンデンサC2が抵抗R5に対して並列に接続されている。コンデンサC2の一端は入力端子12に接続されている。
【0048】
コンパレータIC3の反転入力端子は、抵抗R4と抵抗R5の接続点n3に接続されており、非反転入力端子には、基準電圧Vrefが入力されている。コンパレータIC3の正電源端子(V+)は、電圧源VCCのプラス側に接続されており、負電源端子(V−)は、電圧源VCCのマイナス側に接続されている。コンパレータIC3の出力は、抵抗R6を介してホトカプラIC4のホトダイオードp1のアノードに接続されている。
【0049】
ホトダイオードp1のカソードは、入力端子12と、コンデンサC2の一端と、抵抗R5の一端とに接続されている。ホトカプラIC4のホトトランジスタp2のベースは、ホトダイオードp1からの光を受光する。ホトトランジスタp2のコレクタは、抵抗R7を介してFET駆動用電圧源VGSのプラス側に接続され、且つ、出力端子91に接続されている。出力端子91は、
図2に示される検査モード移行制御部8の入力端子81に接続される。FET駆動用電圧源VGSのマイナス側は、ホトトランジスタp2のエミッタと、出力端子22とに接続されている。
【0050】
図8には、入力電圧検出部9の構成の別の一例が示されている。プラス側の入力端子11とマイナス側の入力端子12との間には抵抗R4と抵抗R5とが直列接続されている。抵抗R5に対してコンデンサC2が並列に接続されている。コンデンサC2の一端は入力端子12に接続されている。
【0051】
コンパレータIC5の非反転入力端子は、抵抗R4と抵抗R5の接続点n3に接続されており、反転入力端子には、基準電圧Vrefが入力されている。コンパレータIC5の正電源端子(V+)は、電圧源VCCのプラス側に接続されており、負電源端子(V−)は、電圧源VCCのマイナス側に接続されている。コンパレータIC5の出力は、抵抗R6を介してホトカプラIC4のアノードに接続されている。
【0052】
ホトカプラIC4のカソードは、入力端子12と、コンデンサC2の一端と、抵抗R5の一端とに接続されている。ホトカプラIC4のコレクタは、抵抗R7を介してFET駆動用電圧源VGSのプラス側に接続され、且つ、出力端子92に接続されている。出力端子92は、
図3に示される検査モード移行制御部8の入力端子82に接続される。FET駆動用電圧源VGSのマイナス側は、ホトカプラIC4のエミッタと、出力端子22とに接続されている。
【0053】
以下、
図2に示される検査モード移行制御部8と、
図7に示される入力電圧検出部9とを用いた場合の電源装置1の動作について説明する。
【0054】
先ず、通常モード時の動作について
図6、
図2及び
図7を参照しつつ説明する。
【0055】
入力電圧Vinが通常動作時の入力電圧範囲内にあるときに抵抗R4と抵抗R5の接続点n3の電位が基準電位Vrefよりも低くなるように、抵抗R4及び抵抗R5の抵抗値を設定しておく。
【0056】
通常モード時においては、コンパレータIC3の非反転入力端子の電位が反転入力端子の電位よりも高くなるので、コンパレータIC3の出力端子は正電源端子(V+)の電位と同電位となる。これにより、抵抗R6を介してホトカプラIC4のホトダイオードp1及びホトトランジスタp2が共にオンするので、出力端子91の電位が出力端子22の電位と同電位となる。このとき、出力端子91に接続されている入力端子81(
図2)も出力端子22の電位と同電位となる。故に、トランジスタQ4及びQ5のゲート電位がソース電位と同電位となり、トランジスタQ4及びQ5の各々はオフ状態となる。
【0057】
トランジスタQ4及びQ5の各々がオフ状態であるので、トランジスタQ2及びQ3は同期整流制御部3によって通常のオンオフ動作を継続する。
【0058】
次に、過電圧検出部6の検査を行うための検査モード時の動作について
図6、
図2及び
図7を参照しつつ説明する。
【0059】
所定の閾値電圧(例えば通常モード時の入力電圧Vin)よりも大きい電圧(検査モード移行指令)を入力端子対11及び12間に印加することにより検査モードに移行する。当該印加電圧は、電源装置1の内部部品にストレスを与えない程度の電圧とする。
【0060】
検査モード時においては、抵抗R4と抵抗R5の接続点n3の電位が基準電位Vrefよりも高くなる。これにより、コンパレータIC3の反転入力端子の電位が非反転入力端子の電位よりも高くなるので、コンパレータIC3の出力端子は負電源端子(V−)の電位と同電位となる。これにより、ホトカプラIC4のホトダイオードp1及びホトトランジスタp2が共にオフするので、出力端子91の電位がFET駆動用電圧源VGSの電位と同電位となる。このとき、出力端子91に接続されている入力端子81(
図2)もFET駆動用電圧源VGSの電位と同電位となる。すなわち、FET駆動用電圧源VGSの電位と同電位の検査モード移行指令が入力電圧検出部9から検査モード移行制御部8に供給される。故に、トランジスタQ4及びQ5のゲート電位がソース電位より高い電位となり、トランジスタQ4及びQ5の各々はオン状態となる。
【0061】
トランジスタQ4及びQ5の各々がオン状態であるので、トランジスタQ2及びQ3の各々のゲート電位はソース電位と同電位となり、トランジスタQ2及びQ3の各々はオフ状態となる。すなわち、検査モード移行制御部8が検査モード移行指令に応じて整流用及び転流用のトランジスタQ2及びQ3の動作を停止させる。
【0062】
かかる動作により、トランジスタQ2及びQ3の同期整流部10への電流の逆流を防止できるので、外部から出力端子対21及び22間への電圧印加による過電圧検出部6の検査が可能となる。
【0063】
以下、
図3に示される検査モード移行制御部8と、
図8に示される入力電圧検出部9とを用いた場合の電源装置1の動作について説明する。
【0064】
先ず、通常モード時の動作について
図6、
図3及び
図8を参照しつつ説明する。
【0065】
入力電圧Vinが通常動作時の入力電圧範囲内にあるときに抵抗R4と抵抗R5の接続点n3の電位が基準電位Vrefよりも低くなるように、抵抗R4及び抵抗R5の抵抗値を設定しておく。
【0066】
通常モード時においては、コンパレータIC5の反転入力端子の電位が非反転入力端子の電位よりも高くなるので、コンパレータIC5の出力端子は負電源端子(V−)の電位と同電位となる。これにより、ホトカプラIC4のホトダイオードp1及びホトトランジスタp2が共にオフするので、出力端子92の電位がFET駆動用電圧源VGSの電位と同電位となる。このとき、出力端子92に接続されている入力端子82(
図3)もFET駆動用電圧源VGSの電位と同電位となる。故に、トランジスタQ6及びQ7のゲート電位がソース電位より高い電位となり、トランジスタQ6及びQ7の各々はオン状態となる。
【0067】
トランジスタQ6及びQ7の各々がオン状態であるので、トランジスタQ2及びQ3は同期整流制御部3によって通常のオンオフ動作を継続する。
【0068】
次に、過電圧検出部6の検査を行うための検査モード時の動作について
図6、
図3及び
図8を参照しつつ説明する。
【0069】
所定の閾値電圧(例えば通常モード時の入力電圧Vin)よりも大きい電圧(検査モード移行指令)を入力端子対11及び12間に印加することにより検査モードに移行する。当該印加電圧は、電源装置1の内部部品にストレスを与えない程度の電圧とする。
【0070】
検査モード時においては、抵抗R4と抵抗R5の接続点n3の電位が基準電位Vrefよりも高くなる。これにより、コンパレータIC5の非反転入力端子の電位が反転入力端子の電位よりも高くなるので、コンパレータIC5の出力端子は正電源端子(V+)の電位と同電位となる。これにより、抵抗R6を介してホトカプラIC4のホトダイオードp1及びホトトランジスタp2が共にオンするので、出力端子92の電位が出力端子22の電位と同電位となる。このとき、出力端子92に接続されている入力端子82(
図3)も出力端子22の電位と同電位となる。すなわち、出力端子22の電位と同電位の検査モード移行指令が入力電圧検出部9から検査モード移行制御部8に供給される。故に、トランジスタQ6及びQ7のゲート電位がソース電位と同電位となり、トランジスタQ6及びQ7の各々はオフ状態となる。
【0071】
トランジスタQ6及びQ7の各々がオフ状態であるので、トランジスタQ2及びQ3の各々のゲート電位はソース電位と同電位となり、トランジスタQ2及びQ3の各々はオフ状態となる。すなわち、検査モード移行制御部8が検査モード移行指令に応じて整流用及び転流用のトランジスタQ2及びQ3の動作を停止させる。
【0072】
かかる動作により、トランジスタQ2及びQ3の同期整流部10への電流の逆流を防止できるので、外部から出力端子対21及び22間への電圧印加による過電圧検出部6の検査が可能となる。
【0073】
上記したように、本実施例の電源装置1においては、過電圧検出部6の検査を行う際に通常動作時の入力電圧範囲を超える入力電圧を入力端子対11及び12間に印加する。このとき、入力電圧検出部9が入力端子対11及び12間への入力電圧を検出して検査モード移行制御部8に入力電圧検出信号を供給する。検査モード移行制御部8は、入力電圧検出信号に応じて整流用及び転流用のトランジスタQ2及びQ3をオフする。これらのトランジスタがオフすることにより、出力端子対21及び22間に通常の出力電圧よりも高い電圧が印加された場合であっても、トランジスタQ2及びQ3の同期整流部10には電流が逆流しない。このように、入力端子対11及び12間に検査用の高電圧を印加するだけで検査モードに移行することができ、且つ、トランジスタQ2及びQ3の同期整流部10への電流逆流を防止することができる。
【0074】
故に、検査用の専用端子、テストピン、テストパッドが不要になると共に、これらを用いることによる検査精度の悪化をも防止できる。また、テストピン等への信号線接続の作業時間が軽減でき製造費も削減できる。更に、従来技術(特許文献1)におけるような検出用端子の接続先切替を行なわないので、切替用部品の故障によって過電圧保護回路が動作しないという不具合が生じず、信頼性を高めることができる。
【0075】
上記の実施例は、電源装置1が一石フォワード型である場合の例であるが、これに限られず、フライバック型等の絶縁型、又は非絶縁型の電源構成の場合にも適用可能である。
【0076】
また、上記の実施例は、検査モード移行制御部8にNチャネル型のMOSFETを用いた例であるが、これに限られず、Pチャネル型のMOSFET、NPN型若しくはPNP型のバイポーラトランジスタ、又は、リレー等のスイッチ素子を用いることもできる。
【0077】
また、上記の実施例は、プッシュプル型のコンパレータを用いた場合の例であるが、これに限られず、オープンコレクタ型又はオープンドレイン型のコンパレータを用いることもできる。