特許 5881037 絶縁物／半導体界面の評価方法及び評価装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】5881037

(24)【登録日】2016年2月12日

(45)【発行日】2016年3月9日

(54)【発明の名称】絶縁物／半導体界面の評価方法及び評価装置

(51)【国際特許分類】

   H01L 21/66 20060101AFI20160225BHJP

   H01L 21/336 20060101ALI20160225BHJP

   H01L 29/78 20060101ALI20160225BHJP

【ＦＩ】

   H01L21/66 Q

   H01L29/78 301T

【請求項の数】10

【全頁数】14

(21)【出願番号】特願2011-175232(P2011-175232)

(22)【出願日】2011年8月10日

(65)【公開番号】特開2013-38340(P2013-38340A)

(43)【公開日】2013年2月21日

【審査請求日】2014年8月8日

(73)【特許権者】

【識別番号】504132272

【氏名又は名称】国立大学法人京都大学

(74)【代理人】

【識別番号】100091096

【弁理士】

【氏名又は名称】平木 祐輔

(74)【代理人】

【識別番号】100102576

【弁理士】

【氏名又は名称】渡辺 敏章

(74)【代理人】

【識別番号】100108394

【弁理士】

【氏名又は名称】今村 健一

(72)【発明者】

【氏名】木本 恒暢

(72)【発明者】

【氏名】吉岡 裕典

【審査官】 ▲高▼須 甲斐

(56)【参考文献】

【文献】 特開平０４−３１５９６９（ＪＰ，Ａ）

【文献】 特開２００６−１９６７１３（ＪＰ，Ａ）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｈ０１Ｌ ２１／６６

Ｈ０１Ｌ ２１／３３６

Ｈ０１Ｌ ２９／７８

(57)【特許請求の範囲】

【請求項1】

１００ＭＨｚ程度の高周波におけるＣ−Ｖ特性を元に、酸化膜容量の影響を排除した半導体容量（Ｃ_D＋Ｃ_IT〜Ｃ_D）を計算する第１ステップと、
1/（Ｃ_D＋Ｃ_IT）²を、低周波（準静電的）Ｃ−Ｖ特性から計算される表面ポテンシャルψsに対してプロットする第２ステップと、
ψs−1/（Ｃ_D＋Ｃ_IT）²プロットの外挿値が原点を通るように定数項を定めることにより、表面ポテンシャルψsの絶対値を確定する第３ステップと
を有することを特徴とする絶縁物／半導体界面の評価方法。
ここで、Ｃ_Dは、半導体の容量であり、Ｃ_ITは、界面順位に起因する容量であり、ＣはＭＯＳキャパシタの容量である。

【請求項2】

前記第１ステップにおいては、

を用い、
前記第２ステップにおいては、

を用い、
前記第３ステップにおいては、

を用いることを特徴とする請求項１に記載の絶縁物／半導体界面の評価方法。
ここで、Ｃ_ＯＸは、酸化膜の容量であり、Ｖ_Ｇはゲート電圧であり、Ｃ_ＱＳは、準静電的な容量であり、Ａは、積分定数であり、Ｃ_{ｄｅｐｌｅｔｉｏｎ}は、空乏層の容量であり、Ｓはゲート電極の面積であり、ε_ＳｉＣは、ＳｉＣの誘電率であり、ｅは、素電荷であり、Ｎ_Ｄは、ＳｉＣのドーピング濃度である。

【請求項3】

確定した前記表面ポテンシャルψsを用いて、酸化膜容量を差し引いた容量（Ｃ_D＋Ｃ_IT）とψsとの関係を絶縁物／半導体界面における界面欠陥に起因する容量Ｃ_ITが無視できる程度の高周波および低周波で求める第４ステップと、
前記1/（Ｃ_D＋Ｃ_IT）²-ψｓプロットから求めたドーピング密度Ｎ_Ｄを用いて半導体容量Ｃ_Dの理論特性とに基づいて、低周波（Ｃ_D＋Ｃ_IT）特性と理論特性Ｃ_D（理論）との差分が界面準位に起因する容量Ｃ_ITとなることを利用して、当該Ｃ_IT値から界面準位密度Ｄ_ＩＴを求める第５ステップと
を有することを特徴とする請求項１に記載の絶縁物／半導体界面の評価方法。

【請求項4】

前記第４ステップにおいては、

を用い、
前記第５ステップにおいては、

を用いることを特徴とする請求項３に記載の絶縁物／半導体界面の評価方法。
ここで、Ｃ_{Ｄ，ｔｈｅｏｒｙ}はＣ_Ｄの理論値であり、ｋはボルツマン定数であり、Ｔは温度、（Ｃ_Ｄ＋Ｃ_ＩＴ）ＱＳは、半導体の容量と界面順位に起因する容量との和（準制電的な容量）である。

【請求項5】

前記理論特性Ｃ_D（理論）の代わりに、十分周波数の高いＣ_D＋Ｃ_IT特性を用いて求めることを特徴とする請求項３又は４に記載の絶縁物／半導体界面の評価方法。

【請求項6】

前記半導体は、ＳｉＣであり、
前記高周波は、１００ＭＨｚ程度の超高周波であることを特徴とする請求項５に記載の絶縁物／半導体界面の評価方法。

【請求項7】

請求項１又２に記載の絶縁物／半導体界面の評価方法で求めた表面ポテンシャルψsを、請求項３から５までのいずれか１項に記載の絶縁物／半導体界面の評価方法における前記第４のステップの表面ポテンシャルψsとして用いることを特徴とする絶縁物／半導体界面の評価方法。

【請求項8】

請求項１から７までのいずれか１項に記載の絶縁物／半導体界面の評価方法を、コンピュータに実行させるためのプログラム。

【請求項9】

絶縁物／半導体界面における界面欠陥に起因する容量Ｃ_ITが無視できる程度の高周波におけるＣ−Ｖ特性を元に、酸化膜容量の影響を排除した半導体容量（Ｃ_D＋Ｃ_IT）を計算する半導体容量（Ｃ_D＋Ｃ_IT）演算部と、
1/（Ｃ_D＋Ｃ_IT）²を低周波（準静電的）Ｃ−Ｖ特性から計算される表面ポテンシャルψsに対してプロットする１／（Ｃ_D＋Ｃ_IT）²−ψｓプロット部と、
１／（Ｃ_D＋Ｃ_IT）²−ψｓプロットの外挿値が原点を通るように定数項を定めることにより、表面ポテンシャルψsの絶対値を確定する積分定数Ａ演算部と
を有することを特徴とする絶縁物／半導体界面の評価装置。

【請求項10】

確定した前記表面ポテンシャルψsを用いて、酸化膜容量を差し引いた容量（Ｃ_D＋Ｃ_IT）とψsとの関係を絶縁物／半導体界面における界面欠陥に起因する容量Ｃ_ITが無視できる程度の高周波および低周波で求めるＭＯＳキャパシタのＶ_Ｇ−ψ_ｓプロット部と、
前記1/（Ｃ_D＋Ｃ_IT）²-ψｓプロットから求めたドーピング密度Ｎ_Ｄを用いて半導体容量Ｃｓの理論特性とに基づいて、低周波（Ｃ_D＋Ｃ_IT）特性と理論特性Ｃ_D（理論）との差分が界面準位に起因する容量Ｃ_ITとなることを利用して、当該Ｃ_IT値から界面準位密度Ｄ_ＩＴを求めるＤ_ＩＴ演算部と
を有することを特徴とする請求項９に記載の絶縁物／半導体界面の評価装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、絶縁物／半導体界面の評価技術に関し、特に、絶縁膜／ＳｉＣ半導体界面欠陥の評価技術に関する。

【背景技術】

【0002】

絶縁膜/半導体界面(ＭＩＳ界面、ＭＯＳ界面)の電子物性は、ＭＯＳＦＥＴ、ＴＦＴ、ＣＣＤ、太陽電池など多くの主要な半導体デバイスの性能を左右する重要な特性である。特に、次世代パワー半導体として期待される炭化珪素(ＳｉＣ)の分野では、パワーＭＯＳＦＥＴの高性能化が最も重要な課題の一つであるが、酸化膜/ＳｉＣ界面に多くの欠陥（界面準位）が存在し、ＭＯＳ界面のチャネル移動度が極めて低いことが問題となっている。

【0003】

酸化膜/ＳｉＣ界面の評価では、エネルギーバンド端に近づくにつれて界面準位密度が指数関数的に増大することが見出され、このエネルギー的に浅い界面準位が、チャネル移動度の低下をもたらしていることが分かっている。

【0004】

したがって、このエネルギー的に浅い界面準位を正確に評価する手法（エネルギー位置と界面準位密度との両方を正確に求める手法）の確立が急務となっている。

【0005】

絶縁膜/半導体界面の界面準位密度の評価法については、Ｓｉの分野で２０〜４０年前に確立されて以来、ほとんど進展がないと言って過言ではない。これらの評価法には、以下のものがある。

【0006】

１）ＭＩＳあるいはＭＯＳ構造（ＭＩＳあるいはＭＯＳキャパシタ）の高周波(０．１−１ＭＨｚ)特性と理論特性の差分から界面準位密度を求めるターマン法。
２）高周波(０．１−１ＭＨｚ)および低周波（準静電的，ＱＳ）のＣ−Ｖ特性から求めるｈｉｇｈ−ｌｏｗ法。
３）ＭＯＳ構造のコンダクタンスの周波数依存性を元に解析するコンダクタンス法。

【0007】

上記１）から３）までの３種類の評価方法が一般的であり、これらは半導体に関する多くの教科書にも記載されている。例えば、当該分野の代表的な教科書である下記非特許文献１などに記載されている。

【先行技術文献】

【非特許文献】

【0008】

【非特許文献1】S.M. Sze and K.K. Ng, “Physics of Semiconductor Devices (3rd ed.)”, Chapter 4, (2007, John Wiley & Sons, Inc., USA).

【発明の概要】

【発明が解決しようとする課題】

【0009】

上記従来技術である３種類の代表的な界面準位密度評価法の問題点について、以下に説明する。

【0010】

１）ターマン法： 測定は簡便である。
しかしながら、界面準位密度の絶対値に関する感度が低く、界面準位密度が３ｘ１０^１１ｃｍ^−２ｅＶ^−１以下になると、ノイズと計算誤差の影響を受けて界面準位密度を正確に評価できない。

【0011】

また、各々の界面準位密度に相当するエネルギー位置の求め方が極めて曖昧であり、正確な界面準位密度の分布を求めることが不可能である。

【0012】

２）Ｈｉｇｈ−ｌｏｗ法： ＱＳと０.１−１ＭＨｚの高周波とで、Ｃ−Ｖ測定を行う方法であり、測定は比較的簡便である。また、界面準位密度の定量評価も比較的良好であるため、Ｓｉの分野では標準的な評価手法となっている。

【0013】

しかしながら、エネルギー位置の求め方に曖昧性があり、界面準位密度がバンド端近傍で急激な変化を示す場合（ＳｉＣの場合など）には、適用することが危険である。

【0014】

また、ＳｉＣの場合に適用すると、最も重要なバンド端近傍の界面準位密度を著しく過小評価することが知られており、問題となっていた。また、この過小評価の物理的理由も不明であった。

【0015】

３）コンダクタンス法： 界面準位密度の絶対評価という観点では、最も精度が良い。
しかしながら、測定とデータ解析とに極めて長時間を要することが最大の問題である（ｈｉｇｈ−ｌｏｗ法に比べて３倍以上の時間が必要である）。

【0016】

さらに、得られる界面準位密度は、特定のエネルギー位置に対応する不連続な点としてのみ求められ、デバイス特性解析に必要な界面準位密度のエネルギー分布を直接求めることが不可能である。

【0017】

加えて、ｈｉｇｈ−ｌｏｗ法の場合と同様に、エネルギー位置の曖昧性、バンド端近傍での界面準位密度の定量性に問題がある。

【0018】

本発明は、ＭＩＳあるいはＭＯＳ界面の欠陥密度（界面準位密度）を簡便かつ高い精度で求めることを目的とする。

【課題を解決するための手段】

【0019】

本発明の一観点によれば、１００ＭＨｚ程度の高周波におけるＣ−Ｖ特性を元に、酸化膜容量の影響を排除した半導体容量（Ｃ_D＋Ｃ_IT〜Ｃ_D）を計算する第１ステップと、1/（Ｃ_D＋Ｃ_IT）^２を、低周波（準静電的）Ｃ−Ｖ特性から計算される表面ポテンシャルψsに対してプロットする第２ステップと、ψs−1/（Ｃ_D＋Ｃ_IT）^２プロットの外挿値が原点を通るように定数項を定めることにより、表面ポテンシャルψsの絶対値を確定する第３ステップとを有することを特徴とする絶縁物／半導体界面の評価方法が提供される。ここで、１００ＭＨｚ程度とは、絶縁物／半導体界面における界面欠陥に起因する容量Ｃ_ITが無視できる程度の高周波を示すものである。

【0020】

前記第１ステップにおいては、

を用い、
前記第２ステップにおいては、

を用い、
前記第３ステップにおいては、

を用いることができる。

【0021】

また、本発明は、確定した前記表面ポテンシャルψsを用いて、酸化膜容量を差し引いた容量（Ｃ_D＋Ｃ_IT）とψsとの関係を絶縁物／半導体界面における界面欠陥に起因する容量Ｃ_ITが無視できる程度の高周波および低周波で求める第４ステップと、前記1/（Ｃ_D＋Ｃ_IT）²-ψｓプロットから求めたドーピング密度Ｎ_Ｄを用いて半導体容量Ｃ_Dの理論特性とに基づいて、低周波（Ｃ_D＋Ｃ_IT）特性と理論特性Ｃ_D（理論）との差分が界面準位に起因する容量Ｃ_ITとなることを利用して、当該Ｃ_IT値から界面準位密度Ｄ_ITを求める第５ステップとを有することを特徴とする絶縁物／半導体界面の評価方法である。

【0022】

ここで、前記第４ステップにおいては、

を用い、
前記第５ステップにおいては、

を用いることができる。

【0023】

前記理論特性Ｃ_D（理論）の代わりに、十分周波数の高いＣ_D＋Ｃ_IT特性を用いて求めることも可能である。

【0024】

前記半導体は、ＳｉＣであり、前記高周波は、１００ＭＨｚ程度の超高周波であることが好ましいが、Ｓｉ，Ｇｅ，ＧａＡｓ，ＧａＮなど任意の半導体材料について適用可能である。禁制帯幅が比較的小さい半導体においては、室温で容易に反転層が形成されるために、広い電圧範囲で空乏層容量を求めることが困難であるが、そのような場合にはパルス電圧を用いたパルスＣ−Ｖ測定を行えば、深い空乏状態が得られ、広範囲で正確に空乏層容量を求めることができる。

【0025】

また、本発明は、上記第１から第３までのステップを含む絶縁物／半導体界面の評価方法で求めた表面ポテンシャルψsを、前記第４、第５のステップを含む絶縁物／半導体界面の評価方法における前記第４のステップの表面ポテンシャルψsとして用いることを特徴とする絶縁物／半導体界面の評価方法である。

【0026】

本発明は、上記のいずれかに記載の絶縁物／半導体界面の評価方法を、コンピュータに実行させるためのプログラムである。

【0027】

本発明は、当該プログラムを記録するコンピュータ読み取り可能な記録媒体であっても良い。

【0028】

本発明の他の観点によれば、絶縁物／半導体界面における界面欠陥に起因する容量Ｃ_ITが無視できる程度の高周波におけるＣ−Ｖ特性を元に、酸化膜容量の影響を排除した半導体容量（Ｃ_D＋Ｃ_IT）を計算する半導体容量（Ｃ_D＋Ｃ_IT）演算部と、1/（Ｃ_D＋Ｃ_IT）²を低周波（準静電的）Ｃ−Ｖ特性から計算される表面ポテンシャルψsに対してプロットする１／（Ｃ_D＋Ｃ_IT）²−ψｓプロット部と、ψs−1/（Ｃ_D＋Ｃ_IT）²プロットの外挿値が原点を通るように定数項を定めることにより、表面ポテンシャルψsの絶対値を確定する積分定数Ａ演算部と、を有することを特徴とする絶縁物／半導体界面の評価装置が提供される。

【0029】

確定した前記表面ポテンシャルψsを用いて、酸化膜容量を差し引いた容量（Ｃ_D＋Ｃ_IT）とψsとの関係を絶縁物／半導体界面における界面欠陥に起因する容量Ｃ_ITが無視できる程度の高周波および低周波で求めるＭＯＳキャパシタのＶ_Ｇ−ψ_ｓプロット部と、前記1/（Ｃ_D＋Ｃ_IT）²-ψｓプロットから求めたドーピング密度Ｎ_Ｄを用いて半導体容量Ｃｓの理論特性とに基づいて、低周波（Ｃ_D＋Ｃ_IT）特性と理論特性Ｃ_D（理論）との差分が界面準位に起因する容量Ｃ_ITとなることを利用して、当該Ｃ_IT値から界面準位密度Ｄ_ITを求めるＤ_IT演算部とを有することが好ましい。

【発明の効果】

【0030】

本発明によれば、ＭＩＳあるいはＭＯＳ界面の欠陥密度（界面準位密度）を簡便（高速）かつ高い精度で得ることができる。

【0031】

また、不連続なデータになることなく、連続的なエネルギー分布を得ることができるため、精密な解析結果を得ることができる。

【図面の簡単な説明】

【0032】

【図1】本発明の一実施の形態による、ＭＯＳキャパシタのＣ−Ｖ測定結果を示す図であり、準静電的（ＱＳ： ｑｕａｓｉ−ｓｔａｔｉｃ）、１０ｋＨｚ、１ＭＨｚ、１００ＭＨｚでの測定結果を示す図である。

【図2】ＭＯＳキャパシタの等価回路図であり、図２（ａ）は、界面準位を含む一般的な界面構造の等価回路図であり、図２（ｂ）は、界面に多数キャリアが強く蓄積された状態における等価回路図である。

【図3】高周波での、空乏状態における１／（Ｃ_D＋Ｃ_IT）²とψｓとの関係をプロットした図である。ここでは、１ＭＨｚと１００ＭＨｚとの値を示している。

【図4】Ｃ_D＋Ｃ_ITとψｓとの関係を、種々の周波数で求めた特性と、理論特性とを示す図である。

【図5】同じキャパシタにおいて、本願を含む種々の方法（本願の方法、従来のｈｉｇｈ−ｌｏｗ法、コンダクタンス法）で求めた界面準位密度のエネルギー分布を示す図である。

【図6】本実施の形態で使用した絶縁膜／ＳｉＣキャパシタの構造の一例を示す図である。各種パラメータは、限定的なものではない。

【図7】ψｓとＶ_Ｇとの関係を示す図である。

【図8】本実施の形態による、絶縁物／半導体界面欠陥の評価方法の一例を示すフローチャート図である。

【図9】本実施の形態による、絶縁物／半導体界面欠陥の評価装置の一構成例を示す機能ブロック図である。

【図10】ｎ型ＳｉＣ ＭＯＳキャパシタについて、蓄積状態(ψｓ= 0.03V)で測定したＣ_D＋Ｃ_ITの周波数依存性を示す図である。

【発明を実施するための形態】

【0033】

以下、本発明の一実施の形態による絶縁物／半導体界面欠陥の評価技術について、図面を参照しながら説明を行う。図６は、本実施の形態で使用した絶縁膜／ＳｉＣキャパシタの構造の一例を示す図である。尚、絶縁膜／ＳｉＣキャパシタの構造、パラメータなどは、単なる一例であり、以下のものに限定されるものではなく、多くの構造に対して有効に用いることができる。図６に示す例では、ｎ型４Ｈ−ＳｉＣ基板上に、ｎ型のＳｉＣバッファ層、ｎ型のＳｉＣ層、ＳｉＯ_２等の絶縁膜が形成され、絶縁膜上に第１電極が、ｎ型基板に第２電極が形成されている。第１電極と第２電極との間に電圧Ｖｇを印加することで、Ｃ−Ｖ測定を行い、キャパシタの容量を求めることができる。

【0034】

図１は、本発明の一実施の形態による、ＭＯＳキャパシタ（図６参照）のＣ−Ｖ測定結果を示す図であり、準静電的（ｑｕａｓｉ−ｓｔａｔｉｃ： ＱＳ）の状態（ＤＣに近い）、１０ｋＨｚ、１ＭＨｚ、１００ＭＨｚにおける測定結果を示す図である。図２は、本実施の形態によるＭＯＳキャパシタの等価回路図であり、図２（ａ）は、界面準位を含む一般的な界面構造の等価回路図であり、図２（ｂ）は、ＭＯＳキャパシタにおいて多数キャリアが強く蓄積された状態における等価回路図である。

【0035】

図２（ａ）に示す等価回路図において、ＭＯＳキャパシタは、酸化膜の容量Ｃｏｘと、半導体の容量Ｃ_D（Ｖ_Ｇ）と、界面準位に起因する容量Ｃ_ITと、界面におけるコンダクタンスＧ_ＩＴと、直列インピーダンスＺと、で表すことができる。

【0036】

周波数を高くすることによる蓄積容量の減少は、直列の寄生インピーダンスＺに起因するものであり、Ｃ_ＯＸとＺとは、図２（ｂ）に示すように、強い蓄積状態と想定されるＶ_Ｇ＝１５Ｖにおけるインピーダンスより求めることができる。

【0037】

次に、本実施の形態による絶縁物／半導体界面欠陥の評価方法について、図１から図９までを参照しながら説明する。

【0038】

まず、以下の説明において用いる計算式を示す。

【数1】

【0039】

（１）式は、Ｖ_Ｇに依存する表面ポテンシャルを求めるための式である。ここで、ψｓ（Ｖ_Ｇ）は、Ｖ_Ｇに依存する表面ポテンシャルである。Ｃ_ＱＳは、準静電的な容量であり、Ｃ_ＯＸは、酸化膜の容量であり、Ａは、積分定数である。

【0040】

【数2】

【0041】

（２）式は、測定された容量Ｃと、半導体の容量Ｃ_Dと、酸化膜の容量Ｃ_ＯＸとの関係を示す図である。左側の近似は、十分高い周波数のときに成立する。

【0042】

【数3】

【0043】

（３）式は、界面準位密度Ｄ_ＩＴを求める式であり、ここで、Ｃ_D＋Ｃ_ITが、界面準位を含めた半導体の容量であり、ＱＳにおいて測定した容量に対応する。Ｄ_ITは、界面準位密度である。Ｓは、ゲート電極（図６の第１電極）の面積であり、ｅは、素電荷である。

【0044】

【数4】

【0045】

（４）式は、十分に高い周波数であり、かつ、強い空乏状態において、界面準位は応答しない状態における式である。

【0046】

ここで、Ｃ_{ｄｅｐｌｅｔｉｏｎ}は、空乏層容量であり、ε_ＳｉＣは、ＳｉＣの誘電率であり、Ｎ_Ｄは、ＳｉＣのドーピング濃度である。

【0047】

【数5】

（５）式は、Ｃ_Dの理論値を求める式である。

【0048】

図８は、本実施の形態による半導体界面の評価方法の一例を示すフローチャート図である。図９は、絶縁物／半導体界面欠陥評価装置の一構成例を示す機能ブロック図である。

【0049】

図８のステップＳ１において、処理が開始される。次いで、ステップＳ２において、ＣＶ測定部（ユーザが測定する場合、自動的に測定がなされる場合を含む。以下、同様である。）１００が、１）ＱＳ（準静電的）なＣＶ測定、２）高周波のうち１００ＭＨｚでのＣＶ測定、３）１ＭＨｚでのＣＶ測定を行う。尚、１ＭＨｚでの測定は任意であり、また、図１では、さらに、１０ｋＨｚでの測定も行っているが、このステップＳ２において、ＱＳと１００ＭＨｚでの測定は必須である。ここで、高周波として１００ＭＨｚを用いたのは、図２の等価回路で、Ｃ_ITの成分を無視できる程度に高い高周波として選択したものである。図１に示すように、従来から用いられてきた、１ＭＨｚの高周波では、周波数に依存する界面欠陥に起因する容量成分Ｃ_ITの影響を十分に取り除けていないことを、発明者が見出した。

【0050】

次いで、ステップＳ３において、半導体容量（Ｃ_D＋Ｃ_IT）演算部１１０が、ステップＳ２で求めた２）の１００ＭＨｚの容量から、上記（２）式により求めた容量Ｃから酸化物容量Ｃ_ＯＸ成分を減算し、Ｃ_D＋Ｃ_ITを得る。ここで１００ＭＨｚでは、周波数に依存する界面欠陥に起因する容量成分Ｃ_ITの影響を十分に取り除くことができ、すなわちＣ_IT＝０であるため、Ｃ_D＋Ｃ_IT＝Ｃ_Dとすることができる（図２参照）。

【0051】

次いで、ステップＳ４において、ψｓ演算部１２０が、上記（１）式から、ステップＳ２の１）の（ＱＳ）値を用いて（図３参照）、Ａは不定のまま表面ポテンシャルψｓ（Ｖｇ）を計算する。

【0052】

これにより、ψｓとＶｇとの関係を、横軸の位置が不定（Ａ不定）のまま決定することができる。図７は、ψｓとＶ_Ｇとの関係の例を示す図である。ステップＳ４において、図７に示すψｓとＶ_Ｇとの関係のカーブの形状だけは確定するが、実際にはＶｇが不確定のため、横軸を含めたψｓとＶ_Ｇとの関係は決まっていない。

【0053】

次いで、ステップＳ５において、１／（Ｃ_D＋Ｃ_IT）²−ψｓプロット部１３０が、ステップＳ４で求めたψｓを用いて、高周波測定で得られた１／（Ｃ_D＋Ｃ_IT）²をψｓに対してプロットする（図３）。

【0054】

図３は、高周波での、空乏状態における１／（Ｃ_D＋Ｃ_IT）²とψｓとの関係をプロットした図である。ψsを決めるときにはＱＳで測定した容量を用い、図３の縦軸をプロットするときには高周波（１００ＭＨ）で測定した容量を用いる。図３においては、１００ＭＨｚでの測定値と、参考として１ＭＨｚでの測定値を示すが、両者では原点への外挿値がほぼ同じであることがわかる。尚、十分な空乏状態では、界面準位は１ＭＨｚに追随しないため、この領域の値を用いた外挿値は周波数依存性が小さく、精度が高い。

【0055】

次いで、ステップＳ６において、積分定数Ａ演算部１４０が、ステップＳ５でプロットした１／（Ｃ_D＋Ｃ_IT）²−ψｓ特性（図３）において、上記（４）式を用いてプロットの外挿値が原点を通るように定数項を定めることにより表面ポテンシャルψsの絶対値を決定する。ここまでの処理で、表面ポテンシャルψsを求めることができる。

【0056】

半導体物理の考察に基づいている（４）式を参照すると、ψｓは１／（Ｃ_D＋Ｃ_IT）²と原点を通る比例関係にあるため、１／（Ｃ_D＋Ｃ_IT）²−ψｓ特性の外挿入値が原点を通るようにすることで、（１）式の積分定数ｃｏｎｓｔ（Ａ）を求めることができる。このようにすると、表面ポテンシャルψsの絶対値を±０．０２ｅＶの精度で決定することができる。尚、従来法の精度は±０．１ｅＶ程度であり、本実施の形態による方法の方が高精度であることがわかる。

【0057】

図４は、Ｃ_D＋Ｃ_ITとψｓとの関係を種々の周波数で求めた特性と、理論特性とを示す図である。ここで、反転を考慮しない理論的な半導体容量Ｃ_D（理論）もプロットした。周波数の増加に伴って、Ｃ_D＋Ｃ_ITの測定値は、半導体容量Ｃ_D（理論）に近づくことがわかる。すなわち、従来から用いていた１ＭＨｚでの測定値は理論値とは大きく異なるが、１００ＭＨｚになると、かなり理論値に近くなることがわかった。

【0058】

【0059】

次いで、ステップＳ７において、ＭＯＳキャパシタのＶ_Ｇ−ψ_ｓプロット部１５０が、ＭＯＳキャパシタのＶｇとψｓの関係を確定する。Ｖｇとψsの関係は、定数項（Ａ）を除けばステップＳ４で既に求めている。そして、ステップＳ６において、積分定数Ａが求まったため、同時にＶｇとψsの関係が確定したことになる。すなわち、図７のＭＯＳキャパシタのＶｇとψｓの関係を、横軸の位置を含めて全て確定することができる。

【0060】

次に、ステップＳ８において、ψｓ−（Ｃ_D＋Ｃ_IT）プロット部１６０が、ψｓとＣ_D＋Ｃ_ITの関係をＱＳと理論値（（５）式の理論特性）でプロットする。ここで、理論値の代わりに１００ＭＨｚでの測定値を用いてプロットしても良い。

【0061】

さらに、ステップＳ９において、Ｄ_IT演算部１７０が、ステップＳ８のプロットにおける差分を求め、（３）式を用いてＤ_ITを求める。

【0062】

次いで、ステップＳ１０において、エネルギー変換部１８０は、ψｓをエネルギー（Ｅ_Ｃ−Ｅ）に変換し、（Ｅ_Ｃ−Ｅ）−Ｄ_ITプロット部１９０が、エネルギー（Ｅ_Ｃ−Ｅ）（図５参照）とＤ_ITとの関係をプロットする。

【0063】

この際、半導体（不純物濃度既知）のフェルミ準位Ｅ_Ｆを計算し（図５参照、１×１０^１６ｃｍ^−３であれば、Ｅ_Ｃ−Ｅ_Ｆ＝０．１９ｅＶ）、ここで、ψ_Ｓが０になる。図５の横軸Ｅ_Ｃ−Ｅは、Ｅ_Ｆ−ψｓで計算する。ψｓ＝０の時に、Ｅ_Ｃ−Ｅは０．１〜０．２ｅＶ程度（ドーピング密度に依存）である。

【0064】

このように、図５に示すＥ_Ｃ−ＥとＤ_ITとの関係を求めることができる。すなわち、伝導帯からのエネルギー準位と界面欠陥密度との関係を求めることができる。すなわち、絶縁膜／半導体界面欠陥の評価を行うことができる、ステップＳ１１で当該処理を終了する。

【0065】

図５に示すように、１００ＭＨｚで測定した界面欠陥密度Ｄ_IT−（Ｅ_Ｃ−Ｅ）カーブは、コンダクタンス法で精度良く求めたプロット値と非常に良い一致を示していることがわかる。１ＭＨｚにおけるフラットバンド容量に基づいて計算した従来のｈｉｇｈ−ｌｏｗ法で求めた値は、１ＭＨｚ程度の高周波で測定しても応答する界面欠陥の影響を見落としており、Ｄ_ITを低く見積もりすぎであることがわかる。

【0066】

これに比べて、本実施の形態による界面欠陥の評価技術によれば、従来から高精度であるとされていたが、測定に時間を要するコンダクタンス法と同等の精度の測定を、より高速に行うことが可能であることがわかる。さらに、Ｅｃ−Ｅに対して連続した曲線を得ることができるため、コンダクタンス法よりも短い時間で、界面欠陥の評価がしやすいことがわかる。

【0067】

図１０は、ｎ型ＳｉＣ ＭＯＳキャパシタについて、蓄積状態(ψ_Ｓ＝０．０３Ｖ)で測定したＣ_D＋Ｃ_ITの周波数依存性を示す図である。従来のｈｉｇｈ−ｌｏｗ法でよく用いられる周波数である１ＭＨｚでは、Ｃ_D＋Ｃ_IT値が理論計算値より明らかに大きく、応答の速い界面準位が追随していることが分かる。

【0068】

一方、１００ＭＨｚの測定では、Ｃ_D＋Ｃ_IT値が、ほぼ理論値に一致しており、界面準位は追随していないことが分かる。

【0069】

高周波の値としては、５０ＭＨｚ以上が理論値に近いという意味では好ましく、特に、１００ＭＨｚであれば、ほぼ理論値と同じであるという意味で、より好ましい。

【0070】

以上に説明したように、本実施の形態によれば、従来のいかなる評価手法よりも高い精度でＭＩＳあるいはＭＯＳ界面の欠陥密度（界面準位密度）を求めることができる。その絶対値だけでなく、そのエネルギー位置の精度も格段に優れている。しかも従来の標準的手法であるｈｉｇｈ−ｌｏｗ法と測定・解析時間はほぼ同じ（簡便）である。また、コンダクタンス法のように不連続なデータになることなく、連続的なエネルギー分布を得ることができる。バンド端近傍の界面準位密度の精密な評価にも対応しており、本手法の欠点はない。

【0071】

尚、上記の実施の形態において、添付図面に図示されている構成等については、これらに限定されるものではなく、本発明の効果を発揮する範囲内で適宜変更することが可能である。その他、本発明の目的の範囲を逸脱しない限りにおいて適宜変更して実施することが可能である。また、本実施の形態で説明した機能を実現するためのプログラムをコンピュータ読み取り可能な記録媒体に記録して、この記録媒体に記録されたプログラムをコンピュータシステムに読み込ませ、実行することにより各部の処理を行ってもよい。

【産業上の利用可能性】

【0072】

本発明は、絶縁物／半導体界面の欠陥評価装置に利用可能である。

【符号の説明】

【0073】

５０…絶縁膜／半導体界面評価装置、１００…ＣＶ測定部ｍ、１１０…半導体容量（Ｃ_D＋Ｃ_IT）演算部、１２０…ψｓ演算部、１３０…１／（Ｃ_D＋Ｃ_IT）²−ψｓプロット部、１４０…積分定数Ａ演算部、１５０…ＭＯＳキャパシタのＶ_Ｇ−ψ_ｓプロット部、１６０…ψｓ−（Ｃ_D＋Ｃ_IT）プロット部、１７０…Ｄ_IT演算部、１８０…エネルギー変換部、１９０…（Ｅ_Ｃ−Ｅ）−Ｄ_ITプロット部。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】