特許 5885544 圧電トランスの駆動回路、電源装置および圧電トランスの駆動方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】5885544

(24)【登録日】2016年2月19日

(45)【発行日】2016年3月15日

(54)【発明の名称】圧電トランスの駆動回路、電源装置および圧電トランスの駆動方法

(51)【国際特許分類】

   H02M 7/5387 20070101AFI20160301BHJP

【ＦＩ】

   H02M7/5387 Z

【請求項の数】4

【全頁数】11

(21)【出願番号】特願2012-49346(P2012-49346)

(22)【出願日】2012年3月6日

(65)【公開番号】特開2013-187948(P2013-187948A)

(43)【公開日】2013年9月19日

【審査請求日】2015年2月27日

(73)【特許権者】

【識別番号】000227180

【氏名又は名称】日置電機株式会社

(74)【代理人】

【識別番号】100104787

【弁理士】

【氏名又は名称】酒井 伸司

(72)【発明者】

【氏名】柳沢 浩一

【審査官】 安池 一貴

(56)【参考文献】

【文献】 特開２００３−１６４１６３（ＪＰ，Ａ）

【文献】 特開２００７−４３８４４（ＪＰ，Ａ）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｈ０２Ｍ ７／４２− ７／９８

Ｈ０２Ｍ ３／００− ３／４４

Ｈ０１Ｌ４１／００−４１／４７

(57)【特許請求の範囲】

【請求項1】

交流矩形波電圧を生成する共に当該交流矩形波電圧を圧電トランスの１次側電極間に印加することにより、当該圧電トランスの２次側電極に交流出力電圧を生成させる圧電トランスの駆動回路であって、
前記交流矩形波電圧の電圧波形を構成する負側矩形波を、当該負側矩形波の前後に出力される一対の正側矩形波のうちのいずれか一方の正側矩形波との間に短絡防止期間で主として構成されるオフ期間を介在させ、かつ当該一方の正側矩形波側に偏在させた状態で当該交流矩形波電圧を生成する圧電トランスの駆動回路。

【請求項2】

前記オフ期間は、前記短絡防止期間のみで構成されている請求項１記載の圧電トランスの駆動回路。

【請求項3】

請求項１または２記載の圧電トランスの駆動回路と、前記圧電トランスとを備え、当該圧電トランスによって生成された前記交流出力電圧に基づいて負荷用の出力電圧を生成して出力する電源装置。

【請求項4】

圧電トランスの１次側電極間に交流矩形波電圧を印加して、当該圧電トランスの２次側電極に交流出力電圧を生成させる圧電トランスの駆動方法であって、
前記交流矩形波電圧の電圧波形を構成する負側矩形波を、当該負側矩形波の前後に出力される一対の正側矩形波のうちのいずれか一方の正側矩形波との間に短絡防止期間で主として構成されるオフ期間を介在させ、かつ当該一方の正側矩形波側に偏在させた状態で当該交流矩形波電圧を生成する圧電トランスの駆動方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、圧電トランスを駆動して交流出力電圧を生成させる圧電トランスの駆動回路、この駆動回路を備えた電源装置、および圧電トランスの駆動方法に関するものである。

【背景技術】

【0002】

この種の圧電トランスの駆動回路および駆動方法として、下記の特許文献１に開示された圧電トランスの駆動回路および駆動方法が知られている。この圧電トランスの駆動回路５１は、一例として、図１に示すように、パルス生成部５２およびフルブリッジ回路部３を備えている。

【0003】

この場合、フルブリッジ回路部３は、一対のコンプリメンタリ型プッシュプル回路（以下、「プッシュプル回路」ともいう）１１，１２を備え、プッシュプル回路１１，１２間に交流矩形波電圧Ｖ１を生成する。具体的には、プッシュプル回路１１は、トランジスタ等のスイッチ素子１３，１４で構成されて、スイッチ素子１３が電源電圧Ｖｃｃ側に配置された状態で、電源電圧Ｖｃｃとグランド電位との間に接続されている。また、プッシュプル回路１２は、トランジスタ等のスイッチ素子１５，１６で構成されて、スイッチ素子１５が電源電圧Ｖｃｃ側に配置された状態で、電源電圧Ｖｃｃとグランド電位との間に接続されている。

【0004】

パルス生成部５２は、図６に示すタイミングで駆動パルスＳ１，Ｓ２を生成すると共に、図１に示すように、駆動パルスＳ１をスイッチ素子１４，１５に出力し、駆動パルスＳ２をスイッチ素子１３，１６に出力することにより、スイッチ素子１４，１５の組と、スイッチ素子１３，１６の組とを交互にオン状態に移行させる。

【0005】

また、駆動回路５１は、プッシュプル回路１１が、圧電トランス４における圧電振動体２１の一方の端部側に形成された一対の１次側電極２２，２３のうちの一方の１次側電極２２に接続され、プッシュプル回路１２が、他方の１次側電極２３に接続されている。

【0006】

以上の構成により、駆動回路５１では、フルブリッジ回路部３の各スイッチ素子１３，１４，１５，１６がパルス生成部５２から出力される上記の駆動パルスＳ１，Ｓ２によって図６に示すタイミングでオン・オフを繰り返すことにより、同図に示すように、正側の波高値がＶｃｃとなり、負側の波高値が−Ｖｃｃとなる交流矩形波電圧Ｖ１を生成して、圧電トランス４の一対の１次側電極２２，２３間に出力する。これにより、圧電トランス４では、圧電振動体２１が、他方の端部に形成された２次側電極２４に交流出力電圧Ｖ２を生成して、この２次側電極２４とグランド電位との間に接続されている負荷５に出力する。

【0007】

なお、フルブリッジ回路部３では、プッシュプル回路１１を構成するスイッチ素子１３，１４が同時にオン状態に移行しないようにし（電源電圧Ｖｃｃがグランド電位に短絡しないようにし）、かつプッシュプル回路１２を構成するスイッチ素子１５，１６が同時にオン状態に移行しないようにする必要がある。このため、パルス生成部５２は、駆動パルスＳ１の出力の停止から駆動パルスＳ２の出力の開始までの間と、駆動パルスＳ２の出力の停止から駆動パルスＳ１の出力の開始までの間とに、同じ長さのデッドタイム（短絡防止期間）Ｔｄがそれぞれ設けられている状態で駆動パルスＳ１，Ｓ２を出力するように構成されている。

【先行技術文献】

【特許文献】

【0008】

【特許文献1】特開２００１−８６７５８号公報（第５−６頁、第１２−１３図）

【発明の概要】

【発明が解決しようとする課題】

【0009】

ところで、使用する圧電トランス４の種類、フルブリッジ回路部３に使用する電源電圧Ｖｃｃ、並びに駆動パルスＳ１，Ｓ２の周期およびデューティ比を変えないという条件の下で、圧電トランス４から出力される交流出力電圧Ｖ２の電圧値を高めることができれば、圧電トランス４の適用範囲をより拡げることができるので、好ましい。

【0010】

本願発明者は、上記の条件下で、駆動パルスＳ１の出力の停止から駆動パルスＳ２の出力の開始までの間のオフ期間と、駆動パルスＳ２の出力の停止から駆動パルスＳ１の出力の開始までの間のオフ期間のそれぞれの長さのバランスを、フルブリッジ回路部３において上記した短絡が発生しない範囲内で変更する（一方のオフ期間を長くしつつ、他方のオフ期間を短くする）実験を実施したところ、両方のオフ期間の長さを揃えた（同一にした）ときよりも、両方のオフ期間の長さを違えたときの方が、交流出力電圧Ｖ２が高くなるという現象を発見した。

【0011】

本発明は、かかる課題を解決すべくなされたものであり、圧電トランスから出力される交流出力電圧の電圧値を高め得る圧電トランスの駆動回路、この圧電トランスと駆動回路とを備えた電源装置、および圧電トランスの駆動方法を提供することを主目的とする。

【課題を解決するための手段】

【0012】

上記目的を達成すべく請求項１記載の圧電トランスの駆動回路は、交流矩形波電圧を生成する共に当該交流矩形波電圧を圧電トランスの１次側電極間に印加することにより、当該圧電トランスの２次側電極に交流出力電圧を生成させる圧電トランスの駆動回路であって、前記交流矩形波電圧の電圧波形を構成する負側矩形波を、当該負側矩形波の前後に出力される一対の正側矩形波のうちのいずれか一方の正側矩形波との間に短絡防止期間で主として構成されるオフ期間を介在させ、かつ当該一方の正側矩形波側に偏在させた状態で当該交流矩形波電圧を生成する。

【0013】

また、請求項２記載の圧電トランスの駆動回路は、請求項１記載の圧電トランスの駆動回路において、前記オフ期間は、前記短絡防止期間のみで構成されている。

【0014】

また、請求項３記載の電源装置は、請求項１または２記載の圧電トランスの駆動回路と、前記圧電トランスとを備え、当該圧電トランスによって生成された前記交流出力電圧に基づいて負荷用の出力電圧を生成して出力する。

【0015】

また、請求項４記載の圧電トランスの駆動方法は、圧電トランスの１次側電極間に交流矩形波電圧を印加して、当該圧電トランスの２次側電極に交流出力電圧を生成させる圧電トランスの駆動方法であって、前記交流矩形波電圧の電圧波形を構成する負側矩形波を、当該負側矩形波の前後に出力される一対の正側矩形波のうちのいずれか一方の正側矩形波との間に短絡防止期間で主として構成されるオフ期間を介在させ、かつ当該一方の正側矩形波側に偏在させた状態で当該交流矩形波電圧を生成する。

【発明の効果】

【0016】

請求項１記載の圧電トランスの駆動回路、請求項３記載の電源装置、および請求項４記載の圧電トランスの駆動方法では、交流矩形波電圧の電圧波形を構成する負側矩形波を、この負側矩形波の前後に出力される一対の正側矩形波のうちのいずれか一方の正側矩形波との間に短絡防止期間で主として構成されるオフ期間を介在させ、かつこの一方の正側矩形波側に偏在させた状態で交流矩形波電圧を生成して、圧電トランスの一対の１次側電極間に出力する。

【0017】

したがって、この圧電トランスの駆動回路、電源装置および圧電トランスの駆動方法によれば、圧電トランスの種類およびフルブリッジ回路部に使用する電源電圧を一定とし、かつ交流矩形波電圧を構成する正側矩形波および負側矩形波の周期およびデューティ比（各矩形波のパルス幅）を一定とするという条件の下で、電圧値が高められた交流出力電圧を圧電トランスから出力させることができる。

【0018】

請求項２記載の圧電トランスの駆動回路によれば、オフ期間を短絡防止期間のみで構成するようにしたことにより、電圧値が最も高められた交流出力電圧を圧電トランスから出力させることができる。

【図面の簡単な説明】

【0019】

【図1】圧電トランス４の駆動回路１（５１）を備えた電源装置ＰＳの構成を示す構成図である。

【図2】駆動回路１の動作および圧電トランス４の駆動方法を説明するためのタイミングチャートである。

【図3】圧電トランス４の駆動方法についての実験内容を説明するためのタイミングチャートである。

【図4】交流矩形波電圧Ｖ１のＴ２／Ｔ１を０．３に維持しつつ、Ｔ３／Ｔ１を変化させたときの圧電トランス４で生成した交流出力電圧Ｖ２の電圧値の変化の様子を示す圧電トランス４の出力特性図である。

【図5】交流矩形波電圧Ｖ１のＴ２／Ｔ１を０．１に維持しつつ、Ｔ３／Ｔ１を変化させたときの圧電トランス４で生成した交流出力電圧Ｖ２の電圧値の変化の様子を示す圧電トランス４の出力特性図である。

【図6】従来の圧電トランス４の駆動方法を説明するためのタイミングチャートである。

【発明を実施するための形態】

【0020】

以下、圧電トランスの駆動回路、電源装置および圧電トランスの駆動方法についての実施の形態について、添付図面を参照して説明する。

【0021】

最初に、圧電トランスの駆動回路１およびこの駆動回路１を備えた電源装置ＰＳの構成について、図面を参照して説明する。

【0022】

電源装置ＰＳは、図１に示すように、駆動回路１および圧電トランス４を備えて、交流出力電圧Ｖ２を生成すると共に、生成した交流出力電圧Ｖ２に基づいて負荷５用の出力電圧を生成して、負荷５に出力可能に構成されている。なお、本例では、一例として、圧電トランス４で生成した交流出力電圧Ｖ２をそのまま負荷５用の出力電圧として、負荷５に出力する。

【0023】

駆動回路１は、図１に示すように、パルス生成部２およびフルブリッジ回路部３を備えている。パルス生成部２は、フルブリッジ回路部３を構成する後述の各スイッチ素子１４，１５を駆動するための駆動パルスＳ１と、後述の各スイッチ素子１３，１６を駆動するための駆動パルスＳ２とを生成して出力する。

【0024】

具体的には、パルス生成部２は、図２に示すように、駆動パルスＳ２の前後に出力される一対の駆動パルスＳ１のうちのいずれか一方の駆動パルスＳ１（本例では、後の駆動パルスＳ１）とこの駆動パルスＳ２との間に短絡防止期間（デッドタイム）Ｔｄで主として構成されるオフ期間（各駆動パルスＳ１，Ｓ２がいずれも出力されない期間）Ｔｏｆｆ１を介在させ、かつこの駆動パルスＳ２をこの後の駆動パルスＳ１側に偏在させた状態で、各駆動パルスＳ１，Ｓ２を生成する。言い換えれば、パルス生成部２は、駆動パルスＳ１における始端および終端のうちのいずれか一方の端部（同図では一例として始端（左端））と、駆動パルスＳ２における始端および終端のうちの駆動パルスＳ１における上記の一方の端部（始端）と異なる種類の一方の端部（終端（同図での右端））とが上記のオフ期間Ｔｏｆｆ１を挟んで連続して出現する状態を維持しつつ、この駆動パルスＳ２の前後に出力される一対の駆動パルスＳ１間において、この駆動パルスＳ２を本例では後の駆動パルスＳ１側に偏在させた状態で各駆動パルスＳ１，Ｓ２を生成する。

【0025】

この場合、この短絡防止期間Ｔｄは、フルブリッジ回路部３を構成する後述のプッシュプル回路１１を構成するスイッチ素子１３，１４が同時にオン状態に移行せず（電源電圧Ｖｃｃがプッシュプル回路１１を介してグランド電位に短絡せず）、かつ後述のプッシュプル回路１２を構成するスイッチ素子１５，１６が同時にオン状態に移行しない（電源電圧Ｖｃｃがプッシュプル回路１２を介してグランド電位に短絡しない）最小限の長さ（時間間隔）に規定されている。また、オフ期間Ｔｏｆｆ１は、短絡防止期間Ｔｄとほぼ等しい長さ（具体的には、オフ期間Ｔｏｆｆ１に占める短絡防止期間Ｔｄの割合が８０％以上、好ましくは９０％以上となる長さ）に規定されることにより、短絡防止期間Ｔｄで主として構成されている。

【0026】

また、駆動パルスＳ２の前後に出力される一対の駆動パルスＳ１のうちの他方の駆動パルスＳ１（本例では、前の駆動パルスＳ１）とこの駆動パルスＳ２との間にも、他のオフ期間Ｔｏｆｆ２が介在しているが、上記のようにして駆動パルスＳ２を後の駆動パルスＳ１側に偏在させたことにより、この他のオフ期間Ｔｏｆｆ２は、上記のオフ期間Ｔｏｆｆ１よりも、常に長い状態に維持されている。

【0027】

この構成により、パルス生成部２は、駆動パルスＳ１のデューティ比を設定するときには、駆動パルスＳ１における上記した一方の端部（図２中の始端）を基準として、パルス幅Ｔ２（一方の端部から他方の端部（図２中の終端（右端））までの時間）を矢印Ａで示すように変更する。また、パルス生成部２は、駆動パルスＳ２のデューティ比を設定するときには、駆動パルスＳ２における上記した一方の端部（図２中の終端）を基準として、パルス幅Ｔ２（一方の端部から他方の端部（図２中の始端（左端））までの時間）を矢印Ａで示すように変更する。つまり、他のオフ期間Ｔｏｆｆ２の長さを変更する。

【0028】

フルブリッジ回路部３は、一対のコンプリメンタリ型プッシュプル回路（以下、「プッシュプル回路」ともいう）１１，１２を備え、プッシュプル回路１１，１２間に交流矩形波電圧Ｖ１を生成する。具体的には、プッシュプル回路１１は、スイッチ素子（例えば電界効果型トランジスタ）１３，１４で構成されて、スイッチ素子１３が電源電圧Ｖｃｃ側に配置され、スイッチ素子１４がグランド電位側に配置された状態で、電源電圧Ｖｃｃとグランド電位との間に接続されている。また、プッシュプル回路１２は、スイッチ素子（例えば電界効果型トランジスタ）１５，１６で構成されて、スイッチ素子１５が電源電圧Ｖｃｃ側に配置され、スイッチ素子１６がグランド電位側に配置された状態で、電源電圧Ｖｃｃとグランド電位との間に接続されている。

【0029】

また、各プッシュプル回路１１，１２のスイッチ素子１３〜１６のうちの、スイッチ素子１４，１５は、パルス生成部２から出力される駆動パルスＳ１によって駆動されて、駆動パルスＳ１が入力されている期間においてオン状態に移行し、それ以外の期間はオフ状態に移行する。また、スイッチ素子１３，１６は、駆動パルスＳ２によって駆動されて、駆動パルスＳ２が入力されている期間においてオン状態に移行し、それ以外の期間はオフ状態に移行する。

【0030】

また、フルブリッジ回路部３では、プッシュプル回路１１における各スイッチ素子１３，１４の接続点Ａと、プッシュプル回路１２における各スイッチ素子１５，１６の接続点Ｂとが、それぞれ交流矩形波電圧Ｖ１の出力端子として機能して、圧電トランス４の後述する１次側電極２２，２３に接続されている。

【0031】

圧電トランス４は、圧電振動体２１、圧電振動体２１の一方の端部側に圧電振動体２１の厚み方向に離間して形成された一対の１次側電極２２，２３、圧電振動体２１の他方の端部側に形成された２次側電極２４を備えて構成されている。このように構成された圧電トランス４は、交流矩形波電圧Ｖ１が１次側電極２２，２３間に入力されている状態において、機械的振動が圧電振動体２１における１次側電極２２，２３の形成部位側に励起されて、圧電振動体２１における２次側電極２４の形成部位側においてこの機械的振動を電圧に変換して交流出力電圧Ｖ２を生成する。なお、この生成された交流出力電圧Ｖ２は、２次側電極２４に接続されている出力端子Ｃ（電源装置ＰＳにおける出力端子）から電源装置ＰＳの外部に出力される。

【0032】

次に、電源装置ＰＳおよび駆動回路１の動作と共に、駆動回路１による圧電トランス４の駆動方法について、図面を参照して説明する。

【0033】

この電源装置ＰＳでは、パルス生成部２が、図２に示すように、駆動パルスＳ２の前後に出力される一対の駆動パルスＳ１のうちの後の駆動パルスＳ１とこの駆動パルスＳ２との間にオフ期間Ｔｏｆｆ１を介在させ、かつ駆動パルスＳ２をこの後の駆動パルスＳ１側に偏在させた状態で、各駆動パルスＳ１，Ｓ２を生成してフルブリッジ回路部３に出力する。

【0034】

フルブリッジ回路部３では、駆動パルスＳ１に従い、プッシュプル回路１１のスイッチ素子１４とプッシュプル回路１２のスイッチ素子１５とが同期してオン状態およびオフ状態を交互に繰り返し、駆動パルスＳ２に従い、プッシュプル回路１１のスイッチ素子１３とプッシュプル回路１２のスイッチ素子１６とが同期してオン状態およびオフ状態を交互に繰り返す。

【0035】

これにより、図２に示すように、駆動パルスＳ１の入力時には、接続点Ａがオン状態のスイッチ素子１４を介してグランド電位に接続されると共に、接続点Ｂがオン状態のスイッチ素子１５を介して電源電圧Ｖｃｃに接続され、駆動パルスＳ２の入力時には、接続点Ａがオン状態のスイッチ素子１３を介して電源電圧Ｖｃｃに接続されると共に、接続点Ｂがオン状態のスイッチ素子１６を介してグランド電位に接続される。このため、フルブリッジ回路部３は、その一対の出力端子としての各接続点Ａ，Ｂ間に、図２に示すような正側の波高値がＶｃｃとなり、負側の波高値が−Ｖｃｃとなる交流矩形波電圧Ｖ１を生成して、この交流矩形波電圧Ｖ１を圧電トランス４の１次側電極２２，２３間に印加（出力）する。

【0036】

圧電トランス４は、１次側電極２２，２３間への交流矩形波電圧Ｖ１の印加により、２次側電極２４に交流出力電圧Ｖ２を生成すると共に、生成した交流出力電圧Ｖ２を出力端子Ｃを介して負荷５に出力する。

【0037】

この駆動回路１では、上記したように、各駆動パルスＳ１，Ｓ２において、駆動パルスＳ２の前後に出力される一対の駆動パルスＳ１のうちの後の駆動パルスＳ１とこの駆動パルスＳ２との間に短絡防止期間Ｔｄで主として構成されるオフ期間Ｔｏｆｆ１が介在し、かつこの駆動パルスＳ２が後の駆動パルスＳ１側に偏在する状態が維持されている。また、駆動パルスＳ１，Ｓ２のデューティ比の設定に際しては、この状態が維持されたままで、各駆動パルスＳ１，Ｓ２のパルス幅Ｔ２が矢印Ａで示されるように変更される。

【0038】

このため、フルブリッジ回路部３で生成する交流矩形波電圧Ｖ１においても、図２に示すように、交流矩形波電圧Ｖ１の電圧波形を構成する負側矩形波Ｖｍの前後に出力されるこの電圧波形を構成する一対の正側矩形波Ｖｐのうちのいずれか一方の正側矩形波Ｖｐ（本例では、後の正側矩形波Ｖｐ）とこの負側矩形波Ｖｍとの間に短絡防止期間Ｔｄで主として構成されるオフ期間Ｔｏｆｆ１が介在し、かつこの負側矩形波Ｖｍが一方の正側矩形波Ｖｐ側に偏在している状態が維持されている。また、正側矩形波Ｖｐおよび負側矩形波Ｖｍの各デューティ比の設定に際しては、この状態が維持されたままで、正側矩形波Ｖｐおよび負側矩形波Ｖｍの各パルス幅Ｔ２が矢印Ａで示されるように変更される。

【0039】

本願発明者は、図３に示すように、交流矩形波電圧Ｖ１の周期Ｔ１を一定（つまり、正側矩形波Ｖｐおよび負側矩形波Ｖｍも周期Ｔ１で一定）にした状態において、正側矩形波Ｖｐおよび負側矩形波Ｖｍの各パルス幅Ｔ２についても一定に維持しながら、正側矩形波Ｖｐにおける一方の端部（同図での始端（左端））と、負側矩形波Ｖｍにおける一方の端部（同図での終端（右端））との間の時間間隔Ｔ３を、同図中の上段に示される状態（時間間隔Ｔ３＝短絡防止期間Ｔｄ）から、中段に示される状態（負側矩形波Ｖｍがその前後の正側矩形波Ｖｐの中間点で出力される状態）を経由して、下段に示される状態（負側矩形波Ｖｍの前後に出力される一対の正側矩形波Ｖｐのうちの前の正側矩形波Ｖｐとこの負側矩形波Ｖｍとの間に短絡防止期間Ｔｄのみが介在し、かつこの負側矩形波Ｖｍがこの前の正側矩形波Ｖｐ側に偏在している状態）に至るまで、徐々に長くしたとき（負側矩形波Ｖｍの前後の正側矩形波Ｖｐのうちの前側の正側矩形波Ｖｐに徐々に近づけたとき）の交流出力電圧Ｖ２の変化の様子を実験で測定した。

【0040】

なお、図３中の下段に示される状態とは、パルス生成部２が、駆動パルスＳ２の前後に出力される一対の駆動パルスＳ１のうちの前の駆動パルスＳ１とこの駆動パルスＳ２との間に短絡防止期間Ｔｄのみが介在し、かつこの駆動パルスＳ２が前の駆動パルスＳ１側に偏在する状態で、各駆動パルスＳ１，Ｓ２を生成している状態である。また、この実験では、圧電トランス４としてタムラ製作所製のＡＳ−Ａ２４３Ｔを使用し、電源電圧Ｖｃｃを２０Ｖに規定し、各プッシュプル回路１１，１２を構成するスイッチ素子１３，１５としてＰチャンネル型のパワーＭＯＳＦＥＴ（ＴＰＣ８１２０：東芝製）を使用すると共に、スイッチ素子１４，１６としてＮチャンネル型のパワーＭＯＳＦＥＴ（ＴＰＣ８０６３−Ｈ：東芝製）を使用した。また、各駆動パルスＳ１，Ｓ２の周期Ｔ１を１０μｓ（周波数では１００ｋＨｚ）に規定した。

【0041】

交流矩形波電圧Ｖ１の周期Ｔ１に対する正側矩形波Ｖｐおよび負側矩形波Ｖｍの各パルス幅Ｔ２の比率（デューティ比）を０．３（＝Ｔ２／Ｔ１）としたときの、この実験の結果を図４に示す。なお、横軸は、周期Ｔ１に対する時間間隔Ｔ３の比率（＝Ｔ３／Ｔ１）を示している。

【0042】

この実験の結果によれば、交流出力電圧Ｖ２の電圧値（ピークｔｏピーク）は、図３中の上段に示す状態から時間間隔Ｔ３が長くなるに伴って徐々に低下し、比率Ｔ３／Ｔ１が０．２のとき、すなわち、正側矩形波Ｖｐに対する負側矩形波Ｖｍの位置が同図中の中段に示す状態のときに、最小になる。また、交流出力電圧Ｖ２の電圧値は、この中段に示す状態からさらに時間間隔Ｔ３が長くなるに伴い、徐々に上昇し、この上昇は同図中の下段に示す状態のときまで継続する、という特性を有していることが確認できる。

【0043】

また、交流矩形波電圧Ｖ１の周期Ｔ１に対する正側矩形波Ｖｐおよび負側矩形波Ｖｍの各パルス幅Ｔ２の比率（デューティ比）を０．１（＝Ｔ２／Ｔ１）としたときの、この実験の結果を図５に示す。

【0044】

この実験の結果においても、交流出力電圧Ｖ２の電圧値（ピークｔｏピーク）は、図３中の上段に示す状態から時間間隔Ｔ３が長くなるに伴って徐々に低下し、比率Ｔ３／Ｔ１が０．４のとき、すなわち、正側矩形波Ｖｐに対する負側矩形波Ｖｍの位置が同図中の中段に示す状態のときに、最小になる。また、交流出力電圧Ｖ２の電圧値は、この中段に示す状態からさらに時間間隔Ｔ３が長くなるに伴い、徐々に上昇し、この上昇は同図中の下段に示す状態のときまで継続する、という特性を有していることが確認できる。

【0045】

これにより、この電源装置ＰＳでは、圧電トランス４が、負側矩形波Ｖｍがこの負側矩形波Ｖｍの前後で出力される一対の正側矩形波Ｖｐのうちの一方の正側矩形波Ｖｐ（後の正側矩形波Ｖｐ）側にオフ期間Ｔｏｆｆ１（短絡防止期間Ｔｄで主として構成される期間）が介在し、かつこの一方の正側矩形波Ｖｐ側に偏在している状態で出力される交流矩形波電圧Ｖ１によって駆動されるため、電圧値が最も高い状態または最も高い状態に近い状態に高められた交流出力電圧Ｖ２（電圧値が高められた交流出力電圧Ｖ２）を２次側電極２４において生成して、負荷５に供給することが可能となっている。

【0046】

なお、図示はしないが、交流矩形波電圧Ｖ１の周期Ｔ１に対する正側矩形波Ｖｐおよび負側矩形波Ｖｍの各パルス幅Ｔ２の比率（デューティ比）を短絡防止期間Ｔｄを確保した状態で０．５（＝Ｔ２／Ｔ１）に近づけたときには、負側矩形波Ｖｍがこの負側矩形波Ｖｍの前後で出力される一対の正側矩形波Ｖｐのうちの一方側に偏る程度が徐々に少なくなり、負側矩形波Ｖｍがこの一対の正側矩形波Ｖｐの中間点で出力される構成に近づくことから、交流出力電圧Ｖ２をより高める効果が次第に低下することが確認されている。

【0047】

このように、この圧電トランス４の駆動回路１、この駆動回路１を有する電源装置ＰＳ、および圧電トランス４の駆動方法では、交流矩形波電圧Ｖ１の電圧波形を構成する負側矩形波Ｖｍを、この負側矩形波Ｖｍの前後に出力される一対の正側矩形波Ｖｐのうちのいずれか一方の正側矩形波Ｖｐとの間にオフ期間Ｔｏｆｆ１を介在させ、かつこの一方の正側矩形波Ｖｐ側に偏在させた状態で交流矩形波電圧Ｖ１を生成して、圧電トランス４の１次側電極２２，２３に印加（出力）する。

【0048】

したがって、この駆動回路１、電源装置ＰＳ、および圧電トランス４の駆動方法によれば、圧電トランス４の種類およびフルブリッジ回路部３に使用する電源電圧Ｖｃｃを一定とし（変えずに）、かつ駆動パルスＳ１，Ｓ２の周期Ｔ１およびデューティ比（各駆動パルスＳ１，Ｓ２のパルス幅Ｔ２）を一定とする（つまり、交流矩形波電圧Ｖ１を構成する正側矩形波Ｖｐおよび負側矩形波Ｖｍの周期Ｔ１およびデューティ比（各矩形波Ｖｐ，Ｖｍのパルス幅Ｔ２）を一定とする）という条件の下で、電圧値が高められた交流出力電圧Ｖ２（電圧値が最も高い状態または最も高い状態に近い状態に高められた交流出力電圧Ｖ２）を圧電トランス４から負荷５に出力させることができる。

【0049】

なお、上記の駆動回路１では、短絡防止期間Ｔｄとほぼ等しい長さ（具体的には、オフ期間Ｔｏｆｆ１に占める短絡防止期間Ｔｄの割合が８０％以上、好ましくは９０％以上となる長さ）にオフ期間Ｔｏｆｆ１を規定しているが、短絡防止期間Ｔｄと等しい長さ（具体的には、オフ期間Ｔｏｆｆ１に占める短絡防止期間Ｔｄの割合が１００％となる長さ）に規定する構成、つまり、オフ期間Ｔｏｆｆ１を短絡防止期間Ｔｄのみで構成するという構成を採用することもできる。この構成を採用することにより、負側矩形波Ｖｍがこの負側矩形波Ｖｍの前後で出力される一対の正側矩形波Ｖｐのうちの一方の正側矩形波Ｖｐ側にオフ期間Ｔｏｆｆ１（短絡防止期間Ｔｄのみで構成される期間）が介在し、かつこの一方の正側矩形波Ｖｐ側に偏在している状態で出力される交流矩形波電圧Ｖ１によって圧電トランス４が駆動されるため、電圧値が最も高められている交流出力電圧Ｖ２を２次側電極２４において生成して、負荷５に供給することができる。

【0050】

なお、上記の電源装置ＰＳでは、圧電トランス４から出力される交流出力電圧Ｖ２を負荷５用の出力電圧として、負荷５にそのまま出力する構成を採用しているが、圧電トランス４の２次側電極２４と出力端子Ｃとの間に不図示の整流部を配設する構成を採用して、交流出力電圧Ｖ２に基づいて負荷５用の出力電圧を生成して（つまり、交流出力電圧Ｖ２を整流部で直流電圧に変換して出力電圧を生成して）、負荷５に出力する構成を採用することもできる。

【符号の説明】

【0051】

１ 駆動回路
２ パルス生成部
４ 圧電トランス
２１ 圧電振動体
２２，２３ １次側電極
２４ ２次側電極
ＰＳ 電源装置
Ｖ１ 交流矩形波電圧
Ｖ２ 交流出力電圧
Ｖｍ 負側矩形波
Ｖｐ 正側矩形波

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】