知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】5889511
(24)【登録日】2016年2月26日
(45)【発行日】2016年3月22日
(54)【発明の名称】半導体装置、及び半導体装置の製造方法
(51)【国際特許分類】
H01L 27/095 20060101AFI20160308BHJP
H01L 21/338 20060101ALI20160308BHJP
H01L 29/778 20060101ALI20160308BHJP
H01L 29/812 20060101ALI20160308BHJP
H01L 21/822 20060101ALI20160308BHJP
H01L 27/04 20060101ALI20160308BHJP
H01L 21/8232 20060101ALI20160308BHJP
H01L 27/06 20060101ALI20160308BHJP
【ＦＩ】
H01L29/80 E
H01L29/80 H
H01L29/80 L
H01L27/04 F
H01L27/06 F
【請求項の数】12
【全頁数】18
(21)【出願番号】特願2009-147818(P2009-147818)
(22)【出願日】2009年6月22日
(65)【公開番号】特開2011-3844(P2011-3844A)
(43)【公開日】2011年1月6日
【審査請求日】2012年5月11日
【審判番号】不服2014-23924(P2014-23924/J1)
【審判請求日】2014年11月25日
(73)【特許権者】
【識別番号】302062931
【氏名又は名称】ルネサスエレクトロニクス株式会社
(74)【代理人】
【識別番号】100103894
【弁理士】
【氏名又は名称】家入 健
(72)【発明者】
【氏名】分島 彰男
(72)【発明者】
【氏名】黒田 尚孝
(72)【発明者】
【氏名】中山 達峰
【合議体】
【審判長】
飯田 清司
【審判官】
小野田 誠
【審判官】
鈴木 匡明
(56)【参考文献】
【文献】
特開２００６−３１０７６９（ＪＰ，Ａ）
【文献】
特開２００３−２２９５６６（ＪＰ，Ａ）
【文献】
特開２００２−２９９５７０（ＪＰ，Ａ）
【文献】
特開２００７−１８０４５４（ＪＰ，Ａ）
【文献】
特開昭６２−２７７７７３（ＪＰ，Ａ）
【文献】
特開昭６３−１２９６５６（ＪＰ，Ａ）
【文献】
特開２００７−２５９５７６（ＪＰ，Ａ）
(58)【調査した分野】（Int.Cl.，ＤＢ名）
H01L21/337-21/338
H01L27/06
H01L27/095-27/098
H01L29/775-29/778
H01L29/80-29/812
H01L29/872
(57)【特許請求の範囲】
【請求項1】
半導体層と、
前記半導体層とオーミック接合したソース電極と、
前記半導体層とオーミック接合した第１のドレイン電極と、
前記半導体層とオーミック接合し、前記ソース電極を基準として前記第１のドレイン電極の反対側に配置された第２のドレイン電極と、
前記ソース電極と前記第１のドレイン電極との間に配置され、前記半導体層とショットキ接合した第１のゲート電極と、
前記ソース電極と前記第２のドレイン電極との間に配置され、前記半導体層とショットキ接合した第２のゲート電極と、
前記半導体層とショットキ接合したショットキ電極と、を有し、
前記ソース電極、前記第１及び第２のドレイン電極、並びに前記第１及び第２のゲート電極のそれぞれは、前記ソース電極、前記第１及び第２のドレイン電極、並びに前記第１及び第２のゲート電極が並んでいる第１の方向と垂直な第２の方向に伸びるように短冊状に形成されており、
前記ソース電極の前記第１の方向における中央部には、前記ソース電極の前記中央部の前記第２の方向の全体に渡って空隙が形成されており、当該空隙には前記ショットキ電極が前記第２の方向に伸びるように配置されており、
前記半導体層、前記ソース電極、前記第１のドレイン電極、及び前記第１のゲート電極は第１の電界効果トランジスタを構成し、
前記半導体層、前記ソース電極、前記第２のドレイン電極、及び前記第２のゲート電極は第２の電界効果トランジスタを構成し、
前記半導体層、前記ソース電極、及び前記ショットキ電極は温度測定用のショットキダイオードを構成する、
半導体装置。
前記半導体層とオーミック接合したソース電極と、
前記半導体層とオーミック接合した第１のドレイン電極と、
前記半導体層とオーミック接合し、前記ソース電極を基準として前記第１のドレイン電極の反対側に配置された第２のドレイン電極と、
前記ソース電極と前記第１のドレイン電極との間に配置され、前記半導体層とショットキ接合した第１のゲート電極と、
前記ソース電極と前記第２のドレイン電極との間に配置され、前記半導体層とショットキ接合した第２のゲート電極と、
前記半導体層とショットキ接合したショットキ電極と、を有し、
前記ソース電極、前記第１及び第２のドレイン電極、並びに前記第１及び第２のゲート電極のそれぞれは、前記ソース電極、前記第１及び第２のドレイン電極、並びに前記第１及び第２のゲート電極が並んでいる第１の方向と垂直な第２の方向に伸びるように短冊状に形成されており、
前記ソース電極の前記第１の方向における中央部には、前記ソース電極の前記中央部の前記第２の方向の全体に渡って空隙が形成されており、当該空隙には前記ショットキ電極が前記第２の方向に伸びるように配置されており、
前記半導体層、前記ソース電極、前記第１のドレイン電極、及び前記第１のゲート電極は第１の電界効果トランジスタを構成し、
前記半導体層、前記ソース電極、前記第２のドレイン電極、及び前記第２のゲート電極は第２の電界効果トランジスタを構成し、
前記半導体層、前記ソース電極、及び前記ショットキ電極は温度測定用のショットキダイオードを構成する、
半導体装置。
【請求項2】
半導体層と、
前記半導体層とオーミック接合したソース電極と、
前記半導体層とオーミック接合した第１のドレイン電極と、
前記半導体層とオーミック接合し、前記ソース電極を基準として前記第１のドレイン電極の反対側に配置された第２のドレイン電極と、
前記ソース電極と前記第１のドレイン電極との間に配置され、前記半導体層とショットキ接合した第１のゲート電極と、
前記ソース電極と前記第２のドレイン電極との間に配置され、前記半導体層とショットキ接合した第２のゲート電極と、
前記半導体層とショットキ接合したショットキ電極と、を有し、
前記ソース電極、前記第１及び第２のドレイン電極、並びに前記第１及び第２のゲート電極のそれぞれは、前記ソース電極、前記第１及び第２のドレイン電極、並びに前記第１及び第２のゲート電極が並んでいる第１の方向と垂直な第２の方向に伸びるように短冊状に形成されており、
前記ショットキ電極は、前記ソース電極に四方が取り囲まれるように配置されており、
前記半導体層、前記ソース電極、前記第１のドレイン電極、及び前記第１のゲート電極は第１の電界効果トランジスタを構成し、
前記半導体層、前記ソース電極、前記第２のドレイン電極、及び前記第２のゲート電極は第２の電界効果トランジスタを構成し、
前記半導体層、前記ソース電極、及び前記ショットキ電極は温度測定用のショットキダイオードを構成する、
半導体装置。
前記半導体層とオーミック接合したソース電極と、
前記半導体層とオーミック接合した第１のドレイン電極と、
前記半導体層とオーミック接合し、前記ソース電極を基準として前記第１のドレイン電極の反対側に配置された第２のドレイン電極と、
前記ソース電極と前記第１のドレイン電極との間に配置され、前記半導体層とショットキ接合した第１のゲート電極と、
前記ソース電極と前記第２のドレイン電極との間に配置され、前記半導体層とショットキ接合した第２のゲート電極と、
前記半導体層とショットキ接合したショットキ電極と、を有し、
前記ソース電極、前記第１及び第２のドレイン電極、並びに前記第１及び第２のゲート電極のそれぞれは、前記ソース電極、前記第１及び第２のドレイン電極、並びに前記第１及び第２のゲート電極が並んでいる第１の方向と垂直な第２の方向に伸びるように短冊状に形成されており、
前記ショットキ電極は、前記ソース電極に四方が取り囲まれるように配置されており、
前記半導体層、前記ソース電極、前記第１のドレイン電極、及び前記第１のゲート電極は第１の電界効果トランジスタを構成し、
前記半導体層、前記ソース電極、前記第２のドレイン電極、及び前記第２のゲート電極は第２の電界効果トランジスタを構成し、
前記半導体層、前記ソース電極、及び前記ショットキ電極は温度測定用のショットキダイオードを構成する、
半導体装置。
【請求項3】
前記ソース電極に四方が取り囲まれた複数のショットキ電極が前記ソース電極の前記第２の方向に配置されている、請求項２に記載の半導体装置。
【請求項4】
半導体層と、
前記半導体層とオーミック接合したドレイン電極と、
前記半導体層とオーミック接合した第１のソース電極と、
前記半導体層とオーミック接合し、前記ドレイン電極を基準として前記第１のソース電極の反対側に配置された第２のソース電極と、
前記ドレイン電極と前記第１のソース電極との間に配置され、前記半導体層とショットキ接合した第１のゲート電極と、
前記ドレイン電極と前記第２のソース電極との間に配置され、前記半導体層とショットキ接合した第２のゲート電極と、
前記半導体層とショットキ接合したショットキ電極と、を有し、
前記ドレイン電極、前記第１及び第２のソース電極、並びに前記第１及び第２のゲート電極のそれぞれは、前記ドレイン電極、前記第１及び第２のソース電極、並びに前記第１及び第２のゲート電極が並んでいる第１の方向と垂直な第２の方向に伸びるように短冊状に形成されており、
前記ドレイン電極の前記第１の方向における中央部には、前記ドレイン電極の前記中央部の前記第２の方向の全体に渡って空隙が形成されており、当該空隙には前記ショットキ電極が前記第２の方向に伸びるように配置されており、
前記半導体層、前記ドレイン電極、前記第１のソース電極、及び前記第１のゲート電極は第１の電界効果トランジスタを構成し、
前記半導体層、前記ドレイン電極、前記第２のソース電極、及び前記第２のゲート電極は第２の電界効果トランジスタを構成し、
前記半導体層、前記ドレイン電極、及び前記ショットキ電極は温度測定用のショットキダイオードを構成する、
半導体装置。
前記半導体層とオーミック接合したドレイン電極と、
前記半導体層とオーミック接合した第１のソース電極と、
前記半導体層とオーミック接合し、前記ドレイン電極を基準として前記第１のソース電極の反対側に配置された第２のソース電極と、
前記ドレイン電極と前記第１のソース電極との間に配置され、前記半導体層とショットキ接合した第１のゲート電極と、
前記ドレイン電極と前記第２のソース電極との間に配置され、前記半導体層とショットキ接合した第２のゲート電極と、
前記半導体層とショットキ接合したショットキ電極と、を有し、
前記ドレイン電極、前記第１及び第２のソース電極、並びに前記第１及び第２のゲート電極のそれぞれは、前記ドレイン電極、前記第１及び第２のソース電極、並びに前記第１及び第２のゲート電極が並んでいる第１の方向と垂直な第２の方向に伸びるように短冊状に形成されており、
前記ドレイン電極の前記第１の方向における中央部には、前記ドレイン電極の前記中央部の前記第２の方向の全体に渡って空隙が形成されており、当該空隙には前記ショットキ電極が前記第２の方向に伸びるように配置されており、
前記半導体層、前記ドレイン電極、前記第１のソース電極、及び前記第１のゲート電極は第１の電界効果トランジスタを構成し、
前記半導体層、前記ドレイン電極、前記第２のソース電極、及び前記第２のゲート電極は第２の電界効果トランジスタを構成し、
前記半導体層、前記ドレイン電極、及び前記ショットキ電極は温度測定用のショットキダイオードを構成する、
半導体装置。
【請求項5】
半導体層と、
前記半導体層とオーミック接合したドレイン電極と、
前記半導体層とオーミック接合した第１のソース電極と、
前記半導体層とオーミック接合し、前記ドレイン電極を基準として前記第１のソース電極の反対側に配置された第２のソース電極と、
前記ドレイン電極と前記第１のソース電極との間に配置され、前記半導体層とショットキ接合した第１のゲート電極と、
前記ドレイン電極と前記第２のソース電極との間に配置され、前記半導体層とショットキ接合した第２のゲート電極と、
前記半導体層とショットキ接合したショットキ電極と、を有し、
前記ドレイン電極、前記第１及び第２のソース電極、並びに前記第１及び第２のゲート電極のそれぞれは、前記ドレイン電極、前記第１及び第２のソース電極、並びに前記第１及び第２のゲート電極が並んでいる第１の方向と垂直な第２の方向に伸びるように短冊状に形成されており、
前記ショットキ電極は、前記ドレイン電極に四方が取り囲まれるように配置されており、
前記半導体層、前記ドレイン電極、前記第１のソース電極、及び前記第１のゲート電極は第１の電界効果トランジスタを構成し、
前記半導体層、前記ドレイン電極、前記第２のソース電極、及び前記第２のゲート電極は第２の電界効果トランジスタを構成し、
前記半導体層、前記ドレイン電極、及び前記ショットキ電極は温度測定用のショットキダイオードを構成する、
半導体装置。
前記半導体層とオーミック接合したドレイン電極と、
前記半導体層とオーミック接合した第１のソース電極と、
前記半導体層とオーミック接合し、前記ドレイン電極を基準として前記第１のソース電極の反対側に配置された第２のソース電極と、
前記ドレイン電極と前記第１のソース電極との間に配置され、前記半導体層とショットキ接合した第１のゲート電極と、
前記ドレイン電極と前記第２のソース電極との間に配置され、前記半導体層とショットキ接合した第２のゲート電極と、
前記半導体層とショットキ接合したショットキ電極と、を有し、
前記ドレイン電極、前記第１及び第２のソース電極、並びに前記第１及び第２のゲート電極のそれぞれは、前記ドレイン電極、前記第１及び第２のソース電極、並びに前記第１及び第２のゲート電極が並んでいる第１の方向と垂直な第２の方向に伸びるように短冊状に形成されており、
前記ショットキ電極は、前記ドレイン電極に四方が取り囲まれるように配置されており、
前記半導体層、前記ドレイン電極、前記第１のソース電極、及び前記第１のゲート電極は第１の電界効果トランジスタを構成し、
前記半導体層、前記ドレイン電極、前記第２のソース電極、及び前記第２のゲート電極は第２の電界効果トランジスタを構成し、
前記半導体層、前記ドレイン電極、及び前記ショットキ電極は温度測定用のショットキダイオードを構成する、
半導体装置。
【請求項6】
前記ドレイン電極に四方が取り囲まれた複数のショットキ電極が前記ドレイン電極の前記第２の方向に配置されている、請求項５に記載の半導体装置。
【請求項7】
基板上に半導体層を形成する工程と、
前記半導体層上に、
前記半導体層とオーミック接合したソース電極と、
前記半導体層とオーミック接合した第１のドレイン電極と、
前記半導体層とオーミック接合し、前記ソース電極を基準として前記第１のドレイン電極の反対側に配置された第２のドレイン電極と、
前記ソース電極と前記第１のドレイン電極との間に配置され、前記半導体層とショットキ接合した第１のゲート電極と、
前記ソース電極と前記第２のドレイン電極との間に配置され、前記半導体層とショットキ接合した第２のゲート電極と、
前記半導体層とショットキ接合したショットキ電極と、をそれぞれ形成する工程と、備え、
前記ソース電極、前記第１及び第２のドレイン電極、並びに前記第１及び第２のゲート電極のそれぞれは、前記ソース電極、前記第１及び第２のドレイン電極、並びに前記第１及び第２のゲート電極が並んでいる第１の方向と垂直な第２の方向に伸びるように短冊状に形成されており、
前記ソース電極の前記第１の方向における中央部には、前記ソース電極の前記中央部の前記第２の方向の全体に渡って空隙が形成されており、当該空隙には前記ショットキ電極が前記第２の方向に伸びるように配置されており、
前記半導体層、前記ソース電極、前記第１のドレイン電極、及び前記第１のゲート電極は第１の電界効果トランジスタを構成し、
前記半導体層、前記ソース電極、前記第２のドレイン電極、及び前記第２のゲート電極は第２の電界効果トランジスタを構成し、
前記半導体層、前記ソース電極、及び前記ショットキ電極は温度測定用のショットキダイオードを構成する、
半導体装置の製造方法。
前記半導体層上に、
前記半導体層とオーミック接合したソース電極と、
前記半導体層とオーミック接合した第１のドレイン電極と、
前記半導体層とオーミック接合し、前記ソース電極を基準として前記第１のドレイン電極の反対側に配置された第２のドレイン電極と、
前記ソース電極と前記第１のドレイン電極との間に配置され、前記半導体層とショットキ接合した第１のゲート電極と、
前記ソース電極と前記第２のドレイン電極との間に配置され、前記半導体層とショットキ接合した第２のゲート電極と、
前記半導体層とショットキ接合したショットキ電極と、をそれぞれ形成する工程と、備え、
前記ソース電極、前記第１及び第２のドレイン電極、並びに前記第１及び第２のゲート電極のそれぞれは、前記ソース電極、前記第１及び第２のドレイン電極、並びに前記第１及び第２のゲート電極が並んでいる第１の方向と垂直な第２の方向に伸びるように短冊状に形成されており、
前記ソース電極の前記第１の方向における中央部には、前記ソース電極の前記中央部の前記第２の方向の全体に渡って空隙が形成されており、当該空隙には前記ショットキ電極が前記第２の方向に伸びるように配置されており、
前記半導体層、前記ソース電極、前記第１のドレイン電極、及び前記第１のゲート電極は第１の電界効果トランジスタを構成し、
前記半導体層、前記ソース電極、前記第２のドレイン電極、及び前記第２のゲート電極は第２の電界効果トランジスタを構成し、
前記半導体層、前記ソース電極、及び前記ショットキ電極は温度測定用のショットキダイオードを構成する、
半導体装置の製造方法。
【請求項8】
基板上に半導体層を形成する工程と、
前記半導体層上に、
前記半導体層とオーミック接合したソース電極と、
前記半導体層とオーミック接合した第１のドレイン電極と、
前記半導体層とオーミック接合し、前記ソース電極を基準として前記第１のドレイン電極の反対側に配置された第２のドレイン電極と、
前記ソース電極と前記第１のドレイン電極との間に配置され、前記半導体層とショットキ接合した第１のゲート電極と、
前記ソース電極と前記第２のドレイン電極との間に配置され、前記半導体層とショットキ接合した第２のゲート電極と、
前記半導体層とショットキ接合したショットキ電極と、をそれぞれ形成する工程と、備え、
前記ソース電極、前記第１及び第２のドレイン電極、並びに前記第１及び第２のゲート電極のそれぞれは、前記ソース電極、前記第１及び第２のドレイン電極、並びに前記第１及び第２のゲート電極が並んでいる第１の方向と垂直な第２の方向に伸びるように短冊状に形成されており、
前記ショットキ電極は、前記ソース電極に四方が取り囲まれるように配置されており、
前記半導体層、前記ソース電極、前記第１のドレイン電極、及び前記第１のゲート電極は第１の電界効果トランジスタを構成し、
前記半導体層、前記ソース電極、前記第２のドレイン電極、及び前記第２のゲート電極は第２の電界効果トランジスタを構成し、
前記半導体層、前記ソース電極、及び前記ショットキ電極は温度測定用のショットキダイオードを構成する、
半導体装置の製造方法。
前記半導体層上に、
前記半導体層とオーミック接合したソース電極と、
前記半導体層とオーミック接合した第１のドレイン電極と、
前記半導体層とオーミック接合し、前記ソース電極を基準として前記第１のドレイン電極の反対側に配置された第２のドレイン電極と、
前記ソース電極と前記第１のドレイン電極との間に配置され、前記半導体層とショットキ接合した第１のゲート電極と、
前記ソース電極と前記第２のドレイン電極との間に配置され、前記半導体層とショットキ接合した第２のゲート電極と、
前記半導体層とショットキ接合したショットキ電極と、をそれぞれ形成する工程と、備え、
前記ソース電極、前記第１及び第２のドレイン電極、並びに前記第１及び第２のゲート電極のそれぞれは、前記ソース電極、前記第１及び第２のドレイン電極、並びに前記第１及び第２のゲート電極が並んでいる第１の方向と垂直な第２の方向に伸びるように短冊状に形成されており、
前記ショットキ電極は、前記ソース電極に四方が取り囲まれるように配置されており、
前記半導体層、前記ソース電極、前記第１のドレイン電極、及び前記第１のゲート電極は第１の電界効果トランジスタを構成し、
前記半導体層、前記ソース電極、前記第２のドレイン電極、及び前記第２のゲート電極は第２の電界効果トランジスタを構成し、
前記半導体層、前記ソース電極、及び前記ショットキ電極は温度測定用のショットキダイオードを構成する、
半導体装置の製造方法。
【請求項9】
前記ソース電極に四方が取り囲まれた複数のショットキ電極が前記ソース電極の前記第２の方向に配置されている、請求項８に記載の半導体装置の製造方法。
【請求項10】
基板上に半導体層を形成する工程と、
前記半導体層上に、
前記半導体層とオーミック接合したドレイン電極と、
前記半導体層とオーミック接合した第１のソース電極と、
前記半導体層とオーミック接合し、前記ドレイン電極を基準として前記第１のソース電極の反対側に配置された第２のソース電極と、
前記ドレイン電極と前記第１のソース電極との間に配置され、前記半導体層とショットキ接合した第１のゲート電極と、
前記ドレイン電極と前記第２のソース電極との間に配置され、前記半導体層とショットキ接合した第２のゲート電極と、
前記半導体層とショットキ接合したショットキ電極と、をそれぞれ形成する工程と、備え、
前記ドレイン電極、前記第１及び第２のソース電極、並びに前記第１及び第２のゲート電極のそれぞれは、前記ドレイン電極、前記第１及び第２のソース電極、並びに前記第１及び第２のゲート電極が並んでいる第１の方向と垂直な第２の方向に伸びるように短冊状に形成されており、
前記ドレイン電極の前記第１の方向における中央部には、前記ドレイン電極の前記中央部の前記第２の方向の全体に渡って空隙が形成されており、当該空隙には前記ショットキ電極が前記第２の方向に伸びるように配置されており、
前記半導体層、前記ドレイン電極、前記第１のソース電極、及び前記第１のゲート電極は第１の電界効果トランジスタを構成し、
前記半導体層、前記ドレイン電極、前記第２のソース電極、及び前記第２のゲート電極は第２の電界効果トランジスタを構成し、
前記半導体層、前記ドレイン電極、及び前記ショットキ電極は温度測定用のショットキダイオードを構成する、
半導体装置の製造方法。
前記半導体層上に、
前記半導体層とオーミック接合したドレイン電極と、
前記半導体層とオーミック接合した第１のソース電極と、
前記半導体層とオーミック接合し、前記ドレイン電極を基準として前記第１のソース電極の反対側に配置された第２のソース電極と、
前記ドレイン電極と前記第１のソース電極との間に配置され、前記半導体層とショットキ接合した第１のゲート電極と、
前記ドレイン電極と前記第２のソース電極との間に配置され、前記半導体層とショットキ接合した第２のゲート電極と、
前記半導体層とショットキ接合したショットキ電極と、をそれぞれ形成する工程と、備え、
前記ドレイン電極、前記第１及び第２のソース電極、並びに前記第１及び第２のゲート電極のそれぞれは、前記ドレイン電極、前記第１及び第２のソース電極、並びに前記第１及び第２のゲート電極が並んでいる第１の方向と垂直な第２の方向に伸びるように短冊状に形成されており、
前記ドレイン電極の前記第１の方向における中央部には、前記ドレイン電極の前記中央部の前記第２の方向の全体に渡って空隙が形成されており、当該空隙には前記ショットキ電極が前記第２の方向に伸びるように配置されており、
前記半導体層、前記ドレイン電極、前記第１のソース電極、及び前記第１のゲート電極は第１の電界効果トランジスタを構成し、
前記半導体層、前記ドレイン電極、前記第２のソース電極、及び前記第２のゲート電極は第２の電界効果トランジスタを構成し、
前記半導体層、前記ドレイン電極、及び前記ショットキ電極は温度測定用のショットキダイオードを構成する、
半導体装置の製造方法。
【請求項11】
基板上に半導体層を形成する工程と、
前記半導体層上に、
前記半導体層とオーミック接合したドレイン電極と、
前記半導体層とオーミック接合した第１のソース電極と、
前記半導体層とオーミック接合し、前記ドレイン電極を基準として前記第１のソース電極の反対側に配置された第２のソース電極と、
前記ドレイン電極と前記第１のソース電極との間に配置され、前記半導体層とショットキ接合した第１のゲート電極と、
前記ドレイン電極と前記第２のソース電極との間に配置され、前記半導体層とショットキ接合した第２のゲート電極と、
前記半導体層とショットキ接合したショットキ電極と、をそれぞれ形成する工程と、備え、
前記ドレイン電極、前記第１及び第２のソース電極、並びに前記第１及び第２のゲート電極のそれぞれは、前記ドレイン電極、前記第１及び第２のソース電極、並びに前記第１及び第２のゲート電極が並んでいる第１の方向と垂直な第２の方向に伸びるように短冊状に形成されており、
前記ショットキ電極は、前記ドレイン電極に四方が取り囲まれるように配置されており、
前記半導体層、前記ドレイン電極、前記第１のソース電極、及び前記第１のゲート電極は第１の電界効果トランジスタを構成し、
前記半導体層、前記ドレイン電極、前記第２のソース電極、及び前記第２のゲート電極は第２の電界効果トランジスタを構成し、
前記半導体層、前記ドレイン電極、及び前記ショットキ電極は温度測定用のショットキダイオードを構成する、
半導体装置の製造方法。
前記半導体層上に、
前記半導体層とオーミック接合したドレイン電極と、
前記半導体層とオーミック接合した第１のソース電極と、
前記半導体層とオーミック接合し、前記ドレイン電極を基準として前記第１のソース電極の反対側に配置された第２のソース電極と、
前記ドレイン電極と前記第１のソース電極との間に配置され、前記半導体層とショットキ接合した第１のゲート電極と、
前記ドレイン電極と前記第２のソース電極との間に配置され、前記半導体層とショットキ接合した第２のゲート電極と、
前記半導体層とショットキ接合したショットキ電極と、をそれぞれ形成する工程と、備え、
前記ドレイン電極、前記第１及び第２のソース電極、並びに前記第１及び第２のゲート電極のそれぞれは、前記ドレイン電極、前記第１及び第２のソース電極、並びに前記第１及び第２のゲート電極が並んでいる第１の方向と垂直な第２の方向に伸びるように短冊状に形成されており、
前記ショットキ電極は、前記ドレイン電極に四方が取り囲まれるように配置されており、
前記半導体層、前記ドレイン電極、前記第１のソース電極、及び前記第１のゲート電極は第１の電界効果トランジスタを構成し、
前記半導体層、前記ドレイン電極、前記第２のソース電極、及び前記第２のゲート電極は第２の電界効果トランジスタを構成し、
前記半導体層、前記ドレイン電極、及び前記ショットキ電極は温度測定用のショットキダイオードを構成する、
半導体装置の製造方法。
【請求項12】
前記ドレイン電極に四方が取り囲まれた複数のショットキ電極が前記ドレイン電極の前記第２の方向に配置されている、請求項１１に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は電界効果トランジスタ、及び電界効果トランジスタの製造方法に関し、特に電界効果トランジスタの局所的な温度を測定することが可能な電界効果トランジスタ、及びその製造方法に関する。
【背景技術】
【0002】
近年の半導体技術の発展に伴い、半導体素子を高密度に集積することが可能となった。これに伴い、半導体素子の単位面積あたりの消費電力が増加し、動作時の半導体の温度が上昇してきている。また、半導体素子の大型化により、温度が上昇する半導体素子の領域が不均一になってきている。ここで、温度が上昇する領域が不均一であるとは、例えば、半導体素子の中心部では温度上昇が大きく、半導体素子の周辺では温度上昇が小さい場合である。
【0003】
半導体素子の温度は、素子特性や信頼性に大きな影響を及ぼすため、正確に測定する必要がある。特許文献１、特許文献２には半導体素子の近傍に半導体素子とは別にショットキダイオードを形成し、温度のモニタを行なう技術が開示されている。
【0004】
図１１は特許文献１に開示されている半導体素子を示す図である。図１１に示す半導体素子のうち、領域１１０にはショットキダイオードが形成され、領域１２０にはＨＥＭＴ（高電子移動度電界効果トランジスタ）素子が形成されている。半導体素子は、半絶縁性ＧａＡｓ基板１０１上に、ノンドープのＧａＡｓ層１０２、Ｓｉをドープしたｎ型ＡｌＧａＡｓ層１０３、Ｓｉをドープしたｎ型ＧａＡｓ１０４が積層されている。そして、ＧａＡｓ層１０２とＡｌＧａＡｓ層１０３とのヘテロ接合界面近傍に２次元電子ガス１０２ｅが形成されている。
【0005】
図１１に示す半導体素子は、素子間分離領域１０５により分離されている。素子間分離領域は酸素イオンを注入することで形成されている。また、ショットキダイオードのオーミックコンタクト電極１１５とＨＥＭＴ素子のソース、ドレイン電極１２５は、ｎ型ＧａＡｓ層１０４上に、金ゲルマニウム／金（ＡｕＧｅ／Ａｕ）を用いて形成されている。そして、熱処理を行うことで２次元電子ガス１０２ｅに達する合金化領域１１５Ａ、１２５Ａをそれぞれ形成している。
【0006】
更に、ショットキダイオードのショットキ電極１１６とＨＥＭＴ素子のゲート電極１２６は、Ａｌを用いて形成されている。つまり、領域１１０には、ショットキ電極１１６、ｎ型ＡｌＧａＡｓ層１０３、２次元電子ガス１０２ｅ、合金化領域１１５Ａ、オーミックコンタクト電極１１５からなるショットキダイオードが形成されている。また、領域１２０にはＨＥＭＴ素子が形成されている。
【0007】
そして、図１１に示す特許文献１にかかる半導体素子では、領域１１０に形成されたショットキダイオードの電圧−電流特性と温度との関係を用いて、半導体素子の温度を検知している。
【先行技術文献】
【特許文献】
【0008】
【特許文献1】特開昭６３−１２９６５６号公報
【特許文献2】特開昭６２−２７７７７３号公報
【発明の概要】
【発明が解決しようとする課題】
【0009】
しかしながら、図１１に示す特許文献１にかかる半導体素子では、ＨＥＭＴ素子が形成される領域１２０とショットキダイオードが形成される領域１１０とは別領域となっている。このため、特許文献１にかかる半導体素子では領域１２０に形成されたＨＥＭＴ素子の温度を、領域１１０に形成されたショットキダイオードを用いて測定するため、ＨＥＭＴ素子の温度を正確に測定することができないという問題がある。
【0010】
よって、本発明の目的は電界効果トランジスタの局所的な温度を測定することが可能な電界効果トランジスタ、及びその製造方法を提供することである。
【課題を解決するための手段】
【0011】
本発明にかかる電界効果トランジスタは、半導体層と、前記半導体層とオーミック接合したソース電極と、前記半導体層とオーミック接合したドレイン電極と、前記半導体層とショットキ接合したゲート電極と、前記ソース電極の一部に形成された空隙に設けられた、前記半導体層とショットキ接合したショットキ電極と、を有する。
【0012】
また、本発明にかかる電界効果トランジスタは、半導体層と、前記半導体層とオーミック接合したソース電極と、前記半導体層とオーミック接合したドレイン電極と、前記半導体層とショットキ接合したゲート電極と、前記ドレイン電極の一部に形成された空隙に設けられた、前記半導体層とショットキ接合したショットキ電極と、を有する。
【0013】
また、本発明にかかる電界効果トランジスタの製造方法は、基板上に半導体層を形成し、前記半導体層上に、当該半導体層とオーミック接合したドレイン電極と、当該半導体層とオーミック接合すると共に、一部に空隙が設けられたソース電極と、を形成し、前記半導体層上の前記ソース電極と前記ドレイン電極の間に当該半導体層とショットキ接合したゲート電極を形成すると共に、前記ソース電極の一部に形成された空隙に当該半導体層とショットキ接合したショットキ電極を形成する。
【0014】
また、本発明にかかる電界効果トランジスタの製造方法は、基板上に半導体層を形成し、前記半導体層上に、当該半導体層とオーミック接合したソース電極と、当該半導体層とオーミック接合すると共に、一部に空隙が設けられたドレイン電極と、を形成し、前記半導体層上の前記ソース電極と前記ドレイン電極の間に当該半導体層とショットキ接合したゲート電極を形成すると共に、前記ドレイン電極の一部に形成された空隙に当該半導体層とショットキ接合したショットキ電極を形成する。
【発明の効果】
【0015】
本発明により、電界効果トランジスタの局所的な温度を測定することが可能な電界効果トランジスタ、及びその製造方法を提供することが可能となる。
【図面の簡単な説明】
【0016】
【図1】実施の形態１にかかる電界効果トランジスタを説明するための図である。
【図2】実施の形態１にかかる電界効果トランジスタが複数形成された場合を示す図である。
【図3】実施の形態１にかかる電界効果トランジスタが複数形成された場合を示す上面図である。
【図4】実施の形態２にかかる電界効果トランジスタを説明するための図である。
【図5】実施の形態２にかかる電界効果トランジスタが複数形成された場合を示す図である。
【図6】実施の形態２にかかる電界効果トランジスタが複数形成された場合を示す上面図である。
【図7】実施の形態３にかかる電界効果トランジスタを説明するための図である。
【図8】実施の形態３にかかる電界効果トランジスタを説明するための図である。
【図9】実施の形態１にかかる電界効果トランジスタの製造方法を説明するための図である。
【図10】実施の形態２にかかる電界効果トランジスタの製造方法を説明するための図である。
【図11】背景技術にかかる半導体素子を説明するための図である。
【発明を実施するための形態】
【0017】
実施の形態１．以下、図面を参照して本発明の実施の形態について説明する。
図１は実施の形態１にかかる電界効果トランジスタを説明するための図である。図１において、半導体アクティブ層（半導体層）５上には、通常の電界効果トランジスタとして動作させるのに必要なソース電極１、ドレイン電極２、ゲート電極３が配置されている。そして、本実施の形態にかかる電界効果トランジスタのソース電極１の一部には、当該ソース電極１の一部を取り除くことで空隙が形成されている。ソース電極１の一部に形成された空隙には、ソース電極と直接接続しない状態でショットキ電極４が配置されている。
【0018】
半導体アクティブ層５としては、例えばＳｉＣなどの半導体基板上に、緩衝層、ＧａＮ層、ＡｌＧａＮ層がエピタキシャル成長されたものを用いることができる。また、半導体アクティブ層５のうち電界効果トランジスタとして動作する領域の外をイオン注入（例えば、１０１４ｃｍ−２のホウ素イオン（Ｂ＋）を１２０ｋｅＶで注入）等により絶縁化してもよい。また、半導体アクティブ層５のうちのソース領域には、当該ソース領域とオーミック接合可能なソース電極１を形成する。また、半導体アクティブ層５のうちのドレイン領域には、当該ドレイン領域とオーミック接合可能なドレイン電極２を形成する。ソース電極１、ドレイン電極２には、例えばＴｉ／Ａｌを用いることができる。また、ソース電極１、ドレイン電極２を形成する際は、蒸着、リフトオフ、アロイ処理を用いることができる。
【0019】
また、半導体アクティブ層５のうちのチャネル領域（ソース電極１とドレイン電極２の間）には、当該チャネル領域とショットキ接合可能なゲート電極３を形成する。また、半導体アクティブ層５のソース領域のうち、ソース電極が形成されない領域（つまり、ソース電極１の一部に形成された空隙）に、半導体アクティブ層５のソース領域とショットキ接合可能なショットキ電極４を形成する。ゲート電極３、ショットキ電極４を形成する際も、蒸着、リフトオフ、アロイ処理を用いることができる。
【0020】
このとき、ソース電極１、ドレイン電極２、ゲート電極３、半導体アクティブ層５は電界効果トランジスタとして機能する。本実施の形態にかかる電界効果トランジスタは、いわゆるＭＥＳＦＥＴ（Metal-Semiconductor Field Effect Transistor）である。また、ソース電極１、半導体アクティブ層５、ショットキ電極４はショットキダイオードとして機能する。
【0021】
次に、本実施の形態にかかる電界効果トランジスタの温度測定について説明する。まず、電界効果トランジスタが動作していない状態で、本実施の形態にかかる電界効果トランジスタとは別に設けられたヒータなどを用いて、ショットキダイオードの電極であるソース電極１とショットキ電極４の間のショットキ順方向特性の温度依存性のデータを取得する。つまり、ショットキダイオードの順方向の電流Ｉの対数と電圧Ｖは直線性を示し、この直線の勾配は温度により決定される。従って、各温度に対するショットキダイオードの順方向の電流Ｉ−電圧Ｖ特性（直線の勾配）を求めることで、ショットキダイオードを用いて温度を測定することができる。
【0022】
電界効果トランジスタが動作しているときの温度を測定する場合は、ショットキ電極４の電位を、トランジスタの動作時のソース電位よりも少しプラス（例えば、０．５Ｖ）に設定し、ショットキ電極４に流れる順方向の電流を測定する。そして、予め求めた前述の電界効果トランジスタがオフの時のショットキ電極の順方向電流と温度との関係を用いることで、測定した電流値から電界効果トランジスタの温度を求めることができる。
【0023】
本実施の形態にかかる電界効果トランジスタを用いて温度をモニタし、当該モニタ結果に基づき電界効果トランジスタの動作状態の変化や外部環境の変化を検出することができる。そして、この検出結果を用いて冷却機構の制御（例えば、空冷ファンの回転数など）を最適化することで、冷却に必要な消費電力を低減することができる。また、当該検出結果を用いて、電界効果トランジスタのゲート電圧やドレイン電圧を制御することで、電界効果トランジスタの特性が温度によって変化することを抑制することができる。
【0024】
本実施の形態にかかる電界効果トランジスタでは、電界効果トランジスタを構成するソース電極１が形成される領域の一部にショットキ電極４を形成し、電界効果トランジスタのソース領域にショットキダイオードを形成している。これにより、電界効果トランジスタの温度を背景技術にかかる半導体素子の場合よりも近くで測定することができるので、電界効果トランジスタの温度をより正確に測定することができる。
【0025】
また、本実施の形態にかかる電界効果トランジスタでは、温度をより正確に測定することができるので、測定した温度を用いた電界効果トランジスタの冷却状態の制御や温度補償を精度よくすることができる。
【0026】
図２は、本実施の形態にかかる電界効果トランジスタが複数形成された場合を示す図である。図１で説明した電界効果トランジスタと同様に、図２にかかる電界効果トランジスタは、半導体アクティブ層５上に、通常の電界効果トランジスタとして動作させるのに必要なソース電極１、ドレイン電極２、ゲート電極３が周期的に配置されている。また、中央部と外側の電界効果トランジスタのソース電極１の一部が取り除かれ、ソース電極と直接接続しない状態でショットキ電極４ａ、４ｂが配置されている。
【0027】
また、図２では温度測定用のショットキダイオードを有する電界効果トランジスタと、温度測定用のショットキダイオードを有さない電界効果トランジスタが混在している構成となっている。そして、ショットキダイオードを有する電界効果トランジスタの割合は、電界効果トランジスタの用途等に応じて任意に設定することができる。
【0028】
図３は、本実施の形態にかかる電界効果トランジスタが複数形成された素子（マルチフィンガー構造を有する電界効果トランジスタ）の上面図である。つまり、図３は図２にかかる電界効果トランジスタの上面図である。図３にかかる電界効果トランジスタも同様に、半導体アクティブ層５上に、通常の電界効果トランジスタとして動作させるのに必要なソース電極１、ドレイン電極２、ゲート電極３が配置されている。また、電界効果トランジスタのソース電極１の一部が取り除かれ、ソース電極と直接接続しない状態でショットキ電極４ａ、４ｂが配置されている。
【0029】
図３に示すように、各電極は紙面上下方向に短冊状に配列されている。しかし、各電極の形状は電界効果トランジスタの用途等に応じて任意に決定することができる。また、図３に示す電界効果トランジスタのショットキ電極４ａ、４ｂは、それぞれ引き出し配線６と接続されている。この引き出し配線６はショットキ電極用のパッド（不図示）と接続されており、パッドを介して外部の測定回路等と接続されている。
【0030】
図２、図３に示す構成の電界効果トランジスタの温度測定をする場合も、ショットキ電極４ａ、４ｂの順方向の電流特性の温度依存性を、電界効果トランジスタがオフの状態のときに測定しておく。そしてその結果と、電界効果トランジスタが動作している時のショットキ電極４ａ、４ｂの順方向の電流値を比較することで、電界効果トランジスタの動作時の温度を測定することができる。図２、図３に示す構成の電界効果トランジスタでは、ショットキ電極４ａと４ｂを有するショットキダイオードが、電界効果トランジスタが複数形成されたデバイス７の内の異なる場所に形成されているため、デバイス７の異なる場所の温度をモニタすることができる。このように、温度測定用のショットキダイオードをデバイス７の温度をモニタしたい部分（例えば、温度が上がりやすい部分など）に形成することで、デバイス７の温度を精度よく測定することができる。
【0031】
次に、本実施の形態にかかる電界効果トランジスタの製造方法について図９を用いて説明する。本実施の形態にかかる電界効果トランジスタの製造方法は、次の工程を有する。
基板１０上に半導体層５を形成する第1の工程（図９（ａ））。
半導体層５上に、当該半導体層５とオーミック接合したドレイン電極２と、当該半導体層５とオーミック接合すると共に、一部に空隙が設けられたソース電極１と、を形成する第２の工程（図９（ｂ））。
半導体層５上のソース電極１とドレイン電極２の間に当該半導体層５とショットキ接合したゲート電極３を形成すると共に、ソース電極１の一部に形成された空隙に当該半導体層５とショットキ接合したショットキ電極４を形成する第３の工程（図９（ｃ））。
【0032】
ここで、本実施の形態にかかる電界効果トランジスタのソース電極、ドレイン電極、ゲート電極は、図３に示すようなマルチフィンガー構造となるように形成してもよく、ショットキ電極の両側にソース電極が配置されてもよい。
【0033】
本実施の形態にかかる電界効果トランジスタの製造方法を用いることにより、電界効果トランジスタの製造工程を増やすことなく、ショットキダイオードを有する電界効果トランジスタを製造することができる。
【0034】
つまり、電界効果トランジスタの温度を測定するために抵抗体を用いる場合、本来、半導体素子には必要ではない金属を新たに導入しなければならないため、製造工程が増加する。また、ＰＮ接合を用いる場合も、ＰＮ接合を作製するために製造工程が増加する。しかし、本実施の形態にかかる電界効果トランジスタの製造方法では、ゲート電極を形成する第３の工程において、同時にショットキ電極を形成しているので、製造工程を増加させることなくショットキダイオードを有する電界効果トランジスタを製造することができる。
【0035】
実施の形態２． 次に、本発明の実施の形態２にかかる電界効果トランジスタについて、図４乃至６を用いて説明する。実施の形態１では、ショットキ電極が電界効果トランジスタのソース電極の一部に形成された空隙に形成されていたが、実施の形態２にかかる電界効果トランジスタでは、当該ショットキ電極がドレイン電極の一部に形成された空隙に形成されている。
【0036】
図４は実施の形態２にかかる電界効果トランジスタを説明するための図である。図４において、半導体アクティブ層５上には、通常の電界効果トランジスタとして動作させるのに必要なソース電極１、ドレイン電極２、ゲート電極３が配置されている。そして、本実施の形態にかかる電界効果トランジスタのドレイン電極２の一部には、当該ドレイン電極２の一部を取り除くことで空隙が形成されている。ドレイン電極２の一部に形成された空隙には、ドレイン電極と直接接続しない状態でショットキ電極４が配置されている。
【0037】
半導体アクティブ層５としては、例えばＳｉＣなどの半導体基板上に、緩衝層、ＧａＮ層、ＡｌＧａＮ層がエピタキシャル成長されたものを用いることができる。また、半導体アクティブ層５のうち電界効果トランジスタとして動作する領域の外をイオン注入（例えば、１０１４ｃｍ−２のホウ素イオン（Ｂ＋）を１２０ｋｅＶで注入）等により絶縁化してもよい。また、半導体アクティブ層５のうちのソース領域には、当該ソース領域とオーミック接合可能なソース電極１を形成する。また、半導体アクティブ層５のうちのドレイン領域には、当該ドレイン領域とオーミック接合可能なドレイン電極２を形成する。ソース電極１、ドレイン電極２には、例えばＴｉ／Ａｌを用いることができる。また、ソース電極１、ドレイン電極２を形成する際は、蒸着、リフトオフ、アロイ処理を用いることができる。
【0038】
また、半導体アクティブ層５のうちのチャネル領域には、当該チャネル領域とショットキ接合可能なゲート電極３を形成する。また、半導体アクティブ層５のドレイン領域のうち、ドレイン電極が形成されない領域（つまり、ドレイン電極２の一部に形成された空隙）に、半導体アクティブ層５のドレイン領域とショットキ接合可能なショットキ電極４を形成する。ゲート電極３、ショットキ電極４を形成する際も、蒸着、リフトオフ、アロイ処理を用いることができる。
【0039】
このとき、ソース電極１、ドレイン電極２、ゲート電極３、半導体アクティブ層５は電界効果トランジスタとして機能する。本実施の形態にかかる電界効果トランジスタは、いわゆるＭＥＳＦＥＴ（Metal-Semiconductor Field Effect Transistor）である。また、ドレイン電極２、半導体アクティブ層５、ショットキ電極４はショットキダイオードとして機能する。
【0040】
次に、本実施の形態にかかる電界効果トランジスタの温度測定について説明する。まず、電界効果トランジスタが動作していない状態で、本実施の形態にかかる電界効果トランジスタとは別に設けられたヒータなどを用いて、ショットキダイオードの電極であるドレイン電極２とショットキ電極４の間のショットキ順方向特性の温度依存性のデータを取得する。つまり、ショットキダイオードの順方向電流Ｉの対数と電圧Ｖは直線性を示し、この直線の勾配は温度により決定される。従って、各温度に対するショットキダイオードの順方向の電流Ｉ−電圧Ｖ特性（直線の勾配）を求めることで、ショットキダイオードを用いて温度を測定することができる。
【0041】
電界効果トランジスタが動作しているときの温度を測定する場合は、ショットキ電極４の電位を、トランジスタの動作時のドレイン電位よりも少しプラス（例えば、０．５Ｖ）に設定し、ショットキ電極４に流れる順方向の電流を測定する。そして、予め求めた前述の電界効果トランジスタがオフの時のショットキ電極の順方向電流と温度との関係を用いることで、測定した電流値から電界効果トランジスタの温度を求めることができる。
【0042】
本実施の形態にかかる電界効果トランジスタでは、電界効果トランジスタを構成するドレイン電極２が形成される領域の一部にショットキ電極４を形成し、電界効果トランジスタのドレイン領域にショットキダイオードを形成している。これにより、電界効果トランジスタの温度を背景技術にかかる半導体素子の場合よりも近くで測定することができるので、電界効果トランジスタの温度をより正確に測定することができる。
【0043】
また、本実施の形態にかかる電界効果トランジスタでは、温度をより正確に測定することができるので、測定した温度を用いた電界効果トランジスタの冷却状態の制御や温度補償を精度よくすることができる。
【0044】
図５は、本実施の形態にかかる電界効果トランジスタが複数形成された場合を示す図である。図４で説明した電界効果トランジスタと同様に、図５にかかる電界効果トランジスタは、半導体アクティブ層５上に、通常の電界効果トランジスタとして動作させるのに必要なソース電極１、ドレイン電極２、ゲート電極３が周期的に配置されている。また、中央部と外側の電界効果トランジスタのドレイン電極２の一部が取り除かれ、ドレイン電極と直接接続しない状態でショットキ電極４ａ、４ｂが配置されている。
【0045】
また、図５では温度測定用のショットキダイオードを有する電界効果トランジスタと、温度測定用のショットキダイオードを有さない電界効果トランジスタが混在している構成となっている。そして、ショットキダイオードを有する電界効果トランジスタの割合は、電界効果トランジスタの用途等に応じて任意に設定することができる。
【0046】
図６は、本実施の形態にかかる電界効果トランジスタが複数形成された素子（マルチフィンガー構造を有する電界効果トランジスタ）の上面図である。つまり、図６は図５にかかる電界効果トランジスタの上面図である。図６にかかる電界効果トランジスタも同様に、半導体アクティブ層５上に、通常の電界効果トランジスタとして動作させるのに必要なソース電極１、ドレイン電極２、ゲート電極３が配置されている。また、電界効果トランジスタのドレイン電極２の一部が取り除かれ、ドレイン電極と直接接続しない状態でショットキ電極４ａ、４ｂが配置されている。
【0047】
図６に示すように、各電極は紙面上下方向に短冊状に配列されている。しかし、各電極の形状は電界効果トランジスタの用途等に応じて任意に決定することができる。また、図６に示す電界効果トランジスタのショットキ電極４ａ、４ｂは、それぞれ引き出し配線６と接続されている。この引き出し配線６はショットキ電極用のパッド（不図示）と接続されており、パッドを介して外部の測定機器等と接続されている。
【0048】
図５、図６に示す構成の電界効果トランジスタの温度測定をする場合も、ショットキ電極４ａ、４ｂの順方向の電流特性の温度依存性を、電界効果トランジスタがオフの状態のときに測定しておく。そしてその結果と、電界効果トランジスタが動作している時のショットキ電極４ａ、４ｂの順方向の電流値を比較することで、電界効果トランジスタの動作時の温度を測定することができる。図５、図６に示す構成の電界効果トランジスタでは、ショットキ電極４ａと４ｂを有するショットキダイオードが、電界効果トランジスタが複数形成されたデバイス７の内の異なる場所に形成されているため、デバイス７の異なる場所の温度をモニタすることができる。このように、温度測定用のショットキダイオードをデバイス７の温度をモニタしたい部分（例えば、温度が上がりやすい部分など）に形成することで、デバイス７の温度を精度よく測定することができる。
【0049】
次に、本実施の形態にかかる電界効果トランジスタの製造方法について図１０を用いて説明する。本実施の形態にかかる電界効果トランジスタの製造方法は、次の工程を有する。
基板１０上に半導体層５を形成する第1の工程（図１０（ａ））。
半導体層５上に、当該半導体層５とオーミック接合したソース電極１と、当該半導体層５とオーミック接合すると共に、一部に空隙が設けられたドレイン電極２と、を形成する第２の工程（図１０（ｂ））。
半導体層５上のソース電極１とドレイン電極２の間に当該半導体層５とショットキ接合したゲート電極３を形成すると共に、ドレイン電極２の一部に形成された空隙に当該半導体層５とショットキ接合したショットキ電極４を形成する第３の工程（図１０（ｃ））。
【0050】
ここで、本実施の形態にかかる電界効果トランジスタのソース電極、ドレイン電極、ゲート電極は、図６に示すようなマルチフィンガー構造となるように形成してもよく、ショットキ電極の両側にドレイン電極が配置されてもよい。
【0051】
本実施の形態にかかる電界効果トランジスタの製造方法を用いることにより、電界効果トランジスタの製造工程を増やすことなく、ショットキダイオードを有する電界効果トランジスタを製造することができる。
【0052】
実施の形態３．次に、本発明の実施の形態３にかかる電界効果トランジスタについて、図７を用いて説明する。実施の形態１では、ショットキ電極が電界効果トランジスタのソース電極と平行するように（アクティブ領域を縦断するように）形成されていたが、実施の形態３にかかる電界効果トランジスタでは、ソース電極の一部をくり貫くことで形成された穴に当該ショットキ電極を形成している。つまり、図７に示すように本実施の形態にかかる電界効果トランジスタのショットキ電極は、ソース電極に四方が取り囲まれるように配置されている。
【0053】
図７は、本実施の形態にかかる電界効果トランジスタの上面図である。図７において、半導体アクティブ層５上には、通常の電界効果トランジスタとして動作させるのに必要なソース電極１、ドレイン電極２、ゲート電極３が配置されている。そして、本実施の形態にかかる電界効果トランジスタではソース電極１の一部が取り除かれ（くり貫かれ）、ソース電極と直接接続しない状態でショットキ電極４が配置されている。また、ショットキ電極４には引き出し配線６が接続されている。このとき、図７のＡ−Ａ'における断面の構造は、図１のようになっている。電界効果トランジスタの詳細な構成やショットキダイオードを用いた温度測定方法等は実施の形態１の場合と同様であるので説明を省略する。
【0054】
尚、本実施の形態ではソース電極１の一部にショットキ電極４が形成された場合について説明したが、例えば図８に示すように、ドレイン電極２の一部にショットキ電極４が形成されていてもよい。ドレイン電極２の一部にショットキ電極４を形成する場合については、実施の形態２で説明したので説明を省略する。尚、図８のＢ−Ｂ'における断面の構造は、図４のようになっている。
【0055】
本実施の形態にかかる電界効果トランジスタのように、ソース電極の一部に局所的にショットキ電極を設けることで、より微小な領域の温度を正確に測定することができる。また、ソース電極の長手方向に複数のショットキ電極を設けることで、ソース電極の長手方向における温度のばらつきを測定することができる。
【0056】
実施例１．次に、本発明の実施例１について、図１を用いて説明する。本実施例では、半導体基板としてＳｉＣ（炭化珪素）を用い、次のように半導体アクティブ層５を形成した。まず、ＳｉＣ基板上に、緩衝層、ＧａＮ層、ＡｌＧａＮ層をＭＯＣＶＤ法（有機金属気相成長法）により形成した。次に、１０１４ｃｍ−２のホウ素イオン（Ｂ＋）を１２０ｅＶでイオン注入し、電界効果トランジスタとして動作する領域の外を絶縁化した。次に、ソース電極１およびドレイン電極２を、電極間距離３０μｍ、電極材料としてＴｉ／Ａｌを用いて形成した。電極を形成する際には、蒸着、リフトオフ、アロイ処理を用いた。このとき、ソース電極１の一部に、ゲート幅方向に電極金属を形成しない領域（空隙）を残しておく。次に、ソース・ドレイン電極間と、ソース電極を形成しなかった領域に、それぞれ、ゲート電極３、ショットキ電極４を形成した。電極には、Ｎｉ／Ａｕを用い、電極を形成する際には、蒸着、リフトオフ、アロイ処理を用いた。
【0057】
次に、上記手法で作製した、ショットキダイオードを有する電界効果トランジスタの温度を下記のようにして測定した。まず、電界効果トランジスタが動作していない状態で、電界効果トランジスタとは別に設けられたヒータなどを用いて、ショットキダイオードの電極であるドレイン電極２とショットキ電極４の間のショットキ順方向特性の温度依存性のデータを取得した。次に、電界効果トランジスタを通常の動作状態、つまり、ソースを接地し、ドレイン間電圧を５０Ｖとし、単位ゲート幅あたりのドレイン電流を２００ｍＡ／ｍｍとして動作させた場合の温度をモニタした。
【0058】
温度をモニタする際、ショットキ電極４の電位を０．５Ｖに設定し、ショットキ電極４に流れる順方向の電流を測定した。そして、予め求めた前述のショットキ電極の順方向電流と温度との関係を用いて、測定した電流値から電界効果トランジスタの温度を求めると、電界効果トランジスタの温度は２００℃であった。
【0059】
一方、上記測定結果と比較するために、電界効果トランジスタのアクティブ領域外に設けた抵抗体を用いて温度をモニタすると、１７０℃であった。つまり、本発明にかかる電界効果トランジスタを用いて測定した温度と比較すると３０℃の差が生じていた。
【0060】
また、３次元の温度シミュレーションではアクティブ領域の温度は２０５℃であり、また、赤外線表面温度計を用いた温度計測では２０８℃であった。よって、本発明にかかる電界効果トランジスタを用いると、精度よく電界効果トランジスタの温度を測定することができる。
【0061】
以上、本発明を上記実施形態に即して説明したが、上記実施形態の構成にのみ限定されるものではなく、本願特許請求の範囲の請求項の発明の範囲内で当業者であればなし得るであろう各種変形、修正、組み合わせを含むことは勿論である。
【符号の説明】
【0062】
１ ソース電極２ ドレイン電極
３ ゲート電極
４、４ａ、４ｂ ショットキ電極
５ 半導体アクティブ層（半導体層）
６ 引き出し配線
７ 電界効果トランジスタが複数形成されたデバイス
１０ 基板