特許 5889904 ＵＳＢリソースの活用のためのデバイス、システム、方法およびコンピュータ可読記憶媒体

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】5889904

(24)【登録日】2016年2月26日

(45)【発行日】2016年3月22日

(54)【発明の名称】ＵＳＢリソースの活用のためのデバイス、システム、方法およびコンピュータ可読記憶媒体

(51)【国際特許分類】

   G06F 3/00 20060101AFI20160308BHJP

   G06F 13/38 20060101ALI20160308BHJP

【ＦＩ】

   G06F3/00 A

   G06F13/38 320A

【請求項の数】22

【全頁数】12

(21)【出願番号】特願2013-531913(P2013-531913)

(86)(22)【出願日】2011年9月30日

(65)【公表番号】特表2013-546051(P2013-546051A)

(43)【公表日】2013年12月26日

(86)【国際出願番号】US2011054234

(87)【国際公開番号】WO2012044937

(87)【国際公開日】20120405

【審査請求日】2014年9月17日

(31)【優先権主張番号】13/076,733

(32)【優先日】2011年3月31日

(33)【優先権主張国】US

(31)【優先権主張番号】61/388,061

(32)【優先日】2010年9月30日

(33)【優先権主張国】US

(73)【特許権者】

【識別番号】507364997

【氏名又は名称】サイプレス セミコンダクター コーポレーション

(74)【代理人】

【識別番号】100147485

【弁理士】

【氏名又は名称】杉村 憲司

(74)【代理人】

【識別番号】100158148

【弁理士】

【氏名又は名称】荒木 淳

(74)【代理人】

【識別番号】100161148

【弁理士】

【氏名又は名称】福尾 誠

(72)【発明者】

【氏名】ハンス ファン アントウェルペン

(72)【発明者】

【氏名】エルヴェ レトーナー

【審査官】 田上 隆一

(56)【参考文献】

【文献】 米国特許出願公開第２００９／０２４８９２４（ＵＳ，Ａ１）

【文献】 特開２０１０−１５８０１１（ＪＰ，Ａ）

【文献】 石井 潤一郎，ＵＳＢ３．０の実力を探る，組込みプレス，日本，（株）技術評論社，２０１０年 ５月２５日，Ｖｏｌ．１９，ｐ.７０〜７７

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｇ０６Ｆ ３／００

Ｇ０６Ｆ １３／３８

(57)【特許請求の範囲】

【請求項1】

少なくとも一つの下流インターフェースを備えるデバイスであって、
個々の下流インターフェースは、ＵＳＢ３．０の能力があるデバイスを通じたビデオポート及びＵＳＢ２．０準拠デバイスを通じたイーサネットポートの両方に同時に接続されるように構成される、デバイス。

【請求項2】

前記少なくとも一つの下流インターフェースは、第１の組のコンダクタと第２の組のコンダクタとを備え、前記第１の組のコンダクタは、ＵＳＢ３．０信号を前記ＵＳＢ３．０の能力があるデバイスに伝達するように構成され、前記第２の組のコンダクタは、ＵＳＢ２．０信号を前記ＵＳＢ２．０準拠デバイスに伝達するように構成される、請求項１に記載のデバイス。

【請求項3】

前記デバイスは、バスに結合されたコントローラを更に備え、前記少なくとも一つの下流インターフェースは、前記バスと前記ＵＳＢ３．０の能力があるデバイスとの間に第１のデータパスを、前記バスと前記ＵＳＢ２．０準拠デバイスとの間に第２のデータパスを備える、請求項１に記載のデバイス。

【請求項4】

前記第１及び第２のデータパスは、互いに分離し、はっきり分かれている、請求項３に記載のデバイス。

【請求項5】

前記デバイスは、第１及び第２のコントローラを更に備え、前記少なくとも一つの下流インターフェースは、第１及び第２のデータパスを備え、前記第１のデータパスは、前記ＵＳＢ３．０の能力があるデバイスを前記第１のコントローラに結合し、前記第２のデータパスは、前記ＵＳＢ２．０準拠デバイスを前記第２のコントローラに結合する、請求項１に記載のデバイス。

【請求項6】

前記少なくとも一つの下流インターフェースは、前記ＵＳＢ３．０信号と前記ＵＳＢ２．０信号とを同時に伝達するように構成される、請求項１に記載のデバイス。

【請求項7】

前記デバイスは、ホストコントローラ、ハブコントローラ、ホストコントローラを備えるチップ上のシステム、又はハブコントローラを備えるチップ上のシステムを備える、請求項１に記載のデバイス。

【請求項8】

上流ポートと、
少なくとも一つの下流ポートと
を備えるデバイスであって、
個々の下流ポートは、ビデオ機能に対応するＵＳＢ３．０信号を利用して、ＵＳＢ３．０の能力があるデバイスに第１の接続を提供し、且つ、イーサネット機能に対応するＵＳＢ２．０信号を利用して、ＵＳＢ２．０準拠デバイスに第２の接続を提供するように構成される、デバイス。

【請求項9】

前記第１のＵＳＢ３．０の接続は、前記第２のＵＳＢ２．０の接続から独立している、請求項８に記載のデバイス。

【請求項10】

前記少なくとも一つの下流ポートにより、前記デバイスは前記ＵＳＢ３．０の能力があるデバイス及び前記ＵＳＢ２．０準拠デバイスからの同時通信を受信できる、請求項８に記載のデバイス。

【請求項11】

前記ＵＳＢ３．０の能力があるデバイスは、ビデオチップセットであり、前記ＵＳＢ２．０準拠デバイスは、イーサネットチップセットである、請求項８に記載のデバイス。

【請求項12】

ＵＳＢコントローラを更に備え、前記ＵＳＢコントローラは、前記ＵＳＢ３．０信号を利用する前記ＵＳＢ３．０デバイスとの通信及び前記ＵＳＢ２．０信号を利用する前記ＵＳＢ２．０デバイスとの通信を交互に行うように構成される、請求項８に記載のデバイス。

【請求項13】

前記個々の下流ポートに結合された第１及び第２のＵＳＢコントローラを更に備え、前記第１のコントローラは、ＵＳＢ３．０の信号を処理するように構成され、前記第２のコントローラは、ＵＳＢ２．０の信号を処理するように構成される、請求項８に記載のデバイス。

【請求項14】

ＵＳＢハブ又はＵＳＢスプリッタを備える、請求項８に記載のデバイス。

【請求項15】

ハウジング内に配置され、且つ、上流インターフェース及び少なくとも一つの下流インターフェースを備えるＵＳＢハブデバイスと、
ＵＳＢ３．０準拠チップセットに接続された第１の組のＵＳＢ３．０コンダクタ及びＵＳＢ２．０準拠チップセットに接続された第２の組のＵＳＢ２．０コンダクタを有する、個々の下流インターフェースと
を備え、
前記ＵＳＢ３．０準拠チップセットはビデオチップセットであり、前記ＵＳＢ２．０準拠チップセットはイーサネットチップセットであるシステム。

【請求項16】

前記個々の下流インターフェースは、ＵＳＢ３．０準拠チップセット用の第１のデータパス及び第１のバッファと、ＵＳＢ２．０準拠チップセット用の第２のデータパス及び第２のバッファとを提供するように構成される、請求項１５に記載のシステム。

【請求項17】

前記ＵＳＢ３．０コンダクタは、前記ＵＳＢ３．０準拠チップセットにはんだ付けされ、前記ＵＳＢ２．０コンダクタは、前記ＵＳＢ２．０準拠チップセットにはんだ付けされる、請求項１６に記載のシステム。

【請求項18】

前記ＵＳＢハブデバイスは、コントローラを備え、前記第１の組のＵＳＢ３．０コンダクタは、前記ＵＳＢ３．０準拠チップセットと前記コントローラとの間に第１のデータパスを提供し、前記第２の組のＵＳＢ２．０コンダクタは、前記ＵＳＢ２．０準拠チップセットと前記コントローラとの間に第２のデータパスを提供する、請求項１５に記載のシステム。

【請求項19】

前記第１のデータパス及び前記第２のデータパスにより、前記ＵＳＢ３．０準拠チップセットから前記コントローラ、及び前記ＵＳＢ２．０準拠チップセットから前記コントローラへの同時通信を可能にする、請求項１８に記載のシステム。

【請求項20】

前記ＵＳＢ３．０準拠チップセットは、ハウジング上に配置されたビデオポートを備えるビデオチップセットであり、前記ＵＳＢ２．０準拠チップセットは、ハウジング上のイーサネットポートを備えるイーサネットチップセットである、請求項１６に記載のシステム。

【請求項21】

ビデオ機能に対応するＵＳＢ３．０信号を、下流ポートを通じてＵＳＢ３．０準拠デバイスと通信するステップと、
イーサネット機能に対応するＵＳＢ２．０信号を、同時に下流ポートを通じてＵＳＢ２．０準拠デバイスと通信するステップと、
を含む方法。

【請求項22】

コントローラにより実行されたとき、請求項２１に記載の方法を達成する命令を格納した一以上のコンピュータ可読記憶媒体。

【発明の詳細な説明】

【技術分野】

【0001】

〔関連出願〕
本特許出願は、２０１０年９月３０日に出願した米国仮出願第６１／３８８０６１号の優先権を主張するものであり、この仮出願は、その全てが参照により本出願に組み込まれる。

【背景技術】

【0002】

ユニバーサルシリアルバス（ＵＳＢ）技術は、大きな成功を収め、そのアプリケーションは、広く行き渡っている。ＵＳＢ３．０準拠規格の出現により、データ転送速度の高速化を通じて、高い性能が提供されている。ＵＳＢ３．０規格は、データ転送速度の高速化を実現するため、ＳＳＴＸ及びＳＳＲＸ信号（本明細書では、以下「スーパースピード」信号という）を採用している。汎用性を維持するために、ＵＳＢ２．０準拠のＤ＋及びＤ−信号（本明細書では、以下「ハイスピード」信号という）も含むことにより、下位互換性が維持されており、スーパースピード信号を処理するよう構成されていない旧来のＵＳＢデバイスであっても、ＵＳＢ２．０信号（例えば、ハイスピード信号、フルスピード及び／又はロースピード信号）を利用して通信しうる。

【0003】

添付図面は、本発明により導かれる概念における実施形態を示すものである。本明細書において説明される実施形態の特徴は、添付図面とともに以下の記載を参照することにより、一層容易に理解されうる。別々の図面に記載された同類の参照符号は、いずれも同類の要素を示すのに適したものとして使用される。更に、各参照符号における最も左の番号は、その参照符号が最初に導入される図及びそれに関連する考察を示す。

【図面の簡単な説明】

【0004】

【図1】種々の実施形態に従って実施されうる、ＵＳＢリソース活用方法のフローチャートである。

【図2】ＵＳＢリソースを効率的に活用するシステム２００の一実施形態を示す図である。

【図2A】デバイス２２０におけるシナリオ２１２の一実施形態を示す図である。

【図2B】デバイス２４０におけるシナリオ２１２の別の一実施形態を示す図である。

【図3】本発明の種々の実施形態に従って実施されうるＵＳＢリソース活用技術の一実施形態を示す図である。

【図4】本発明の種々の実施形態に従って実施されうるＵＳＢリソース活用技術の一実施形態を示す図である。

【図5】本発明の種々の実施形態に従って実施されうるＵＳＢリソース活用技術の一実施形態を示す図である。

【図6】本発明の種々の実施形態に従って実施されうるＵＳＢリソース活用技術の一実施形態を示す図である。

【図7】本発明の種々の実施形態に従って実施されうるＵＳＢリソース活用技術の一実施形態を示す図である。

【発明を実施するための形態】

【0005】

本発明は、ユニバーサルシリアルバス（ＵＳＢ）技術、及び、特にＵＳＢ技術により利用可能なリソースの活用に関する。ＵＳＢ３．０は、比較的新しい規格であり、この規格は、既存のＵＳＢ２．０と比較して、より優れた性能を提供する。ＵＳＢ３．０は更に、ＵＳＢ２．０デバイスとの下位互換性を維持している。端的には、ＵＳＢ３．０準拠インターフェースは、第１の組のスーパースピードコンダクタ（ＳＳＴＸ及びＳＳＲＸ信号）と第２の組のハイスピードＵＳＢ２．０コンダクタ（Ｄ＋及びＤ−信号）とを備える。

【0006】

多くの使用シナリオにおいて、ＵＳＢインターフェースは、雌のレセプタクルを備えるＵＳＢポートにて終端する。この雌のレセプタクルにより、ユーザは、例えばフラッシュメモリドングルデバイス、カメラ、マウス等の下流デバイスの雄のプラグをＵＳＢポートに差し込むことができる。下流デバイスがＵＳＢ３．０準拠の場合、下流デバイスとのデータ通信は、第１の組のスーパースピードコンダクタを利用する。それ以外の場合、第２の組のハイスピードＵＳＢ２．０コンダクタが利用されうる。このようなシステムは、ポートに差し込まれるあらゆる未知のＵＳＢデバイスが適切に機能するように、下位互換性を提供する。

【0007】

しかしながら、他のアプリケーションは、この未知の要因を有しない。例えば、ＵＳＢ技術は、既知のコンポーネントを一緒に固定して接続するのに利用されうる。このような場合、下流デバイスがＵＳＢ３．０準拠であるか又はＵＳＢ２．０準拠であるかは、事前に知られている。このような場合、冗長の第１及び第２の組のスーパースピードコンダクタ及びＵＳＢ２．０準拠コンダクタは、適応性を高めることはなく、その代わりに、コネクタの一つが使用されないため、単にコストの増加及び／又は性能の低下の原因となるだけである。

【0008】

本明細書で使用されるように、「ＵＳＢ３．０」又は「ＵＳＢ３．０準拠」という用語は、ＵＳＢ−ＩＦ（Ｉｍｐｌｅｍｅｎｔｅｒｓ Ｆｏｒｕｍ，Ｉｎｃ．）によりＵＳＢ３．０仕様において規定されているスーパースピードのシグナリングをサポートするデバイス（準拠するコンポーネントを一つ以上含む）を意味するのに使用される。同様に、「ハイスピードコンダクタ」という用語は、ＵＳＢ−ＩＦによりＵＳＢ２．０仕様において規定されているロースピード、フルスピード又はハイスピードのシグナリング用に使用されうるＤ＋／Ｄ−ラインを示すのに使用される。加えて、ＵＳＢ３．０準拠のデバイスは、ＵＳＢ２．０仕様で規定された機能の全部又は一部をサポートし、且つ、ＵＳＢ２．０準拠のデバイスは、ＵＳＢ３．０仕様で規定された機能の一部をサポートすることが可能である。これら二つの仕様は、例を示すのに使用されているに過ぎず、本明細書に記載される方法及び機器の実施形態又はそれらの等価物の精神について、限定することを意図するものではない。

【0009】

図１は、所与のシステム構成に対して、より高性能及び／又はより低コストをユーザに提供するために用いられる、方法１００の一実施形態である。１０２において、この方法は、ＵＳＢ３．０準拠であると知られている下流デバイスに対し、ＵＳＢ３．０準拠のインターフェースを提供し、そのため、この方法は、インターフェースにおけるスーパースピード部分のみを使用する。１０４では、この方法は、ＵＳＢ２．０準拠デバイスに対し、ＵＳＢ３．０インターフェースにおける未使用のＵＳＢ２．０準拠部分を提供する。そのため、単一のＵＳＢ３．０インターフェースは、二つの異なる下流デバイスと通信するのに利用することができる。一形態において、ＵＳＢ３．０準拠のインターフェースは、スーパースピードコンダクタ及びハイスピードコンダクタを含む下流ポートを備えることができる。スーパースピードコンダクタは、ＵＳＢ３．０準拠デバイスに接続され、ハイスピードコンダクタは、ＵＳＢ２．０準拠デバイスに接続されうる。そのため、単一のポートで、二つのデバイスが使用可能である。従って、エンドユーザ又は消費者は、所与の組のシステムリソースに対して、以前可能であったよりもより良好及び／又はより多くの機能性を享受することができる。

【0010】

いくつかの実施形態において、この概念を達成するための方法１００及び／又は他の方法は、コンピュータ可読命令として、コンピュータ可読記憶媒体に格納することができる。例えばコントローラ等のプロセッサは、本方法を実行するために、コンピュータ可読命令を実行することができる。

【0011】

図２は、ＵＳＢリソースを効率的に活用するシステム２００の一実施形態を示すものである。システム２００は、ホストデバイス２０２と、二つの下流デバイス２０４及び２０６とを備える。本態様において、下流デバイス２０４は、ＵＳＢ３．０準拠（又は、少なくともＵＳＢ３．０の能力がある）デバイスとして知られており、下流デバイス２０６は、ＵＳＢ２．０準拠デバイスとして知られている。説明のために、システム２００は、以下詳細に考察されるように、第１のシナリオ２１０及び第２のシナリオ２１２について説明される。

【0012】

ホスト２０２は、第１の組のコンダクタ２１６と第２の組のコンダクタ２１８とを備えるインターフェース２１４を提供することができる。インターフェース２１４は、ＵＳＢ３．０準拠とすることができる。本態様において、第１の組のコンダクタ２１６は、スーパースピード（ＵＳＢ３．０）準拠のＳＳＴＸ及びＳＳＲＸラインである。同様に、第２の組のコンダクタ２１８は、ハイスピード（ＵＳＢ２．０）準拠のＤ＋及びＤ−ラインとすることができる。

【0013】

シナリオ２１０に示される実施形態において、下流デバイス２０４は、既知のＵＳＢ３．０準拠デバイスである。従って、第１の組のコンダクタ２１６は、ホストデバイス２０２と下流デバイス２０４との間の通信に利用される一方で、第２の組のコンダクタ２１８は、２２０にて示されるように、未使用のままである。そのため、リソース活用の観点からすると、シナリオ２１０においては、インターフェース２１４はリソースとして過少利用されることになる。対照的な例は、シナリオ２１２につき、以下説明される。

【0014】

シナリオ２１２に示される実施形態において、下流デバイス２０４は、シナリオ２１０と同じ方法で、ホストデバイス２０２に接続されている。しかしながら、第２の組のコンダクタ２１８は、リソースの利用を増やすために、下流デバイス２０６に接続されている。従って、インターフェース２１４は、シナリオ２１０においては単一の下流デバイスに接続されていたが、ここでは二つの下流デバイスに接続するのに利用されうる。そのため、ホストデバイス２０２において費やした所与のコストに対し、シナリオ２１０と比較して、シナリオ２１２では、エンドユーザはより多くの機能性を提供されうる。とりわけ、シナリオ２１２は、下流デバイス２０４がＵＳＢ３．０準拠デバイスであり、且つ、下流デバイス２０４が一般に永続的な方法でインターフェース２１４に接続されることが知られている場合に、実現されうる。本明細書で使用されるように、一般に永続的な方法とは、エンドユーザが、容易に且つ頻繁に、下流デバイス２０４を取り外し、他のある下流デバイスを接続する見込みがないことを意味する。

【0015】

図２Ａは、デバイス２２０におけるシナリオ２１２の一実施形態を示すものである。本態様において、デバイス２２０はマザーボード２２２を備え、このマザーボード２２２は、ＵＳＢ３．０の能力があるデバイスとして知られているグラフィックスカード２２４と、ＵＳＢ２．０デバイスとして知られているオーディオカード２２６とに、ポート２３０を備える単一のＵＳＢインターフェース２２８を介して、結合されている。ＵＳＢインターフェースは、グラフィックスカード２２４にスーパースピードコネクタ２３２を提供し、オーディオカード２２６にハイスピードコネクタ２３４を提供する。

【0016】

図２Ｂは、デバイス２４０におけるシナリオ２１２の他の一実施例を示すものである。本態様において、デバイス２４０は、ＵＳＢ３．０デバイスとして知られているグラフィックスカード２４４に結合されたマザーボード２４２を備える。マザーボードは、外部ＵＳＢ２．０準拠コネクタ２４６にも結合されている。外部ＵＳＢ２．０準拠コネクタ２４６は、雌のＵＳＢレセプタクルとしうることが明らかであり、雌のＵＳＢレセプタクルは、任意のＵＳＢ２．０準拠デバイス、例えばメモリースティック、カードリーダ、キーボード、マウス等を受け入れることができる。マザーボードは、グラフィックスカード及び外部ＵＳＢ２．０準拠コネクタ２４６に、ポート２５０を備える単一のＵＳＢインターフェース２４８を介して、接続されている。ＵＳＢインターフェース２４８は、グラフィックスカード２４４にスーパースピードコネクタ２５２を提供し、外部ＵＳＢ２．０準拠コネクタ２４６にハイスピードコネクタ２５４を提供する。

【0017】

図３は、ＵＳＢリソースを効率的に活用することができるシステム３００に係る、他の一実施形態を示すものである。システム３００は、ドッキングステーション３０２として実装されるデバイスを備える。ドッキングステーション３０２に関して記載される原理は、ＵＳＢ技術を使用することができる他のデバイスにおいて利用されうる。本実施例において、ドッキングステーション３０２は、ハウジング３０３に対して配置される六つの外部ポートを備える。外部ポートのうちの一つは、ＰＣへ繋がる上流ポート３０４である。残りの五つのポートは、三つのＵＳＢ３．０準拠ＵＳＢポート３０６（１）、３０６（２）、３０６（３）（雌のＵＳＢ準拠レセプタクルとして図示）、イーサネットポート３０８及びビデオポート３１０の形式の下流ポートである。ドッキングステーション回路３１２は、ドッキングステーション３０２の概略図を示すものである。本実施例において、ドッキングステーションは、三つのチップセットを備える。すなわち、ハブチップセット３１４、ビデオチップセット３１６及びイーサネットチップセット３１８である。ハブチップセット３１４は、３２０で示されるように、４−ポートＵＳＢハブとして機能するように構成されうる（ここでは４−ポートハブの実施例が示されているが、この数字は何ら重大なものではなく、他の実施形態において、より多い又はより少ないポートを備えるＵＳＢハブに関するものとすることができる）。

【0018】

ビデオチップセット３１６は、３２２で示されるように、ビデオ機能にＵＳＢ３．０を提供するように構成されうる。イーサネットチップセット３１８は、３２４で示されるように、イーサネット機能にＵＳＢ２．０を提供するように構成されうる。従って、ハブチップセット３１４は、インターフェース３２６を通じて上流ポート３０４に接続されている。ハブチップセット３１４は、インターフェース３２８（１）を通じてＵＳＢ３．０ポート３０６（１）に、インターフェース３２８（２）を通じてＵＳＢ３．０ポート３０６（２）に、インターフェース（３）を通じてＵＳＢ３．０ポート３０６（３）に接続されている。更に、ハブチップセットは、インターフェース３２８（４）を通じて、ビデオチップセット３１６及びイーサネットチップセット３１８の両方に接続されている。最後に、ビデオチップセット３１６は、インターフェース３３０を通じて、ビデオポート３１０に接続されている。同様に、イーサネットチップセット３１８は、インターフェース３３２を通じて、イーサネットポート３０８に接続されている。本実施形態において、インターフェース３２８（４）を通じた、ハブチップセット３１４とビデオチップセット３１６及びイーサネットチップセット３１８の両方との接続は、相対的に「固定されている」とみなすことができることに留意されたい。例えば、チップセットのいずれかの故障及び、その後の交換以外は、接続が妨げられることを意図していない。相対的に固定されているとみなすことができるシナリオの一つは、チップセットがプリント基板（ＰＣＢ）にはんだ付けされている場合である。

【0019】

インターフェース３２８（４）は、図２のシナリオ２１２に関する上記説明と整合するように構成されうる。本実施形態において、ドッキングステーション３０２が４ポートＵＳＢハブ３２０を備えることは、先に言及している。それにもかかわらず、五つの下流機構（例えば、ＵＳＢ３．０ポート３０６（１）〜３０６（３）、ビデオチップセット３１６及びイーサネットチップセット３１８）との、通信が確立されうる。そのため、本実施形態では、従来の技術と比較して、４ポートハブにより提供されるリソースを、より有効に活用できる。

【0020】

システム３００は、ドッキングステーションとして説明されるが、この概念は任意数のデバイス、例えばハブ、リピータ、スプリッタ、モニタ、ＡＳＩＣ、コンピュータデバイス、カメラ、記憶デバイス、その他で実施されうる。

【0021】

図４は、ＵＳＢリソースを効率的に活用することができるシステム４００に係る、更に他の一実施形態を示すものである。システム４００は、内部にＰＣチップセット４０４を備えるノートブックコンピュータデバイス４０２の形式のデバイスを備える。ノートブックコンピュータデバイス４０２に関して記載される原理は、ＵＳＢ技術を使用することができる他のデバイスにおいて、利用されうる。本実施例において、ノートブックコンピュータデバイス４０２は、二つの外部ＵＳＢ３．０準拠下流接続又はポート４０６（１）及び４０６（２）（雌のＵＳＢレセプタクルとして図示）、ＵＳＢ３．０ソリッドステートドライブ４０８及びＵＳＢ２．０光学式ドライブ４１０を備える。ＰＣチップセット４０４は、ＵＳＢ３．０ホストコントローラ４１２及び三つのＵＳＢ３．０インターフェース４１４（１）、４１４（２）及び４１４（３）を備える。

【0022】

ホストコントローラ４１２は、ＵＳＢ３．０インターフェース４１４（１）を通じてＵＳＢ３．０ポート４０６（１）に結合され、ＵＳＢ３．０インターフェース４１４（２）を通じてＵＳＢ３．０ポート４０６（２）に結合されている。ホストコントローラ４１２は、ＵＳＢ３．０インターフェース４１４（３）を通じて、ＵＳＢ３．０ソリッドステートドライブ４０８及び光学式ドライブ４１０の両方に結合されている。この特定の形態において、インターフェース４１４（３）により、ＵＳＢ３．０ホストコントローラ４１２とＵＳＢ３．０ソリッドステートドライブ４０８との間を、スーパースピード信号で通信することができる。また、インターフェース４１４（３）により、ホストコントローラ４１２と光学式ドライブ４１０との間を、ハイスピード信号（及び／又はロースピード及び／又はフルスピード信号）で通信することができる。そのため、本実施形態により、ＵＳＢ３．０ホストコントローラ４１２は、三つのインターフェースを利用して、四つのポート及び／又はデバイスと通信することができる。従って、本実施形態では、従来の技術と比較して、利用可能なリソースをより有効に活用できる。

【0023】

図５は、ＵＳＢリソースを効率的に活用することができるシステム５００に係る、更に他の一実施形態を示すものである。システム５００は、ホスト又は上流デバイス５０２、並びに二つの下流デバイス５０４及び５０６を備える。本実施例において、下流デバイス５０４は、ＵＳＢ３．０準拠デバイスとして知られており、下流デバイス５０６は、ＵＳＢ２．０準拠デバイスとして知られている。

【0024】

ホストデバイス５０２は、ホストチップセット５１０を備え、ホストチップセット５１０は、コントローラ５１２を備え、インターフェース５１４を規定する（ホストチップセット５１０は、図５に示されていないが、例えば図３に示される他のインターフェースを規定することもできる）。インターフェース５１４は、第１のデータ又は信号パス５１６、及び第２のデータ又は信号パス５１８を規定することができる。第１のデータパス５１６は、ホストデバイス５０２と下流デバイス５０４との間で通信できるように、両デバイス間に延ばすことができる。同様に、第２のデータパス５１８は、ホストデバイス５０２と下流デバイス５０６との間で通信できるように、両デバイス間に延ばすことができる。

【0025】

第１のデータパス５１６は、第１の組のコンダクタ５２０を備え、第２の組のデータパス５１８は、第２の組のコンダクタ５２２を備える。第１の組のコンダクタ５２０は、ＵＳＢ３．０準拠のＳＳＴＸ及びＳＳＲＸラインとすることができる。同様に、第２の組のコンダクタ５２２は、ＵＳＢ２．０準拠Ｄ＋及びＤ−ラインとすることができる。

【0026】

インターフェース５１４により、コントローラ５１２と第１及び第２の下流デバイス５０４及び５０６との間で、データ通信が可能になる。更に、本実施形態において、データパス５１６及び５１８により、下流デバイス５０４とコントローラ５１２との間、及び、下流デバイス５０６とコントローラとの間で、それぞれ同時通信が可能になる。例えば、下流デバイス５０６がデータパス５１８を通じてコントローラにデータを送信する間に、下流デバイス５０４は、データパス５１６を通じてコントローラにデータを送信することができる。共有データパスを通じて同時通信を行う場合に生じるデータのゆがみを、この構成では防ぐことができる。

【0027】

図６及び図７は、ホストデバイスと二つの下流デバイスとの間を、単一のインターフェースで通信することが可能な、二つの実施形態の代替構造を示すものである。

【0028】

図６は、一実施形態における、ハブチップセット６０２を示すものである。ハブチップセットは、コントローラ６０４、バス６０６及びインターフェース６０８を備える。インターフェースは、二つのデータパス６１０（１）及び６１０（２）を構成する。データパス６１０（１）は、このデータパスがＵＳＢ３．０の能力があるデバイス６１２に結合された場合に、インターフェース６０８を通じて、スーパースピード信号をバス６０６に通信することを可能にする。データパス６１０（２）は、このデータパスがＵＳＢ２．０の能力があるデバイス６１４に結合された場合に、インターフェース６０８を通じて、標準スピード又はハイスピードの信号をバス６０６に通信することを可能にする。

【0029】

図７は、ハブチップセット７０２の他の一実施形態を示すものである。ハブチップセット７０２は、二つのコントローラ７０４（１）及び７０４（２）並びにインターフェース７０８を備える。インターフェースは、二つのデータパス７１０（１）及び７１０（２）を備えることができる。データパス７１０（１）は、このデータパスがＵＳＢ３．０の能力があるデバイス７１２に接続された場合に、インターフェース７０８を通じて、スーパースピード信号を通信することを可能にする。データパス７１０（２）は、データパスがＵＳＢ２．０の能力があるデバイス７１４に接続された場合に、標準スピード又はハイスピード信号を通信することを可能にする。

【0030】

上述の実施形態により、単一のＵＳＢ３．０インターフェースは、異なる二つの下流デバイスに結合され、単一のＵＳＢ３．０インターフェースを通じて、両下流デバイスとの満足な通信を提供することができる。

【0031】

要約すると、これらの実施形態は、二つの別々のＵＳＢデバイスを接続するのに、一つのＵＳＢ３．０インターフェースを共有する方法を提供するものである。別の観点からすると、本技術は、ＵＳＢ３．０ホストインターフェース上の利用可能なライン又はコンダクタを、ＵＳＢ３．０専用のコンダクタを用いるＵＳＢ３．０デバイス及びＵＳＢ２．０専用コンダクタを利用したＵＳＢ２．０デバイスに接続する方法を提供するものである。これらの技術によって、接続されたデバイスのうちの一つがＵＳＢ３．０をサポートしている（つまり、ＵＳＢ３．０の能力がある）ことが知られているという条件下において、設計者は、ＵＳＢ３．０ポート全体を減らすことが可能である。そのため、これらの技術により、決められた設計において、既存の技術で提供されたハードウェアを追加のポートに提供することが可能になる。

【0032】

ＵＳＢリソースの活用に関する技術、方法、デバイス、システム等は、構造的な特徴及び／又は方法論的な動作により特定される言語で記載されているが、添付の特許請求の範囲において特定される対象は、必ずしも記載された具体的な特徴又は動作に限定されない。むしろ、具体的な特徴及び動作は、特許請求の範囲に記載された方法、デバイス、システム等を実施するための例示的な構成として開示されているものである。

【図1】

【図2】

【図2A】

【図2B】

【図3】

【図4】

【図5】

【図6】

【図7】