特許第5890203号(P5890203)IP Force 特許公報掲載プロジェクト 2022.1.31 β版

知財求人 - 知財ポータルサイト「IP Force」

▶ 矢崎総業株式会社の特許一覧

<>
  • 特許5890203-回路基板の端子接続構造 図000002
  • 特許5890203-回路基板の端子接続構造 図000003
  • 特許5890203-回路基板の端子接続構造 図000004
  • 特許5890203-回路基板の端子接続構造 図000005
  • 特許5890203-回路基板の端子接続構造 図000006
  • 特許5890203-回路基板の端子接続構造 図000007
< >
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】5890203
(24)【登録日】2016年2月26日
(45)【発行日】2016年3月22日
(54)【発明の名称】回路基板の端子接続構造
(51)【国際特許分類】
   H05K 1/11 20060101AFI20160308BHJP
   H01R 12/00 20060101ALI20160308BHJP
   H01R 12/71 20110101ALI20160308BHJP
【FI】
   H05K1/11 D
   H01R12/00
   H01R12/71
【請求項の数】2
【全頁数】10
(21)【出願番号】特願2012-45130(P2012-45130)
(22)【出願日】2012年3月1日
(65)【公開番号】特開2013-182980(P2013-182980A)
(43)【公開日】2013年9月12日
【審査請求日】2015年2月20日
(73)【特許権者】
【識別番号】000006895
【氏名又は名称】矢崎総業株式会社
(74)【代理人】
【識別番号】100134832
【弁理士】
【氏名又は名称】瀧野 文雄
(74)【代理人】
【識別番号】100060690
【弁理士】
【氏名又は名称】瀧野 秀雄
(74)【代理人】
【識別番号】100070002
【弁理士】
【氏名又は名称】川崎 隆夫
(74)【代理人】
【識別番号】100165308
【弁理士】
【氏名又は名称】津田 俊明
(74)【代理人】
【識別番号】100110733
【弁理士】
【氏名又は名称】鳥野 正司
(74)【代理人】
【識別番号】100173978
【弁理士】
【氏名又は名称】朴 志恩
(72)【発明者】
【氏名】鈴木 康仁
【審査官】 中島 昭浩
(56)【参考文献】
【文献】 特開平11−219740(JP,A)
【文献】 特開平02−030078(JP,A)
【文献】 特開平08−008002(JP,A)
【文献】 実開昭63−065967(JP,U)
(58)【調査した分野】(Int.Cl.,DB名)
H05K 1/11
H01R 12/00 − 12/91
(57)【特許請求の範囲】
【請求項1】
回路基板に部品の複数の端子複数列にスルーホール又は表面実装でハンダ接続された回路基板の端子接続構造において、該部品に近い端子列から遠い端子列にかけて順次、スルーホール用の端子の数減少しており、
該部品に最も近い一列目の端子列の端子が全てスルーホール用の端子であり、
スルーホール用の端子と表面実装用の端子とが混在した二列目の端子列における全ての端子の数に対するスルーホール用の端子の数の割合に比べて、スルーホール用の端子と表面実装用の端子とが混在した三列目の端子列における全ての端子の数に対するスルーホール用の端子の数の割合が小さく規定されていることを特徴とする回路基板の端子接続構造。
【請求項2】
前記一列目の端子列におけるスルーホール用の端子の数に対して、前記二列目の端子列におけるスルーホール用の端子の数が半減ないし略半減しており、該二列目の端子列におけるスルーホール用の端子の数に対して、前記三列目の端子列におけるスルーホール用の端子の数が半減ないし略半減していることを特徴とする請求項1記載の回路基板の端子接続構造。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、例えば自動車用の電気接続箱等に配設される回路基板にコネクタ等の接続部品の端子をスルーホールや表面実装でハンダ接続させる回路基板の端子接続構造に関するものである。
【背景技術】
【0002】
従来、回路基板にコネクタ等の接続部品の複数の端子を接続させるために、回路基板にスルーホールを設けて端子の先端部を貫通させて回路にハンダ接続させるものと、回路基板の回路に端子の折り曲げた先端部を接触させてハンダ接続させるものとを混在させた回路基板の端子接続構造が提案されている。
【0003】
例えば、特許文献1(図示せず)には、コネクタの右半分にスルーホールタイプの複数の端子を垂直に配置し、コネクタの左半分に表面実装タイプの複数の端子を垂直に配置して、スルーホールタイプの各端子のピン状の基部をプリント基板のスルーホールに貫通させて基板の裏面側で回路にハンダ接続し、表面実装タイプの各端子の略クランク状に折り曲げられた基部の水平な先端部(固定部)を基板の表面側の回路にハンダ接続させることが記載されている。
【0004】
また、特許文献2(図示せず)には、プリント基板用コネクタの上段にスルーホールタイプの大電流用の複数の端子を配置し、同じくコネクタの下段に表面実装タイプの小電流用の複数の端子を配置して、各タイプの端子をプリント基板に各一列にハンダ接続することが記載されている。
【0005】
また、特許文献3(図示せず)には、コネクタの左右端側に太い電流用ピンを配置し、同じくコネクタの中央に細い信号用ピンを配置し、基板の裏面の複数の回路(導電部)の端部のラウンド座にピン孔を設け、各ピン孔に各電流用ピンを貫通してハンダ付けし、基板の表面の均一な幅の複数の回路(導電部)の端部の表面に信号用ピンをハンダ付けすることが記載されている。
【先行技術文献】
【特許文献】
【0006】
【特許文献1】特開2000−77121号公報
【特許文献2】特開2000−91002号公報
【特許文献3】特開平4−67584号公報
【発明の概要】
【発明が解決しようとする課題】
【0007】
しかしながら、上記従来の回路基板の端子接続構造にあっては、例えば図5に一例を示す如く、回路基板44のスルーホール45を迂回して、回路基板44の表面に、表面実装用の端子46(端子のハンダ接続部のみを示す)に接続するプリント回路41を形成(パターン配索)しなければならないために、迂回した回路41が回路基板44の幅方向に拡がって、回路基板上に無駄なスペースSを生じるといった懸念があった。
【0008】
また、図6に他の例を示す如く、回路基板47の並列な各スルーホール43の間において、回路基板47の表面に、表面実装用の端子48(端子のハンダ接続部のみを示す)に接続するプリント回路42を形成(パターン配索)する場合には、スルーホール43と回路42との重なりや接近を防ぐために、各スルーホール43の間隔Pや各回路42の間隔が拡がって、回路基板47が幅方向に大型化するといった懸念があった。
【0009】
図5図6で、符号49,50は、回路基板44,47の端部に固定されたコネクタを示し、コネクタ49,50からスルーホール用の端子と表面実装用の端子とが突出されて、スルーホール用の端子はスルーホール43,45を貫通して回路基板44,47の裏面の回路にハンダ接続され、表面実装用の端子は回路基板44,47の表面の回路41,42の端部にハンダ接続される。
【0010】
一般的に、スルーホールによる端子接続構造では、回路基板の回路がスルーホールに邪魔されてパターン配索しにくく、表面実装による端子接続構造では、例えば多層基板の異なる層間での接続ができず、パターン配索が制約を受けたり、コネクタ等の接続部品の嵌合離脱時の外力によってハンダ部にストレスを受けやすいといった懸念があった。
【0011】
本発明は、上記した点に鑑み、回路基板のスルーホールによる端子接続と表面実装による端子接続とを混在させた回路基板の端子接続構造において、スルーホールを迂回して回路をパターン配索したり、各スルーホールの間に回路を配索したりすることに起因する回路基板上の無駄なスペースや回路基板の肥大化を解消して、高密度な端子配列及び回路配索を可能とし、外力による端子のハンダ接続部のストレスをも軽減させることのできる回路基板の端子接続構造を提供することを目的とする。
【課題を解決するための手段】
【0012】
上記目的を達成するために、本発明の請求項1に係る回路基板の端子接続構造は、回路基板に部品の複数の端子複数列にスルーホール又は表面実装でハンダ接続された回路基板の端子接続構造において、該部品に近い端子列から遠い端子列にかけて順次、スルーホール用の端子の数減少しており、該部品に最も近い一列目の端子列の端子が全てスルーホール用の端子であり、スルーホール用の端子と表面実装用の端子とが混在した二列目の端子列における全ての端子の数に対するスルーホール用の端子の数の割合に比べて、スルーホール用の端子と表面実装用の端子とが混在した三列目の端子列における全ての端子の数に対するスルーホール用の端子の数の割合が小さく規定されていることを特徴とする。
【0013】
上記構成により、回路基板の端子列方向(部品から遠ざかる方向)に表面実装用の回路を形成(パターン配索)する際に、部品に近い端子列のスルーホールが一番多く、部品から遠ざかるに従って端子列のスルーホールが少なくなるので、各列の表面実装用の端子を接続する表面実装用の回路が、スルーホールに極力邪魔されることなく、スルーホールに対する迂回を極力少なくして、端子列方向に略直線的にパターン配索される。また、部品から遠ざかるに従って端子列のスルーホールが少なくなるので、各スルーホールの間を通って表面実装用の回路を配索する必要が少なくなり、スルーホールと表面実装用の回路との干渉の心配が少ないので、各スルーホールの間隔や各表面実装用の回路の間隔を狭めることができる。これらより、回路基板上における表面実装用の各回路の占める範囲(面積)が減少し、端子配列及び回路の高密度化と回路基板のコンパクト化が可能となる。表面実装用の端子と混在したスルーホール用の端子は回路基板を貫通してハンダ接続されるので、外力に対するハンダ接続強度を高める。
また、一列目の端子が全てスルーホール用の端子であるので、二列目、三列目の表面実装用の端子を接続する表面実装用の回路が一列目のスルーホールに何ら干渉や接近することなく、部品から遠ざかる方向に配索される。
【0014】
請求項2に係る回路基板の端子接続構造は、請求項1記載の回路基板の端子接続構造において、前記一列目の端子列におけるスルーホール用の端子の数に対して、前記二列目の端子列におけるスルーホール用の端子の数が半減ないし略半減しており、該二列目の端子列におけるスルーホール用の端子の数に対して、前記三列目の端子列におけるスルーホール用の端子の数が半減ないし略半減していることを特徴とする。
【0015】
上記構成により、上記請求項1記載の発明における作用効果が効率的(確実)に発揮される。すなわち、スルーホールを迂回しなければならない表面実装用の回路の数や、各スルーホールの間を通って配索しなければならない表面実装用の回路の数が効率的(確実)に減少し、表面実装用の各回路の占める範囲(面積)が確実に減少し、端子配列及び回路の高密度化と回路基板のコンパクト化が確実に可能となる。
【発明の効果】
【0018】
請求項1記載の発明によれば、回路基板のスルーホールによる端子接続と表面実装による端子接続とを混在させた回路基板の端子接続構造において、スルーホールを迂回して回路をパターン配索したり、各スルーホールの間に回路を配索したりすることに起因する回路基板上の無駄なスペースや回路基板の肥大化を解消することができて、高密度な端子配列及び回路配索を実現させることができ、外力による端子のハンダ接続部のストレスをも軽減させることができる。
【0019】
請求項2記載の発明によれば、請求項1記載の発明の効果を確実に発揮させることができる。
【図面の簡単な説明】
【0021】
図1】本発明に係る回路基板の端子接続構造の一実施形態を回路基板の裏面側から示す斜視図(枠内は要部拡大図)である。
図2】同じく回路基板の端子接続構造を回路基板の表面視から示す斜視図である。
図3】同じく回路基板の端子接続構造を回路基板の表面視から角度を変えて示す斜視図である。
図4】本発明に係る回路基板の端子接続構造の構成及び効果を説明するための概略平面図である。
図5】従来の回路基板の端子接続構造の一形態を示す概略平面図である。
図6】従来の回路基板の端子接続構造の他の形態を示す概略平面図である。
【発明を実施するための形態】
【0022】
図1図3は、本発明に係る回路基板の端子接続構造の一実施形態を示すものである。図1は、回路基板の裏面側からコネクタの各端子を見た図(枠内は要部拡大図)、図2図3は、回路基板の表面側からコネクタの各端子を見た図である。図1図2において、回路基板は便宜上鎖線で示している。
【0023】
図1の如く、この回路基板の端子接続構造は、コネクタ(部品)1から短く突出した一列目の端子として、全てスルーホール用の端子2を用い、コネクタ1から中程度の長さで突出した二列目の端子として、スルーホール用の端子3と表面実装用の端子4とをほぼ半分程度(略同数)の割合で混在させて用い、コネクタ1から長く突出した三列目の端子として、スルーホール用の端子5を少なく用い、表面実装用の端子6を多く用いて、コネクタ1から端子列方向に離れるに従って、各端子列A,B,Cごとのスルーホール用の端子2,3,5の数を順次少なくし、表面実装用の端子4,6の数を順次多くしたものである。
【0024】
図1の例においては、一列目のスルーホール用の端子2は9本、二列目のスルーホール用の端子3は4本、二列目の表面実装用の端子4は5本、二列目の端子3,4の総計は9本、三列目のスルーホール用の端子5は2本、三列目の表面実装用の端子6は4本、三列目の端子5,6の総計は6本である。二列目のスルーホール用の端子3は表面実装用の端子4よりも1本少ない(スルーホール用の端子3の数は表面実装用の端子4の数の略半分である)。三列目のスルーホール用の端子5の数は表面実装用の端子6の数の半分である。
【0025】
一列目の端子は全てスルーホール用の端子2であり、一列目のスルーホール用の端子2の割合は9/9(1/1)、二列目のスルーホール用の端子3の割合は4/9(約1/2)、三列目のスルーホール用の端子5の割合は2/6(1/3)である。
【0026】
二列目の端子は、図1で右側から、表面実装用の端子41、スルーホール用の端子31、表面実装用の端子42、スルーホール用の端子32、表面実装用の端子43、スルーホール用の端子33、表面実装用の端子44、スルーホール用の端子34、表面実装用の端子45、というように、表面実装用の端子4とスルーホール用の端子3が交互に配置されている。
【0027】
三列目の端子は、図1で右側から、スルーホール用の端子51、表面実装用の端子61、表面実装用の端子62、スルーホール用の端子52、表面実装用の端子63、表面実装用の端子64、というように、表面実装用の端子6の二つ置きにスルーホール用の端子5が一つ配置されている。
【0028】
一列目の各スルーホール用の端子2は等ピッチで並列に配置されている。二列目のスルーホール用の端子3と表面実装用の端子4は、一列目の右端の端子21と左端の端子29との間の距離とほぼ同じ範囲内において、等ピッチで並列に配置されている。二列目の各端子3,4間のピッチは一列目の各端子2間のピッチよりも少し大きい。三列目のスルーホール用の端子5と表面実装用の端子6は、一列目の右端の端子21と左端の端子29との間の距離とほぼ同じ範囲内において、等ピッチで並列に配置されている。三列目の各端子5,6の間のピッチは二列目の各端子3,4の間のピッチよりも少し大きい。明細書で端子等の符号は総称する際に小文字を省略して記載している。
【0029】
回路基板7の各列のスルーホール8〜10は、回路基板7の例えば裏面11に形成された不図示のプリント回路(回路)の端部に位置(開口)しており、各列のスルーホール用の端子2,3,5は各回路に不図示のハンダで接続される。回路基板7の裏面11の回路は表面12(図2)の表面実装用の回路14,15に邪魔されることなく所要の形状にパターン配索される。表面12の表面実装用の回路14,15は裏面11のスルーホール用の回路に邪魔されることなく所要の形状にパターン配索される。
【0030】
回路基板7の厚み方向中間部に導電金属製の不図示のコアパネルを配設した場合は、コアパネルを貫通したスルーホール8〜10内において所要のスルーホール用の端子2,3,5をコアパネルに接続可能である。必要に応じて、回路基板7の表面12(図2)にも不図示のスルーホール用の回路を形成可能である。スルーホール用の回路は回路基板7の裏面11や中間層にも接続可能である。
【0031】
一列目の端子すなわち回路基板7の端部(側端)13に最も近い側の端子を全てスルーホール用の端子2とし、二列目から三列目にかけて、すなわち回路基板7の端部13から端子列方向に遠く離れるに従って、スルーホール用の端子3,5の数を一列目よりも順次少なくし、スルーホール用の端子2,3,5に対する表面実装用の端子4,6の割合を順次増やしたことで、従来の図5の例のようにスルーホール8〜10を大きく迂回して表面実装用の回路14,15を形成する必要がなくなると共に、従来の図6の例のようにスルーホール8〜10の間に表面実装用の回路14,15を配索する必要がなくなり、表面実装用の各回路14,15が回路基板7上の小さなスペース(面積)内に高密度に収まり、回路基板7の幅方向(回路基板の端部(側端)13に沿う方向すなわち端子2の並び方向)の肥大化が防止される。
【0032】
図1の例において、二列目の右端の表面実装用の端子41に接続される回路141は、後側(三列目)の右端のスルーホール10を少し避けて、右端の表面実装用の端子9から右側ないしは左側に少しオフセットして端子列方向に(回路基板7の端部13から離れる方向に)配索されている。
【0033】
二列目の右から3番目と7番目と9番目の表面実装用の各端子42,44,45に接続される(続く)表面実装用の各回路142,144,145は、後側(三列目)の表面実装用の各端子61,63,64を少し避けて、表面実装用の各端子42,44,45から右側ないしは左側に少しオフセットして端子列方向に配索されている。二列目の右から5番目の表面実装用の端子43に続く回路143は、三列目の表面実装用の端子62とスルーホール用の端子52との間を通って端子列方向に直線的に配索されている。
【0034】
三列目の表面実装用の各端子6に続く各回路151〜154は、後側に遮るものがないので、三列目の表面実装用の各端子6から端子列方向に直線的に配索されている。三列目の表面実装用の各回路151〜154は右端と左端の各端子51,64の間の範囲でコンパクトに配索される。二列目の表面実装用の各回路14も、右端と左端の回路141,145のみを外側に少し迂回させるだけで済むので、従来(図5)に比べて回路基板7の狭い範囲にコンパクトに高密度に形成される。二列目の左端と右端の各回路141,145を外側ではなく内側に迂回させれば、二列目の右端と左端の各端子41,45の間の範囲で二列目の各回路14をさらにコンパクトに高密度に配索することができる。
【0035】
一列目の各端子2と二列目の各端子3,4と三列目の各端子5,6とは端子列方向にほぼ等ピッチで配置されている。図1のコネクタ1は、合成(絶縁)樹脂製の矩形箱状のコネクタハウジング16と、コネクタハウジング16の垂直な後壁(奥壁)17(図2)を貫通して略L字状に屈曲した各端子2〜6とで構成されている。コネクタハウジング16は内側にコネクタ嵌合室を有し、コネクタ嵌合室内に三列の各端子2〜6の真直なピン状の電気接触部18が上中下の三段に突出されている。
【0036】
コネクタハウジング16はブラケット部19(図3)で水平な回路基板7の端部13に固定されている。コネクタ1には、不図示の雌端子を収容した相手コネクタがレバー操作等で低力で挿入接続される。明細書では便宜上、コネクタ1のコネクタ嵌合室の相手コネクタ挿入開口22側を前、奥壁17側を後として説明する。図1で符号20は、コネクタハウジング16の水平な下壁、21は水平な上壁である。回路基板7は少なくとも、絶縁樹脂製の基板本体と、基板本体の表面12に形成された表面実装用の回路14,15と、裏面に形成されたスルーホール用の回路とで構成されている。
【0037】
図2の如く、各列の端子2〜6は長手方向中間部2a〜6aをコネクタ1の奥壁17に圧入又はインサート成形等で固定されている。奥壁17から後方に各端子2〜6の中間部(水平部)2a〜6aが回路基板7と平行に突出され、中間部2a〜6aは直交方向下向きに折り曲げられた垂下部2b〜6bに続き、スルーホール用の各端子2,3,5の垂下部2b,3b,5bの先端部分(接続部)2c,3c,5cが各スルーホール8〜10を貫通して回路基板7の裏面11側でハンダ接続され、表面実装用の各端子4,6の垂下部4b,6bは後向きに短く水平に折り曲げられた先端部(接続部)4c,6cを有して、先端部4c,6cの下面が回路基板7の各回路14,15の表面に面接触した状態でハンダ接続される。スルーホール用と表面実装用の各端子2〜6のハンダ接続はフローハンダやリフローハンダ等の既存の手法を適宜用いて行われる。
【0038】
図2図1を上下反転し、且つ左右反転して示しているので、図2の向かって右側は図1の向かって右側に一致する。図2において、手前側(三列目)の右端の端子51と右端から4番目の端子52とがスルーホール用の端子であり、二本のスルーホール用の端子51,52は二本の表面実装用の端子61,62を間にはさんで(配置して)位置している。二つのスルーホール10を結ぶ仮想直線上に表面実装用の4つの端子6の先端部(接続部)6cが位置している。
【0039】
三列目の各端子5,6は各中間部5a,6aを幅広に形成され、比較的大電流を通電可能である。三列目の各端子5,6の垂下部5b,6bは屈曲部5d,6dから下側の部分を幅狭に形成し、二列目及び一列目の各端子3,4(全長に渡って均一な太さに形成している)と同等の太さに設定している。各列のスルーホール8〜10の内径は同等である。
【0040】
二列目の端子3,4の並びは、左端側と右端側から表面実装用の端子4とスルーホール用の端子5とが交互(互い違い)に配置されている。一列目の端子2はスルーホール用の端子のみである。各列のスルーホール用の端子2,3,5が回路基板7のスルーホール8〜10を貫通してハンダ付けされることで、回路基板7に対する各端子2,3,5の固定強度すなわちハンダ接続部の強度が高められ、コネクタ1に相手コネクタを嵌合ないし離脱させた際の強い外力が作用しても、各列の端子(表面実装用の端子を含む)2〜6のハンダ接続部がストレスを受けずに、ハンダ接続の信頼性が高まる。
【0041】
図3の如く、本例のコネクタ1は、図1図2のスルーホール用の端子2,3,5と表面実装用の端子4,6を混在させた端子群23の右隣にスルーホール用のみの端子群24を有している。スルーホール用のみの端子群24を隣接のスルーホール用と表面実装用の各端子2〜6を混在させた端子群(端子2〜6の総数は少ない)23に代えることも可能である。コネクタハウジング16の右端及び左端のブラケット19が回路基板7の表面(上面)12にねじ締め等で固定される。少なくとも回路基板7とコネクタ(各端子2〜6を含む)1とで回路基板組立体25が構成される。
【0042】
図3において、混在した端子群23の左端(スルーホール用のみの端子群24に近い側)の二列目と三列目の表面実装用の各端子45,64の先端部(接続部)4c,6cがほぼ前後に対向して位置し、二列目の左から3番目と三列目の左から2番目の表面実装用の各端子44,63の先端部(接続部)4c,6cがほぼ前後に対向して位置し、二列目の左から7番目と三列目の左から5番目の表面実装用の各端子42,61の先端部(接続部)4c,6cがほぼ前後に対向して位置している。
【0043】
図4は、本発明に係る回路基板の端子接続構造の構成及び効果を説明する簡略図(回路基板を表面側から見た図)である。端子の図示は省略し、端子のハンダ接続部のみを端子の符号で示している。
【0044】
図4の例では、回路基板7の端部13に設けたコネクタ1の三列の端子2〜6(図2参照)を各列ごとに4本ずつ配置している。回路基板7の端部13に一番近い一列目の各端子はスルーホール8用の端子2(図2参照)であり、回路基板7に4つのスルーホール8が等ピッチで並列に配置されている。
【0045】
二列目の端子3,4(図2参照)は、向かって右からスルーホール9用の端子3と表面実装用の端子4とを交互に配置して成り、三列目の端子5,6は、右から二番目のみがスルーホール10用の端子5(図2参照)であり、他の3つは表面実装用の端子6である。スルーホール用の端子2,3,5は一列目が4つ、二列目が2つ、三列目が1つであり、一列目、二列目、三列目の順で(回路基板7の端部13から遠ざかるに従って)半減している。一列目のスルーホール8用の端子2の割合は1/1,二列目のスルーホール9用の端子3の割合は1/2、三列目のスルーホール10用の端子5の割合は1/4である。
【0046】
各列のスルーホール用の端子2,3,5を接続する回路(スルーホール用の回路)は回路基板7の裏面11(図1参照)にパターン配索されているので、図示を省略する。三列目の右端と右から3番目と左端の各表面実装用の回路15は、回路基板7の端部13から離れる方向(端子列方向)に直線的に配索されている。
【0047】
図4の例において、二列目の右から2番目の表面実装用の回路14は、三列目の右から二番目のスルーホール10を避けて右側に迂回して三列目の右端の表面実装用の回路14の右側に沿って平行にパターン配索されている。二列目の左端の表面実装用の回路14は、三列目の左端の表面実装用の回路15を避けて左側に少し迂回して三列目の左端の表面実装用の回路15の左側に沿って平行にパターン配索されている。
【0048】
図4の例と図5の従来例を比較すると、図4の例では、一列目の端子が全てスルーホール用の端子2(図2参照)であるので、図5の例の一列目の表面実装用の回路41を左右に大きく迂回させる必要がなくなる。
【0049】
また、図4の例の二列目の表面実装用の回路14が三列目の表面実装用の回路15よりも少ない(二列目のスルーホール9用の回路が三列目のスルーホール10用の回路よりも多い)ので、二列目の表面実装用の回路14を左右に迂回させる幅(範囲)が図5の例よりも小さく抑えられ、さらに、三列目の表面実装用の各回路15を端子列方向(回路基板7の端部13から離間する方向)に直線的に配索することができるので、三列目の表面実装用の各回路15の占める範囲(面積)が最小限に抑えられる。これらによって、回路基板7上で表面実装用の回路14,15の占める面積(スペース)が小さく抑えられ、回路基板7のコンパクト化や端子配列及び回路の高密度化が可能となる。
【0050】
図4の例と図6の従来例を比較すると、図4の例では一列目に表面実装用の回路がなく、二列目の表面実装用の回路14は三列目のスルーホール10を避ける必要がなく、スルーホール10の間を通らず、且つ三列目の表面実装用の回路15の間をも通らないので、図6の従来例のように表面実装用の回路42がスルーホール43の間を通ることに起因する、表面実装用の回路42とスルーホール43との近接や、スルーホール43間のピッチPの拡大といった不具合が防止される。
【産業上の利用可能性】
【0051】
本発明に係る回路基板の端子接続構造は、回路基板のスルーホールによる端子接続と表面実装による端子接続とを混在させた回路基板の端子接続構造において、スルーホールを迂回して回路をパターン配索したり、各スルーホールの間に回路を配索したりすることに起因する回路基板上の無駄なスペースや回路基板の肥大化を解消して、高密度な端子配列及びパターン配索を図り、外力による端子のハンダ接続部のストレスをも軽減させるために利用することができる。
【符号の説明】
【0052】
1 コネクタ(部品)
2,3,5 スルーホール用の端子
4,6 表面実装用の端子
7 回路基板
8〜10 スルーホール
14,15 表面実装用の回路
A〜C 端子列
図1
図2
図3
図4
図5
図6