特許 5890656 電気光学装置の駆動方法および電気光学装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】5890656

(24)【登録日】2016年2月26日

(45)【発行日】2016年3月22日

(54)【発明の名称】電気光学装置の駆動方法および電気光学装置

(51)【国際特許分類】

   G09G 3/30 20060101AFI20160308BHJP

   G09G 3/20 20060101ALI20160308BHJP

   H01L 51/50 20060101ALI20160308BHJP

【ＦＩ】

   G09G3/30 J

   G09G3/20 624B

   G09G3/20 611H

   G09G3/20 621F

   G09G3/20 622C

   G09G3/20 622D

   G09G3/20 623C

   G09G3/20 623D

   G09G3/20 624Z

   H05B33/14 A

【請求項の数】13

【全頁数】20

(21)【出願番号】特願2011-245724(P2011-245724)

(22)【出願日】2011年11月9日

(65)【公開番号】特開2013-101265(P2013-101265A)

(43)【公開日】2013年5月23日

【審査請求日】2014年9月29日

(73)【特許権者】

【識別番号】512187343

【氏名又は名称】三星ディスプレイ株式會社

【氏名又は名称原語表記】Ｓａｍｓｕｎｇ Ｄｉｓｐｌａｙ Ｃｏ．，Ｌｔｄ．

(74)【代理人】

【識別番号】110000408

【氏名又は名称】特許業務法人高橋・林アンドパートナーズ

(72)【発明者】

【氏名】石井 良

(72)【発明者】

【氏名】勝瀬 浩文

(72)【発明者】

【氏名】奥野 武志

(72)【発明者】

【氏名】古宮 直明

【審査官】 西島 篤宏

(56)【参考文献】

【文献】 特開２０１１−０３４０３９（ＪＰ，Ａ）

【文献】 国際公開第２０１０／０１６３１６（ＷＯ，Ａ１）

【文献】 特開２００８−０４０４４４（ＪＰ，Ａ）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｇ０９Ｇ ３／３０

Ｇ０９Ｇ ３／２０

Ｈ０１Ｌ ５１／５０

(57)【特許請求の範囲】

【請求項1】

第１電源と、第２電源と、複数のデータ線と、複数の走査線と、複数の信号線と、複数の制御線と、前記データ線と前記走査線とが交わる領域に設けられる複数の画素回路と、を備え、
前記画素回路は、
前記第１電源から前記第２電源へ電流が流れることにより発光する発光素子と、
第１端子が前記第１電源側に、ゲートが第２ノードに、第２端子が前記第２電源側にそれぞれ接続されている第１トランジスタと、
第１端子が前記第２ノードに、ゲートが前記信号線に、第２端子が前記第１トランジスタの前記第２端子にそれぞれ接続されている第２トランジスタと、
第１端子がデータ線に、ゲートが走査線に、第２端子が第１ノードにそれぞれ接続されている第３トランジスタと、
第１端子が前記第１トランジスタの前記第２端子に、ゲートが前記制御線に、第２端子が前記発光素子のアノードにそれぞれ接続されている第４トランジスタと、
一の端子が前記第１ノードに、他の端子が前記第２ノードに接続されているキャパシタと、
を備え、
前記発光素子が全ての前記画素回路において１フレーム中の所定の期間に一斉に発光する電気光学装置において、
前記第４トランジスタをオフすることによって前記発光素子を非発光状態にして、前記信号線に印加するパルスの変化により前記第２トランジスタをオンする第１ステップと、
前記第２トランジスタのオンが維持された状態で、前記複数の走査線を順次排他的に選択し、選択された前記走査線にゲートが接続されている前記第３トランジスタをオンして、対応するデータ電圧を前記データ線から前記第３トランジスタを介して前記第１ノードに書き込む第２ステップと、
を備えることを特徴とする、電気光学装置の駆動方法。

【請求項2】

前記第２ステップの後に、全ての前記走査線を同時に選択して前記第３トランジスタをオンすることにより所定の基準電圧を前記データ線から前記第３トランジスタを介して前記第１ノードに書き込む第３ステップをさらに備えることを特徴とする、請求項１に記載の電気光学装置の駆動方法。

【請求項3】

前記第３ステップの後に、前記第１電源から前記第２電源へ電流を流して、前記第２ノードの電圧値に対応する明るさで前記発光素子を発光させる第４ステップをさらに備えることを特徴とする、請求項２に記載の電気光学装置の駆動方法。

【請求項4】

前記第４ステップにおいて、前記制御線に印加するパルスの変化により前記第４トランジスタをオンさせることで前記第１電源から前記第２電源に電流を流すことを特徴とする、請求項３に記載の電気光学装置の駆動方法。

【請求項5】

前記第４ステップにおいて、前記第２電源の電位を前記第１電源の電位より低くすることで前記第１電源から前記第２電源に電流を流すことを特徴とする、請求項３に記載の電気光学装置の駆動方法。

【請求項6】

前記第３ステップにおいて、前記第２トランジスタを全ての画素回路において一斉にオフさせることを特徴とする、請求項２に記載の電気光学装置の駆動方法。

【請求項7】

前記第２ステップにおいて、前記第２トランジスタを前記走査線毎に順次オフさせることを特徴とする、請求項２に記載の電気光学装置の駆動方法。

【請求項8】

前記電気光学装置は、複数のリセット線と、リセット電源と、をさらに備え、
前記画素回路は、第１端子が前記第２ノードに、ゲートが前記リセット線に、第２端子が前記リセット電源にそれぞれ接続されている第５トランジスタをさらに備え、
前記第４ステップの後に、前記リセット線に印加するパルスの変化により前記第５トランジスタをオンさせることで前記第２ノードを前記リセット電源に接続して所定のリセット電位に設定することを特徴とする、請求項３に記載の電気光学装置の駆動方法。

【請求項9】

前記電気光学装置は、複数のリセット線をさらに備え、
前記画素回路は、第１端子が前記第２ノードに、ゲートが前記リセット線に、第２端子が前記データ線にそれぞれ接続されている第６トランジスタをさらに備え、
前記第４ステップの後に、前記データ線の電位を所定のリセット電位に設定し、前記リセット線に印加するパルスの変化により前記第６トランジスタをオンさせることで前記第２ノードを前記データ線に接続して前記所定のリセット電位に設定することを特徴とする、請求項３に記載の電気光学装置の駆動方法。

【請求項10】

第１電源と、第２電源と、複数のデータ線と、複数の走査線と、複数の信号線と、複数の制御線と、前記データ線と前記走査線とが交わる領域に設けられる複数の画素回路と、を備え、
前記画素回路は、
前記第１電源から前記第２電源へ電流が流れることにより発光する発光素子と、
第１端子が前記第１電源側に、ゲートが第２ノードに、第２端子が第２トランジスタのドレインおよび前記第２電源側にそれぞれ接続されている第１トランジスタと、
第１端子が前記第２ノードに、ゲートが前記信号線に、第２端子が前記第１トランジスタの前記第２端子にそれぞれ接続されている第２トランジスタと、
第１端子がデータ線に、ゲートが走査線に、第２端子が第１ノードにそれぞれ接続されている第３トランジスタと、
第１端子が前記第１トランジスタの前記第２端子に、ゲートが前記制御線に、第２端子が前記発光素子のアノードにそれぞれ接続されている第４トランジスタと、
一の端子が前記第１ノードに、他の端子が前記第２ノードに接続されているキャパシタと、
を備え、
前記発光素子が全ての前記画素回路において１フレーム中の所定の期間に一斉に発光し、
前記第４トランジスタをオフすることによって前記発光素子を非発光状態にして、前記信号線に印加するパルスの変化により前記第２トランジスタがオンし、
前記第２トランジスタのオンが維持された状態で、前記複数の走査線を順次排他的に選択し、選択された前記走査線にゲートが接続されている前記第３トランジスタをオンして、対応するデータ電圧を前記データ線から前記第３トランジスタを介して前記第１ノードに書き込む
ことを特徴とする、電気光学装置。

【請求項11】

複数のリセット線と、リセット電源と、をさらに備え、
前記画素回路は、第１端子が前記第２ノードに、ゲートが前記リセット線に、第２端子が前記リセット電源にそれぞれ接続されている第５トランジスタをさらに備えることを特徴とする、請求項１０に記載の電気光学装置。

【請求項12】

複数のリセット線をさらに備え、
前記画素回路は、第１端子が前記第２ノードに、ゲートが前記リセット線に、第２端子が前記データ線にそれぞれ接続されている第６トランジスタをさらに備えることを特徴とする、請求項１０に記載の電気光学装置。

【請求項13】

前記第１トランジスタ、前記第２トランジスタ、および前記第３トランジスタは、いずれもＰチャネル型のＭＯＳＦＥＴ（Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ−Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）であることを特徴とする、請求項１０に記載の電気光学装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、電気光学装置の駆動方法および電気光学装置に関する。

【背景技術】

【0002】

テレビ受像機の表示部には、透過型あるいは半透過反射型の液晶パネルを備えた液晶表示装置や、有機ＥＬ素子が構成された有機ＥＬ表示パネルを備えた有機ＥＬ表示装置が広く用いられている。このような電気光学装置は、近年では高解像度化や三次元画像の表示に伴って、画素回路の駆動の高速化が求められている。

【0003】

駆動の高速化に伴い、画素回路中の駆動トランジスタのスレッショルド電圧補償時間およびデータ書き込み時間を十分に取ることができず、表示品位の劣化が大きな問題となっている。これらの問題を解決するためには、画素回路のトランジスタ数、キャパシタ数の増加が避けられなかったが、画素回路の素子数を削減した技術として、例えば特許文献１，２等がある。

【先行技術文献】

【特許文献】

【0004】

【特許文献1】特開２０１０−１１３２３０号公報

【特許文献2】特開２００５−０９９７７３号公報

【発明の概要】

【発明が解決しようとする課題】

【0005】

しかし、これらの技術では、駆動トランジスタのスレッショルド電圧補償と画素回路のデータ書き込みと基準電位書き込みとを各走査線選択期間中に行う必要があるので、駆動トランジスタのスレッショルド電圧補償時間およびデータ書き込み時間を十分に取ることができず、表示品位の劣化が避けられないという問題があった。この問題は、特に三次元画像表示のために面順次駆動を行う場合、走査線選択期間がさらに短くなるため、顕著となる。

【0006】

そこで、本発明は、上記問題に鑑みてなされたものであり、本発明の目的とするところは、画素回路の素子数を削減しつつ、駆動トランジスタのスレッショルド電圧補償時間およびデータ書き込み時間を十分に確保することで表示品位の劣化を避けることが可能な、新規かつ改良された電気光学装置の駆動方法および電気光学装置を提供することにある。

【課題を解決するための手段】

【0007】

上記課題を解決するために、本発明のある観点によれば、第１電源と、第２電源と、複数のデータ線と、複数の走査線と、複数の信号線と、データ線と走査線とが交わる領域に設けられる複数の画素回路と、を備え、画素回路は、第１電源から第２電源へ電流が流れることにより発光する発光素子と、第１端子が前記第１電源側に、ゲートが第２ノードに、第２端子が前記第２電源側にそれぞれ接続されている第１トランジスタと、第１端子が前記第２ノードに、ゲートが前記信号線に、第２端子が前記第１トランジスタの前記第２端子にそれぞれ接続されている第２トランジスタと、第１端子がデータ線に、ゲートが走査線に、第２端子が第１ノードにそれぞれ接続されている第３トランジスタと、一の端子が前記第１ノードに、他の端子が前記第２ノードに接続されているキャパシタと、を備え、発光素子が全ての画素回路において１フレーム中の所定の期間に一斉に発光する電気光学装置において、発光素子を非発光状態にして、信号線に印加するパルスの変化により第２トランジスタをオンする第１ステップと、第２トランジスタをオンした後に、走査線を順次排他的に選択し、選択された走査線にゲートが接続されている第３トランジスタをオンして、対応するデータ電圧をデータ線から第３トランジスタを介して第１ノードに書き込む第２ステップと、を備えることを特徴とする、電気光学装置の駆動方法が提供される。

【0008】

かかる方法によれば、発光素子を非発光状態にして、信号線に印加するパルスの変化により第２トランジスタをオンした後に、走査線を順次排他的に選択し、選択された走査線にゲートが接続されている第３トランジスタをオンして、選択された画素に対応するデータ電圧をデータ線から第３トランジスタを介して第１ノードに書き込む。その結果、本発明のある観点による電気光学装置の駆動方法は、画素回路の素子数を削減しつつ、駆動トランジスタのスレッショルド電圧補償時間およびデータ書き込み時間を十分に確保することで表示品位の劣化を避けることが可能となる。

【0009】

第２ステップの後に全ての走査線を同時に選択して第３トランジスタをオンすることにより所定の基準電圧をデータ線から第３トランジスタを介して第１ノードに書き込む第３ステップをさらに備えていてもよい。

【0010】

第３ステップの後に、第１電源から第２電源へ電流を流して、第２ノードの電圧値に対応する明るさで発光素子を発光させる第４ステップをさらに備えていてもよい。

【0011】

電気光学装置は、複数の制御線をさらに備え、画素回路は、第１端子が前記第１トランジスタの前記第２端子に、ゲートが前記制御線に、第２端子が前記発光素子のアノードにそれぞれ接続されている第４トランジスタをさらに備え、第４ステップにおいて、制御線に印加するパルスの変化により第４トランジスタをオンさせることで第１電源から第２電源に電流を流すようにしてもよい。

【0012】

第４ステップにおいて、第２電源の電位を第１電源の電位より低くすることで第１電源から第２電源に電流を流すようにしてもよい。

【0013】

第３ステップにおいて、第２トランジスタを全てのラインで一斉にオフさせるようにしてもよい。

【0014】

第３ステップにおいて、第２トランジスタをライン毎に順次オフさせるようにしてもよい。

【0015】

電気光学装置は、複数のリセット線と、リセット電源と、をさらに備え、画素回路は、第１端子が第２ノードに、ゲートがリセット線に、第２端子がリセット電源にそれぞれ接続されている第５トランジスタをさらに備え、第４ステップの後に、リセット線に印加するパルスの変化により第５トランジスタをオンさせることで第２ノードをリセット電源に接続して所定のリセット電位に設定するようにしてもよい。

【0016】

電気光学装置は、複数のリセット線をさらに備え、画素回路は、第１端子が第２ノードに、ゲートがリセット線に、第２端子がデータ線にそれぞれ接続されている第６トランジスタをさらに備え、第４ステップの後に、データ線の電位を所定のリセット電位に設定し、リセット線に印加するパルスの変化により第６トランジスタをオンさせることで第２ノードをデータ線に接続して所定のリセット電位に設定するようにしてもよい。

【0017】

また、上記課題を解決するために、本発明の別の観点によれば、第１電源と、第２電源と、複数のデータ線と、複数の走査線と、複数の信号線と、データ線と走査線とが交わる領域に設けられる複数の画素回路と、を備え、画素回路は、第１電源から第２電源へ電流が流れることにより発光する発光素子と、第１端子が前記第１電源側に、ゲートが第２ノードに、第２端子が第２トランジスタのドレインおよび前記前記第２電源側にそれぞれ接続されている第１トランジスタと、第１端子が前記第２ノードに、ゲートが前記信号線に、第２端子が前記第１トランジスタの前記第２端子にそれぞれ接続されている第２トランジスタと、第１端子がデータ線に、ゲートが走査線に、第２端子が第１ノードにそれぞれ接続されている第３トランジスタと、一の端子が第１ノードに、他の端子が第２ノードに接続されているキャパシタと、を備え、発光素子が全ての画素回路において１フレーム中の所定の期間に一斉に発光し、第１トランジスタのスレッショルド電圧を補償している間に、走査線の走査により選択された画素に対応するデータ電圧を、データ線から第３トランジスタを介して第１ノードに書き込むことを特徴とする、電気光学装置が提供される。

【0018】

上記電気光学装置は、複数の制御線をさらに備え、画素回路は、第１端子が第１トランジスタの第２端子に、ゲートが制御線に、第２端子が発光素子のアノードにそれぞれ接続されている第４トランジスタをさらに備えていてもよい。

【0019】

上記電気光学装置は、複数のリセット線と、リセット電源と、をさらに備え、画素回路は、第１端子が第２ノードに、ゲートがリセット線に、第２端子がリセット電源にそれぞれ接続されている第５トランジスタをさらに備えていてもよい。

【0020】

上記電気光学装置は、複数のリセット線をさらに備え、画素回路は、第１端子が第２ノードに、ゲートがリセット線に、第２端子がデータ線にそれぞれ接続されている第６トランジスタをさらに備えていてもよい。

【0021】

第１トランジスタ、第２トランジスタ、および第３トランジスタは、いずれもＰチャネル型のＭＯＳＦＥＴ（Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ−Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）であってもよい。

【発明の効果】

【0022】

以上説明したように本発明によれば、画素回路の素子数を削減しつつ、駆動トランジスタのスレッショルド電圧補償時間およびデータ書き込み時間を十分に確保することで表示品位の劣化を避けることが可能な、新規かつ改良された電気光学装置の駆動方法および電気光学装置を提供することができる。

【図面の簡単な説明】

【0023】

【図1】本発明の第１の実施形態にかかる電気光学装置の画素回路１００の構成を示す説明図である。

【図2】本発明の第１の実施形態に係る電気光学装置の画素回路１００を駆動させるための各信号のタイミングチャートを示す説明図である。

【図3A】本発明の第１の実施形態に係る電気光学装置の画素回路１００の駆動状態を示す説明図である。

【図3B】本発明の第１の実施形態に係る電気光学装置の画素回路１００の駆動状態を示す説明図である。

【図3C】本発明の第１の実施形態に係る電気光学装置の画素回路１００の駆動状態を示す説明図である。

【図3D】本発明の第１の実施形態に係る電気光学装置の画素回路１００の駆動状態を示す説明図である。

【図4】本発明の第１の実施形態に係る電気光学装置の画素回路１００を駆動させるための各信号のタイミングチャートの変形例を示す説明図である。

【図5】本発明の第２の実施形態にかかる電気光学装置の画素回路２００の構成を示す説明図である。

【図6】本発明の第２の実施形態に係る電気光学装置の画素回路２００を駆動させるための各信号のタイミングチャートを示す説明図である。

【図7A】本発明の第２の実施形態に係る電気光学装置の画素回路２００の駆動状態を示す説明図である。

【図7B】本発明の第２の実施形態に係る電気光学装置の画素回路２００の駆動状態を示す説明図である

【図7C】本発明の第２の実施形態に係る電気光学装置の画素回路２００の駆動状態を示す説明図である

【図7D】本発明の第２の実施形態に係る電気光学装置の画素回路２００の駆動状態を示す説明図である

【図8】本発明の第３の実施形態にかかる電気光学装置の画素回路３００の構成を示す説明図である。

【図9】本発明の第４の実施形態にかかる電気光学装置の画素回路４００の構成を示す説明図である。

【図10】本発明の第３の実施形態にかかる電気光学装置の画素回路３００および本発明の第４の実施形態にかかる電気光学装置の画素回路４００を駆動させるための各信号のタイミングチャートを示す説明図である。

【発明を実施するための形態】

【0024】

以下に添付図面を参照しながら、本発明の好適な実施の形態について詳細に説明する。なお、本明細書及び図面において、実質的に同一の機能構成を有する構成要素については、同一の符号を付することにより重複説明を省略する。

【0025】

＜１．第１の実施形態＞
［電気光学装置の画素回路の構成］
まず、本発明の第１の実施形態に係る電気光学装置の画素回路の構成について説明する。図１は、本発明の第１の実施形態にかかる電気光学装置の画素回路１００の構成を示す説明図である。本発明の第１の実施形態にかかる電気光学装置は、図１に示した画素回路１００が、ｎ行の走査線とｍ列のデータ線との交点にマトリクス状に配置された構造を有するものである。以下、図１を用いて本発明の第１の実施形態に係る電気光学装置の画素回路の構成について説明する。

【0026】

図１に示したように、本発明の第１の実施形態にかかる電気光学装置の画素回路１００は、第１トランジスタＭ１と、第２トランジスタＭ２と、第３トランジスタＭ３と、第４トランジスタＭ４と、キャパシタＣ_ＳＴと、発光素子ＯＬＥＤと、を含んで構成される。

【0027】

第１トランジスタＭ１は、第１端子が第１電源ＥＬＶ_ＤＤに、ゲートが第２ノードＮ２に、第２端子が第２トランジスタＭ２の第２端子および第４トランジスタＭ４の第１端子に、それぞれ接続されている。

【0028】

第２トランジスタＭ２は、第１端子が第２ノードＮ２に、ゲートが信号線ＧＣに、第２端子が第１トランジスタＭ１の上記第２端子および第４トランジスタＭ４の第１端子に、それぞれ接続されている。

【0029】

第３トランジスタＭ３は、第１端子がデータ線ＤＡＴＡに、ゲートが走査線ＳＣＡＮに、第２端子が第１ノードＮ１に、それぞれ接続されている。

【0030】

第４トランジスタＭ４は、ゲートが制御線ＥＭに、第２端子が発光素子ＯＬＥＤのエミッタに、それぞれ接続されている。

【0031】

画素回路１００における第１トランジスタＭ１、第２トランジスタＭ２、第３トランジスタＭ３および第４トランジスタＭ４は、いずれもＰチャネル型のＭＯＳＦＥＴ（Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ−Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）である。

【0032】

キャパシタＣ_ＳＴは、一の端子が第１ノードＮ１に、他の端子が第２ノードＮ２に、それぞれ接続されている。

【0033】

走査線ＳＣＡＮは、第３トランジスタＭ３をオン・オフするための制御パルスを供給するものである。走査線ＳＣＡＮに供給される制御パルスによって第３トランジスタＭ３はオン・オフされる。

【0034】

データ線ＤＡＴＡは、画素回路１００にデータ信号を供給するものである。走査線ＳＣＡＮに供給される制御パルスによって第３トランジスタＭ３がオンになると、その画素回路１００に対応するデータ電圧が、第３トランジスタＭ３を介して第１ノードＮ１に書き込まれる。

【0035】

信号線ＧＣは、第２トランジスタＭ２をオン・オフするための制御パルスを供給するものである。信号線ＧＣに供給される制御パルスによって第２トランジスタＭ２はオン・オフされる。

【0036】

制御線ＥＭは、第４トランジスタＭ４をオン・オフするための制御パルスを供給するものである。制御線ＥＭに供給される制御パルスによって第４トランジスタＭ４はオン・オフされ、第４トランジスタＭ４がオンになっている期間で、画素回路１００の第２ノードＮ２に保持されている電位に応じた電流を発光素子ＯＬＥＤに流す。

【0037】

発光素子ＯＬＥＤは、例えば有機ＥＬ素子で構成され、アノードとカソードとの間を流れる電流量に応じて自発光する素子である。本実施形態では、上述したように、制御線ＥＭに供給される制御パルスによって第４トランジスタＭ４がオンになっている期間に、画素回路１００の第２ノードＮ２に保持されている電位に応じた電流が発光素子ＯＬＥＤに流れ、この電流によって発光素子ＯＬＥＤは自発光する。

【0038】

本発明の第１の実施形態に係る電気光学装置では、全ての画素回路１００について、第４トランジスタＥＭを一斉にオンにするための制御パルスが制御線ＥＭにより供給される。これにより、本発明の第１の実施形態に係る電気光学装置は面順次駆動される。

【0039】

以上、図１を用いて本発明の第１の実施形態に係る電気光学装置の画素回路１００の構成について説明した。次に、本発明の第１の実施形態に係る電気光学装置の画素回路１００の駆動方法について説明する。

【0040】

［電気光学装置の画素回路の駆動方法］
図２は、本発明の第１の実施形態に係る電気光学装置の画素回路１００を駆動させるための各信号のタイミングチャートを示す説明図であり、図３Ａ〜図３Ｄは、本発明の第１の実施形態に係る電気光学装置の画素回路１００の駆動状態を示す説明図である。以下、図２および図３Ａ〜図３Ｄを用いて、本発明の第１の実施形態に係る電気光学装置の画素回路１００の駆動方法について説明する。

【0041】

図２に示したタイミングチャートには、１行目の走査線ＳＣＡＮ（１）、２行目の走査線ＳＣＡＮ（２）、ｎ行目の走査線ＳＣＡＮ（ｎ）にそれぞれ供給される制御パルス、信号線ＧＣに供給される制御パルス、制御線ＥＭに供給される制御パルス、データ線ＤＡＴＡに供給されるデータ信号の状態が図示されている。

【0042】

図２の期間（ａ）および図３Ａにおいて、制御線ＥＭをハイにすることにより、第４トランジスタＭ４をオフした状態とし、信号線ＧＣをローにすることで、第２トランジスタＭ２をオンする。この結果、発光素子ＯＬＥＤは非発光状態となり、第１トランジスタＭ１はダイオード接続状態となる。第２トランジスタＭ２がオンされ第１トランジスタＭ１がダイオード接続状態となることで、ノードＮ２の電圧が、ＥＬＶ_ＤＤ−Ｖ_ｔｈ（Ｖ_ｔｈは第１トランジスタＭ１のスレッショルド電圧）に向かって変動し始める。図３Ａでは、ＥＬＶ_ＤＤ＝１２Ｖ、Ｖ_ｔｈ＝１Ｖとしている。これにより、第２ノードＮ２の電位は１１Ｖとなる。もちろん、本発明ではＥＬＶ_ＤＤおよびＶ_ｔｈの値はかかる例に限定されるものではない。

【0043】

続いて、図２の期間（ｂ）および図３Ｂにおいて、各走査線ＳＣＡＮ（１）、ＳＣＡＮ（２）、・・・、ＳＣＡＮ（ｎ）が順次排他的に選択され、選択された走査線上の第３トランジスタＭ３がオンする。選択された走査線上の第３トランジスタＭ３がオンすると、その選択された画素に対応するデータ電圧Ｖ_ＤＡＴＡが、データ線ＤＡＴＡから、第３トランジスタＭ３を介して第１ノードＮ１に書き込まれる。

【0044】

図２の期間（ｂ）において、データ線ＤＡＴＡから供給されるデータ電圧Ｖ_ＤＡＴＡ（図３Ｂでは７Ｖ〜１４Ｖの範囲を有する）は、階調レベルと、後述する基準電位Ｖ_ｂａｓとによって適宜設定される。図２の期間（ｂ）においても、第１トランジスタＭ１はダイオード接続状態を維持しているので、第２ノードＮ２はＥＬＶ_ＤＤ−Ｖ_ｔｈになるまで変動し続けることになり、キャパシタＣ_ＳＴに充電される電圧は、第１ノードＮ１を基準とすると、ＥＬＶ_ＤＤ−Ｖ_ｔｈ−Ｖ_ＤＡＴＡとなる。

【0045】

続いて、図２の期間（ｃ）および図３Ｃにおいて、信号線ＧＣをハイにすることで、第２トランジスタＭ２をオフするとともに、全走査線ＳＣＡＮ（１）、ＳＣＡＮ（２）、・・・、ＳＣＡＮ（ｎ）を同時選択することにより、全ての画素回路１００の第３トランジスタＭ３をオンする。

【0046】

図２の期間（ｃ）において、データ電圧Ｖ_ＤＡＴＡを基準電位Ｖ_ｂａｓ（図３Ｃでは９Ｖ）とすることにより、第３トランジスタＭ３を介して全ての画素回路１００の第１ノードＮ１に電位Ｖ_ｂａｓが書き込まれる。第１ノードＮ１に電位Ｖ_ｂａｓが書き込まれることに伴い、第２ノードＮ２の電位は、キャパシタＣ_ＳＴの容量結合により、ＥＬＶ_ＤＤ−Ｖ_ｔｈ−Ｖ_ＤＡＴＡ＋Ｖ_ｂａｓとなる。従って、データ電圧Ｖ_ＤＡＴＡが７Ｖ〜１４Ｖの範囲を有する場合は、第２ノードＮ２の電位は６Ｖ〜１３Ｖの範囲を有することになる。

【0047】

続いて、図２の期間（ｄ）および図３Ｄにおいて、全ての画素回路１００について、制御線ＥＭをローにすることで、全ての画素回路１００において同時に第４トランジスタＭ４をオンする。第４トランジスタＭ４がオンになることで、各画素回路１００の第２ノードＮ２が保持する電位に応じた発光素子ＯＬＥＤの発光が行われる。

【0048】

また、図２の期間（ｃ）から引き続いて第３トランジスタＭ３がオンしたままなので、第１ノードＮ１は基準電位Ｖ_ｂａｓに維持される。第１ノードＮ１が基準電位Ｖ_ｂａｓに維持されることよって、第２ノードＮ２の電位（ＥＬＶ_ＤＤ−Ｖ_ｔｈ−Ｖ_ＤＡＴＡ＋Ｖ_ｂａｓ）が、期間（ｄ）の間保持される。

【0049】

以上、本発明の第１の実施形態に係る電気光学装置の画素回路１００の駆動方法について説明した。本発明の第１の実施形態に係る電気光学装置の画素回路１００をこのように駆動させることで、画素回路１００のレイアウト上大きな面積を占めるキャパシタを、キャパシタＣ_ＳＴの１個に収めることができる。

【0050】

また本発明の第１の実施形態に係る電気光学装置の画素回路１００は、面順次駆動において、第１トランジスタＭ１のスレッショルド電圧の補償時間の拡大と、データ書き込み時間の拡大を実現できる。これにより、本発明の第１の実施形態に係る電気光学装置は、画素回路の素子数を削減しつつ、駆動トランジスタのスレッショルド電圧補償時間およびデータ書き込み時間を十分に確保することで表示品位の劣化を避けることが可能となる。

【0051】

そして本発明の第１の実施形態に係る電気光学装置の画素回路１００は、データ保持期間中は第１ノードＮ１が基準電位Ｖ_ｂａｓに維持されているので、第２ノードＮ２のデータ保持電圧レベルを一定に保つことができる。

【0052】

また、本発明の第１の実施形態に係る電気光学装置を、三次元画像の表示に用いる場合には、画像を表示する表示期間と画像データの書き込みを行なう非表示期間とを繰り返すことになるが、図２の期間（ａ）から期間（ｃ）の、発光素子ＯＬＥＤの非発光期間は全画面が黒表示となり、図２の期間（ｄ）で全画面が同時に表示状態となる。従って、ユーザが三次元画像として視認するためのシャッタ眼鏡のシャッタ制御タイミングを、発光期間と非発光期間とで同期させることにより、片方の眼用の画像にもう片方の眼用の画像が漏れ込む、いわゆるクロストークのない高品位表示が得られる。

【0053】

なお、本発明においては、電気光学装置の画素回路１００の駆動方法はかかる例に限定されない。次に、本発明の第１の実施形態に係る電気光学装置の画素回路１００の駆動方法の変形例について説明する。

【0054】

図４は、本発明の第１の実施形態に係る電気光学装置の画素回路１００を駆動させるための各信号のタイミングチャートの変形例を示す説明図である。図４に示したタイミングチャートは、図２に示したものと異なり、信号線ＧＣに供給される制御パルスが各行で異なっている。従って図４には、１行目の信号線ＧＣ（１）に供給される制御パルス、２行目の信号線ＧＣ（２）に供給される制御パルス、・・・、ｎ行目の信号線ＧＣ（ｎ）に供給される制御パルスを図示している。

【0055】

１行目の信号線ＧＣ（１）に供給される制御パルスは、図４の期間（ｂ）において１行目の走査線ＳＣＡＮ（１）が選択された後、１行目の走査線ＳＣＡＮ（１）に供給される制御パルスがローからハイに切り替わるタイミングで、ローからハイに切り替わる。１行目の走査線ＳＣＡＮ（１）に供給される制御パルスがローからハイに切り替わるタイミングで１行目の信号線ＧＣ（１）に供給される制御パルスをローからハイに切り替えることで、その行の画素回路１００の第２トランジスタＭ２をオフする。

【0056】

走査線ＳＣＡＮの選択が完了した時点で第２トランジスタＭ２をオフすることで、第２ノードＮ２の電位を安定化させることができ、その後の期間（ｃ）においてデータ線から基準電位を印加することで、より所望の電位を第２ノードＮ２に保持することが可能となる。

【0057】

以上説明したように本発明の第１の実施形態に係る電気光学装置の画素回路１００は、第１トランジスタＭ１のスレッショルド電圧を補償している間に、選択された画素に対応するデータ電圧Ｖ_ＤＡＴＡが、データ線ＤＡＴＡから第３トランジスタＭ３を介して第１ノードＮ１に書き込まれる。

【0058】

これにより、本発明の第１の実施形態に係る電気光学装置の画素回路１００は、画素回路１００のレイアウト上大きな面積を占めるキャパシタを、キャパシタＣ_ＳＴの１個に収めつつ、かつ、面順次駆動において、第１トランジスタＭ１のスレッショルド電圧の補償時間の拡大と、データ書き込み時間の拡大を実現できる。これにより、本発明の第１の実施形態に係る電気光学装置は、画素回路の素子数を削減しつつ、駆動トランジスタのスレッショルド電圧補償時間およびデータ書き込み時間を十分に確保することで表示品位の劣化を避けることが可能となる。

【0059】

本発明の第１の実施形態に係る電気光学装置の画素回路１００は、全ての信号線ＧＣの制御タイミングを同一にしてもよく、行毎に変えても良い。信号線ＧＣの制御タイミングを行毎に変える場合は、走査線ＳＣＡＮの選択が完了した時点で第２トランジスタＭ２をオフすることで、第２ノードＮ２の電位を安定化させることができ、その後の期間（ｃ）においてデータ線から基準電位を印加することで、より所望の電位を第２ノードＮ２に保持することが可能となる。

【0060】

＜２．第２の実施形態＞
［電気光学装置の画素回路の構成］
次に、本発明の第２の実施形態に係る電気光学装置の画素回路の構成について説明する。図５は、本発明の第２の実施形態にかかる電気光学装置の画素回路２００の構成を示す説明図である。本発明の第２の実施形態にかかる電気光学装置は、図５に示した画素回路２００が、ｎ行の走査線とｍ列のデータ線との交点にマトリクス状に配置された構造を有するものである。以下、図５を用いて本発明の第２の実施形態に係る電気光学装置の画素回路の構成について説明する。

【0061】

図５に示したように、本発明の第２の実施形態にかかる電気光学装置の画素回路２００は、第１トランジスタＭ１と、第２トランジスタＭ２と、第３トランジスタＭ３と、キャパシタＣ_ＳＴと、発光素子ＯＬＥＤと、を含んで構成される。図５に示した画素回路２００は、図１に示した画素回路１００から第４トランジスタＭ４が削除された構成を有している。

【0062】

第１トランジスタＭ１は、第１端子が第１電源ＥＬＶ_ＤＤに、ゲートが第２ノードＮ２に、第２端子が第２トランジスタＭ２の第２端子および発光素子ＯＬＥＤのアノードに、それぞれ接続されている。

【0063】

第２トランジスタＭ２は、第１端子が第２ノードＮ２に、ゲートが信号線ＧＣに、第２端子が第１トランジスタＭ１のドレインおよび発光素子ＯＬＥＤのアノードに、それぞれ接続されている。

【0064】

第３トランジスタＭ３は、第１端子がデータ線ＤＡＴＡに、ゲートが走査線ＳＣＡＮに、第２端子が第１ノードＮ１に、それぞれ接続されている。

【0065】

画素回路２００における第１トランジスタＭ１、第２トランジスタＭ２および第３トランジスタＭ３は、いずれもＰチャネル型のＭＯＳＦＥＴである。

【0066】

キャパシタＣ_ＳＴは、一の端子が第１ノードＮ１に、他の端子が第２ノードＮ２に、それぞれ接続されている。

【0067】

走査線ＳＣＡＮは、第３トランジスタＭ３をオン・オフするための制御パルスを供給するものである。走査線ＳＣＡＮに供給される制御パルスによって第３トランジスタＭ３はオン・オフされる。

【0068】

データ線ＤＡＴＡは、画素回路２００にデータ信号を供給するものである。走査線ＳＣＡＮに供給される制御パルスによって第３トランジスタＭ３がオンになると、その画素回路２００に対応するデータ電圧が、第３トランジスタＭ３を介して第１ノードＮ１に書き込まれる。

【0069】

信号線ＧＣは、第２トランジスタＭ２をオン・オフするための制御パルスを供給するものである。信号線ＧＣに供給される制御パルスによって第２トランジスタＭ２はオン・オフされる。

【0070】

発光素子ＯＬＥＤは、例えば有機ＥＬ素子で構成され、アノードとカソードとの間を流れる電流量に応じて自発光する素子である。本実施形態では、第２電源ＥＬＶ_ＳＳの電位が第１電源ＥＬＶ_ＤＤの電位より低くなると、画素回路２００の第２ノードＮ２に保持されている電位に応じた電流が発光素子ＯＬＥＤに流れ、この電流によって発光素子ＯＬＥＤは自発光する。

【0071】

本発明の第２の実施形態に係る電気光学装置では、全ての画素回路２００について、第２電源ＥＬＶ_ＳＳの電位が第１電源ＥＬＶ_ＤＤの電位より低くなる制御が行われる。これにより、本発明の第２の実施形態に係る電気光学装置は面順次駆動される。

【0072】

以上、図５を用いて本発明の第２の実施形態に係る電気光学装置の画素回路２００の構成について説明した。次に、本発明の第２の実施形態に係る電気光学装置の画素回路２００の駆動方法について説明する。

【0073】

［電気光学装置の画素回路の駆動方法］
図６は、本発明の第２の実施形態に係る電気光学装置の画素回路２００を駆動させるための各信号のタイミングチャートを示す説明図であり、図７Ａ〜図７Ｄは、本発明の第２の実施形態に係る電気光学装置の画素回路２００の駆動状態を示す説明図である。以下、図６および図７Ａ〜図７Ｄを用いて、本発明の第２の実施形態に係る電気光学装置の画素回路２００の駆動方法について説明する。

【0074】

図６に示したタイミングチャートには、１行目の走査線ＳＣＡＮ（１）、２行目の走査線ＳＣＡＮ（２）、ｎ行目の走査線ＳＣＡＮ（ｎ）にそれぞれ供給される制御パルス、信号線ＧＣに供給される制御パルス、およびデータ線ＤＡＴＡに供給されるデータ信号の状態が図示されている。図２に示したタイミングチャートからは制御線ＥＭに供給される制御パルスの状態が削除された替わりに第２電源ＥＬＶ_ＳＳの電圧レベルの状態が図示されており、その他の点は図２に示したタイミングチャートと同一である。

【0075】

図６の期間（ａ）および図７Ａにおいて、第２電源ＥＬＶ_ＳＳをハイにした状態で、信号線ＧＣをローにすることで、第２トランジスタＭ２をオンする。この結果、発光素子ＯＬＥＤは非発光状態となり、第１トランジスタＭ１はダイオード接続状態となる。第２トランジスタＭ２がオンされ第１トランジスタＭ１はダイオード接続状態となることで、ノードＮ２の電圧が、ＥＬＶ_ＤＤ−Ｖ_ｔｈ（Ｖ_ｔｈは第１トランジスタＭ１のスレッショルド電圧）に向かって変動し始める。図７Ａでは、ＥＬＶ_ＤＤ＝１２Ｖ、Ｖ_ｔｈ＝１Ｖとしている。もちろん、本発明ではＥＬＶ_ＤＤおよびＶ_ｔｈの値はかかる例に限定されるものではない。

【0076】

続いて、図６の期間（ｂ）および図７Ｂにおいて、各走査線ＳＣＡＮ（１）、ＳＣＡＮ（２）、・・・、ＳＣＡＮ（ｎ）が順次排他的に選択され、選択された走査線上の第３トランジスタＭ３がオンする。選択された走査線上の第３トランジスタＭ３がオンすると、その選択された画素に対応するデータ電圧Ｖ_ＤＡＴＡが、データ線ＤＡＴＡから、第３トランジスタＭ３を介して第１ノードＮ１に書き込まれる。

【0077】

図６の期間（ｂ）において、データ線ＤＡＴＡから供給されるデータ電圧Ｖ_ＤＡＴＡ（図７Ｂでは７Ｖ〜１４Ｖの範囲を有する）は、階調レベルと、後述する基準電位Ｖ_ｂａｓとによって適宜設定される。図６の期間（ｂ）においても、第１トランジスタＭ１はダイオード接続状態を維持しているので、第２ノードＮ２はＥＬＶ_ＤＤ−Ｖ_ｔｈになるまで変動し続けることになり、キャパシタＣ_ＳＴに充電される電圧は、第１ノードＮ１を基準とすると、ＥＬＶ_ＤＤ−Ｖ_ｔｈ−Ｖ_ＤＡＴＡとなる。

【0078】

続いて、図６の期間（ｃ）および図７Ｃにおいて、信号線ＧＣをハイにすることで、第２トランジスタＭ２をオフするとともに、全走査線ＳＣＡＮ（１）、ＳＣＡＮ（２）、・・・、ＳＣＡＮ（ｎ）を同時選択することにより、全ての画素回路２００の第３トランジスタＭ３をオンする。

【0079】

図６の期間（ｃ）において、データ電圧Ｖ_ＤＡＴＡを基準電位Ｖ_ｂａｓ（図７Ｃでは９Ｖ）とすることにより、第３トランジスタＭ３を介して全ての画素回路２００の第１ノードＮ１に電位Ｖ_ｂａｓが書き込まれる。第１ノードＮ１に電位Ｖ_ｂａｓが書き込まれることに伴い、第２ノードＮ２の電位は、キャパシタＣ_ＳＴの容量結合により、ＥＬＶ_ＤＤ−Ｖ_ｔｈ−Ｖ_ＤＡＴＡ＋Ｖ_ｂａｓとなる。従って、データ電圧Ｖ_ＤＡＴＡが７Ｖ〜１４Ｖの範囲を有する場合は、第２ノードＮ２の電位は６Ｖ〜１３Ｖの範囲を有することになる。

【0080】

続いて、図６の期間（ｄ）および図７Ｄにおいて、全ての画素回路２００について、第２電源ＥＬＶ_ＳＳをローにすることで、全ての画素回路２００において同時に発光素子ＯＬＥＤに電流を流す。第２電源ＥＬＶ_ＳＳをローにすることで、各画素回路２００の第２ノードＮ２が保持する電位に応じた発光素子ＯＬＥＤの発光が行われる。

【0081】

また、図６の期間（ｃ）から引き続いて第３トランジスタＭ３がオンしたままなので、第１ノードＮ１は基準電位Ｖ_ｂａｓに維持される。第１ノードＮ１が基準電位Ｖ_ｂａｓに維持されることよって、第２ノードＮ２の電位（ＥＬＶ_ＤＤ−Ｖ_ｔｈ−Ｖ_ＤＡＴＡ＋Ｖ_ｂａｓ）が、期間（ｄ）の間保持される。

【0082】

以上、本発明の第２の実施形態に係る電気光学装置の画素回路２００の駆動方法について説明した。本発明の第２の実施形態に係る電気光学装置の画素回路２００をこのように駆動させることで、画素回路２００のレイアウト上大きな面積を占めるキャパシタを、キャパシタＣ_ＳＴの１個に収めることができる。

【0083】

また本発明の第２の実施形態に係る電気光学装置の画素回路２００は、面順次駆動において、第１トランジスタＭ１のスレッショルド電圧の補償時間の拡大と、データ書き込み時間の拡大を実現できる。これにより、本発明の第２の実施形態に係る電気光学装置は、画素回路の素子数を削減しつつ、駆動トランジスタのスレッショルド電圧補償時間およびデータ書き込み時間を十分に確保することで表示品位の劣化を避けることが可能となる。

【0084】

そして本発明の第２の実施形態に係る電気光学装置の画素回路２００は、データ保持期間中は第１ノードＮ１が基準電位Ｖ_ｂａｓに維持されているので、第２ノードＮ２のデータ保持電圧レベルを一定に保つことができる。

【0085】

＜３．第３の実施形態＞
［電気光学装置の画素回路の構成］
次に、本発明の第３の実施形態に係る電気光学装置の画素回路の構成について説明する。図８は、本発明の第３の実施形態にかかる電気光学装置の画素回路３００の構成を示す説明図である。本発明の第３の実施形態にかかる電気光学装置は、図８に示した画素回路３００が、ｎ行の走査線とｍ列のデータ線との交点にマトリクス状に配置された構造を有するものである。以下、図８を用いて本発明の第３の実施形態に係る電気光学装置の画素回路の構成について説明する。

【0086】

図８に示したように、本発明の第３の実施形態にかかる電気光学装置の画素回路３００は、第１トランジスタＭ１と、第２トランジスタＭ２と、第３トランジスタＭ３と、第４トランジスタＭ４と、第５トランジスタＭ５と、キャパシタＣ_ＳＴと、発光素子ＯＬＥＤと、を含んで構成される。図８に示した画素回路３００は、図１に示した画素回路１００に第５トランジスタＭ５が追加された構成を有している。

【0087】

第５トランジスタＭ５は、第１端子が第２ノードＮ２に、ゲートがリセット線ＲＳＴに、第２端子がリセット電源Ｖ_ＲＳＴに、それぞれ接続されている。第５トランジスタＭ５は、発光素子ＯＬＥＤに電流を流して発光素子ＯＬＥＤを発光させた後に、第２ノードＮ２をリセット電源Ｖ_ＲＳＴに接続して所定のリセット電位Ｖ_ＲＳＴに設定するものである。

【0088】

より具体的には、図２における期間（ｄ）の発光期間終了後、期間（ａ）の第１トランジスタＭ１のダイオード接続が開始される前までの間に、第１トランジスタＭ１を十分オンさせるだけの所定のリセット電位Ｖ_ＲＳＴを第２ノードＮ２に書き込む。

【0089】

発光素子ＯＬＥＤを発光させた後に、第２ノードＮ２をリセット電源Ｖ_ＲＳＴに接続して所定のリセット電位Ｖ_ＲＳＴに設定することで、特に前フレームの表示が暗階調であった場合の、第１トランジスタＭ１のスレッショルド補償完了までの時間を短縮させることができる。

【0090】

＜４．第４の実施形態＞
［電気光学装置の画素回路の構成］
次に、本発明の第４の実施形態に係る電気光学装置の画素回路の構成について説明する。図９は、本発明の第４の実施形態にかかる電気光学装置の画素回路４００の構成を示す説明図である。本発明の第４の実施形態にかかる電気光学装置は、図９に示した画素回路４００が、ｎ行の走査線とｍ列のデータ線との交点にマトリクス状に配置された構造を有するものである。以下、図９を用いて本発明の第４の実施形態に係る電気光学装置の画素回路の構成について説明する。

【0091】

図９に示したように、本発明の第４の実施形態にかかる電気光学装置の画素回路４００は、第１トランジスタＭ１と、第２トランジスタＭ２と、第３トランジスタＭ３と、第４トランジスタＭ４と、第６トランジスタＭ６と、キャパシタＣ_ＳＴと、発光素子ＯＬＥＤと、を含んで構成される。図９に示した画素回路３００は、図８に示した画素回路３００から第５トランジスタＭ５が削除され、第６トランジスタＭ６が追加された構成を有している。

【0092】

第６トランジスタＭ６は、第１端子が第２ノードＮ２に、ゲートがリセット線ＲＳＴに、第２端子がデータ線ＤＡＴＡに、それぞれ接続されている。第６トランジスタＭ６は、図８に示した画素回路３００の第５トランジスタＭ５と同様に、発光素子ＯＬＥＤに電流を流して発光素子ＯＬＥＤを発光させた後に、第２ノードＮ２を所定のリセット電位Ｖ_ＲＳＴに設定するものである。

【0093】

本発明の第４の実施形態にかかる電気光学装置の画素回路４００は、第６トランジスタＭ６の第２端子をデータ線ＤＡＴＡへ接続し、上述のリセットタイミングにおいてデータ線ＤＡＴＡからリセット電位Ｖ_ＲＳＴを供給することにより、本発明の第３の実施形態にかかる電気光学装置の画素回路３００と同様の効果を得ることができる。そして本発明の第４の実施形態にかかる電気光学装置の画素回路４００は、本発明の第３の実施形態にかかる電気光学装置の画素回路３００において設けられていたリセット電位Ｖ_ＲＳＴ用の電源線が不要となるので、さらなる高解像度化への対応も可能となる。

【0094】

図１０は、本発明の第３の実施形態にかかる電気光学装置の画素回路３００および本発明の第４の実施形態にかかる電気光学装置の画素回路４００を駆動させるための各信号のタイミングチャートを示す説明図である。図１０に示したタイミングチャートは、図２に示したタイミングチャートに、リセット線ＲＳＴに印加される制御パルスの状態が図示されている。

【0095】

リセット線ＲＳＴに印加される制御パルスは、図１０に示したように、期間（ｄ）の後で次フレームの期間（ａ）が始まるまでの期間（ｅ）においてローにするものである。期間（ｅ）において、リセット線ＲＳＴに印加される制御パルスをローにすることで、第５トランジスタＭ５または第６トランジスタＭ６がオンされ、第２ノードＮ２が所定のリセット電位Ｖ_ＲＳＴに設定される。第２ノードＮ２を所定のリセット電位Ｖ_ＲＳＴに設定することで、特に前フレームの表示が暗階調であった場合の、第１トランジスタＭ１のスレッショルド補償完了までの時間を短縮させることができる。

【0096】

＜５．まとめ＞
以上説明したように本発明の各実施形態によれば、第１トランジスタＭ１のスレッショルド電圧を補償している間に、選択された画素に対応するデータ電圧Ｖ_ＤＡＴＡを、データ線ＤＡＴＡから第３トランジスタＭ３を介して第１ノードＮ１に書き込む。これにより、画素回路のレイアウト上大きな面積を占めるキャパシタを１個に収めつつ、かつ、面順次駆動において、第１トランジスタＭ１のスレッショルド電圧の補償時間の拡大と、データ書き込み時間の拡大を実現できる。そして、本発明の各実施形態に係る電気光学装置は、画素回路の素子数を削減しつつ、駆動トランジスタのスレッショルド電圧補償時間およびデータ書き込み時間を十分に確保することで表示品位の劣化を避けることが可能となる。また、本発明の各実施形態に係る電気光学装置の画素回路は、データ保持期間中は第１ノードＮ１が基準電位Ｖ_ｂａｓに維持されているので、第２ノードＮ２のデータ保持電圧レベルを一定に保つことができる。

【0097】

以上、添付図面を参照しながら本発明の好適な実施形態について詳細に説明したが、本発明はかかる例に限定されない。本発明の属する技術の分野における通常の知識を有する者であれば、特許請求の範囲に記載された技術的思想の範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、これらについても、当然に本発明の技術的範囲に属するものと了解される。

【符号の説明】

【0098】

１００、２００、３００、４００ 画素回路
Ｍ１、Ｍ２、Ｍ３、Ｍ４、Ｍ５、Ｍ６ トランジスタ
ＯＬＥＤ 発光素子
Ｃ_ＳＴ キャパシタ
ＳＣＡＮ 走査線
ＤＡＴＡ データ線
ＧＣ 信号線
ＥＭ 制御線
ＲＳＴ リセット線
ＥＬＶ_ＤＤ 第１電源
ＥＬＶ_ＳＳ 第２電源
Ｖ_ＲＳＴ リセット電源

【図1】

【図2】

【図3A】

【図3B】

【図3C】

【図3D】

【図4】

【図5】

【図6】

【図7A】

【図7B】

【図7C】

【図7D】

【図8】

【図9】

【図10】