特許第5892014号(P5892014)IP Force 特許公報掲載プロジェクト 2022.1.31 β版

知財求人 - 知財ポータルサイト「IP Force」

▶ 沖電気工業株式会社の特許一覧

特許5892014窒化物半導体装置及びその作製条件特定方法
<>
  • 特許5892014-窒化物半導体装置及びその作製条件特定方法 図000002
  • 特許5892014-窒化物半導体装置及びその作製条件特定方法 図000003
  • 特許5892014-窒化物半導体装置及びその作製条件特定方法 図000004
  • 特許5892014-窒化物半導体装置及びその作製条件特定方法 図000005
  • 特許5892014-窒化物半導体装置及びその作製条件特定方法 図000006
  • 特許5892014-窒化物半導体装置及びその作製条件特定方法 図000007
  • 特許5892014-窒化物半導体装置及びその作製条件特定方法 図000008
< >
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】5892014
(24)【登録日】2016年3月4日
(45)【発行日】2016年3月23日
(54)【発明の名称】窒化物半導体装置及びその作製条件特定方法
(51)【国際特許分類】
   H01L 21/205 20060101AFI20160310BHJP
   H01L 21/338 20060101ALI20160310BHJP
   H01L 29/778 20060101ALI20160310BHJP
   H01L 29/812 20060101ALI20160310BHJP
   H01L 33/32 20100101ALI20160310BHJP
   H01S 5/323 20060101ALI20160310BHJP
【FI】
   H01L21/205
   H01L29/80 H
   H01L33/00 186
   H01S5/323 610
【請求項の数】8
【全頁数】14
(21)【出願番号】特願2012-202300(P2012-202300)
(22)【出願日】2012年9月14日
(65)【公開番号】特開2014-57020(P2014-57020A)
(43)【公開日】2014年3月27日
【審査請求日】2015年5月15日
(73)【特許権者】
【識別番号】000000295
【氏名又は名称】沖電気工業株式会社
(74)【代理人】
【識別番号】100132001
【弁理士】
【氏名又は名称】伊藤 政幸
(74)【代理人】
【識別番号】100064414
【弁理士】
【氏名又は名称】磯野 道造
(72)【発明者】
【氏名】戸田 典彦
【審査官】 正山 旭
(56)【参考文献】
【文献】 特開2011−238685(JP,A)
【文献】 米国特許出願公開第2011/0272665(US,A1)
【文献】 国際公開第2011/102044(WO,A1)
【文献】 米国特許出願公開第2013/0032781(US,A1)
【文献】 国際公開第2011/136052(WO,A1)
【文献】 米国特許出願公開第2013/0043488(US,A1)
【文献】 特開2003−059948(JP,A)
【文献】 特開2012−151472(JP,A)
【文献】 特開2008−066730(JP,A)
(58)【調査した分野】(Int.Cl.,DB名)
H01L 21/205
H01L 21/338
H01L 29/778
H01L 29/812
H01L 33/32
H01S 5/323
(57)【特許請求の範囲】
【請求項1】
結晶面方位が(111)であるシリコン単結晶基板と、前記シリコン単結晶基板上に積層されるバッファ層と、前記バッファ層上に積層される窒化物半導体層とを有して成り、
前記バッファ層は、AlNから成る第1の層と、AlGa1−xN(0.1≦x≦0.4)から成る第2の層とが、交互に所定のターン数で積層された超格子バッファ層が複数積層されて形成され、
それぞれの前記超格子バッファ層を構成する前記第1の層の膜厚は、GaN基板上にAlN薄膜をエピタキシャル成長させる場合の臨界膜厚未満であって、前記シリコン単結晶基板から離れるにつれて薄くなっている
ことを特徴とする窒化物半導体装置。
【請求項2】
請求項1に記載の窒化物半導体装置において、
前記第1の層の膜厚は、0.5nm以上6nm未満であり、
前記第2の層の膜厚は、1nm以上15nm以下である
ことを特徴とする窒化物半導体装置。
【請求項3】
請求項1または請求項2に記載の窒化物半導体装置において、
前記複数積層される前記超格子バッファ層の数Kは、3以上5以下であり、
前記第1の層の膜厚は、前記シリコン単結晶基板から離れるにつれて1/Kの比率で薄くなっている
ことを特徴とする窒化物半導体装置。
【請求項4】
請求項1から請求項3のいずれか一項に記載の窒化物半導体装置において、
前記シリコン単結晶基板と前記バッファ層との間に、
膜厚が0.5nm以上6nm未満であってAlNから成る第1の層の上に、膜厚が1nm以上15nm以下であってAlGa1−xN(0.1≦x≦0.4)から成る第2の層が積層された、下地バッファ層が積層される
ことを特徴とする窒化物半導体装置。
【請求項5】
シリコン基板上に搭載すべき窒化物半導体層の目標厚さが与えられた場合の窒化物半導体装置の作製条件特定方法であって、
前記窒化物半導体装置は、結晶面方位が(111)であるシリコン単結晶基板と、前記シリコン単結晶基板上に積層されるバッファ層と、前記バッファ層上に積層される前記目標厚さの窒化物半導体層とを有して成り、
前記バッファ層は、AlNから成る第1の層と、AlGa1−xN(0.1≦x≦0.4)から成る第2の層とが、交互に所定のターン数で積層された超格子バッファ層が複数積層されて形成され、
それぞれの前記超格子バッファ層を構成する前記第1の層の膜厚は、GaN基板上にAlN薄膜をエピタキシャル成長させる場合の臨界膜厚未満であって、前記シリコン単結晶基板から離れるにつれて薄くなっており、
前記シリコン単結晶基板の主面上に、前記所定のターン数を変化させて前記バッファ層が積層される工程と、
前記バッファ層上に前記窒化物半導体層が前記目標厚さにまで成長される工程と、
前記窒化物半導体層の成長により作製された試料の表面に生じるクラックの発生状況に応じて前記所定のターン数が変更され、クラックフリーとなるまで前記2つの工程が繰り返されて、クラックフリーとなるターン数が特定される工程と、
を含むことを特徴とする窒化物半導体装置の作製条件特定方法。
【請求項6】
請求項5に記載の窒化物半導体装置の作製条件特定方法において、
前記第1の層の膜厚を、0.5nm以上6nm未満とし、
前記第2の層の膜厚を、1nm以上15nm以下とする
ことを特徴とする窒化物半導体装置の作製条件特定方法。
【請求項7】
請求項5または請求項6に記載の窒化物半導体装置の作製条件特定方法において、
前記複数積層される前記超格子バッファ層の数Kは、3以上5以下であり、
前記第1の層の膜厚を、前記シリコン単結晶基板から離れるにつれて1/Kの比率で薄くする
ことを特徴とする窒化物半導体装置の作製条件特定方法。
【請求項8】
請求項5から請求項7のいずれか一項に記載の窒化物半導体装置の作製条件特定方法において、
前記シリコン単結晶基板と前記バッファ層との間に、
膜厚が0.5nm以上6nm未満であってAlNから成る第1の層の上に、膜厚が1nm以上15nm以下であってAlGa1−xN(0.1≦x≦0.4)から成る第2の層が積層された、下地バッファ層が積層される
ことを特徴とする窒化物半導体装置の作製条件特定方法。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、窒化物半導体装置及びその作製条件特定方法に係り、特に、表面が鏡面で割れのない窒化物半導体層をシリコン基板上に形成する技術に関する。
【背景技術】
【0002】
GaN系窒化物半導体装置は、高周波・高出力HEMT(High Electron Mobility Transistor)やLED(Light Emitting Diode)、LD(Laser Diode)への応用が成功して以来、盛んに研究されている。これらの装置は、通常、サファイヤやシリコン、シリコンカーバイド基板上に窒化物半導体層をエピタキシャル成長させた積層構造を有している。このうち、特に、シリコン基板は、大面積である、高品質である、熱伝導性がよい、ダイシングや薄層化が容易である、プロセス技術が完成していて世界中に製造ラインが存在する、低価格である、など多くの魅力ある特長を備えている。
【0003】
しかし、シリコン基板とGaN系窒化物半導体とは、格子定数のみならず熱膨張係数も大きく異なるために、シリコン基板上にエピタキシャル成長させた窒化物半導体層には、内部応力によって反りや割れ(クラック)が生じたり、表面に貫通転位などの欠陥が発生したりするという問題があった。クラックが発生した窒化物半導体からは装置製造を行うことはできないし、多数の貫通転位が存在している場合は装置性能が劣化してしまう。そこで、クラックの発生を抑え、貫通転位を低減させる方法として、窒化物半導体層を成長させる前工程として、シリコン基板上に窒化物半導体との格子定数及び熱膨張係数の不整合を緩和するためのバッファ層を積層させることが通例となっている。
【0004】
例えば、特許文献1には、このようなバッファ層として、化学式AlGa1−xNで示される材料から成る第1の層と、化学式AlGa1−aNで示される材料から成る第2の層との複合層が複数積層された超格子バッファ層が提案されている。また、特許文献2には、多層構造バッファ層の形成において、窒化物半導体の多層構造の膜厚最適化により、積層する薄膜にかかる応力を調整して反りを低減する技術が記載されている。
【先行技術文献】
【特許文献】
【0005】
【特許文献1】特開2003−59948号公報
【特許文献2】特開2011−216823号公報
【発明の概要】
【発明が解決しようとする課題】
【0006】
しかし、特許文献1に記載のAlN系超格子バッファ層において、AlGa1−xNから成る第1の層とAlGa1−aNから成る第2の層とのAl組成比率xとaとは、応力に大きな影響を及ぼすのにも関わらず、請求項における組成比率の範囲は広く規定されており、xとaとの値の組合せによっては、超格子バッファ層の界面や窒化物半導体層の表面が荒れたり、窒化物半導体層にクラックが発生したりしてしまうこともあるなど、その詳細が実施例において一部明らかになったもののみ再現可能であった。
【0007】
また、特許文献2に記載の技術では、反りの低減のためには膜厚を最適化する必要があるのにも関わらず、開示されている値の範囲が広く規定されている。しかし、特許文献2には、特に、最上層に成長させる窒化物半導体層を予め定められた厚さで作製したい場合に、多層構造バッファ層を構成する材料の組成比率に応じて膜厚を決定するための具体的な方法が提示されていない。
【0008】
一方で、シリコン基板上に窒化物半導体装置を形成する際に最も重要なクラック発生の有無に関しては、特許文献1及び2ともにクラックに係る記載はあるものの、クラックのない(クラックフリーの)試料を得るための具体的な手順や製造方法が明らかにされておらず、実施例に示された値そのものを用いるか、開示された値の範囲で試行錯誤を行うしかないという問題があった。
【0009】
本発明は、前記の課題を解決するためになされたものであり、クラックフリーの窒化物半導体層を有した安価で高品質な窒化物半導体装置、及び試行錯誤を低減する作製条件特定方法を提供することを目的とする。
【課題を解決するための手段】
【0010】
前記の課題を解決するために、本発明の窒化物半導体装置は、結晶面方位が(111)であるシリコン単結晶基板と、前記基板上に積層されるバッファ層と、前記バッファ層上に積層される窒化物半導体層とを有して成り、前記バッファ層は、AlNから成る第1の層と、AlGa1−xN(0.1≦x≦0.4)から成る第2の層とが交互に所定のターン数で積層された超格子バッファ層が複数積層されて形成され、それぞれの前記超格子バッファ層を構成する前記第1の層の膜厚は、GaN基板上にAlN薄膜をエピタキシャル成長させる場合の臨界膜厚未満であって前記シリコン単結晶基板から離れるにつれて薄くなるものとした。
【0011】
また、本発明は、シリコン基板上に搭載すべき窒化物半導体層の目標厚さが与えられた場合の窒化物半導体装置の作製条件特定方法であって、前記窒化物半導体装置は、結晶面方位が(111)であるシリコン単結晶基板と、前記シリコン単結晶基板上に積層されるバッファ層と、前記バッファ層上に積層される前記目標厚さの窒化物半導体層とを有して成り、前記バッファ層は、AlNから成る第1の層と、AlGa1−xN(0.1≦x≦0.4)から成る第2の層とが、交互に所定のターン数で積層された超格子バッファ層が複数積層されて形成され、それぞれの前記超格子バッファ層を構成する前記第1の層の膜厚は、GaN基板上にAlN薄膜をエピタキシャル成長させる場合の臨界膜厚未満であって、前記シリコン単結晶基板から離れるにつれて薄くなっており、前記シリコン単結晶基板の主面上に、前記所定のターン数を変化させて前記バッファ層が積層される工程と、前記バッファ層上に前記窒化物半導体層が前記目標厚さにまで成長される工程と、前記窒化物半導体層の成長により作製された試料の表面に生じるクラックの発生状況に応じて前記所定のターン数が変更され、クラックフリーとなるまで前記2つの工程が繰り返されて、クラックフリーとなるターン数が特定される工程と、を含むものとした。
【発明の効果】
【0012】
本発明によれば、クラックフリーの窒化物半導体層を有した安価で高品質な窒化物半導体装置、及び試行錯誤を低減する作製条件特定方法を提供することができる。
【図面の簡単な説明】
【0013】
図1】本発明の実施形態に係る窒化物半導体装置の積層構造図である。
図2】超格子バッファ層の積層構造を例示した断面図である。
図3】GaN上のAlGaN層の臨界膜厚の計算結果を示すグラフである。
図4】実施例1に係る窒化物半導体試料の積層構造図である。
図5】実施例1に係る超格子バッファ層を形成する複合層の膜厚についての説明図である。
図6】実施例1に係る窒化物半導体試料の表面の微分干渉顕微鏡写真である。
図7】実施例2に係る窒化物半導体試料の表面の微分干渉顕微鏡写真である。
【発明を実施するための形態】
【0014】
以下、本発明を実施するための形態について、適宜図面を参照して詳しく説明する。
図1は、本発明の実施形態に係る窒化物半導体装置の積層構造図である。図1に例示する窒化物半導体装置は、主面が(111)面であるシリコン単結晶基板11(図1では「Si(111)基板」と表記。以下、適宜「Si基板」と略記。)の主面上に、基板側から順に、AlN下地バッファ層21、AlGaN下地バッファ層31、超格子バッファ層A〜D(41〜44)、窒化物半導体(例えばGaN半導体)51、が積層されて構成されている。
【0015】
Si基板11は、例えば直径3インチ、厚さ600μmの単結晶シリコンから成り、主面の結晶方位が(111)である支持基板である。AlN下地バッファ層21とAlGaN下地バッファ層31とから成る下地バッファ層は、Si基板11とその上方に形成される超格子バッファ層A(41)との間の格子定数及び熱膨張係数の差分を緩和するために積層される。
【0016】
格子定数(単位:10−10m)は、Si(111)基板が3.84であり、GaNが3.18であり、AlNが3.11である。Si(111)基板とAlNとのドメイン不整合は約1%と小さいので、良質なヘテロエピタキシャル成長が可能である。また、室温での熱膨張係数(単位:10−6/K)は、シリコンが3.59であり、GaNが5.59であり、AlNが4.15である。室温での熱膨張係数は、GaN>AlNであるが、結晶成長温度(1400K)では、GaNが5.396であり、AlNが6.942であるので、GaN<AlNとなる。結晶成長温度においては、格子定数の違いから成長層には総じて圧縮応力が働いてウェハを凹方向に変形させる。一方、降温過程において熱膨張係数の違いから生じる圧縮歪によってウェハを凸方向に変形させる引っ張り応力が働くように、超格子バッファ層の特性を設定する。このように、結晶成長時に生じる圧縮応力と降温過程において生じる引っ張り応力とを相殺することで、反りの発生を抑止する。
【0017】
AlGaN下地バッファ層31のAl組成比率は、超格子バッファ層A〜D(41〜44)のAlGaNと同じ値(例えば0.2)を用いることができる。AlN下地バッファ層21の膜厚は、その基板反対側表面に積層されるAlGaN下地バッファ層31との間で決まる臨界膜厚(GaN上のAlN薄膜の臨界膜厚である6nmよりも大きい値)未満でかつ厚いことが好ましいので、4〜6nm(例えば5nm)とする。AlGaN下地バッファ層31の臨界膜厚は、AlN下地バッファ層21及び超格子バッファ層A(41)との間で決まる臨界膜厚(AlN上のGaNの臨界膜厚として知られている15nmよりも大きい値)未満でかつ厚いことが好ましいので、10〜15nm(例えば15nm)とする。なお、この下地バッファ層は省略してもよく、その場合には、最下位の超格子バッファ層A(41)が下地バッファ層としての役割を担うことになる。
【0018】
超格子バッファ層A〜D(41〜44)は、全体として、Si基板11とその上方に形成される窒化物半導体(GaN系半導体)51との間の格子定数及び熱膨張係数の差分を緩和するためのバッファ層として機能する。
【0019】
図2は、超格子バッファ層の積層構造を例示した断面図であり、超格子バッファ層A(41)の断面構造を例示している。図2に示すように、超格子バッファ層A(41)は、AlNから成る第1の層41−1a,41−2a,・・・と、AlGaNから成る第2の層41−1b,41−2b,・・・とが、交互にN回繰り返して積層(Nターン)されている。これは、隣接するAlNから成る第1の層とAlGaNから成る第2の層との組を単位とする複合層が、N段積層されたものであるとも言うことができる。図示は省略するが、超格子バッファ層B〜D(42〜44)の構造も図2と同様である。後記するように、超格子バッファ層A〜D(41〜44)の違いは、それぞれの複合層を構成する第1の層の膜厚が異なる点にある。
【0020】
ここで、超格子バッファ層A〜D(41〜44)を構成する各複合層の膜厚の決定方法を説明する。まず、超格子バッファ層A〜D(41〜44)を構成する第1の層(AlN層)の臨界膜厚を求める。臨界膜厚とは、異種基板上の薄膜のエピタキシャル成長において、成長層内に蓄積された内部応力が格子不整合転位によって緩和される(格子緩和が発生する)最小の膜厚のことであり、それよりも薄い薄膜であれば格子不整合によって生じる内部応力は薄膜の弾性変形によってひずみとして蓄積され、コヒーレントな成長が可能となる。ここでは、よく知られたMatthews & Blakesleeらによる力学的平衡理論を用いて、GaN上のAlGa1−xN(0≦x≦1)から成る層の臨界膜厚を計算した。結晶に等方性を仮定し、Hookeの法則は考慮しないものとして計算した結果を図3に示す。
【0021】
図3において、横軸はAlGaN層中のAl濃度比率を百分率(%)で表したものであり、0%(x=0)はGaNに相当し、100%(x=1.0)はAlNに相当する。縦軸は、GaN基板上で成長するAlGaN層の臨界膜厚である。図3より、Al濃度が100%のAlGaN層、つまりAlN層の臨界膜厚は約6nmであることが分かる。第2の層のAlGaNのAl組成比率xは、格子不整合の緩和性能を確保するために0.5未満(好ましくは0.1〜0.4の範囲)とする必要があり、xが0.5未満の範囲では、AlN層とSi基板との間のドメイン不整合(約1%)よりも、AlN層とAlGaN層との間の格子不整合(約1.1〜2.2%)の方が大きいので、第1の層つまりAlN層の臨界膜厚は、第2の層つまりAlGaNとの関係で決まる。GaNとの関係で決まるAlN層の臨界膜厚が6nmであることから、AlNとの格子不整合がGaNよりも小さくなるAlGaN上のAlN層の臨界膜厚は、6nmよりも大きくなる。したがって、AlNから成る第1の層の膜厚を6nm未満に設定することで、超格子バッファ層A〜D(41〜44)を構成するいずれの第1の層においても格子緩和は発生しないものと考えられる。また、膜厚が0.5nm未満であると結晶性や界面の平坦性が悪化するので、第1の層の膜厚は0.5nm以上6nm未満に設定する。
【0022】
他方、超格子バッファ層A〜D(41〜44)を構成する第2の層(AlGaN層)の臨界膜厚は、AlN上のGaN層の臨界膜厚として知られている15nmよりも大きくなることから、AlGaNから成る第2の層の膜厚は15nm未満に設定することで、格子緩和の発生を抑止できるものと考えられる。膜厚が1nm未満であると結晶性や界面の平坦性が悪化するので、第2の層の膜厚は1nm以上15nm未満に設定する。
【0023】
これに加えて、本実施形態においては、それぞれの超格子バッファ層A〜D(41〜44)を構成する複合層の第1の層の膜厚は下記のように設定される。詳しくは、Si基板11に最も近い最下位層(図1の例では超格子バッファ層A(41))を構成する第1の層の膜厚を100%とすると、超格子バッファ層B〜D(42〜44)を構成する第1の層の膜厚は、Si基板11から離れるにつれて一定の割合で順次減少していくようになっている。図1の例では、4つの超格子バッファ層が積層されているので、第1の層の膜厚は25%ずつ減じられ、超格子バッファ層B(42)が75%、超格子バッファ層C(43)が50%、超格子バッファ層D(44)が25%に減じられる。また、積層される超格子バッファ層の総数が3である場合は、第1の層の膜厚は約33%ずつ減じられて、100%→67%→33%という構成となり、積層される超格子バッファ層の総数が5である場合は、第1の層の膜厚は20%ずつ減じられて、100%→80%→60%→40%→20%という構成となる。積層する超格子バッファ層の総数は特に限定されるものではないが、製造する窒化物半導体装置の品質や作業工数を勘案した場合、3〜5の範囲とすることが好ましい。
【0024】
このように、超格子バッファ層A〜D(41〜44)を構成する複合層の第1の層の膜厚を下側から順次減らしていくことにより、Si基板とGaN半導体層との格子不整合によって生じる内部応力を、バッファ層全体にほぼ均等になるように分散させることができるので、格子緩和によるクラックの発生や貫通転位の発生を抑止することが可能となる。
【実施例1】
【0025】
以下、実施例1について説明する。実施例1においては、第2の層を成すAlGaNのAl組成比率を0.2とし、膜厚は7.3nmとした。図4に、本実施例1に係る窒化物半導体装置の積層構成図を示す。この窒化物半導体装置においては、直径が2インチで主面の方位が(111)から±0.5度以内である単結晶シリコン基板上に、まずAlN系下地バッファ層が形成されている。この下地バッファ層は、膜厚が5nmのAlN下地バッファ層21と、膜厚が15nmのAl0.2Ga0.8N下地バッファ層31とから構成されている。下地バッファ層の基板反対側表面には、基板側から順に、Nターン超格子バッファ層A(41)、Nターン超格子バッファ層B(42)、Nターン超格子バッファ層C(43)、Nターン超格子バッファ層D(44)、が積層され、最上位に窒化物半導体層として不純物が添加されていないUID(Unintentionally Doped)−GaN層51が積層されている。
【0026】
図5は、超格子バッファ層A〜D(41〜44)のそれぞれを構成する複合層の膜厚の説明図である。図5に示すように、それぞれの複合層を構成する第2の層41−ib〜44−ibはいずれもAl0.2Ga0.8Nから成り、膜厚は7.3nmとなっている。また、AlNから成る第1の層の膜厚は、超格子バッファ層A(41)の5.2nmを100%として、Si基板11から離れるにつれて25%ずつ減じられ、超格子バッファ層B(42)が3.9nm(75%)、超格子バッファ層C(43)が2.6nm(50%)、超格子バッファ層D(44)が1.3nm(25%)となっている。それにより、図4に示すように、Nターン超格子バッファ層A〜D(41〜44)のそれぞれの厚さは、下から順に(12.5×N)nm、(11.2×N)nm、(9.9×N)nm、(8.6×N)nmとなり、Si基板11から離れた層ほど薄くなる。因みに、1ターン当たりのバッファ層全体としての厚さの増分は、8.6+9.9+11.2+12.5=42.2nmであるので、ターン数が10増えるとバッファ層の厚さは約400nm(0.4μm)増大する。
【0027】
本実施例1では、UID−GaN層51の膜厚を2400nm(2.4μm)に固定してターン数を30,40,50,60回と変化させてGaN試料を作製し、UID−GaN層51に発生するクラックを観察した。
【0028】
GaN試料を作製するにあたっては、作製者(試作者)は、まず、洗浄した単結晶シリコン基板(主面方位(111))を成長装置(製造装置)に導入する。次に、成長装置は、内部を、常圧から50〜200Torrの範囲、好ましくは100Torrに減圧したのちに、水素を10SLM程度流しながら1000℃で1分間基板を加熱する。ここから、成長装置は、さらに1分間かけて1100℃まで昇温し、成長室雰囲気に原料ガスを導入してAlN層を成長させる。実際のAlN層の成長においては、成長室雰囲気に、Alの原料であるトリメチルアルミニウム(TMA)を5μmol/min導入し、減圧雰囲気100Torrで成長させる。なお、キャリアガス流量条件は、有機金属のガス導入ラインを12SLM(有機金属プッシュライン1SLM+Hキャリアガス11SLM)、アンモニアのガス導入ラインを8SLM(アンモニア5SLM+Nキャリアガス3SLM)とした。このようにして、成長装置は、膜厚が5nmのAlNエピタキシャル層を形成した。
【0029】
成長装置は、このAlN層の成長に続けて、次にAlGaN層を成長させる。具体的には、前記したAlN層の成長条件にトリメチルガリウム(TMG)を加える。実際には、成長室雰囲気に、Alの原料であるTMA5μmol/minに加えてTMGを20μmol/min導入し、減圧雰囲気100Torrで成長させる。キャリアガス流量条件は、有機金属のガス導入ラインを12SLM(有機金属プッシュライン1SLM+Hキャリアガス11SLM)とし、アンモニアのガス導入ラインを8SLM(アンモニア5SLM+Nキャリアガス3SLM)とした。このようにして、成長装置は、Al濃度が20%で膜厚が15nmのAlGaNエピタキシャル層を形成して、下地バッファ層を作製した。
【0030】
下地バッファ層の作製に続いて、成長装置は、超格子バッファ層を形成するために、AlNから成る第1の層と、AlGaNから成る第2の層とを交互に繰り返して成長させることになる。これらの層は、前記した下地バッファ層としてのAlN層及びAlGaN層と同様な成長条件で成長させることが可能である。ただし、本実施例では、成長装置は、第2の層の膜厚が一定(本実施例では7.3nm)に形成されるのに対して、第1の層の膜厚を、最初に積層する超格子バッファ層では5.2nmとし、交互に所定回数(例えば30回)成長させて最初の超格子バッファ層を形成したのち、次に積層する超格子バッファ層では第1の層の膜厚を25%減じて3.9nmとし、同じ回数だけ交互に成長させて2番目の超格子バッファ層を形成する。以後同様に、成長装置は、第1の層の膜厚を25%ずつ減じてそれぞれ2.6nm、1.3nmとした3番目及び4番目の超格子バッファ層を形成することで、シリコン基板11上のバッファ層の積層を完了した。
【0031】
次に、成長装置は、TMGを44μmol/min導入し、GaNエピタキシャル層を成長させる。この場合は、例えば水素を0.63リットル/分、アンモニアを0.63リットル/分、窒素を2.53リットル/分に設定する。この条件であれば、成長装置は、1時間当たり2μm厚程度の成長速度でGaN薄膜を得ることができる。本実施例では、この条件により、2400nm(2.4μm)厚までGaN薄膜を成長させた。成長後の降温は、アンモニアを導入したまま水素を窒素に切り換え、400℃でアンモニアの供給を停止し、200℃以下で試料を取り出す。以上の手順をターン数を変化させてシリコン基板11上に搭載されたGaN試料を作製した。
【0032】
図6は、実施例1で作製したGaN試料の最上面の微分干渉顕微鏡写真である。ターン数は、積層した全ての超格子バッファ層とも共通であり、例えば30ターンであれば、4つの超格子バッファ層は、合計で120回の第1の層と第2の層との交互の積層が行われることになる。図6に示すように、30ターン及び40ターンの場合は、相対的に大きなクラックが発生し、50ターンの場合はクラックが発生せず、60ターンの場合は微小クラックが高密度で発生している。このように、ターン数が少なすぎる場合には相対的に大きなクラックが発生し、ターン数が多すぎる場合には微小クラックが発生することから、作製者(試作者)は、作製したGaN試料の最上面の観測結果に基づいてターン数を増減したGaN試料を再度作製してその最上面を観測する工程を繰り返すことにより、クラックフリーとなるターン数を特定することができる。したがって、窒化物半導体装置の製造者は、試作により特定されたターン数を実際の窒化物半導体基板の作製に使用することができる。さらに、作製者は、必要に応じて、クラックフリーとなったターン数の前後について、ターン数をもっと細かく変化させて試料を作製する工程を繰り返すものとしてもよい。これにより、クラックフリーとなるターン数の範囲が特定され、窒化物半導体装置の製造者は、その中心付近のターン数を実際の窒化物半導体基板の作製に使用することができる。
【実施例2】
【0033】
実施例2では、UID−GaN層51の膜厚を1600nm(1.6μm)に固定してターン数を20回及び30回に変化させたGaN試料を作製し、UID−GaN層51に発生するクラックを観察した。その他は全て実施例1と同一とした。
【0034】
図7は、実施例2で作製したGaN試料の最上面の微分干渉顕微鏡写真である。図7に示すように、GaN試料は、20ターンの場合は、大きさが異なる多数のクラックが混在して発生し、30ターンの場合はほぼクラックフリーとなっている。このように、GaN試料は、ターン数が少なすぎる場合には多数のクラックが発生し、ターン数が多くなるにつれてクラックの発生数が減少していく性質を有している。このことから、作製者は、作製したGaN試料の最上面の観測結果に基づいてターン数を順次変化させて、発生するクラック数を観測する工程を繰り返すことにより、ほぼクラックフリーとなる最小のターン数を特定することができる。さらに、必要に応じて、作製者は、ほぼクラックフリーとなったターン数の前後について、ターン数をもっと細かく変化させて試料を作製する工程を繰り返し、クラックフリーとなるターン数の範囲を特定してもよい。これにより、窒化物半導体装置の製造者は、その中心付近のターン数を実際の窒化物半導体基板の作製に使用することができる。
【0035】
以上説明したように、本実施形態によれば、Si基板上と窒化物半導体との間に積層されるバッファ層を構成する超格子バッファ層群の材料組成と積層構成とを固定したまま、作製者(試作者)は、積層する複合層のターン数だけを変化させて試料を作製する工程を繰り返すことによって、所望の厚さを有するクラックフリーの窒化物半導体層の作製条件を容易に特定することができる。したがって、クラックフリーで高品質な窒化物半導体基板の生産性を高めることができ、安価で高品質な窒化物半導体装置の提供を可能とすることができる。
【0036】
以上にて本発明を実施するための形態の説明を終えるが、本発明の実施の態様はこれに限られるものではなく、本発明の趣旨を逸脱しない範囲において各種の変形が可能である。
【産業上の利用可能性】
【0037】
本発明は、主に、特に高周波・高出力HEMTや、白色LED、青色LDなどに用いられる、一般式AlGaInNで表されるIII族窒化物半導体薄膜(GaN、AlN、AlGaN、InGaNなど)に適用可能である。
【符号の説明】
【0038】
11 Si基板(単結晶シリコン基板)
21 AlN下地バッファ層
31 AlGaN下地バッファ層
41,42,43,44 超格子バッファ層
41−ia,42−ia,43−ia,44−ia 第1の層(AlN層)
41−ib,42−ib,43−ib,44−ib 第2の層(AlGaN層)
51 窒化物半導体(GaN系半導体、UID−GaN層)
図1
図2
図3
図4
図5
図6
図7