(58)【調査した分野】(Int.Cl.,DB名)
【発明を実施するための形態】
【0017】
以下に、本発明の実施の形態について図面を参照しながら説明する。
【0018】
図1は、リバースTN型液晶素子の動作を概略的に示す模式図である。リバースTN型液晶素子は、対向配置された上側基板1および下側基板2と、それらの間に設けられた液晶層3を基本的な構成として備える。上側基板1と下側基板2のそれぞれの表面にはラビング処理などの配向処理が施される。これらの配向処理の方向(図中に矢印で示す)が90°前後の角度で互いに交差するようにして上側基板1と下側基板2とが相対的に配置される。液晶層3は、ネマチック液晶材料を上側基板1と下側基板2の間の注入することによって形成される。この液晶層3には、液晶分子をその方位角方向において特定の方向(
図1の例では右旋回方向)にねじれさせる作用を生じるカイラル材が添加された液晶材料が用いられる。このようなリバースTN型液晶素子において、負の誘電率異方性を有する液晶材料を用いて液晶層3を形成し、かつプレティルト角を垂直に近い高い角度(例えば70°〜90°)に設定すると、初期状態においては液晶層3の液晶分子が左旋回方向に捻れるリバースツイスト状態(ユニフォームツイスト状態)となり、その状態が非常に安定となる。また、このリバースツイスト状態の液晶層3の層厚方向に飽和電圧を超える電圧を印加すると、液晶層3の液晶分子がカイラル材の作用による捻れ力が発生する右旋回方向にスプレイ配向しながら捻れるスプレイツイスト状態に遷移し、その状態が比較的に安定となる。さらに、スプレイツイスト状態の液晶層3の層厚方向と直交する方向(基板面に水平な方向)に電圧を印加すると、液晶層3がリバースツイスト状態へ再び遷移する。以上のことから、リバースTN型液晶素子において2つの配向状態間を自在に遷移させるためには、液晶層の層厚方向に対する電界(縦電界)とこれに直交する方向の電界(横電界)を発生させる必要がある。これらの縦電界と横電界を自在に与えるための素子構造について、以下に具体例を挙げて説明する。
【0019】
図2は、リバースTN型液晶素子の構成例を示す断面図である。
図2に示す本実施形態の液晶素子は、第1基板(上側基板)51と第2基板(下側基板)54の間に液晶層60を介在させた基本構成を有する。第1基板51の外側には第1偏光板61が配置され、第2基板54の外側には第2偏光板62が配置されている。以下、さらに詳細に液晶素子の構造を説明する。なお、液晶層60の周囲を封止するシール材等の部材については図示および説明を省略する。
【0020】
第1基板51および第2基板54は、それぞれ、例えばガラス基板、プラスチック基板等の透明基板である。図示のように、第1基板51と第2基板54とは、互いの一面が対向するようにして、所定の間隙(例えば数μm)を設けて貼り合わされている。なお、特段の図示を省略するが、いずれかの基板上に薄膜トランジスタ等のスイッチング素子が形成されていてもよい。
【0021】
第1電極52は、第1基板51の一面側に設けられている。また、第2電極55は、第2基板54の一面側に設けられている。第1電極52および第2電極55は、それぞれ、例えばインジウム錫酸化物(ITO)などの透明導電膜を適宜パターニングすることによって構成されている。
【0022】
絶縁膜(絶縁層)56は、第2基板54上に第2電極55を覆うようにして設けられている。この絶縁膜56は、例えば酸化珪素膜、窒化珪素膜、酸化窒化珪素膜あるいはこれらの積層膜などの無機絶縁膜、または有機絶縁膜(例えばアクリル系有機絶縁膜)である。
【0023】
第3電極58、第4電極59は、それぞれ、第2基板54上の前述した絶縁膜56上に設けられている。本実施形態における第3電極58および第4電極59は、それぞれ複数の電極枝を有する櫛歯状電極であり、互いの電極枝が交互に並ぶようにして配置されている(後述の
図4参照)。第3電極58および第4電極59は、それぞれ、例えばインジウム錫酸化物(ITO)などの透明導電膜を適宜パターニングすることによって構成されている。第3電極58、第4電極59のそれぞれの電極枝は、例えば20μm幅であり、電極間隔を20μmに設定して配置される。
【0024】
配向膜53は、第1基板51の一面側に、第1電極52を覆うようにして設けられている。また、配向膜57は、第2基板54の一面側に、第3電極58および第4電極59を覆うようにして設けられている。各配向膜53、57には所定の配向処理(例えばラビング処理)が施されており、各々の配向処理の方向のなす角度が例えば90°前後に設定される。
【0025】
液晶層60は、第1基板51と第2基板54の相互間に設けられている。液晶層60を構成する液晶材料の誘電率異方性Δεは負(Δε<0)である。液晶層60に図示された太線は、液晶層60に電圧が印加されていない初期状態における液晶分子の配向方位を模式的に示したものである。
【0026】
第1偏光板61は、第1基板51の外側に配置されている。本実施形態ではこの第1偏光板61側から利用者によって視認される。第2偏光板62は、第2基板54の外側に配置されている。これらの第1偏光板61と第2偏光板62は、例えば互いの透過軸を略直交させて配置される(クロスニコル配置)。
【0027】
図3は、液晶層に対して各電極を用いて与えられる電界について説明する模式的な断面図である。
図3(A)は、第1〜第4電極の配置を平面視において示した模式図である。
図3(B)〜
図3(D)は、第1〜第4電極の配置を断面で示した模式図である。第1電極52と第2電極55は互いに対向配置されており、両者の重畳する領域内に、第3電極58と第4電極59が配置されている。また、第3電極58の複数の電極枝と第4電極59の複数の電極枝とは、1つずつ交互に繰り返すように配置されている。
【0028】
図3(B)に示すように、第1電極52と第2電極55の間に電圧を印加することにより、両電極間に電界を発生させることができる。この場合の電界は、図示のように第1基板51および第2基板54の厚さ方向(セル厚方向)に沿った電界(縦電界)となる。
【0029】
また、
図3(C)に示すように、第3電極58と第4電極59の間に電圧を印加することにより、両電極間に電界を発生させることができる。この場合の電界は、図示のように第1基板51および第2基板54の各一面にほぼ平行な方向の電界(横電界)となる。以後、このような電界を用いるモードを「IPSモード」と称する場合もある。
【0030】
また、
図3(D)に示すように、絶縁膜56を挟んで対向配置された第2電極55と第3電極58および第4電極59との間に電圧を印加することにより、両電極間に電界を発生させることができる。この場合の電界は、図示のように第1基板51および第2基板54の各一面にほぼ平行な方向に沿った電界(横電界)となる。以後、このような電界を用いるモードを「FFSモード」と称する場合もある。
【0031】
本実施形態の液晶素子は、例えば、初期状態において液晶層60の液晶分子がリバースツイスト状態に配向する。これに対して、上記したように第1電極52と第2電極55を用いて縦電界を発生させると液晶層60の液晶分子の配向状態がスプレイツイスト状態へ遷移する。その後、第3電極58と第4電極59を用いて横電界を発生させると(IPSモード)、液晶層60の配向状態がリバースツイスト状態へ遷移する。また、第2電極55、第3電極58、第4電極59を用いて横電界を発生させた場合(FFSモード)でも同様に液晶層60の配向状態がスプレイツイスト状態からリバースツイスト状態へ遷移する。IPSモードとの比較では、FFSモードのほうが液晶層60の配向状態をより均一に遷移させることができる。これは、第3電極58、第4電極59の各電極上にも横電界が印加されるためである。したがって、開口率(透過率、コントラスト比)の面からはFFSモードがより適しているといえる。
【0032】
次に、液晶素子の製造方法の一例について詳細に説明する。
【0033】
ITO膜付きガラス基板のITO膜をパターニングすることにより、第1電極52を有する第1基板51を作製する。ここでは一般的なフォトリソグラフィ技術によってITO膜のパターニングを行うことができる。ITOエッチング方法としてはウェットエッチング(第二塩化鉄)を用いる。ここでの第1電極52の形状パターンは、取り出し電極部分と表示の画素にあたる部分にITO膜が残るようにする。同様にして、ITO膜付きガラス基板のITO膜をパターニングすることにより、第2電極55を有する第2基板54を作製する。
【0034】
次いで、第2基板54の第2電極55上に絶縁膜56を形成する。その際、取り出し電極部分には絶縁膜56が形成されないよう工夫する必要がある。その方法としては、あらかじめ取り出し電極部分にレジストを形成しておいて絶縁膜56の形成後にリフトオフする方法や、メタルマスクなどにより取り出し電極部分を隠した状態でスパッタ法などにより絶縁膜56を形成する方法などが挙げられる。また、絶縁膜56としては、有機絶縁膜、あるいは酸化珪素膜や窒化珪素膜等の無機絶縁膜及びそれらの組み合わせ等が挙げられる。ここでは、アクリル系有機絶縁膜と酸化珪素膜(SiO
2膜)の積層膜を絶縁膜56として用いる。
【0035】
取り出し電極部分(端子部分)には耐熱性のフィルム(ポリイミドテープ)を貼り、その状態で有機絶縁膜の材料液をスピンコートする。例えば、2000rpmにて30秒間スピンさせる条件で、膜厚1μmを得る。これをクリーンオーブンにて焼成する(例えば、220℃、1時間)。耐熱性のフィルムを貼ったままでSiO
2膜をスパッタ法(交流放電)により成膜する。例えば、80℃に基板加熱し、1000Å形成する。ここで耐熱性のフィルムを剥がすと、有機絶縁膜、SiO
2膜ともきれいに剥がすことができる。その後、クリーンオーブンにて焼成する(例えば、220℃、1時間)。これは、SiO
2膜の絶縁性と透明性を上げるためである。SiO
2膜を形成する必要性は必ずしも無いが形成によりその上に形成するITO膜の密着性及びパターニング性が向上するため、形成することが望ましい。また、絶縁性も向上する。一方、有機絶縁膜を形成せずにSiO
2膜のみで絶縁性をとる方法が考えられるが、その場合にはSiO
2膜は多孔質になりやすいため膜厚を4000Å〜8000Å程度確保することが望ましい。また、SiNxとの積層膜にしてもよい。なお、無機絶縁膜の形成方法としてスパッタ法を述べたが、真空蒸着法、イオンビーム法、CVD法(化学気相堆積法)などの形成方法を用いてもよい。
【0036】
次いで、絶縁膜56上に第3電極58および第4電極59を形成する。具体的には、まず絶縁膜56上にITO膜をスパッタ法(交流放電)にて形成する。これを、例えば100℃に基板加熱し、約1200Å程度のITO膜を全面に形成する。このITO膜を一般的なフォトリソグラフィ技術によってパターニングする。このときのフォトマスクとしては、上記した
図4に示したような櫛歯状電極に対応する遮光部分を有するものを用いる。櫛歯状の電極として、例えば、電極枝の幅を20μmまたは30μmの2種類、電極間隔20μm、30μm、50μm、100μm、200μmの5種類を用いる。なお、上記の取り出し電極部分にもパターンが無いとエッチングにより下側のITO膜も除去されるので、取り出し電極部分にもパターンが形成されているフォトマスクを用いる。
【0037】
上記のようにして作製した第1基板51および第2基板54を洗浄する。具体的には、まず水洗(ブラシ洗浄もしくはスプレー洗浄、純水洗浄)をし、水切り後にUV洗浄をし、最後にIR乾燥を行う。
【0038】
次いで、第1基板51、第2基板54のそれぞれに配向膜53、57を形成する。配向膜53、57としては、例えば水平配向膜材料と垂直配向膜材料を適宜の割合で混合した配向膜材料が用いられ、あるいは比較的に極角方向の配向規制力が弱い垂直配向膜材料が用いられる。配向膜の材料液(配向材)を第1基板51、第2基板54のそれぞれの一面に塗布し、これらをクリーンオーブンにて焼成する。配向膜の材料液の塗布方法としてはフレキソ印刷、インクジェット印刷、もしくはスピンコートが用いられる。ここではスピンコートを用いるが、他の方式を用いても結果は同様である。配向膜53、57の膜厚は、例えば500Å〜800Åとなるようにする。次いで、各配向膜53、57に対し、配向処理としてのラビング処理を行う。ラビング時の押し込み量は、例えば0.3〜1.2mmに設定する。これにより、各配向膜53、57が液晶分子に対して70°〜90°程度のプレティルト角を発現し得る。
【0039】
次いで、第1基板51と第2基板54を貼り合わせる。第1基板51上にはあらかじめスペーサー材を散布し、さらにシール材を印刷する。スペーサー材としては、例えば粒径4μmのものを用いる。第1基板51と第2基板54の貼り合わせを行う時には、各基板に対するラビング処理の方向が互いに90°程度の範囲の角度で交差するようにする。その後、基板間に液晶材料を注入することにより液晶層60を形成する。この液晶材料にはカイラル材が添加される。カイラル材の添加量は適宜に設定される(好適な一例については後述する)。
【0040】
その後、第1偏光板61、第2偏光板62のそれぞれを取り付ける。第1偏光板61と第2偏光板62は、各々の透過軸をラビング方向と平行もしくは直交するように配置し、かつ両者がクロスニコル配置となるようにする。以上により、本実施形態の液晶素子が完成する。
【0041】
次に、上記の液晶素子の有するメモリー性を利用した低消費電力駆動が可能な液晶表示装置の構成例について説明する。
【0042】
図4は、液晶表示装置の構成例を模式的に示す図である。
図4に示す液晶表示装置は、複数の画素部74をマトリクス状に配列して構成される単純マトリクス型の液晶表示装置であり、各画素部74として上記した液晶素子が用いられている。具体的には、液晶表示装置は、X方向に延びるm本の制御線B1〜Bmと、これらの制御線B1〜Bmに対して制御信号を与えるドライバー71と、各々が制御線B1〜Bmと交差してY方向に延びるn本の制御線A1〜Anと、これらの制御線A1〜Anに対して制御信号を与えるドライバー72と、各々が制御線B1〜Bmと交差してY方向に延びるn本の制御線C1〜CnおよびD1〜Dnと、これらの制御線C1〜CnおよびD1〜Dnに対して制御信号を与えるドライバー73と、制御線B1〜Bmと制御線A1〜Anとの各交点に設けられた画素部74と、を含んで構成されている。
【0043】
各制御線B1〜Bm、A1〜An、C1〜CnおよびD1〜Dnは、例えば、ストライプ状に形成されたITO等の透明導電膜からなる。制御線B1〜BmとA1〜Anとが交差する部分が上記した第1電極52および第2電極55として機能する(
図2参照)。また、制御線C1〜Cnについては、各画素部74に相当する領域に設けられ第3電極58としての櫛歯状の電極枝(
図4においては図示省略)と接続されている。同様に、制御線D1〜Dnについては、各画素部74に相当する領域に設けられ第4電極59としての櫛歯状の電極枝(
図4においては図示省略)と接続されている。
【0044】
図4に示す構成の液晶表示装置の駆動法としては種々の方法が考えられる。例えば、制御線B1、B2、B3・・・とライン毎に表示書き換えを行う方法(線順次駆動法)について説明する。この場合には、相対的に明るい表示としたい画素部74には縦電界を印加し、相対的に暗い表示としたい画素部74には横電界を印加すればよい。
【0045】
例えば、制御線B1には配向状態の遷移が生じない程度の矩形波電圧(例えば5V程度で150Hz)を印加し、制御線A1〜An、C1〜CnおよびD1〜Dnにはそれと同期し、もしくは半周期ずれた閾値電圧程度の矩形波電圧(例えば5V程度で150Hz)を印加する。
【0046】
詳細には、制御線A1〜Anのうち、明るい表示としたい画素部74に対応する制御線には、制御線B1に印加した矩形波電圧と半周期ずれた矩形波電圧を印加する。このとき制御線C1〜CnおよびD1〜Dnには電圧を印加しない。それにより、画素部74の液晶素子には実効的に10V程度の電圧(縦電界)が印加される状態となる。この電圧が飽和電圧以上であるとすれば、液晶層60に配向状態の遷移を生じさせ、当該画素部74の透過率を変化させることができる。一方、制御線A1〜Anのうち、表示を変化させる必要がない画素部74に対応する制御線には、制御線B1に印加される矩形波電圧と同期した矩形波電圧を印加する。このときも制御線C1〜CnおよびD1〜Dnには電圧を印加しない。それにより、当該画素部74では実効的に電圧が印加されていない状態となる。したがって、液晶層60には配向状態の遷移が生じず、透過率が変化しない。
【0047】
また、制御線C1〜CnおよびD1〜Dnのうち、明るい表示としたい画素部74に対応する制御線には、制御線B1に印加した矩形波電圧と半周期ずれた矩形波電圧を印加する。このとき制御線A1〜Anには電圧を印加しない。それにより、画素部74の液晶素子には実効的に10V程度の電圧(横電界)が印加される状態となる。この電圧が飽和電圧以上であるとすれば、液晶層60に配向状態の遷移を生じさせ、当該画素部74の透過率を変化させることができる。一方、制御線C1〜CnおよびD1〜Dnのうち、表示を変化させる必要がない画素部74に対応する制御線には、制御線B1に印加される矩形波電圧と同期した矩形波電圧を印加する。このときも制御線A1〜Anには電圧を印加しない。それにより、当該画素部74では実効的に電圧が印加されていない状態となる。したがって、液晶層60には配向状態の遷移が生じず、透過率が変化しない。
【0048】
以上のような駆動を制御線B2、B3・・・と順次に実行していくことによりドットマトリクス表示が可能となる。このような駆動により書き換えられた表示状態は半永久的に保持することが可能である。この表示を書き換えるには再び制御線B1から上記の制御を実行すればよい。なお、ここではいわゆる単純マトリクス型の液晶表示装置について本発明を適用した例を示したが、薄膜トランジスタ等を用いたアクティブマトリクス型の液晶表示装置について本発明を適用することも可能である。アクティブマトリクス型の液晶表示装置の場合には制御線B1等のライン毎に書き換える必要がなくなるので書き換え時間を短縮できる。また、しきい値に対して2倍以上の電圧の印加も可能になるので更に高速に書き換えが可能になる。ただし、片側の基板に横電界用と縦電界用の電極があるため、1画素あたり2つの薄膜トランジスタ等が必要になる。
【0050】
(実施例1)
図5(A)は実施例1の液晶素子の構造を模式的に示す平面図である。実施例1の液晶素子は、上記した
図2に示した断面構造を有する液晶素子であり、第1基板(上側基板)および第2基板(下側基板)にはそれぞれラビング処理が施された。第1基板へのラビング方向R
Uは図中において下向き方向であり、第2基板へのラビング方向R
Lは図中において右向きであり、両者は互いに直交している(ツイスト角φ=90°)。
図5(B)は、各ラビング方向と液晶層の配向状態との関係を示す図である。また、各偏光板は、互いの透過軸A,Pが直交し、かつ各透過軸がラビング方向と±45°ずれるように配置された(
図5(A)参照)。
【0051】
実施例1では、第1基板および第2基板のそれぞれには、水平配向膜材料と垂直配向膜材料を混合したものを用いて配向膜が形成された。配向膜材料の焼成温度を220℃に設定し、焼成時間は60分間とした。各配向膜の膜厚は500Å〜800Åとした。ラビング処理については、ラビング時の押し込み量を0.3mm、ローラー回転数を1000rpm、ステージ移動速度を7.56mm/secとした。液晶材料としては、負の誘電率異方性を有する液晶材料を用い、カイラル材をカイラルピッチpが12.12μmとなるように添加した。
図6は、実施例1の液晶素子に用いた配向膜材料とプレティルト角の関係を示す図である。なお、ここでいうプレティルト角は基板面を基準(0°)として規定した。実施例1では、基板面に対して垂直に近いプレティルト角に制御するために、所定の水平配向膜材料に対して所定の垂直配向膜材料を3,5,7,10wt%の各割合で混合した。その結果として、70°、84°、87°、89°のプレティルト角が得られた。また、実施例1では、第1基板と第2基板の相互間隔(セル厚)は0μmより大きく12μm以下の間で調整し、いくつかのセル厚の液晶素子を作製した。また、プレティルト角についても、上記したいくつかの値を適宜に選択した。以下に、いくつかの条件で作製した液晶素子について説明する。
【0052】
まず、第1基板、第2基板のいずれもプレティルト角を87°に設定し、セル厚については適宜に設定した液晶素子について、透過光の状態(表示状態)を観察した。各液晶素子は、初期状態においては液晶層がリバースツイスト状態であり液晶層内の液晶分子は垂直に近い配向であるため、表示状態は暗状態(黒状態)となっていた。ただし、セル厚を大きく設定し、セル厚とカイラルピッチの比d/pを0.9以上に設定した液晶素子については、初期状態において表示状態が明状態(白状態)となっており、これを顕微鏡観察したところフィンガープリント配向が観察された。また、各液晶素子に対して縦電界を印加することにより、表示状態が明状態(白状態)となった。この縦電界をオフとした後には、d/pが0.7〜0.8の範囲に設定された液晶素子において、表示状態が明状態のまま維持された。すなわち、メモリー性が確認された。この縦電界をオフとした後のメモリー状態においても非常に高いコントラスト比が得られた。なお、縦電界をオフとしてから1分間経過後には僅かな部分のみメモリー状態が維持された。
【0053】
また、第1基板のプレティルト角を87°、第2基板のプレティルト角を84°と設定し、セル厚については適宜に設定した液晶素子について、透過光の状態(表示状態)を観察した。上記と同様に各液晶素子は、初期状態においては液晶層がリバースツイスト状態であり液晶層内の液晶分子は垂直に近い配向であるため、表示状態は暗状態(黒状態)となっていた。ただし、セル厚を大きく設定し、セル厚とカイラルピッチの比d/pを0.8以上に設定した液晶素子については、初期状態において表示状態が明状態(白状態)となっており、これを顕微鏡観察したところフィンガープリント配向が観察された。また、各液晶素子に対して縦電界を印加することにより、表示状態が明状態(白状態)となった。この縦電界をオフとした後には、d/pが0.6〜0.8の範囲に設定された液晶素子において、表示状態が明状態のまま維持された。すなわち、メモリー性が確認された。この縦電界をオフとした後のメモリー状態においても非常に高いコントラスト比が得られた。さらに、縦電界をオフとしてから20分間程度経過後にもメモリー状態が維持された。このことから、第1基板と第2基板のそれぞれにおけるプレティルト角を異なる大きさとすることで、メモリー状態の保持時間を向上させる効果が得られることが分かった。
【0054】
(実施例2)
実施例2の液晶素子の構造は上記した実施例1と同様であり、ツイスト角φはリバースツイスト状態(シンメトリック配向)の90°とした(
図5参照)。実施例2では、第1基板および第2基板のそれぞれには、極角方向の配向規制力が弱い垂直配向膜材料を用いて配向膜が形成された。各配向膜の膜厚は500Å〜800Åとした。ラビング処理については、ラビング時の押し込み量を0.3mm、ローラー回転数を1000rpm、ステージ移動速度を7.56mm/secとした。液晶材料としては、負の誘電率異方性を有する液晶材料を用い、カイラル材をカイラルピッチpが12.12μmとなるように添加した。
図7は、実施例2の液晶素子に用いた配向膜材料の焼成温度とプレティルト角の関係を示す図である。ここでいうプレティルト角は基板面を基準(0°)として規定した。実施例2では、基板面に対して垂直に近いプレティルト角に制御するために、配向膜材料の焼成温度を190℃、210℃、230℃、250℃のそれぞれに設定し、焼成時間はすべて60分間とした。その結果として、88°、79°、73°、26°のプレティルト角が得られた。また、実施例2では、第1基板と第2基板の相互間隔(セル厚)は0μmより大きく12μm以下の間で調整し、いくつかのセル厚の液晶素子を作製した。しかしながら、第1基板と第2基板のプレティルト角をそれぞれ88°と同じにした場合、一方を88°で他方を79°にした場合などの各条件で作製した液晶素子のいずれについても電界印加による表示状態の変化がみられず、メモリー状態も見られなかった。
【0055】
(実施例3)
図8(A)は実施例3の液晶素子の構造を模式的に示す平面図である。実施例3の液晶素子は、上記した
図2に示した断面構造を有する液晶素子であり、第1基板(上側基板)および第2基板(下側基板)にはそれぞれラビング処理が施された。第1基板へのラビング方向R
Uは図中において上向き方向であり、第2基板へのラビング方向R
Lは図中において右向きであり、両者は互いに直交している。ツイスト角φはスプレイツイスト状態(アンチシンメトリック配向)の90°とした。
図8(B)は各ラビング方向と液晶層の配向状態との関係を示す図である。また、各偏光板は、互いの透過軸A,Pが直交し、かつ各透過軸がラビング方向と±45°ずれるように配置された(
図8(A)参照)。実施例3では、上記の実施例2と同様に極角方向の配向規制力が弱い垂直配向膜材料を用いて配向膜が形成された(
図7参照)。各配向膜の膜厚は500Å〜800Åとした。ラビング処理については、ラビング時の押し込み量を0.3mm、ローラー回転数を1000rpm、ステージ移動速度を7.56mm/secとした。液晶材料としては、負の誘電率異方性を有する液晶材料を用い、カイラル材をカイラルピッチpが12.12μmとなるように添加した。実施例3では、第1基板と第2基板の相互間隔(セル厚)は0μmより大きく12μm以下の間で調整し、いくつかのセル厚の液晶素子を作製した。また、プレティルト角についても、上記したいくつかの値を適宜に選択した。以下に、いくつかの条件で作製した液晶素子について説明する。
【0056】
まず、第1基板、第2基板のいずれもプレティルト角を88°(焼成温度190℃)に設定し、セル厚については適宜に設定した液晶素子について、透過光の状態(表示状態)を観察した。各液晶素子は、初期状態においては液晶層がリバースツイスト状態であり液晶層内の液晶分子は垂直に近い配向であるため、表示状態は暗状態(黒状態)となっていた。ただし、セル厚を大きく設定し、セル厚とカイラルピッチの比d/pを0.9以上に設定した液晶素子については、初期状態において表示状態が明状態(白状態)となっており、これを顕微鏡観察したところフィンガープリント配向が観察された。また、各液晶素子に対して縦電界を印加することにより、表示状態が明状態(白状態)となった。この縦電界をオフとした後には、d/pが0.3〜0.7の範囲に設定された液晶素子において、表示状態が明状態のまま維持された。すなわち、メモリー性が確認された。この縦電界をオフとした後のメモリー状態においても非常に高いコントラスト比が得られた。なお、縦電界をオフとしてから1分間経過後には僅かな部分のみメモリー状態が維持された。
【0057】
また、第1基板のプレティルト角を79°、第2基板のプレティルト角を73°と設定し、セル厚については適宜に設定した液晶素子について、透過光の状態(表示状態)を観察した。上記と同様に各液晶素子は、初期状態においては液晶層がリバースツイスト状態であり液晶層内の液晶分子は垂直に近い配向であるため、表示状態は暗状態(黒状態)となっていた。ただし、セル厚を大きく設定し、セル厚とカイラルピッチの比d/pを0.8以上に設定した液晶素子については、初期状態において表示状態が明状態(白状態)となっており、これを顕微鏡観察したところフィンガープリント配向が観察された。また、各液晶素子に対して縦電界を印加することにより、表示状態が明状態(白状態)となった。この縦電界をオフとした後には、d/pが0.3〜0.7の範囲に設定された液晶素子において、表示状態が明状態のまま維持された。すなわち、メモリー性が確認された。この縦電界をオフとした後のメモリー状態においても非常に高いコントラスト比が得られた。さらに、縦電界をオフとしてから20分間程度経過後にもメモリー状態が維持された。以上の結果から、第1基板と第2基板のそれぞれにおけるプレティルト角を異なる大きさとすることで、メモリー状態の保持時間を向上させる効果が得られることが分かった。また、初期状態をスプレイツイスト状態(アンチシンメトリック配向)の90°にすることで、メモリー状態が維持されるd/pの範囲が0.3〜0.7と広くなることが分かった。また、プレティルト角を小さくすることによりメモリー状態の保持時間が向上した。これは、液晶分子の配向方向が水平に近づくことで方位角方向への捻れの影響が強まり、安定状態を保っているためと考えられる。
【0058】
以上のように、本実施形態並びに各実施例によれば、コントラストの高い明表示状態、暗表示状態の双安定表示を簡便に実現できる。特に暗表示の透過率が低く、正面から見たときもはっきりとした表示を実現できる。
【0059】
また、液晶素子の製造工程は、基本的には一般的な液晶素子の製造工程と全く同じであり、異なるのは配向膜材料、ラビング条件(押し込み量)、焼成条件等であるが、これらは一般的な製造工程でも管理される条件であるためコストアップの要因は少ない。すなわち、一般的な液晶素子と同様の製造技術で安価に製造が可能である。
【0060】
また、本実施形態等の液晶素子は、表示状態にメモリー性を有することから電力消費が少なく低消費電力駆動が可能であり、透過型ディスプレイ、透反ディスプレイ、反射型ディスプレイのいずれの場合にも好適なディスプレイを実現できる。特に反射型ディスプレイに適用した場合にはメリットが大きい。
【0061】
また、配向状態のメモリー性を利用した駆動方法(線順次書き換え法等)の適用が可能になるので、薄膜トランジスタ等のスイッチング素子を用いることなく単純マトリクス表示により大容量のドットマトリクス表示が可能である。従って低コストで大容量表示が可能になる。
【0062】
なお、本発明は上述した実施形態の内容に限定されるものではなく、本発明の要旨の範囲内において種々に変形して実施をすることが可能である。例えば、上記では各偏光板の透過軸を略直交させたノーマリーホワイト型について説明していたが、ノーマリーブラック型としてもよい。ただし、ノーマリーホワイト型のほうがより高いコントラストを得やすい。