特許 5904033 ＩＩＩ族窒化物系化合物半導体装置およびその製造方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】5904033

(24)【登録日】2016年3月25日

(45)【発行日】2016年4月13日

(54)【発明の名称】ＩＩＩ族窒化物系化合物半導体装置およびその製造方法

(51)【国際特許分類】

   H01L 21/28 20060101AFI20160331BHJP

【ＦＩ】

   H01L21/28 301B

   H01L21/28 301R

【請求項の数】3

【全頁数】15

(21)【出願番号】特願2012-144525(P2012-144525)

(22)【出願日】2012年6月27日

(65)【公開番号】特開2014-11185(P2014-11185A)

(43)【公開日】2014年1月20日

【審査請求日】2014年6月27日

(73)【特許権者】

【識別番号】000241463

【氏名又は名称】豊田合成株式会社

(74)【代理人】

【識別番号】100087723

【弁理士】

【氏名又は名称】藤谷 修

(72)【発明者】

【氏名】村上 倫章

(72)【発明者】

【氏名】岡 徹

【審査官】 小山 満

(56)【参考文献】

【文献】 特開２００４−２８１４３２（ＪＰ，Ａ）

【文献】 特開２００９−２３９１４４（ＪＰ，Ａ）

【文献】 特開２０１２−０２３３８３（ＪＰ，Ａ）

【文献】 特開２０００−２８６２１３（ＪＰ，Ａ）

【文献】 特開２００３−２８２４７９（ＪＰ，Ａ）

【文献】 特開２００２−１７１０２５（ＪＰ，Ａ）

【文献】 特開２０１２−０１９０６９（ＪＰ，Ａ）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｈ０１Ｌ ２１／２８−２１／２８８、

２１／３３７−２１／３３８、

２１／４４−２１／４４５、

２７／０９５、

２９／４０−２９／４９、

２９／７７８、

２９／８０−２９／８１２、

２９／８７２

(57)【特許請求の範囲】

【請求項1】

基板と、
前記基板に形成されたIII 族窒化物系化合物半導体から成る半導体層と、
前記半導体層に形成された複数の電極と、
を有するIII 族窒化物系化合物半導体装置において、
前記複数の電極のうちの少なくとも１つは、
前記半導体層の上に直接接触して形成されたＴｉ層と、
前記Ｔｉ層の上に直接接触して形成されたＡｌ層と、
前記Ａｌ層の上に直接接触して形成されたＮｉ層と、
前記Ｎｉ層の上に直接接触して形成されたＡｕ層と、
を有し、
前記Ｔｉ層の膜厚は１０ｎｍ以上１００ｎｍ以下であり、
前記Ａｌ層の膜厚は２５０ｎｍ以上５０００ｎｍ以下であり、
前記Ｎｉ層の膜厚は１０ｎｍ以上１００ｎｍ以下であり、
前記Ａｕ層の膜厚は１０ｎｍ以上１００ｎｍ以下であり、
前記III 族窒化物系化合物半導体装置は、
前記半導体層および前記複数の電極の少なくとも一部を覆う絶縁膜と、
前記Ｎｉ層および前記Ａｕ層および前記絶縁膜の一部が除去されるとともに前記Ａｌ層の一部を露出させる凹部と、
前記凹部の箇所に形成されるとともに金属からなる導電部と、
を有すること
を特徴とするIII 族窒化物系化合物半導体装置。

【請求項2】

請求項１に記載のIII 族窒化物系化合物半導体装置において、
前記Ａｌ層の膜厚は３００ｎｍ以上であること
を特徴とするIII 族窒化物系化合物半導体装置。

【請求項3】

III 族窒化物系化合物半導体装置の製造方法において、
III 族窒化物系化合物半導体から成る半導体層を形成する半導体層形成工程と、
前記半導体層に電極を形成する電極形成工程と、
前記半導体層および前記電極の上に絶縁膜を形成する絶縁膜形成工程と、
前記絶縁膜および前記電極に凹部を形成する凹部形成工程と、
前記凹部に金属からなる導電部を形成する導電部形成工程と、
を有し、
前記電極形成工程は、
前記半導体層の上に１０ｎｍ以上１００ｎｍ以下の膜厚のＴｉ層を直接接触させて形成する第１の電極層形成工程と、
前記Ｔｉ層の上に２５０ｎｍ以上５０００ｎｍ以下の膜厚のＡｌ層を直接接触させて形成する第２の電極層形成工程と、
前記Ａｌ層の上に１０ｎｍ以上１００ｎｍ以下の膜厚のＮｉ層を直接接触させて形成する第３の電極層形成工程と、
前記Ｎｉ層の上に１０ｎｍ以上１００ｎｍ以下の膜厚のＡｕ層を直接接触させて形成する第４の電極層形成工程と、
熱処理を行う熱処理工程と、
を有し、
前記熱処理工程では、
５００℃以上６５０℃以下の範囲内の温度で熱処理を行い、
前記凹部形成工程では、
Ｃｌ₂ を用いるエッチングにより、前記Ｎｉ層および前記Ａｕ層および前記絶縁膜の一部を除去するとともに前記Ａｌ層の一部を露出させる凹部を形成すること
を特徴とするIII 族窒化物系化合物半導体装置の製造方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、III 族窒化物系化合物半導体装置およびその製造方法に関する。さらに詳細には、良好なオーミックコンタクトをとることを図ったIII 族窒化物系化合物半導体装置およびその製造方法に関するものである。

【背景技術】

【0002】

半導体装置では、半導体と電極との間で良好なオーミックコンタクトをとることが好ましい。接触抵抗が小さくなるからである。これにより、発熱を抑制し、出力を高いものとすることができる。また、省エネルギー化を図ることができる。そこで、半導体と電極との間で好適なオーミックコンタクトをとるための技術が開発されてきている。

【0003】

例えば、特許文献１には、発光素子において、ｎ型コンタクト層の上にＴｉ層およびＡｌ層から成る多層膜を形成する技術が開示されている（特許文献１の段落［０００９］等参照）。これにより、良好なオーミックコンタクトが得られるとされている（特許文献１の段落［００１２］および図１等参照）。

【0004】

また、特許文献２には、ｎ型層の上に、Ｔｉ−Ａｌ、Ｔｉ−Ａｌ−Ａｕ、Ｔｉ−Ａｌ−Ｔｉ−Ａｕ、Ｔｉ−Ａｌ−Ｎｉ−Ａｕ、Ｔｉ−Ａｌ−Ｔｉ−Ｎｉ−Ａｕ、よりなる５種類の多層膜を形成し、５００℃でアニーリングしたｎ電極を形成した結果が記載されている（特許文献２の段落［００１６］および表１等参照）。

【先行技術文献】

【特許文献】

【0005】

【特許文献1】特開平７−４５８６７号公報

【特許文献2】特開平７−２２１１０３号公報

【発明の概要】

【発明が解決しようとする課題】

【0006】

ところで、半導体装置では、周囲を絶縁膜で覆うことが一般的である。外部から加わる衝撃から半導体装置を保護するとともに、電気的な負荷が半導体に加わることを防止するためである。電極形成後に絶縁膜で半導体装置を覆うこととした場合には、絶縁膜から電極を露出させる必要がある。外部電源と導通をとるためである。

【0007】

電極を露出させるために、エッチングにより電極上の絶縁膜を除去することがある。しかし、この場合には、絶縁膜のみならず、その下層のＡｌ層までエッチングにより除去されてしまうことがある。Ａｌ層が深く削られると、半導体と電極との接触抵抗が上昇してしまう。

【0008】

そのため、電極のＡｌ層の上に、カバー層を形成することがある。カバー層として、例えば、電極の側からＮｉ層、Ａｕ層を形成する場合が挙げられる。このカバー層により、エッチングによるＡｌ層の除去を防止することができる。

【0009】

しかし、この場合には、オーミックアロイ工程を行う際の温度を、８５０℃程度とする必要がある。このような高温をIII 族窒化物系化合物半導体から成る半導体装置に加えると、電極材料が半導体層に拡散したりして、半導体装置の性能が劣化するおそれがある。また、この熱処理により、半導体層の結晶性が悪化するおそれもある。

【0010】

本発明は、前述した従来の技術が有する問題点を解決するためになされたものである。すなわちその課題とするところは、比較的低温でオーミックアロイ工程を行うことのできるIII 族窒化物系化合物半導体装置およびその製造方法を提供することである。

【課題を解決するための手段】

【0011】

第１の態様におけるIII 族窒化物系化合物半導体装置は、基板と、基板に形成されたIII 族窒化物系化合物半導体から成る半導体層と、半導体層に形成された複数の電極と、を有する。また、複数の電極のうちの少なくとも１つは、半導体層の上に直接接触して形成されたＴｉ層と、Ｔｉ層の上に直接接触して形成されたＡｌ層と、Ａｌ層の上に直接接触して形成されたＮｉ層と、Ｎｉ層の上に直接接触して形成されたＡｕ層と、を有する。Ｔｉ層の膜厚は１０ｎｍ以上１００ｎｍ以下である。Ａｌ層の膜厚は２５０ｎｍ以上５０００ｎｍ以下である。Ｎｉ層の膜厚は１０ｎｍ以上１００ｎｍ以下である。Ａｕ層の膜厚は１０ｎｍ以上１００ｎｍ以下である。III 族窒化物系化合物半導体装置は、半導体層および複数の電極の少なくとも一部を覆う絶縁膜と、Ｎｉ層およびＡｕ層および絶縁膜の一部が除去されるとともにＡｌ層の一部を露出させる凹部と、凹部の箇所に形成されるとともに金属からなる導電部と、を有する。

【0012】

このIII 族窒化物系化合物半導体装置では、Ａｌ層の厚みが十分であるため、オーミックアロイ工程での熱処理温度を比較的低い温度で行うことができる。具体的には、５００℃以上６５０℃以下の範囲内の温度である。また、Ａｌ層より上の金属層の電極材料が、半導体層に拡散することを防止することができる。

【0013】

第２の態様におけるIII 族窒化物系化合物半導体装置では、Ａｌ層の膜厚は３００ｎｍ以上である。

【0014】

【0015】

【0016】

第３の態様におけるIII 族窒化物系化合物半導体装置の製造方法は、III 族窒化物系化合物半導体から成る半導体層を形成する半導体層形成工程と、半導体層に電極を形成する電極形成工程と、半導体層および電極の上に絶縁膜を形成する絶縁膜形成工程と、絶縁膜および電極に凹部を形成する凹部形成工程と、凹部に金属からなる導電部を形成する導電部形成工程と、を有する。電極形成工程は、半導体層の上に１０ｎｍ以上１００ｎｍ以下の膜厚のＴｉ層を直接接触させて形成する第１の電極層形成工程と、Ｔｉ層の上に２５０ｎｍ以上５０００ｎｍ以下の膜厚のＡｌ層を直接接触させて形成する第２の電極層形成工程と、Ａｌ層の上に１０ｎｍ以上１００ｎｍ以下の膜厚のＮｉ層を直接接触させて形成する第３の電極層形成工程と、Ｎｉ層の上に１０ｎｍ以上１００ｎｍ以下の膜厚のＡｕ層を直接接触させて形成する第４の電極層形成工程と、熱処理を行う熱処理工程と、を有する。熱処理工程では、５００℃以上６５０℃以下の範囲内の温度で熱処理を行う。凹部形成工程では、Ｃｌ₂ を用いるエッチングにより、Ｎｉ層およびＡｕ層および絶縁膜の一部を除去するとともにＡｌ層の一部を露出させる凹部を形成する。

【0017】

このため、この熱処理により、半導体層の結晶性が悪化するおそれがほとんどない。また、熱処理温度がそれほど高くないため、その他の工程と処理する順序を入れ換えることが容易である。

【発明の効果】

【0018】

本発明によれば、比較的低温でオーミックアロイ工程を行うことのできるIII 族窒化物系化合物半導体装置およびその製造方法が提供されている。

【図面の簡単な説明】

【0019】

【図1】第１の実施形態に係るIII 族窒化物系化合物半導体装置（縦型パワーデバイス）の構造を説明するための概略構成図である。

【図2】実施形態に係るIII 族窒化物系化合物半導体装置の電極の構造を説明するための図である。

【図3】第２の実施形態に係るIII 族窒化物系化合物半導体装置（横型パワーデバイス）の構造を説明するための概略構成図である。

【図4】第３の実施形態に係るIII 族窒化物系化合物半導体装置（発光素子）の構造を説明するための概略構成図である。

【発明を実施するための形態】

【0020】

以下、具体的な実施形態について、半導体装置を例に挙げて図を参照しつつ説明する。しかし、これらの実施形態に限定されるものではない。また、後述する各半導体装置の各層の積層構造および電極構造は、例示である。実施形態とは異なる積層構造であってももちろん構わない。そして、それぞれの図における各層の厚みは、概念的に示したものであり、実際の厚みを示しているわけではない。また、各図の凹凸形状については、理解しやすいように大きく描いてある。しかし、実際には、これらの凹凸形状は非常に微細な形状である。

【0021】

（第１の実施形態）
１．縦型構造の半導体装置
本実施形態に係るパワーデバイス１００を図１に示す。パワーデバイス１００は、ｎｐｎトランジスタ型の縦型構造の半導体装置である。パワーデバイス１００には、図１中の下側に示すように、ドレイン電極Ｄ１が形成されている。そして、ドレイン電極Ｄ１の形成面の反対側の面に、図１中の上側に示すように、ゲート電極Ｇ１と、ソース電極Ｓ１とが形成されている。

【0022】

パワーデバイス１００は、III 族窒化物系化合物半導体から成る複数の半導体層を有する。パワーデバイス１００は、上記の電極の他に、図１に示すように、基板１１０と、ｎ型層１２０と、ｐ型層１３０と、ｎ型層１４０と、絶縁膜１５０と、を有している。ｎ型層１２０は、基板１１０の側から順に、ｎ⁺ ＧａＮ層１２１と、ｎ^- ＧａＮ層１２２と、を有している。

【0023】

基板１１０は、パワーデバイス１００を支持して強度を高いものとするためのものである。また、パワーデバイス１００を成長させるための成長基板をも兼ねている。基板１１０として、例えば、導電性のＧａＮ基板を用いることができる。また、その他に、Ｓｉ基板やＳｉＣ基板等の導電性基板を用いることができる。

【0024】

ソース電極Ｓ１は、ｎ型層１４０とオーミック接触をしている。ソース電極Ｓ１は、ｎ型層１４０の側からＴｉ層、Ａｌ層、Ｎｉ層、Ａｕ層の順に形成されたものである。また、Ｔｉ層の代わりに、Ｖ層を形成してもよい。詳細については、後述する。

【0025】

ドレイン電極Ｄ１は、基板１１０とオーミック接触をしている。ドレイン電極Ｄ１は、基板１１０の側からＴｉ層と、そのＴｉ層の上にＡｌ層を形成したものである。また、上記したソース電極Ｓ１に用いたその他の金属および化合物を用いてもよい。

【0026】

ゲート電極Ｇ１は、絶縁膜１５０の上であって、トレンチ１６０の箇所に形成されている。トレンチ１６０は、Ｖ字形状ではなく、矩形形状である。そのため、ゲート電極Ｇ１の断面形状も、矩形形状である。ゲート電極Ｇ１は、絶縁膜１５０の側からＮｉ層と、そのＮｉ層の上にＡｕ層を形成したものである。また、Ｐｄ層、Ａｕ層の順に形成することとしてもよい。また、その他の金属および化合物を用いることができる。また、Ａｕの代わりにＡｌを用いることもできる。

【0027】

ｎ⁺ ＧａＮ層１２１のｎ型不純物濃度は、ｎ^- ＧａＮ層１２２のｎ型不純物濃度よりも高い。ｎ⁺ ＧａＮ層１２１のｎ型不純物濃度は、１×１０¹⁸ｃｍ^-3〜１×１０²⁰ｃｍ^-3程度である。ｎ^- ＧａＮ層１２２のｎ型不純物濃度は、１×１０¹⁶ｃｍ^-3〜１×１０¹⁷ｃｍ^-3程度である。

【0028】

ｐ型層１３０は、ｐ型ＧａＮから成る層である。ｐ型層１３０のキャリア濃度は、１×１０¹⁸ｃｍ^-3〜１×１０²⁰ｃｍ^-3程度である。ｎ型層１４０は、ｎ型ＧａＮから成る層である。ｎ型層１４０のキャリア濃度は、１×１０¹⁶ｃｍ^-3以上１×１０²⁰ｃｍ^-3以下の範囲内である。

【0029】

絶縁膜１５０は、ゲート絶縁膜と保護膜とを兼ねているものである。絶縁膜１５０の材質はＳｉＯ₂ である。また、ＳｉＮ_X 、Ａｌ₂ Ｏ₃ 、ＨｆＯ₂ 、ＺｒＯ₂ 、ＡｌＮなどを用いてもよい。

【0030】

２．半導体装置の電極
本実施形態のパワーデバイス１００は、ソース電極Ｓ１の構造およびその製造方法に特徴を有している。図２に示すように、ソース電極Ｓ１は、第１金属層Ｓ１１と、第２金属層Ｓ１２と、第３金属層Ｓ１３と、第４金属層Ｓ１４と、を有している。各層の形成順序は、ｎ型層１４０から順に、第１金属層Ｓ１１、第２金属層Ｓ１２、第３金属層Ｓ１３、第４金属層Ｓ１４である。

【0031】

第１金属層Ｓ１１は、半導体層と好適に密着する第１の電極層である。第１金属層Ｓ１１の材質は、Ｔｉである。または、Ｖであってもよい。また、これら以外の材質のものであってもよい。第１金属層Ｓ１１の厚みは、１０ｎｍ以上１００ｎｍ以下の範囲内である。

【0032】

第２金属層Ｓ１２は、第１金属層Ｓ１１の上に形成された第２の電極層である。第２金属層Ｓ１２の材質は、Ａｌである。また、これ以外の材質のものであってもよい。第２金属層Ｓ１２の厚みは、２５０ｎｍ以上５０００ｎｍ以下の範囲内である。また、第２金属層Ｓ１２の厚みは、３００ｎｍ以上１０００ｎｍ以下であるとよい。

【0033】

第３金属層Ｓ１３は、第２金属層Ｓ１２の上に形成された第３の電極層である。第３金属層Ｓ１３の材質は、Ｎｉである。また、これ以外の材質のものであってもよい。第３金属層Ｓ１３の厚みは、１０ｎｍ以上１００ｎｍ以下の範囲内である。

【0034】

第４金属層Ｓ１４は、第３金属層Ｓ１３の上に形成された第４の電極層である。第４金属層Ｓ１４の材質は、Ａｕである。また、これ以外の材質のものであってもよい。第４金属層Ｓ１４の厚みは、１０ｎｍ以上１００ｎｍ以下の範囲内である。

【0035】

第４金属層Ｓ１４は、第２金属層Ｓ１２をエッチングされないよう保護するためのものである。第３金属層Ｓ１３は、第２金属層Ｓ１２と、第４金属層Ｓ１４との間に配置されたバリアメタルである。表１に、各金属層と、それらの材質の一例を示す。

【0036】

［表１］
金属層 材質 厚み
第４金属層 Ａｕ １０ｎｍ以上 １００ｎｍ以下
第３金属層 Ｎｉ １０ｎｍ以上 １００ｎｍ以下
第２金属層 Ａｌ ２５０ｎｍ以上 ５０００ｎｍ以下
第１金属層 Ｔｉ １０ｎｍ以上 １００ｎｍ以下
ｎ型層 ｎ型ＧａＮ

【0037】

３．電極の形成方法
続いて、電極の形成方法について説明する。この電極の形成方法は、前述した電極を形成するのに用いられる方法である。そして、後述する電極形成工程で実際に用いられることとなる。

【0038】

３−１．電極形成工程
続いて、電極の形成方法について説明する。まず、露出しているｎ型層１４０の上に第１金属層Ｓ１１を形成する。次に、第１金属層Ｓ１１の上に第２金属層Ｓ１２を形成する。そして、第２金属層Ｓ１２の上に第３金属層Ｓ１３を形成する。第３金属層Ｓ１３の上に第４金属層Ｓ１４を形成する。これにより、図２に示した電極構造が形成される。

【0039】

３−２．熱処理工程
次に、熱処理工程を行う。この熱処理工程は、ソース電極Ｓ１とｎ型層１４０との間の接触抵抗を小さくするためのオーミックアロイ工程である。熱処理工程での熱処理温度は、５００℃以上６５０℃以下の範囲内である。この熱処理工程は、電極を形成した後であれば、いつ行ってもよい。熱処理温度が、それほど高くないため、その後の他の工程と入れ換えてもよい。

【0040】

この熱処理の条件を表２に示す。供給するガスとして、窒素ガスを用いる。そして、処理時間は、５秒以上１０００秒以下の範囲内である。これらは例示であり、これ以外の範囲の値を用いてもよい。

【0041】

［表２］
供給ガスの種類 窒素ガス
基板温度 ５００℃以上６５０℃以下
処理時間 ５秒以上１０００秒以下

【0042】

４．半導体装置の製造方法
ここで、半導体装置の製造方法について説明する。

【0043】

４−１．半導体層形成工程
まず、有機金属気相成長法（ＭＯＣＶＤ法）により、各半導体層の結晶をエピタキシャル成長させる半導体層形成工程を行う。具体的には、基板１１０に、ｎ型層１２０と、ｐ型層１３０と、ｎ型層１４０とを、この順序で形成する。これにより、基板１１０に各半導体層の形成された積層体が形成される。

【0044】

４−２．凹凸形状形成工程
次に、エッチングにより、半導体層に凹凸形状を形成する。これにより、図１に示した台形形状およびトレンチ１６０がストライプ状に形成される。このエッチングには、例えば、Ｃｌ₂ を用いることができる。その他のドライエッチングもしくはウェットエッチングを用いてもよい。

【0045】

４−３．電極形成工程（ソース電極）
続いて、電極形成工程を行う。この工程において、前述した電極の形成方法を用いればよい。ｎ型層１４０の上にソース電極Ｓ１を形成する。

【0046】

４−４．絶縁膜形成工程
次に、絶縁膜１５０を形成する。その形成箇所は、図１の上側の面である。ドレイン電極Ｄ１を形成する側の面には、絶縁膜を形成しない。ただし、ドレイン電極Ｄ１の側にも絶縁膜を形成してもよい。

【0047】

４−５．導電部形成工程
そして、Ｃｌ₂ を用いてエッチングを行う。エッチング対象箇所を除いてマスクで覆い、凹部１５を形成する箇所にＣｌ₂ ガスが供給されるようにする。これにより、絶縁膜１５０および第３金属層Ｓ１３および第４金属層Ｓ１４の一部が除去されて、第２金属層Ｓ１２の一部が露出される。その結果、凹部Ｓ１５が形成される。そして、凹部Ｓ１５に金属の層を形成し、図２に示したような導電部Ｓ１６を形成する。

【0048】

４−６．電極形成工程（ゲート電極、ドレイン電極）
次に、ゲート電極Ｇ１およびドレイン電極Ｄ１を形成する。

【0049】

４−７．ウェットエッチング工程
そして、最後にＢＨＦ溶液（ＮＨ₄ Ｆ／ＨＦ／Ｈ₂ ０）により、パワーデバイス１００の表面を洗浄する。これにより、パワーデバイス１００の電極表面上に残留している絶縁膜を取り除く。

【0050】

５．製造されたパワーデバイス
５−１．接触抵抗率等
上記の製造方法により製造されたパワーデバイス１００におけるｎ型層１４０と、ソース電極Ｓ１との間の接触抵抗率は、１×１０^-6Ωｃｍ² 以下であった。また、オーミックアロイ工程での熱処理温度がそれほど高くないため、半導体層の結晶性はよい。

【0051】

５−２．従来例との比較
従来におけるパワーデバイスの電極構造の一例を表３に示す。表３に示すように、Ａｌ層の厚みが、本実施形態のパワーデバイス１００に比べて薄い。そのため、オーミックアロイ工程により、半導体層と電極との間のオーミック接触を実現するためには、熱処理温度を８５０℃程度の高い温度とする必要があった。そのため、オーミックアロイ工程により、半導体の結晶性が劣化することがあった。

【0052】

また、本実施形態では、第２金属層Ｓ１２（Ａｌ層）の厚みが十分に厚い。そのため、熱処理を行うことにより、第３金属層Ｓ１３（Ｎｉ層）や第４金属層Ｓ１４（Ａｕ層）の金属が、第２金属層Ｓ１２（Ａｌ層）等を透過して、半導体層に拡散するおそれもほとんどないと考えられる。

【0053】

［表３］
金属層 厚み
Ａｕ層 ５０ｎｍ
Ｎｉ層 ３５ｎｍ
Ａｌ層 ６０ｎｍ
Ｔｉ層 １７．５ｎｍ
半導体層

【0054】

６．実験
ここで、次の実施例および比較例の積層体について行った実験について説明する。積層体とは、基板に半導体層および電極を形成したものである。そして、後述する実施例の積層体と、比較例の積層体とで、次の実験を行った。

【0055】

６−１．実施例
実施例では、半導体層の側から、Ｔｉ層、Ａｌ層、Ｎｉ層、Ａｕ層の順で形成した。これらの層の厚みは、次のとおりである。
金属層 厚み
Ａｕ層 ５０ｎｍ
Ｎｉ層 ３５ｎｍ
Ａｌ層 ３００ｎｍ
Ｔｉ層 １７．５ｎｍ
半導体層

【0056】

実施例では、Ａｕ層があるため、この電極はエッチング耐性を備える。そのため、導電部を形成するためのエッチングを行うことにより、Ａｌ層が除去されるおそれがほとんどない。つまり、オーミック接触が悪化するおそれがほとんどない。また、オーミックアロイ工程での熱処理温度を５５０℃とした。その熱処理時間は３０秒であった。実施例における接触抵抗率は１×１０^-6Ωｃｍ² 以下であった。

【0057】

６−２．比較例1
比較例１では、半導体層の側から、Ｔｉ層、Ａｌ層の順で形成した。これらの層の厚みは、次のとおりである。
金属層 厚み
Ａｌ層 ６０ｎｍ
Ｔｉ層 １７．５ｎｍ
半導体層

【0058】

比較例１では、Ａｕ層もしくはＰｔ層がないため、この電極はエッチング耐性を備えていない。そのため、導電部を形成するためのエッチングを行うことにより、Ａｌ層が除去されて、オーミック接触がとれなくなる場合がある。また、オーミックアロイ工程での熱処理温度を５５０℃とした。その熱処理時間は３０秒であった。比較例１における接触抵抗率は１×１０^-6Ωｃｍ² 以下であった。

【0059】

６−３．比較例２
比較例２では、半導体層の側から、Ｔｉ層、Ａｌ層、Ｎｉ層、Ａｕ層の順で形成した。これらの層の厚みは、次のとおりである。
金属層 厚み
Ａｕ層 ５０ｎｍ
Ｎｉ層 ３５ｎｍ
Ａｌ層 ６０ｎｍ
Ｔｉ層 １７．５ｎｍ
半導体層

【0060】

比較例２では、Ｎｉ層およびＡｕ層があるため、この電極はエッチング耐性を備える。また、オーミックアロイ工程での熱処理温度を８５０℃とした。この熱処理温度は、本実施形態における熱処理温度より３００℃程度高い。その熱処理時間は３０秒であった。比較例２における接触抵抗率は１×１０^-5Ωｃｍ² 以下であった。つまり、実施例と比較すると、接触抵抗率が１桁程度高い。

【0061】

以上をまとめると表４のようになる。エッチング耐性を備えるとともに、熱処理温度を５５０℃で３０秒だけ実施して、接触抵抗率が１×１０^-6Ωｃｍ² 以下となるのは、実施例の場合のみである。

【0062】

［表４］
接触抵抗率 熱処理温度 エッチング耐性
実施例 ○ ○ ○
比較例１ ○ ○ ×
比較例２ ○ × ○

【0063】

７．変形例
７−１．III 族窒化物系化合物半導体層
本実施形態では、半導体層は、ＧａＮから成るものとした。しかし、ＡｌＧａＮやＩｎＧａＮ、ＡｌＩｎＧａＮ等、その他のIII 族窒化物系化合物半導体から成る層であってもよい。もちろん、これらのIII 族窒化物系化合物半導体から成る層が一部に含まれていてもよい。

【0064】

７−２．ドレイン電極およびゲート電極
本実施形態の電極の形成方法を、ソース電極Ｓ１に適用することとした。しかし、素子の構造により、図２に示したような導電部を形成する場合には、ドレイン電極やゲート電極にも適用することができる。

【0065】

７−３．ｐ型半導体層
本実施形態では、ソース電極Ｓ１をｎ型半導体層であるｎ型層１４０の上に形成することとした。しかし、ｐ型半導体層の上に電極を形成する場合にも、もちろん適用することができる。

【0066】

８．まとめ
以上詳細に説明したように、本実施形態のパワーデバイス１００の製造方法では、ｎ型層１４０に第１金属層Ｓ１１、第２金属層Ｓ１２、第３金属層Ｓ１３、第４金属層Ｓ１４をこの順序で形成する。ここで、第２金属層Ｓ１２（Ａｌ層）の厚みは、２５０ｎｍ以上である。そのため、オーミックアロイ工程での熱処理温度を５５０℃程度とすることができる。したがって、半導体の結晶性を悪化させるおそれがほとんどない。

【0067】

なお、本実施形態は単なる例示にすぎない。したがって当然に、その要旨を逸脱しない範囲内で種々の改良、変形が可能である。本実施形態では、エピタキシャル成長の方法として、有機金属気相成長法（ＭＯＣＶＤ）を用いることとした。しかし、ハイドライド気相エピタキシー法（ＨＶＰＥ）などの気相成長法や、分子線エピタキシー法（ＭＢＥ）、パルスドスパッタデポジション法（ＰＳＤ）、そして、液相エピタキシー法などを用いてもよい。

【0068】

（第２の実施形態）
第２の実施形態について説明する。本実施形態の半導体装置は、横型構造のパワーデバイス２００である。電極構造および電極の形成方法については、第１の実施形態と同様である。したがって、異なる箇所のみについて説明する。

【0069】

１．横型構造の半導体装置
パワーデバイス２００を図３に示す。パワーデバイス２００は、ＨＦＥＴである。パワーデバイス２００は、基板２１０と、バッファ層２２０と、第１キャリア走行層２３０と、第２キャリア走行層２４０と、キャリア供給層２５０と、絶縁膜２６０と、ドレイン電極Ｄ２と、ソース電極Ｓ２と、ゲート電極Ｇ２と、を有している。

【0070】

基板２１０は、Ｓｉ基板の他に、サファイア基板、ＳｉＣ基板、ＺｎＯ基板、スピネル基板、ＧａＮ基板を用いることができる。バッファ層２２０として、ＡｌＮまたはＧａＮから成る層を形成する。また、バッファ層２２０は、必ずしも形成しなくともよい。

【0071】

第１キャリア走行層２３０は、ノンドープのＧａＮから成る層である。第２キャリア走行層２４０は、例えば、ＧａＮから成る層である。キャリア供給層２５０は、例えば、ＡｌＧａＮから成る層である。キャリア供給層２５０のキャリア濃度は、１×１０¹⁶ｃｍ^-3以上１×１０²⁰ｃｍ^-3以下の範囲内である。

【0072】

第２キャリア走行層２４０と、キャリア供給層２５０とは、ヘテロ結合である。そして、キャリア供給層２５０のバンドギャップは、第２キャリア走行層２４０のバンドギャップよりも大きい。これらの条件を満たしていれば、その他のIII 族窒化物系化合物半導体を用いてもよい。

【0073】

例えば、第２キャリア走行層２４０にＩｎＧａＮを用い、キャリア供給層２５０にＧａＮもしくはＡｌＧａＮを用いることができる。また、キャリア供給層２５０として、Ｓｉなどの不純物をドープしたｎ型層を用いてもよい。また、キャリア供給層２５０の上に、キャップ層を設けてもよい。また、第２キャリア走行層２４０の組成を、第１キャリア走行層２３０の組成と、同一組成としてもよい。もちろん、これらの組成が異なっていてもよい。

【0074】

電極構造は、図２に示したとおりである。ただし、本実施形態では、キャリア供給層２５０の上に、ソース電極Ｓ２およびドレイン電極Ｄ２が形成されている。そして、ゲート電極Ｇ２は、凹部２６１に対面する箇所であって絶縁膜２６０の上に形成されている。

【0075】

２．半導体装置の製造方法
パワーデバイス２００を製造する場合にも、基板２１０の上に半導体層を形成する（半導体層形成工程）。そして、マスクを用いて、凹部２６１を形成し、絶縁膜２６０を形成する。そして、ソース電極Ｓ２およびドレイン電極Ｄ２を、キャリア供給層２５０の上に形成する。そして、ゲート電極Ｇ２を、絶縁膜２６０の上に形成する（電極形成工程）。つまり、第１の実施形態と同様に、半導体層形成工程および電極形成工程を有する。

【0076】

３．変形例
第２の実施形態においても、第１の実施形態で説明した全ての変形例を適用することができる。

【0077】

４．まとめ
以上詳細に説明したように、本実施形態のパワーデバイス２００の製造方法では、キャリア供給層２５０に第１金属層Ｓ１１、第２金属層Ｓ１２、第３金属層Ｓ１３、第４金属層Ｓ１４をこの順序で形成する。ここで、第２金属層Ｓ１２（Ａｌ層）の厚みは、２５０ｎｍ以上である。そのため、オーミックアロイ工程での熱処理温度を５５０℃程度とすることができる。したがって、半導体の結晶性を悪化させるおそれがほとんどない。

【0078】

なお、本実施形態は単なる例示にすぎない。したがって当然に、その要旨を逸脱しない範囲内で種々の改良、変形が可能である。本実施形態では、エピタキシャル成長の方法として、有機金属気相成長法（ＭＯＣＶＤ）を用いることとした。しかし、ハイドライド気相エピタキシー法（ＨＶＰＥ）などの気相成長法や、分子線エピタキシー法（ＭＢＥ）、パルスドスパッタデポジション法（ＰＳＤ）、そして、液相エピタキシー法などを用いてもよい。

【0079】

（第３の実施形態）
第３の実施形態について説明する。本実施形態の半導体装置は、発光素子３００である。電極構造および電極の形成方法については、第１の実施形態と同様である。したがって、異なる箇所のみについて説明する。

【0080】

１．発光素子
発光素子３００を図４により説明する。発光素子３００は、フェイスアップ型の半導体発光素子である。発光素子３００は、図４に示すように、発光素子３００は、基板３１０に、低温バッファ層３２０と、ｎ型コンタクト層３３０と、ｎ型ＥＳＤ層３４０と、ｎ型ＳＬ層３５０と、発光層３６０と、ｐ型クラッド層３７０と、ｐ型コンタクト層３８０とを有している。また、ｎ型コンタクト層３３０には、ｎ電極Ｎ３が形成されている。ｐ型コンタクト層３８０には、ｐ電極Ｐ３が形成されている。

【0081】

基板３１０として、サファイア、ＳｉＣ、ＺｎＯ、Ｓｉ、ＧａＮなどを用いることができる。低温バッファ層３２０の材質は、例えばＡｌＮやＧａＮである。

【0082】

ｎ型コンタクト層３３０は、ｎ型ＧａＮから成る層である。ｎ型コンタクト層３３０のキャリア濃度は、１×１０¹⁶ｃｍ^-3以上１×１０²⁰ｃｍ^-3以下の範囲内である。

【0083】

ｎ型ＥＳＤ層３４０は、各半導体層の静電破壊を防止するための静電耐圧層である。ｎ型ＥＳＤ層４０の構造は、ノンドープのＧａＮとＳｉドープのｎ型ＧａＮの積層構造である。

【0084】

ｎ型ＳＬ層３５０は、発光層３６０に加わる応力を緩和するための歪緩和層である。より具体的には、ｎ型ＳＬ層３５０は、超格子構造を有するｎ型超格子層である。ｎ型ＳＬ層３５０は、ＩｎＧａＮと、ＧａＮと、ｎ型ＧａＮとを積層した単位積層体を繰り返し積層したものである。

【0085】

発光層３６０は、電子と正孔とが再結合することで、光を発する発光層である。そのために、発光層３６０は、バンドギャップの小さい井戸層と、バンドギャップの大きい障壁層とが交互に形成されている多重量子井戸構造となっている。ここで、井戸層としてＩｎＧａＮを用いるとともに、障壁層としてＡｌＧａＮを用いることができる。このように井戸層は、Ｉｎを含んでいる。また、障壁層としてＡｌＩｎＧａＮを用いてもよい。

【0086】

ｐ型クラッド層３７０は、ｐ型ＩｎＧａＮから成る層と、ｐ型ＡｌＧａＮから成る層とを単位構造として、その単位構造を繰り返して形成した層である。もちろん、これ以外のものを用いてもよい。

【0087】

ｐ型コンタクト層３８０は、Ｍｇをドープしたｐ型ＧａＮから成る層である。ｐ型コンタクト層３８０の材質として、その他に、ＩｎＧａＮと、ＡｌＧａＮと、ＡｌＩｎＧａＮとのうちのいずれか１つを用いてもよい。

【0088】

そして、ｐ電極Ｐ３の材質は、例えば、ＩＴＯである。もちろん、これ以外の材質であってもよい。また、ｐ電極Ｐ３の上に、パッド電極が形成されていてもよい。

【0089】

ｎ電極Ｎ３は、図２に示したように、ｎ型コンタクト層３３０の上に、第１金属層Ｓ１１、第２金属層Ｓ１２、第３金属層Ｓ１３、第４金属層Ｓ１４をこの順序で形成したものである。

【0090】

２．半導体装置の製造方法
発光素子３００を製造する場合にも、基板３１０の上に半導体層を形成する（半導体層形成工程）。そして、ｐ電極Ｐ３を形成し、ｎ型コンタクト層３３０を露出させてｎ電極Ｎ３を形成する（電極形成工程）。つまり、第１の実施形態と同様に、半導体層形成工程および電極形成工程を有する。

【0091】

３．変形例
第３の実施形態においても、第１の実施形態で説明した全ての変形例を適用することができる。

【0092】

４．まとめ
以上詳細に説明したように、本実施形態の発光素子３００の製造方法では、ｎ型コンタクト層３３０に第１金属層Ｓ１１、第２金属層Ｓ１２、第３金属層Ｓ１３、第４金属層Ｓ１４をこの順序で形成する。ここで、第２金属層Ｓ１２（Ａｌ層）の厚みは、２５０ｎｍ以上である。そのため、オーミックアロイ工程での熱処理温度を５５０℃程度とすることができる。したがって、半導体の結晶性を悪化させるおそれがほとんどない。

【0093】

なお、本実施形態は単なる例示にすぎない。したがって当然に、その要旨を逸脱しない範囲内で種々の改良、変形が可能である。本実施形態では、エピタキシャル成長の方法として、有機金属気相成長法（ＭＯＣＶＤ）を用いることとした。しかし、ハイドライド気相エピタキシー法（ＨＶＰＥ）などの気相成長法や、分子線エピタキシー法（ＭＢＥ）、パルスドスパッタデポジション法（ＰＳＤ）、そして、液相エピタキシー法などを用いてもよい。

【0094】

以上、第１の実施形態から第３の実施形態までにおいて、パワーデバイス１００、２００および発光素子３００について説明した。しかし、パワーデバイスや発光素子に限らず、その他の半導体装置に適用することができる。

【符号の説明】

【0095】

１００…パワーデバイス
１１０…基板
１２０…ｎ型層
１３０…ｐ型層
１４０…ｎ型層
１５０…絶縁膜
Ｇ１…ゲート電極
Ｄ１…ドレイン電極
Ｓ１…ソース電極
Ｓ１１…第１金属層
Ｓ１２…第２金属層
Ｓ１３…第３金属層
Ｓ１４…第４金属層
Ｓ１５…凹部
Ｓ１６…導電部
２００…パワーデバイス
２５０…キャリア供給層
Ｇ２…ゲート電極
Ｄ２…ドレイン電極
Ｓ２…ソース電極
３００…発光素子
３３０…ｎ型コンタクト層
３８０…ｐ型コンタクト層
Ｎ３…ｎ電極
Ｐ３…ｐ電極

【図1】

【図2】

【図3】

【図4】