特許 5907754 圧電デバイス

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】5907754

(24)【登録日】2016年4月1日

(45)【発行日】2016年4月26日

(54)【発明の名称】圧電デバイス

(51)【国際特許分類】

   H03B 5/32 20060101AFI20160412BHJP

【ＦＩ】

   H03B5/32 H

【請求項の数】1

【全頁数】11

(21)【出願番号】特願2012-35253(P2012-35253)

(22)【出願日】2012年2月21日

(65)【公開番号】特開2013-172317(P2013-172317A)

(43)【公開日】2013年9月2日

【審査請求日】2014年11月21日

(73)【特許権者】

【識別番号】000104722

【氏名又は名称】京セラクリスタルデバイス株式会社

(72)【発明者】

【氏名】益山 拓郎

【審査官】 新井 寛

(56)【参考文献】

【文献】 特開２０１２−２０９６９６（ＪＰ，Ａ）

【文献】 特開２００３−０７８４１１（ＪＰ，Ａ）

【文献】 特開２００３−３１８６５１（ＪＰ，Ａ）

【文献】 特開２００６−０６０２８１（ＪＰ，Ａ）

【文献】 特開２００７−１８１０９１（ＪＰ，Ａ）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｈ０３Ｂ ５／３０ − ５／４２

(57)【特許請求の範囲】

【請求項1】

出力外部端子を有する素子搭載部材と、
バンプによって前記素子搭載部材に搭載されており、第１の信号を出力し得る第１の出力電極および前記第１の信号とは異なる第２の信号を出力し得る第２の出力電極を有しているＩＣ素子と、
前記素子搭載部材に搭載されており、前記ＩＣ素子に電気的に接続された圧電振動素子とを備えており、
前記第１の出力電極および前記第２の出力電極のいずれかに前記バンプが選択的に設けられていることによって、前記第１の出力電極および前記第２の出力電極のいずれかが前記出力外部端子に電気的に接続されており、
前記素子搭載部材が、前記出力外部端子に電気的に接続された前記ＩＣ素子搭載用の共通出力パッドを有しており、前記バンプによって前記第１の出力電極および前記第２の出力電極のいずれかが前記共通出力パッドに電気的に接続されていることを特徴とする圧電デバイス。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、電子機器等に用いられる圧電デバイスに関するものである。

【背景技術】

【0002】

携帯電話機等の電子機器には、基準信号源またはクロック信号源などの信号源が搭載されており、かかる信号源として、圧電振動素子およびＩＣ素子を有する圧電デバイスが知られている。

【0003】

圧電デバイスは、電子機器において求められている用途に応じた信号を出力する必要がある。出力信号の違いとしては、周波数の違いまたは波形の違い等がある。周波数が異なる出力信号とは、例えば源振周波数信号および分周信号であり、波形が異なる出力信号とは、例えば正弦波および矩形波である。

【先行技術文献】

【特許文献】

【0004】

【特許文献1】特開２００８−２８９１３９号公報

【発明の概要】

【発明が解決しようとする課題】

【0005】

従来、異なる信号を出力する圧電デバイスを実現するためには、その出力信号に応じて専用のＩＣ素子を準備する必要があり、生産コストの低減が困難であった。

【課題を解決するための手段】

【0006】

本発明の一つの態様による圧電デバイスは、出力外部端子を有する素子搭載部材とバンプによって素子搭載部材に搭載されたＩＣ素子と、素子搭載部材に搭載された圧電振動素子とを含んでいる。ＩＣ素子は、第１の信号が出力される第１の出力電極および第１の信号とは異なる第２の信号が出力される第２の出力電極を有している。圧電振動素子は、ＩＣ素子に電気的に接続されている。第１の出力電極および第２の出力電極のいずれかにバンプが選択的に設けられていることによって、第１の出力電極および第２の出力電極のいずれかが、出力外部端子に電気的に接続されており、素子搭載部材が、出力外部端子に電気的に接続されたＩＣ素子搭載用の共通出力パッドを有しており、バンプによって第１の出力電極および前記第２の出力電極のいずれかが共通出力パッドに電気的に接続されている。

【発明の効果】

【0007】

本発明の一つの態様による圧電デバイスにおいて、第１の出力電極および第２の出力電極のいずれかにバンプが選択的に設けられており、第１の出力電極および第２の出力電極のいずれかが出力外部端子に電気的に接続されていることによって、圧電デバイスは、ＩＣ素子の複数の出力電極と出力外部端子との電気的な接続関係の選択によって異なる信号を出力することができるようになり、専用のＩＣ素子を準備する必要がなくなり、生産コストに関して改善されている。

【図面の簡単な説明】

【0008】

【図1】本発明の第１の実施形態における圧電デバイスを示す縦断面図である。

【図2】図１に示された圧電デバイスにおいてＩＣ素子を取り外した状態を示す下面図である。

【図3】図１に示された圧電デバイスにおけるＩＣ素子を示す下面図である。

【図4】図２に示された圧電デバイスにおけるＩＣ素子の電気的な接続の一つの例を示す下面図である。

【図5】図２に示された圧電デバイスにおけるＩＣ素子の電気的な接続の他の例を示す下面図である。

【図6】本発明の第２の実施形態における圧電デバイスにおいてＩＣ素子を取り外した状態を示す下面図である。

【図7】本発明の第２の実施形態におけるＩＣ素子の電気的な接続の一つの例を示す下面図である。

【図8】本発明の第２の実施形態におけるＩＣ素子の電気的な接続の他の例を示す下面図である。

【発明を実施するための形態】

【0009】

以下、本発明のいくつかの例示的な実施形態について図面を参照して説明する。

【0010】

（第１の実施形態）
図１に示されているように、本発明の第１の実施形態における圧電デバイス１００は、素子搭載部材１１０と、素子搭載部材１１０に搭載されたＩＣ素子１２０と、素子搭載部材１１０に搭載されておりＩＣ素子１２０に電気的に接続された圧電振動素子１３０とを含んでいる。なお、図１は、図４に示されている圧電デバイス１００のＡ―Ａにおける縦断面図を示している。

【0011】

素子搭載部材１１０は、基板部１１０ａと基板部１１０ａの下面に設けられた第１の枠部１１０ｂと基板部１１０ａの上面に設けられた第２の枠部１１０ｃとからなる絶縁基体と、基板部１１０ａの下面に設けられた複数のＩＣ素子搭載パッド１１３と、第１の枠部１１０ｂの下面に設けられた複数の外部端子１１６とを含んでいる。ここで、素子搭載部材１１０の下面の凹部空間を第１の凹部空間Ｋ１、上面の凹部空間を第２の凹部空間Ｋ２とする。

【0012】

図２において、複数のＩＣ素子搭載パッド１１３は、符号１１３の後にアルファベットのａ〜ｆを付して１１３ａ〜１１３ｆとして示されている。また、複数の外部端子１１６は、符号１１６の後にアルファベットのａ〜ｄを付して１１６ａ〜１１６ｄとして示されている。複数の外部端子１１６ａ〜１１６ｄは、例えば、出力外部端子１１６ａ、接地外部端子１１６ｂ、制御外部端子１１６ｃおよび電源外部端子１１６ｄである。

【0013】

基板部１１０ａと第１の枠部１１０ｂと第２の枠部１１０ｃとは、例えば、アルミナセラミックスまたはガラス−セラミックス等のセラミック材料からなる。なお、基板部１１０ａは、例えば、図１および図２に示されているように、矩形の平板状である。第１の枠部１１０ｂは、基板部１１０ａの下面の縁部に沿って設けられている。また、第２の枠部１１０ｃは、基板部１１０ａの上面の縁部に沿って設けられている。

【0014】

複数のＩＣ素子搭載パッド１１３は、第１の凹部空間Ｋ１の底面に設けられており、共通出力パッド１１３ａを含んでいる。ここで、共通出力パッドとは、後述するＩＣ素子１２０の複数の電極に対応して共通的に配置されている出力用のパッドのことをいう。共通出力パッド１１３ａは、ＩＣ素子１２０から出力された信号が印加されるパッドであり、出力外部端子１１６ａに電気的に接続されている。

【0015】

また、複数のＩＣ素子搭載パッド１１３は、パッド１１３ｂ〜１１３ｆも含んでいる。ここで、複数のＩＣ素子搭載パッド１１３ｂ〜１１３ｆの例について説明する。複数のＩＣ素子搭載パッド１１３ｂ〜１１３ｆは、例えば、接地パッド１１３ｂ、第１の入力パッド１１３ｃおよび第２の入力パッド１１３ｄ、制御パッド１１３ｅ、および電源パッド１１３ｆである。接地パッド１１３ｂは、接地外部端子１１６ｂに電気的に接続されており、接地電圧が印加される。第１および第２の入力パッド１１３ｂおよび１１３ｄは、圧電振動素子１３０に電気的に接続されている。制御パッド１１３ｅは、制御外部端子１１６ｃに電気的に接続されており、ＩＣ素子１２０の出力状態を制御するための信号（すなわち、制御信号）が印加される。ここで、制御信号とは、ＩＣ素子１２０から互いに異なる種類の複数の信号が出力され得る場合に、ＩＣ素子１２０から出力される信号を選択的に決定するための信号である。電源パッド１１３ｆは、電源外部端子１１６ｄに電気的に接続されており、電源電圧が印加される。

【0016】

ＩＣ素子１２０は、第１の凹部空間Ｋ１内に設けられており、半田等のバンプ１２２によって素子搭載部材１１０の複数のＩＣ素子搭載パッド１１３に電気的に接続されている。図３に示されているように、ＩＣ素子１２０は、複数の電極１２１を有している。図３において、複数の電極１２１は、ＩＣ素子１２０の一部を透過した状態で破線によって示されている。図３において、複数の電極１２１は、符号１２１の後にアルファベットのａ〜ｆを付して１２１ａ〜１２１ｆとして示されている。なお、電極１２１ａは、アルファベットａの後ろにさらに符号を付して、電極１２１ａ_１および１２１ａ_２として示されている。

【0017】

ここで、複数の電極１２１ａ〜１２１ｆの例について説明する。複数の電極１２１は、例えば、第１の出力電極１２１ａ_１、第２の出力電極１２１ａ_２、接地電極１２１ｂ、第１の入力電極１２１ｃ、第２の入力電極１２１ｄ、制御電極１２１ｅおよび電源電極１２１ｆである。

【0018】

第１の出力電極１２１ａ_１および第２の出力電極１２１ａ_２からは、異なる種類の信号が出力され得る。第１の出力電極１２１ａ_１および第２の出力電極１２１ａ_２からの信号の出力状態は、制御電極１２１ｅに入力される制御信号によって決定される。異なる種類の信号とは、例えば周波数が異なる信号または波形が異なる信号等である。周波数が異なる出力信号とは、例えば源振周波数信号および分周信号であり、波形が異なる出力信号とは、例えば正弦波および矩形波である。

【0019】

第１の出力電極１２１ａ_１および第２の出力電極１２１ａ_２のどちら一方が、バンプ１２２によって選択的に共通出力パッド１１３ａに電気的に接続される。すなわち、第１の出力電極１２１ａ_１および第２の出力電極１２１ａ_２のどちら一方にバンプ１２２が設けられて、第１の出力電極１２１ａ_１および第２の出力電極１２１ａ_２のどちら一方が、共通出力パッド１１３ａに接合される。

【0020】

接地電極１２１ｂは、接地パッド１１３ｂに電気的に接続されており、接地電圧が印加される。第１の入力電極１２１ｃおよび第２の入力電極１２１ｄは、第１の入力パッド１１３ｃおよび第２の入力パッド１１３ｄを介して圧電振動素子１３０に電気的に接続されている。制御電極１２１ｅは、制御パッド１１３ｅに電気的に接続されており、第１の出力電極１２１ａ_１および第２の出力電極１２１ａ_２からの信号の出力状態を制御するための信号が入力される。電源電極１２１ｆは、電源パッド１１３ｆに電気的に接続されており、電源電圧が印加される。

【0021】

圧電振動素子１３０は、第２の凹部空間Ｋ２内に設けられており、第１および第２の入力パッド１１３ｃおよび１１３ｄを介してＩＣ素子１２０の第１の入力電極１２１ｃおよび第２の入力電極１２１ｄに電気的に接続されている。圧電振動素子１３０は、所定の結晶軸でカットされた圧電素板と、圧電素板に形成された接続用電極および励振用電極とを含んでいる。圧電振動素子１３０は、接続用電極および励振用電極を介して外部からの変動電圧が圧電素板に印加されると、所定の周波数で厚みすべり振動を起こすようになっている。なお、圧電素板としては、例えばＡＴカットの水晶が用いられる。また、圧電振動素子１３０が収容されている素子搭載部材１１０の第２の凹部空間Ｋ２は、蓋部材１４０によって気密封止されている。

【0022】

ここで、本実施形態の圧電デバイス１００におけるＩＣ素子１２０の素子搭載部材１１０との電気的な接続の例について図４および図５を参照して説明する。

【0023】

まず、図４に示されているように、ＩＣ素子１２０の第１の出力電極１２１ａ_１および第２の出力電極１２１ａ_２のうち第１の出力電極１２１ａ_１が選択的に素子搭載部材１１０の共通出力パッド１１３ａに電気的に接続されている例について説明する。第１の出力電極１２１ａ_１および第２の出力電極１２１ａ_２のうち第１の出力電極１２１ａ_１にバンプ１２２が設けられており、第１の出力電極１２１ａ_１および第２の出力電極１２１ａ_２のうち第１の出力電極１２１ａ_１が、共通出力パッド１１３ａに接合されている。

【0024】

図４に示された電気的接続例においては、第１の出力電極１２１ａ_１から出力された信号が共通出力パッド１１３ａを介して出力外部端子１１６ａに伝わる。図４に示された電気的接続例においては、第１の出力電極１２１ａ_１から出力された信号が共通出力パッド１１３ａを介して出力外部端子１１６ａに印加される。

【0025】

第１の出力電極１２１ａ_１および第２の出力電極１２１ａ_２から出力される種類の異なる信号が例えば周波数が異なる信号であれば、第１の出力電極１２１ａ_１からは例えば源振周波数信号または分周信号が出力されて出力外部端子１１６ａに印加される。第１の出力電極１２１ａ_１および第２の出力電極１２１ａ_２から出力される種類の異なる信号が例えば波形が異なる信号であれば、第１の出力電極１２１ａ_１からは例えば正弦波または矩形波が出力されて出力外部端子１１６ａに印加される。

【0026】

なお、図４に示された電気的接続例において、ＩＣ素子１２０の制御電極１２１ｅに入力される制御信号は、第１の出力電極１２１ａ_１から信号を出力して第２の出力電極１２１ａ_２からは信号を出力しないようにするものである。

【0027】

次に、図５に示されているように、ＩＣ素子１２０の第１の出力電極１２１ａ_１および第２の出力電極１２１ａ_２のうち第２の出力電極１２１ａ_２が選択的に素子搭載部材１１０の共通出力パッド１１３ａに電気的に接続されている例について説明する。第１の出力電極１２１ａ_１および第２の出力電極１２１ａ_２のうち第２の出力電極１２１ａ_２にバンプ１２２が設けられており、第１の出力電極１２１ａ_１および第２の出力電極１２１ａ_２のうち第２の出力電極１２１ａ_２が、共通出力パッド１１３ａに接合されている。

【0028】

図５に示された電気的接続例においては、第２の出力電極１２１ａ_２から出力された信号が共通出力パッド１１３ａを介して出力外部端子１１６ａに伝わる。図５に示された電気的接続例においては、第２の出力電極１２１ａ_２から出力された信号が共通出力パッド１１３ａを介して出力外部端子１１６ａに印加される。

【0029】

第１の出力電極１２１ａ_１および第２の出力電極１２１ａ_２から出力される種類の異なる信号が例えば周波数が異なる信号であれば、第２の出力電極１２１ａ_２からは例えば源振周波数信号または分周信号が出力されて出力外部端子１１６ａに印加される。第１の出力電極１２１ａ_１および第２の出力電極１２１ａ_２から出力される種類の異なる信号が例えば波形が異なる信号であれば、第２の出力電極１２１ａ_２からは例えば正弦波または矩形波が出力されて出力外部端子１１６ａに印加される。

【0030】

なお、図５に示された電気的接続例において、ＩＣ素子１２０の制御電極１２１ｅに入力される制御信号は、第２の出力電極１２１ａ_２から信号を出力して第１の出力電極１２１ａ_１からは信号を出力しないようにするものである。

【0031】

上述のように、本実施形態の圧電デバイス１００において、ＩＣ素子１２０が第１の出力電極１２１ａ_１および第２の出力電極１２１ａ_２のいずれかに選択的にバンプ１２２が設けられており、第１の出力電極１２１ａ_１および第２の出力電極１２１ａ_２のいずれかが出力外部端子１１６ａに電気的に接続されていることによって、圧電デバイス１００は、ＩＣ素子１２０の複数の出力電極１２１ａ_１および１２１ａ_２と出力外部端子１１６ａとの電気的な接続関係の選択によって異なる信号を出力することができるようになり、専用のＩＣ素子を準備する必要がなくなり、生産コストに関して改善されている。

【0032】

また、本実施形態の圧電デバイス１００において、第１の出力電極１２１ａ_１および第２の出力電極１２１ａ_２のいずれかが電気的に接続されるパッド１１３が、第１の出力電極１２１ａ_１および第２の出力電極１２１ａ_２に対応して共通的に配置された共通出力パッド１１３ａであることによって、共通出力パッド１１３ａから出力外部端子１１６ａまでの電気的経路を一つの配線で実現し得るため、本実施形態の圧電デバイス１００は、配線設計の自由度に関して向上されており、例えば低背化または小型化等を図ることが可能となる。

【0033】

また、本実施形態の圧電デバイス１００は、上記構成を有していることによって、出力用のパッド１１３（すなわち、共通出力パッド１１３ａ）から基板部１１０ａの内部へ延びるようにビア導体が設けられる場合にも、一つのビア導体によって構成し得るため、素子搭載部材１１０の強度等においても改善されている。

【0034】

なお、本実施形態の圧電デバイス１００において、例えば半田等から成るバンプ１２２のリフロー時におけるバンプ１２２の不要な広がりを低減させるためには、例えばアルミナ膜等のバンプ１２２との濡れ性の低い膜が共通出力パッド１１３ａの長手方向における中央部に共通出力パッド１１３ａを横断するように設けられているとよい。

【0035】

（第２の実施形態）
本発明の第２の実施形態における圧電デバイス１００について図６〜図８を参照して説明する。第２の実施形態の圧電デバイス１００において、図２等に示された第１の実施形態における圧電デバイス１００と異なる構成は、ＩＣ素子１２０の第１の出力電極１２１ａ_１または第２の出力電極１２１ａ_２が電気的に接続されるＩＣ素子搭載パッド１１３が、第１の実施形態においては共通出力パッド１１３ａであったのに対して第２の実施形態においては第１の出力電極１２１ａ_１および第２の出力電極１２１ａ_２に対応する第１の出力パッド１１３ａ_１および第２の出力パッド１１３ａ_２であることである。すなわち、第２の実施形態の圧電デバイス１００は、第１の実施形態における共通出力パッド１１３ａに替えて、第１の出力パッド１１３ａ_１および第２の出力パッド１１３ａ_２を有している。その他の構成は、第１の実施形態における圧電デバイス１００と同様である。なお、以下、第１の出力パッド１１３ａ_１および第２の出力パッド１１３ａ_２を、第１の出力パッド１１３ａ_１および第２の出力パッド１１３ａ_２ともいう。

【0036】

第１の出力パッド１１３ａ_１および第２の出力パッド１１３ａ_２は、ＩＣ素子１２０の第１の出力電極１２１ａ_１および第２の出力電極１２１ａ_２に対応して設けられているとともに、出力外部端子１１６ａに電気的に接続されている。

【0037】

ここで、本実施形態の圧電デバイスにおけるＩＣ素子１２０の素子搭載部材１１０との電気的な接続の例について図７および図８を参照して説明する。

【0038】

まず、図７に示されているように、ＩＣ素子１２０の第１の出力電極１２１ａ_１および第２の出力電極１２１ａ_２のうち第１の出力電極１２１ａ_１が選択的に素子搭載部材１１０の第１の出力パッド１１３ａ_１に電気的に接続されている例について説明する。第１の出力電極１２１ａ_１および第２の出力電極１２１ａ_２のうち第１の出力電極１２１ａ_１にバンプ１２２が設けられており、第１の出力電極１２１ａ_１および第２の出力電極１２１ａ_２のうち第１の出力電極１２１ａ_１が、第１の出力パッド１１３ａ_１に接合されている。

【0039】

図７に示された電気的接続例においては、第１の出力電極１２１ａ_１から出力された信号が第１の出力パッド１１３ａ_１を介して出力外部端子１１６ａに伝わる。図７に示された電気的接続例においては、第１の出力電極１２１ａ_１から出力された信号が第１の出力パッド１１３ａ_１を介して出力外部端子１１６ａに印加される。

【0040】

第１の出力電極１２１ａ_１および第２の出力電極１２１ａ_２から出力される種類の異なる信号が例えば周波数が異なる信号であれば、第１の出力電極１２１ａ_１からは例えば源振周波数信号または分周信号が出力されて出力外部端子１１６ａに印加される。第１の出力電極１２１ａ_１および第２の出力電極１２１ａ_２から出力される種類の異なる信号が例えば波形が異なる信号であれば、第１の出力電極１２１ａ_１からは例えば正弦波または矩形波が出力されて出力外部端子１１６ａに印加される。

【0041】

なお、図７に示された電気的接続例において、ＩＣ素子１２０の制御電極１２１ｅに入力される制御信号は、第１の出力電極１２１ａ_１から信号を出力して第２の出力電極１２１ａ_２からは信号を出力しないようにするものである。

【0042】

次に、図８に示されているように、ＩＣ素子１２０の第１の出力電極１２１ａ_１および第２の出力電極１２１ａ_２のうち第２の出力電極１２１ａ_２が選択的に素子搭載部材１１０の第２の出力パッド１１３ａ_２に電気的に接続されている例について説明する。第１の出力電極１２１ａ_１および第２の出力電極１２１ａ_２のうち第２の出力電極１２１ａ_２にバンプ１２２が設けられており、第１の出力電極１２１ａ_１および第２の出力電極１２１ａ_２のうち第２の出力電極１２１ａ_２が、第２の出力パッド１１３ａ_２に接合されている。

【0043】

図８に示された電気的接続例においては、第２の出力電極１２１ａ_２から出力された信号が第２の出力パッド１１３ａ_２を介して出力外部端子１１６ａに伝わる。図８に示された電気的接続例においては、第２の出力電極１２１ａ_２から出力された信号が第２の出力パッド１１３ａ_２を介して出力外部端子１１６ａに印加される。

【0044】

第１の出力電極１２１ａ_１および第２の出力電極１２１ａ_２から出力される種類の異なる信号が例えば周波数が異なる信号であれば、第２の出力電極１２１ａ_２からは例えば源振周波数信号または分周信号が出力されて出力外部端子１１６ａに印加される。第１の出力電極１２１ａ_１および第２の出力電極１２１ａ_２から出力される種類の異なる信号が例えば波形が異なる信号であれば、第２の出力電極１２１ａ_２からは例えば正弦波または矩形波が出力されて出力外部端子１１６ａに印加される。

【0045】

なお、図８に示された電気的接続例において、ＩＣ素子１２０の制御電極１２１ｅに入力される制御信号は、第２の出力電極１２１ａ_２から信号を出力して第１の出力電極１２１ａ_１からは信号を出力しないようにするものである。

【0046】

本実施形態の圧電デバイス１００において、ＩＣ素子１２０の第１の出力電極１２１ａ_１および第２の出力電極１２１ａ_２のいずれかに選択的にバンプ１２２が設けられており、第１の出力電極１２１ａ_１および第２の出力電極１２１ａ_２のいずれかが第１の出力パッド１１３ａ_１および第２の出力パッド１１３ａ_２のいずれかを介して出力外部端子１１６ａに電気的に接続されていることによって、圧電デバイス１００は、ＩＣ素子１２０の複数の出力電極１２１ａ_１および１２１ａ_２と出力外部端子１１６ａとの電気的な接続関係の選択によって異なる信号を出力することができるようになり、生産コストに関して改善されている。

【0047】

また、本実施形態の圧電デバイス１００は、第１の実施形態における共通出力パッド１１３ａに替えて個別に設けられた第１の出力パッド１１３ａ_１および第２の出力パッド１１３ａ_２を有していることによって、バンプ１２２が例えば半田から成る場合において、第１の実施形態における共通出力パッド１１３ａにバンプ１２２が設けられた構造に比べて、第１の出力パッド１１３ａ_１または第２の出力パッド１１３ａ_２におけるバンプ１２２の広がりが低減されており、ＩＣ素子１２０の実装の信頼性に関して向上されている。さらに詳細には、第１の実施形態の圧電デバイス１００においては、バンプ１２２のリフロー時にバンプ１２２が共通出力パッド１１３ａの延存方向に濡れ広がる可能性があるが、本実施形態の圧電デバイス１００においては、バンプ１２２のリフロー時にバンプ１２２が広がる可能性のある範囲は第１の出力パッド１１３ａ_１または第２の出力パッド１１３ａ_２の範囲に限られている。

【0048】

なお、上述の実施形態において、本発明の要旨を逸脱しない範囲において種々の変更、改良等が可能である。例えば、上述の実施形態において圧電デバイス１００の第２の凹部空間Ｋ２に搭載される素子としてＡＴカットの圧電振動素子１３０を示したが、これに限定することなく、例えば音叉型振動素子または弾性表面波素子を用いても構わない。

【符号の説明】

【0049】

１００・・・圧電デバイス
１１０・・・素子搭載部材
１１０ａ・・・基板部
１１０ｂ・・・第１の枠部
１１０ｃ・・・第２の枠部
１１３・・・ＩＣ素子搭載パッド
１１６・・・外部端子
１２０・・・ＩＣ素子
１２１・・・電極
１２２・・・バンプ
１３０・・・圧電振動素子
１４０・・・蓋部材

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】