特許 5912071 半導体装置及び半導体装置の製造方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】5912071

(24)【登録日】2016年4月8日

(45)【発行日】2016年4月27日

(54)【発明の名称】半導体装置及び半導体装置の製造方法

(51)【国際特許分類】

   H01L 21/822 20060101AFI20160414BHJP

   H01L 27/04 20060101ALI20160414BHJP

   H01L 21/82 20060101ALI20160414BHJP

   H01L 21/3205 20060101ALI20160414BHJP

   H01L 21/768 20060101ALI20160414BHJP

   H01L 23/522 20060101ALI20160414BHJP

【ＦＩ】

   H01L27/04 L

   H01L27/04 A

   H01L27/04 D

   H01L21/82 W

   H01L21/88 S

   H01L21/88 Z

【請求項の数】6

【全頁数】12

(21)【出願番号】特願2012-179806(P2012-179806)

(22)【出願日】2012年8月14日

(62)【分割の表示】特願2007-264766(P2007-264766)の分割

【原出願日】2007年10月10日

(65)【公開番号】特開2012-248881(P2012-248881A)

(43)【公開日】2012年12月13日

【審査請求日】2012年8月14日

【審判番号】不服2014-21874(P2014-21874/J1)

【審判請求日】2014年10月29日

(73)【特許権者】

【識別番号】302062931

【氏名又は名称】ルネサスエレクトロニクス株式会社

(74)【代理人】

【識別番号】100110928

【弁理士】

【氏名又は名称】速水 進治

(74)【代理人】

【識別番号】100127236

【弁理士】

【氏名又は名称】天城 聡

(72)【発明者】

【氏名】内田 慎一

【合議体】

【審判長】 河口 雅英

【審判官】 鈴木 匡明

【審判官】 綿引 隆

(56)【参考文献】

【文献】 特開２００４−１５３０１５（ＪＰ，Ａ）

【文献】 米国特許第７２６２４８１（ＵＳ，Ｂ１）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｈ０１Ｌ ２７／０４

Ｈ０１Ｌ ２１／８２

Ｈ０１Ｌ ２１／３２０５

Ｈ０１Ｌ ２１／７６８

Ｈ０１Ｌ ２３／５２２

(57)【特許請求の範囲】

【請求項1】

半導体基板と、
前記半導体基板上に設けられた多層配線層と、
前記多層配線層の一つの配線層に設けられた平面視でコイル状の高周波配線と、
前記多層配線層内で前記高周波配線と同じ配線層に設けられ、前記高周波配線の内側に配置された複数の第１ダミーメタルと、
前記多層配線層内で前記高周波配線と同じ配線層に設けられ、前記高周波配線の外側に配置された複数の第２ダミーメタルと、
前記多層配線層内で前記高周波配線を構成する配線層よりも一つ下層に設けられた配線層に設けられ、平面視して前記高周波配線の内側で前記高周波配線と重ならない部分に配置された複数の第３ダミーメタルと、
前記多層配線層内で前記複数の第３ダミーメタルと同じ配線層に設けられ、平面視して前記高周波配線の外側に配置された複数の第４ダミーメタルと、
前記多層配線層内で前記複数の第３ダミーメタルと同じ配線層に設けられ、平面視して前記高周波配線と重なるように配置された複数の第５ダミーメタルと、
前記多層配線層中に、平面視で前記高周波配線を囲むように設けられたガードリングと、
前記多層配線層内で前記高周波配線と同じ配線層に設けられ、前記ガードリングの外側に配置された複数の第６ダミーメタルとを有し、
前記複数の第２ダミーメタルは前記ガードリングの内側に設けられ、
前記複数の第１ダミーメタルの平均密度、及び、前記複数の第２ダミーメタルの平均密度は、前記複数の第６ダミーメタルの平均密度よりも低い半導体装置。

【請求項2】

半導体基板と、
前記半導体基板上に設けられた多層配線層と、
前記多層配線層の一つの配線層に設けられた平面視でコイル状の高周波配線と、
前記多層配線層内で前記高周波配線と同じ配線層に設けられ、前記高周波配線の付近に配置された複数の第１ダミーメタルと、
前記多層配線層内で前記高周波配線と同じ配線層に設けられ、前記高周波配線の付近よりも外側に配置された複数の第２ダミーメタルと、
前記多層配線層内で前記高周波配線を構成する配線層よりも一つ下層に設けられた配線層に設けられ、平面視して前記高周波配線の付近で前記高周波配線と重ならない部分に配置された複数の第３ダミーメタルと、
前記多層配線層内で前記複数の第３ダミーメタルと同じ配線層に設けられ、平面視して前記高周波配線の付近よりも外側に配置された複数の第４ダミーメタルと、
前記多層配線層内で前記複数の第３ダミーメタルと同じ配線層に設けられ、平面視して前記高周波配線と重なるように配置された複数の第５ダミーメタルと、
前記多層配線層中に、平面視で前記高周波配線を囲むように設けられたガードリングとを有し、
前記複数の第１ダミーメタルの平均密度は、前記複数の第２ダミーメタルの平均密度よりも低く、
前記複数の第１ダミーメタルは前記ガードリングの内側に設けられ、前記複数の第２ダミーメタルは前記ガードリングの外側に設けられている、
半導体装置。

【請求項3】

請求項１または２に記載の半導体装置において、
前記高周波配線は、インダクタとして機能する半導体装置。

【請求項4】

半導体基板を用意する工程と、
前記半導体基板上に、多層配線層の一つの配線層として第２配線層を形成する工程と、
前記第２配線層に複数の第３ダミーメタル、複数の第４ダミーメタル、および複数の第５ダミーメタルを形成する工程と、
前記第２配線層より一つ上層に、前記多層配線層の一つの配線層として第１配線層を形成する工程と、
前記第１配線層に平面視でコイル状の高周波配線と複数の第１ダミーメタルと複数の第２ダミーメタルと複数の第６ダミーメタルとを形成する工程と、
前記多層配線層中に、平面視で前記高周波配線を囲むように設けられたガードリングを形成する工程とを有し、
前記複数の第１ダミーメタルは前記高周波配線の内側に形成され、
前記複数の第２ダミーメタルは前記高周波配線の外側かつ前記ガードリングの内側に形成され、
前記複数の第３ダミーメタルは平面視して前記高周波配線の内側で前記高周波配線と重ならない部分に形成され、
前記複数の第４ダミーメタルは平面視して前記高周波配線の外側に形成され、
前記複数の第５ダミーメタルは平面視して前記高周波配線と重なるように形成され、
前記複数の第６ダミーメタルは、ガードリングの外側に形成され、
平面視で見て、前記複数の第１ダミーメタルの平均密度、及び、前記複数の第２ダミーメタルの平均密度は、前記複数の第６ダミーメタルの平均密度よりも低くなるように形成される半導体装置の製造方法。

【請求項5】

半導体基板を用意する工程と、
前記半導体基板上に、多層配線層の一つの配線層として第２配線層を形成する工程と、
前記第２配線層に複数の第３ダミーメタル、複数の第４ダミーメタル、および複数の第５ダミーメタルを形成する工程と、
前記第２配線層より一つ上層に、前記多層配線層の一つの配線層として第１配線層を形成する工程と、
前記第１配線層に平面視でコイル状の高周波配線と複数の第１ダミーメタルと複数の第２ダミーメタルを形成する工程と、
前記多層配線層中に、平面視で前記高周波配線を囲むように設けられたガードリングを形成する工程とを有し、
前記複数の第１ダミーメタルは前記高周波配線の付近に形成され、
前記複数の第２ダミーメタルは前記高周波配線の付近よりも外側に形成され、
前記複数の第３ダミーメタルは平面視して前記高周波配線の付近で前記高周波配線と重ならない部分に形成され、
前記複数の第４ダミーメタルは平面視して前記高周波配線の付近よりも外側に形成され、
前記複数の第５ダミーメタルは平面視して前記高周波配線と重なるように形成され、
平面視で見て、前記複数の第１ダミーメタルの平均密度は、前記複数の第２ダミーメタルの平均密度よりも低くなるように形成され、
前記複数の第１ダミーメタルは前記ガードリングの内側に形成され、前記複数の第２ダミーメタルは前記ガードリングの外側に形成される半導体装置の製造方法。

【請求項6】

請求項４または５に記載の半導体装置の製造方法において、
前記高周波配線は、インダクタとして機能する半導体装置の製造方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、半導体装置に関し、特に高周波配線を含む半導体装置に関する。

【背景技術】

【0002】

層間絶縁膜に配線溝やビアホール等の凹部を形成し、当該凹部内をメタル材料で埋め込み、ＣＭＰ（Chemical Mechanical Polishing）等により凹部外に露出したメタル材料を除去して配線やビアを形成することにより多層配線構造を形成する技術が知られている。このような技術において、形成する配線やビアのパターンに粗密がある場合に、ＣＭＰ工程においてエロージョンやディッシングと呼ばれる窪みが生じやすくなる。これにより、ＣＭＰ工程時に面内膜厚ばらつきが生じる可能性がある。このようなＣＭＰ工程時のエロージョンやディッシングの発生を防ぐため、電流を流すために必要な配線等以外に電気的にはフローティングとなるダミーメタルを一定の密度に配置することがある。つまり、ダミーメタルを設けることにより、半導体装置の製造時の加工がし易くなる。

【0003】

しかし、半導体基板上のインダクタやトランスフォーマ等の高周波配線と半導体基板との間にダミーメタルを配置すると、半導体基板と高周波配線との間の静電容量は、高周波配線とダミーメタルとの距離で決まる静電容量とダミーメタルと半導体基板との距離で決まる静電容量の直列で決まるため、ダミーメタルの厚さの分だけ静電容量が大きくなる。これにより、インダクタやトランスフォーマの特性が劣化するという問題があった。

【0004】

特許文献１（特開２００２−１１０９０８号公報）には、スパイラル形状の線状導電層の直下を除く領域にダミー素子領域となる凸部が形成された構成が記載されている。

【0005】

特許文献２（特開２００５−２８５９７０号公報）には、インダクタ等の機能素子が配置される領域内に導電パターンを配置しないようにすることにより、導電パターンによる機能素子への影響を回避するとともに、機能素子が配置される領域周囲の領域にダミーパターンを配置することにより、ＣＭＰ後の表面の平坦度を高めるようにした構成が記載されている。

【0006】

また、特許文献３（特開２００３−３７１１１号公報）には、半導体装置上の実配線が存在しない領域に特定パターンを有するメタルフィルムを配置したもので、２つの金属配線が平行して形成される領域に、メタルフィルムを所定の距離より大きい距離を隔てるように配置した構成が記載されている。

【先行技術文献】

【特許文献】

【0007】

【特許文献1】特開２００２−１１０９０８号公報

【特許文献2】特開２００５−２８５９７０号公報

【特許文献3】特開２００３−３７１１１号公報

【発明の概要】

【発明が解決しようとする課題】

【0008】

しかし、たとえば特許文献２や特許文献３に記載されたように、インダクタ等の直下にダミーメタルを全く配置しないようにすると、凹部形成時のパターンにばらつきが生じ、エロージョンやディッシング等を効果的に防ぐことができないおそれがある。

【0009】

また、本発明者等は、インダクタやトランスフォーマ等の高周波配線を設けた場合に、その直下のダミーメタルだけではなく、周囲のダミーメタルの存在により、インダクタやトランスフォーマの寄生容量成分が増加するという問題も見出した。

【課題を解決するための手段】

【0010】

本発明によれば、
半導体基板と、
前記半導体基板上に設けられた多層配線層と、
前記多層配線層中に設けられた高周波配線と、
前記多層配線層中の前記半導体基板と前記高周波配線が設けられた第１の層との間の第２の層に設けられた複数のダミーメタルと、
を含み、
前記多層配線層は、平面視で、前記高周波配線の外縁で囲まれる第１の領域と当該第１の領域周囲の第２の領域とを含む高周波配線近傍領域と、当該高周波配線近傍領域以外の外部領域とを有し、
前記複数のダミーメタルは、前記高周波配線近傍領域および前記外部領域にそれぞれ分散配置され、前記高周波配線近傍領域の前記ダミーメタル間の平均間隔が、前記外部領域の前記ダミーメタル間の平均間隔よりも広い半導体装置が提供される。

【0011】

ここで、高周波配線は、インダクタやトランスフォーマとして機能する構成とすることができる。

【0012】

このような構成とすると、高周波配線と半導体基板との間のダミーメタルの量を、平面視で高周波配線の近傍の高周波配線近傍領域で減らすことができるので、高周波配線と半導体基板との静電容量（寄生容量）を抑えることができ、インダクタやトランスフォーマ等の高周波配線の特性を良好に保つことができる。一方、高周波配線近傍領域においても、ダミーメタルが分散配置されるので、エロージョンやディッシングを効果的に防いで半導体装置を安定的に製造することもできる。

【0013】

なお、以上の構成要素の任意の組合せ、本発明の表現を方法、装置、システムなどの間で変換したものもまた、本発明の態様として有効である。

【発明の効果】

【0014】

本発明によれば、高周波配線を含む半導体装置において、エロージョンやディッシングを効果的に防いで半導体装置を安定的に製造するとともに、高周波配線への周囲のダミーメタルからの影響を低減して特性を向上させることができる。

【図面の簡単な説明】

【0015】

【図1】本発明の実施の形態における半導体装置の一例を示す平面図である。

【図2】本発明の実施の形態における半導体装置の一例を示す平面図である。

【図3】図１および図２のＡ−Ａ'断面図である。

【図4】本実施の形態における、ダミーメタルの配置パターンの決定手順を示すフローチャートである。

【図5】本発明の実施の形態における半導体装置の他の例を示す平面図である。

【図6】本発明の実施の形態における半導体装置の他の例を示す平面図である。

【図7】図５および図６のＢ−Ｂ'断面図である。

【図8】インダクタとその周囲のダミーメタルの距離と、インダクタの特性との関係を示す図である。

【発明を実施するための形態】

【0016】

以下、本発明の実施の形態について、図面を用いて説明する。尚、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。

【0017】

（第１の実施の形態）
図１および図２は、本実施の形態における半導体装置１００の構成を示す平面図である。図３は、図１および図２のＡ−Ａ'断面図である。

【0018】

図１は、高周波配線１０２が設けられた第１の配線層１２２ａ（第１の層）の平面図を示し、図２は、第１の配線層１２２ａと半導体基板１２０との間に設けられた一の第２の配線層１２２ｂ（第２の層）の平面図を示す。図２においては、平面視で高周波配線１０２に重なる領域を点線で示している。高周波配線１０２は、平面視でコイル状に形成されており、インダクタやトランスフォーマとして機能する。高周波配線１０２には、たとえば５ＧＨｚ以上の周波数を有する電流が流れる。本実施の形態において、第１の配線層１２２ａおよび各第２の配線層１２２ｂにそれぞれダミーメタル１０４が設けられる。ここで、ダミーメタルとは、その有無が半導体装置１００の回路構成に影響を与えない導体パターンのことである。

【0019】

図１に示すように、第１の配線層１２２ａにおいて、ダミーメタル１０４は、コイル状に形成された高周波配線１０２の内側および外側の両方に形成されている。また、図２に示すように、本実施の形態においては、ダミーメタル１０４は、平面視で高周波配線１０２と重なる領域にも設けられる。

【0020】

図３に示すように、半導体装置１００は、たとえばシリコン基板である半導体基板１２０と、半導体基板１２０上に設けられた多層配線層１２２とを含む。多層配線層１２２は、第１の配線層１２２ａ、第２の配線層１２２ｂ、および第１の配線層１２２ａの上に設けられた第３の配線層１２２ｃ（第３の層）を含む。高周波配線１０２は、第１の配線層１２２ａに設けられる。また、複数のダミーメタル１０４は、第１の配線層１２２ａ、第２の配線層１２２ｂおよび第３の配線層１２２ｃ中にそれぞれ設けられる。第３の配線層１２２ｃは、図２に示した第２の配線層１２２ｂと同様の構成を有する。

【0021】

図１および図２に示すように、半導体装置１００は、平面視で、高周波配線１０２の外縁で囲まれる第１の領域１０６と第１の領域１０６周囲の第２の領域１０８とを含む高周波配線近傍領域１１０と、高周波配線近傍領域１１０以外の外部領域１１２とを有する。ダミーメタル１０４は、高周波配線近傍領域１１０および外部領域１１２にそれぞれ分散配置される。本実施の形態において、いずれの層においても、平面視で、高周波配線近傍領域１１０のダミーメタル１０４間の平均間隔が、外部領域１１２のダミーメタル１０４間の平均間隔よりも広い。なお、各ダミーメタル１０４は実質的に同じ高さを有するため、本実施の形態において、各層においてダミーメタル１０４は、ダミーメタル１０４の単位体積あたりの量が、高周波配線近傍領域１１０中の方が外部領域１１２中よりも少なくなるように配置される。また、ダミーメタル１０４は、すべての層にわたるダミーメタル１０４の単位体積あたりの量が、高周波配線近傍領域１１０中の方が外部領域１１２中よりも少なくなるように配置される。

【0022】

ダミーメタル１０４は、高周波配線１０２と同一の材料によって構成されている。かかる材料としては、銅またはアルミニウム等が挙げられる。高周波配線１０２およびダミーメタル１０４の材料が銅である場合、これらはたとえばダマシン法によって形成される。高周波配線１０２およびダミーメタル１０４は、同時に形成されることが好ましい。

【0023】

図８は、インダクタとその周囲のダミーメタルの距離と、インダクタの特性との関係を示す図である。ここでは、高周波配線１０２として、４回巻きおよび５回巻きのインダクタをそれぞれ用いて３ＧＨｚの周波数を有する電流を流した。ダミーメタルは、インダクタと同層に設けた。インダクタとダミーメタルとの距離が５０μｍ以上の場合は、４回巻きおよび５回巻きのいずれでも、インダクタのインダクタンス特性の変動はほとんどなかった。しかし、インダクタとダミーメタルの距離が３０μｍ以下となると、インダクタのインダクタンス特性が劣化している。このような観点からは、たとえば、第２の領域１０８は、第１の領域１０６の周囲約５０μｍ以上の範囲とすることができる。

【0024】

なお、たとえば第１の配線層１２２ａの上に多数の第３の配線層１２２ｃが配置されている場合、高周波配線１０２の上面から所定の距離、たとえば５０μｍ以上離れた上層の第３の配線層１２２ｃにおいては、平面視の全領域にわたってダミーメタル１０４が均等に配置されるようにすることもできる。高周波配線１０２から所定の距離を隔てた上方および側方においては、ダミーメタル１０４が高周波配線１０２の特性に及ぼす影響が小さいためである。

【0025】

現在の微細ＣＭＯＳプロセスでは、多層配線構造の各層のダミーメタルは、各層のレイアウトの情報や当該層における絶縁膜の材料等に基づき、プロセスが許容されるメタル密度よりある程度大きい密度となるように配置パターンが決定されている。本実施の形態において、外部領域１１２においては従来通りの密度でダミーメタル１０４の配置パターンを決定するとともに、高周波配線近傍領域１１０においては、プロセスが許容される範囲内の低い密度、たとえば最小値でダミーメタル１０４の配置パターンを決定する。以下、ダミーメタル１０４の配置パターンの決定手順を説明する。

【0026】

図４は、ダミーメタル１０４の配置パターンの決定手順を示すフローチャートである。
まず、処理層を選択する（Ｓ１００）。つづいて、当該層における半導体装置１００の回路構成に必要な導体パターンのレイアウトの情報や当該層における絶縁膜の材料等に基づき、当該層において必要なメタル密度の許容範囲を算出する（Ｓ１０２）。この処理は、従来のダミーメタルの配置パターンを決定する処理と同様である。従来は、このようにして算出した必要なメタル密度範囲内のたとえば中程度以上のある程度大きいメタル密度となるようにダミーメタルの配置パターンが決定されている。

【0027】

つづいて、半導体装置１００の平面図に基づき、高周波配線近傍領域１１０を選択する（Ｓ１０４）。次いで、高周波配線近傍領域１１０内におけるメタル密度を決定する。ここでは、Ｓ１０２で算出したメタル密度の許容範囲内の低い密度となるように高周波配線近傍領域１１０内のメタル密度を決定し、そのメタル密度となるようにダミーメタル１０４の配置パターンを決定する（Ｓ１０６）。たとえば、高周波配線近傍領域１１０のメタル密度は、Ｓ１０２で算出したメタル密度の許容範囲の最下限とすることができる。

【0028】

つづいて、Ｓ１０２で算出したメタル密度の許容範囲内の高い密度となるように外部領域１１２内のメタル密度を決定し、そのメタル密度となるようにダミーメタル１０４の配置パターンを決定する（Ｓ１０８）。ここで、高い密度とは、Ｓ１０６で決定した高周波配線近傍領域１１０内のメタル密度よりも高いことをいう。外部領域１１２内のメタル密度は、従来と同様、Ｓ１０２で算出したメタル密度の許容範囲内のたとえば中程度以上となるようにすることができる。

【0029】

以上の処理を、全層が終了するまで（Ｓ１１０のＹＥＳとなるまで）繰り返す。本実施の形態においては、各層のレイアウトの情報や当該層における絶縁膜の材料等に応じて、各層毎にダミーメタル１０４のメタル密度を決定し、そのメタル密度となるようにダミーメタル１０４の配置パターンを決定する。そのため、各層毎にダミーメタル１０４の平均間隔や密度が異なることがある。しかし、いずれの層においても、高周波配線近傍領域１１０中のダミーメタル１０４の平均間隔または密度は、外部領域１１２中のダミーメタル１０４の平均間隔または密度よりも低くなるようにダミーメタル１０４の配置パターンが決定される。

【0030】

本実施の形態の効果を説明する。
半導体装置１００においては、高周波配線１０２の側方、上下の高周波配線近傍領域１１０において、それ以外の外部領域１１２よりもダミーメタル１０４の配置パターンを粗にしている。このように、高周波配線１０２の磁界の影響を強く受け易い領域において、ダミーメタル１０４の量を少なくすることにより、ダミーメタル１０４に発生する渦電流を抑制することができる。とくに、高周波配線１０２が形成された第１の配線層１２２ａと半導体基板１２０との間においては、高周波配線近傍領域１１０に多数のダミーメタル１０４が配置されると、高周波配線１０２と半導体基板１２０との間の誘電体の厚さが小さくなるため、寄生容量が大きくなるという問題もある。本実施の形態においては、このような領域におけるダミーメタル１０４の量を必要最小限とすることにより、高周波配線１０２の特性の劣化を防ぐことができる。さらに、高周波配線近傍領域１１０においても、必要最小限のダミーメタル１０４が分散配置されるようにすることにより、エロージョンやディッシング等を効果的に防ぐこともできる。

【0031】

本実施の形態において高周波配線１０２はインダクタである。この場合、上記渦電流によりインダクタの磁界を打ち消す方向の磁界が発生すると、結果としてインダクタの磁界の強度が低下する。磁界の強度の低下は、インダクタのＱ値の劣化につながってしまう。この点、本実施の形態によれば、上述のとおり渦電流を抑制できるので、かかるＱ値の劣化を小さく抑えることができる。

【0032】

上述の問題、すなわちダミーメタル１０４の渦電流により高周波配線１０２の回路定数が変動するという問題は、５ＧＨｚ以上の電流が高周波配線１０２を流れる場合に顕著となる。したがって、この場合には、ダミーメタル１０４に発生する渦電流を抑制できる本実施の形態の有用性が、特に高まる。

【0033】

（第２の実施の形態）
本実施の形態においては、高周波配線１０２の周囲の高周波配線近傍領域１１０と外部領域１１２との間に、ガードリング１１６が設けられている点で、図１から図３を参照して説明した第１の実施の形態における半導体装置１００と異なる。なお、本実施の形態においても高周波配線１０２はインダクタである。

【0034】

図５および図６は、本実施の形態における半導体装置１００の構成を示す平面図である。図７は、図６のＢ−Ｂ'断面図である。図５は、高周波配線１０２が設けられた第１の配線層１２２ａ（第１の層）の平面図を示し、図６は、第１の配線層１２２ａと半導体基板１２０との間に設けられた第２の配線層１２２ｂ（第２の層）の平面図を示す。

【0035】

図７に示すように、ガードリング１１６は、多層配線層１２２のすべての層にわたって連続して形成された構成とすることができる。とくに限定されないが、ビア層においては、ガードリング１１６は、スリットビアにより構成することもできる。

【0036】

ここで、ガードリング１１６が外部領域１１２内に設けられた例を示しているが、ガードリング１１６は、高周波配線近傍領域１１０と外部領域１１２との境界に設けることができ、高周波配線近傍領域１１０と外部領域１１２とは、ガードリング１１６により区画されるようにすることもできる。すなわち、従来から、高周波配線１０２の周囲をガードリング１１６で囲む構成が採用されることがある。そのような構成の場合は、ガードリング１１６内を高周波配線近傍領域１１０として、ガードリング１１６外を外部領域１１２として、ダミーメタル１０４の配置パターンをそれぞれ決定することができる。ガードリングは、外部領域に形成される素子に対して、高周波配線により生じる影響を低減するために設けられる。ガードリングは、たとえば接地電位に接続される。

【0037】

本実施の形態においても、第１の実施の形態と同様の効果を得ることができる。

【0038】

以上、図面を参照して本発明の実施形態について述べたが、これらは本発明の例示であり、上記以外の様々な構成を採用することもできる。

【0039】

以上の実施の形態においては、高周波配線１０２が一つの第１の配線層１２２ａに形成された構成を示したが、高周波配線１０２は、複数の配線層にわたって形成された構成とすることもできる。この場合も、高周波配線１０２が形成された各層において、高周波配線近傍領域１１０においては外部領域１１２よりもダミーメタル１０４間の平均間隔が大きくなるようにダミーメタル１０４を分散配置することができる。

【0040】

さらに、以上の実施の形態においては、高周波配線１０２が平面視でコイル状である場合を例として説明したが、高周波配線１０２は平面視でじぐざぐ状や、半導体基板１２０に水平な方向に中心軸の輪を形成するトロイダル状等種々の形状とすることができる。この場合も、平面視で高周波配線１０２が配置された領域の外縁で囲まれる第１の領域とその周囲の第２の領域とを含む領域を高周波配線近傍領域１１０とすることができる。

【0041】

なお、半導体装置１００の多層配線層１２２がシングルダマシンプロセスで形成される場合、ビア層には、ダミーメタル１０４が形成されない構成としてもよい。ビア層では、配線層に比べてＣＭＰ工程におけるプロセスばらつきの原因となるディッシング等が発生しないためである。ただし、ビア層にもダミーメタル１０４を設けてもよい。

【符号の説明】

【0042】

１００ 半導体装置
１０２ 高周波配線
１０４ ダミーメタル
１０６ 第１の領域
１０８ 第２の領域
１１０ 高周波配線近傍領域
１１２ 外部領域
１１６ ガードリング
１２０ 半導体基板
１２２ 多層配線層
１２２ａ 第１の配線層
１２２ｂ 第２の配線層
１２２ｃ 第３の配線層

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】