特許 5912533 多層構造およびその作製方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】5912533

(24)【登録日】2016年4月8日

(45)【発行日】2016年4月27日

(54)【発明の名称】多層構造およびその作製方法

(51)【国際特許分類】

   H01C 7/18 20060101AFI20160414BHJP

   H01C 7/10 20060101ALI20160414BHJP

【ＦＩ】

   H01C7/18

   H01C7/10

【請求項の数】14

【全頁数】9

(21)【出願番号】特願2011-549531(P2011-549531)

(86)(22)【出願日】2010年2月8日

(65)【公表番号】特表2012-517710(P2012-517710A)

(43)【公表日】2012年8月2日

(86)【国際出願番号】EP2010051518

(87)【国際公開番号】WO2010092027

(87)【国際公開日】20100819

【審査請求日】2012年11月12日

【審判番号】不服2014-22115(P2014-22115/J1)

【審判請求日】2014年10月31日

(31)【優先権主張番号】102009008737.0

(32)【優先日】2009年2月12日

(33)【優先権主張国】DE

(31)【優先権主張番号】102009014542.7

(32)【優先日】2009年3月24日

(33)【優先権主張国】DE

(73)【特許権者】

【識別番号】300002160

【氏名又は名称】エプコス アクチエンゲゼルシャフト

【氏名又は名称原語表記】ＥＰＣＯＳ ＡＧ

(74)【代理人】

【識別番号】100095407

【弁理士】

【氏名又は名称】木村 満

(74)【代理人】

【識別番号】100109449

【弁理士】

【氏名又は名称】毛受 隆典

(74)【代理人】

【識別番号】100132883

【弁理士】

【氏名又は名称】森川 泰司

(72)【発明者】

【氏名】デュデセク、パフォール

(72)【発明者】

【氏名】プドミヒ、ギュンター

(72)【発明者】

【氏名】シーヒル、ハネス

(72)【発明者】

【氏名】パイル、エドムント

(72)【発明者】

【氏名】ファイヒティンガー、トーマス

(72)【発明者】

【氏名】ザルツ、ヴェルナー

(72)【発明者】

【氏名】ホフマン、クリスティアン

【合議体】

【審判長】 森川 幸俊

【審判官】 井上 信一

【審判官】 関谷 隆一

(56)【参考文献】

【文献】 特開平１−１８３８０３（ＪＰ，Ａ）

【文献】 特表２００９−５３７４４４（ＪＰ，Ａ）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

H01C 7/10

H01C 7/18

(57)【特許請求の範囲】

【請求項1】

モノリシックブロックを形成するよう焼結されており、
多層構造の一つの層はバリスタセラミックを、かつ別の層は誘電体を備えており、
前記層の上面または間にメタライゼーション面が配置され、前記メタライゼーション面は伝導体区域および金属被覆領域を形成するよう構成されており、
バリスタ、および、キャパシタンス、レジスタンスまたはインダクタンスのうちの少なくとも一つのさらなる素子が、前記メタライゼーション面および前記層によって実現され、
前記誘電体は、組成式（Ｚｎ_{（３−３ｘ）}Ｍ_３ｘＴａ_{（１−ｙ）}Ｍ’_ｙＯ_８）_ｋ（Ｚｎ_{（２−２ｘ）}Ｍ_２ｘＴａ_{（１−ｙ）}Ｍ’_ｙＯ_６）_ｍ（Ｂｉ_{（２−２ｚ）}ＳＥ_２ｚＺｎ_{（２／３−２ｘ／３）}Ｍ_２ｘ／３Ｔａ_{（４／３−４ｙ／３）}Ｍ’_４ｙ／３Ｏ_７）_ｎであり、
前記式中、ｋ＋ｎ＋ｍ＝１が成立しており、かつそれぞれの指標ｋ、ｎ、ｍは互いに独立して０＜ｋ＜１、０＜ｎ＜１および０＜ｍ＜１に当てはまり、
前記式中、ＭはＮｉ、Ｃｏ、Ｆｅ、Ｃｕ、ＭｇまたはＣａを示し、
前記式中、Ｍ’はＮｂまたはＳｂを示し、
前記式中、ＳＥはＬａまたはＮｄを示し、
前記式中、それぞれの指標ｘ、ｙ、ｚは互いに独立して０≦ｘ≦０．３、０≦ｙ≦０．５および０≦ｚ≦０．３が成立しており、
前記バリスタセラミックは、添加された酸化亜鉛に基づいていることを特徴とする、セラミックの多層構造。

【請求項2】

前記酸化亜鉛は、ＢｉおよびＳｂと一緒に、３〜５ａｔｏｍ％の範囲において添加されることを特徴とする、請求項１に記載の多層構造。

【請求項3】

前記バリスタセラミックは、Ｎｉ、ＣｏおよびＣｒから選択された、０．５ａｔｏｍ％までのそれぞれの割合における添加物を含むことを特徴とする、請求項１または２に記載の多層構造。

【請求項4】

前記メタライゼーション面は、焼結された伝導性ペーストから形成されており、銀およびパラジウムを含有していることを特徴とする、請求項１ないし３のいずれか１項に記載の多層構造。

【請求項5】

前記多層構造において、前記バリスタセラミックの層および前記誘電体の層は、相互に直接的にもう一方の層の上に配置されることを特徴とする、請求項１ないし４のいずれか１項に記載の多層構造。

【請求項6】

前記バリスタセラミックまたは前記誘電体の同型の二つの層の間に、前記誘電体または前記バリスタセラミックのそれぞれ異なる層が配置されている、サンドウィッチ構造を有し、
前記サンドウィッチ構造における前記層は、相互に直接的にもう一方の層の上に配置されることを特徴とする、請求項１ないし５のいずれか１項に記載の多層構造。

【請求項7】

前記バリスタに並んでＲＣ、ＬＣ、または、ＲＬＣ素子も組み込まれており、多様の受動素子が組み込まれていることを特徴とする、請求項１ないし６のいずれか１項に記載の多層構造。

【請求項8】

Ｒ、ＣまたはＬ素子を備えるＲＦフィルタ回路が、前記モノリシックブロック内の集積型において形成されており、
保護素子としての前記バリスタは、前記ＲＦフィルタ回路について並列に接続され、アースされていることを特徴とする、請求項７に記載の多層構造。

【請求項9】

前記モノリシックブロックにおいて、集積ＬＣ素子を形成する前記メタライゼーション面の構造が、前記誘電体の層に隣接した片面または両面上において配置され、かつＣ素子が誘電体として使用されることを特徴とする、請求項１ないし８のいずれか１項に記載の多層構造。

【請求項10】

前記誘電体は、２０〜１００の誘電率を有することを特徴とする、請求項１ないし９のいずれか１項に記載の多層構造。

【請求項11】

請求項１ないし１０のいずれか１項に記載の多層構造を作製するための方法であって、
正規組成率において、前記バリスタセラミックのための着手材料を含む第１のグリーンシート、および、前記誘電体のための着手材料を含む第２のグリーンシートを作製し、
前記メタライゼーション面を、焼結可能な伝導性ペーストを用いて前記グリーンシート上の片面または両面に印刷し、
前記第１のグリーンシートおよび前記第２のグリーンシートのそれぞれの少なくとも一つをもう一方の上に配置し、シート積層物を形成するよう前記メタライゼーション面について調整され互いに積層し、
前記シート積層物を一緒に焼結することを特徴とする、作製方法。

【請求項12】

前記シートが前記シート積層物を形成するよう積層される前に、貫通ビアホールを前記グリーンシートの中へ打ち抜き、伝導性材料で満たすことを特徴とする、請求項１１に記載の作製方法。

【請求項13】

前記第２のグリーンシートは、前記着手材料を望ましい前記正規組成率における金属酸化物の形態で使用して、グラインドにより均一にこれらを混合することによって作製されることを特徴とする、請求項１１または１２に記載の作製方法。

【請求項14】

前記グリーンシートの作製の前に、前記着手材料にグラインドを行い、その後焼成し、次いで再度グラインドすることを特徴とする、請求項１３に記載の作製方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、バリスタを備えるセラミック多層構造およびその構造の作製方法に関する。

【背景技術】

【0002】

バリスタ機能を有する個々の素子は、ＥＳＤ（electrostatic discharge、静電気放電）に対する保護素子として使用されうる。使用例の一つには、例えば、携帯ラジオのＲＦフィルタ（radio-frequency filters）を挙げることができる。このようなフィルタの保護のため、または例えばシグナル増幅器等のような、下流もしくは上流に接続された電気素子の保護のため、例えば０．５〜５ＧＨｚの周波数範囲で使用されている。

【0003】

ＥＳＤに対する保護機能と並んで、このような素子は、同時にＥＭＩに対する保護機能をも確実にすることができる。従って、いわゆるＥＭＩ／ＥＳＤ保護素子（protective component）が含まれる。

【0004】

バリスタの最も重大な特徴の一つは、いわゆる逆電流である。該逆電流は、バリスタ電極間において処理されることがない、低い過電圧の際でも流れる。過度に大きい逆電流は、特に、携帯電話等の携帯用の機器の場合において、機能性に制限を課すだろう。例えば、過度に早い再充電可能なバッテリーでは、放電してしまう。さらには、素子、および当該素子が組み込まれる装置の寿命の間における、電気的特性の充分な安定性を確かめておくことが必要である。

【0005】

特に携帯機器の場合においては、使用される素子の小型化、および、主として共通の構成部品内における異なる素子機能の集積が考慮される。しかし、今までは、バリスタの電気的性質の過度な劣化を受けずして、当該工程において、モノリシックセラミック多層構造内にバリスタを集積できたことはなかった。バリスタセラミックは、組成物の拡散に対して敏感であり、それゆえ今まではモノリシック構造を形成させる焼結法において、他のセラミックと一緒に共焼結をすることができなかった。

【0006】

特許文献１には、モノリシック多層構造を形成するための、小さい焼結ひずみを有するガラスセラミックを基にしたテンション層と一緒にセラミック機能層を共焼結する方法が開示されている。しかし、同様に、焼結の間に望ましくないバリスタセラミックの劣化が起きてしまう。

【先行技術文献】

【特許文献】

【0007】

【特許文献1】独国特許出願公開第１０２００６０００９３５号明細書

【発明の概要】

【発明が解決しようとする課題】

【0008】

そこで、本発明の目的は、バリスタの機能性に望ましくない欠陥が生じること無しに、バリスタ機能と共に、少なくとも一つの他の素子機能が集積されるモノリシックセラミック多層構造を特定することである。

【課題を解決するための手段】

【0009】

この目的は、請求項１による多層構造の手段での発明によって達成される。好適な形態および作製方法も、さらなる請求項から取り入れられ得る。

【0010】

本発明によると、モノリシック多層構造を形成するためのバリスタセラミックと共焼結可能な誘電体セラミック材料が見つかった。そのため、多層構造は、少なくとも一つのバリスタセラミック層、および別の誘電体層を備える。両方の層は、多層構造において、直接的に互いに隣接して配置することが可能である。焼結の間、最も好ましくは、二つの層の間を一般的に１μｍの狭い反応領域となるよう範囲を定め、二つの層の間で相互拡散を起こさせる。この理由は、最悪の場合でも、バリスタの電気的特性が受ける欠陥が取るに足らない程度となるためである。当該多層構造では、低逆電流および高パルスの安定性等の重大なバリスタの特性は維持されている。

【0011】

多層構造において、メタライゼーション面は、セラミック層の上または間において配置され、伝導体区域および金属被覆領域を形成するよう構成されている。メタライゼーション面は、セラミックと一緒に、バリスタの他にもキャパシタンス、レジスタンスおよびインダクタンスの素子機能の少なくとも一つから選ばれる、少なくとも一つのさらなる素子を構成する。

【0012】

内部のメタライゼーションは、焼結前に施される。外部の層上、または側面に施されるメタライゼーション面は、多層構造の焼結を行った後でも作製または施工可能である。多層構造の異なる面において配置された伝導体区域および金属被覆領域は、相互に一つまたはそれ以上の層にビア（経路）を貫通させることによって、電気的に接続することも可能である。結果的として、多層構造において、集積された全ての個々の素子が電気的に相互に接続し、例えばＲＦフィルタ回路のような機能回路を共に作り出すことが可能となる。

【0013】

本発明によって可能となる、多様な素子機能のモノリシック集積体は、作製される構造の省スペースおよび費用削減を可能とする。

【0014】

当該誘電体は、次の三つの規則的な化合物の異なる量的割合から構成されている。Ｚｎ_３ＴａＯ_８、Ｚｎ_２ＴａＯ_６、および、Ｂｉ_２Ｚｎ_２／３Ｔａ_４／３Ｏ_７。当該混合物は、前記化合物の少なくとも一つを含有している。

【0015】

さらなる形態においては、化合物中における個々のイオンの一部を化学量論的に置換し得る。例えば、Ｚｎの一部を、一つまたはそれ以上のＮｉ、Ｃｏ、Ｆｅ、Ｃｕ、ＭｇおよびＣａと置換することが可能である。好適には、前述のイオンのうちの一つまたはそれ以上によって、Ｚｎは最大でおおよそ３０ａｔｏｍ％の範囲で置換される。Ｚｎは、ＣａおよびＭｇによると、１００％の範囲において置換することも可能である。

【0016】

Ｔａは、一部をＮｂによって置換され得る。しかしながら、Ｔａの相対的に少ない一部のみが置換された化合物が好ましい。Ｎｂが多すぎると、焼結温度が低くなりすぎたり、拡散が大きくなりすぎたり、個々の場合において危険が伴う。

【0017】

Ｂｉは、特にＬａおよびＮｄから選択された一つまたはそれ以上の希土類（レアアース）により、一部を置換されうる。好適には、前述のイオンの一つまたはそれ以上によって、Ｂｉは最大でおおよそ３０ａｔｏｍ％の範囲で置換される。

【0018】

可能である置換を考慮すると、次の組成式に従った組成物に当該誘電体は起因する。
（Ｚｎ_{（３−３ｘ）}Ｍ_３ｘＴａ_{（１−ｙ）}Ｍ’_ｙＯ_８）_ｋ（Ｚｎ_{（２−２ｘ）}Ｍ_２ｘＴａ_{（１−ｙ）}Ｍ’_ｙＯ_６）_ｍ（Ｂｉ_{（２−２ｚ）}ＳＥ_２ｚＺｎ_{（２／３−２ｘ／３）}Ｍ_２ｘ／３Ｔａ_{（４／３−４ｙ／３）}Ｍ’_４ｙ／３Ｏ_７）_ｎ

【0019】

この組成式において、純粋な相における化合物の割合を示す指標の合計はｋ＋ｎ＋ｍ＝１が成立する。さらに、前述の式において、それぞれの指標であるｋ、ｎ、ｍは、互いに独立して、０≦ｋ、ｎ、ｍ≦１が成立している。この式では、まだ、焼結間の収縮に適合する成分を重量の５％まで誘電体に添加し得るという事実が考慮されていない。

【0020】

当該組成式において、ＭはＮｉ、ＣｏまたはＣａを示す。Ｍ’は、ＮｂまたはＳｂを示す。ＳＥは、一つまたはそれ以上のレアアースを示す。ｘ、ｙおよびｚのそれぞれの指標は、１を基準としたそれぞれの場合、最初の化合物に対してそれぞれ置換されたイオンの割合を示している。それぞれの指標では、互いに独立して、０≦ｘ、ｙ、ｚ＜１が成立している。これは、最初のイオンの全ての割合が置換されるのではなく、または全く置換されなくてもよいことを意味している。

【0021】

好適には、既に上述したようにｘおよびｙは最大で０．３に制限され、ｙは最大で０．５に制限される。

【0022】

多層構造の焼結された誘電体では、使用される三つの成分の精密な混合組成物に従って、対応する分離された純粋な相と三つの混合した相が見られる。立方体構造の構成要素も形成され得る。

【0023】

当該バリスタセラミックは、添加された酸化亜鉛に基づき得る。酸化亜鉛は、メインの添加物として、ＢｉおよびＳｂと一緒におおよそ３〜５ａｔｏｍ％の範囲の様々な場合において添加され得る。Ｎｉ、ＣｏおよびＣｒのうちの少なくとも一つにおいても、おおよそ０．５ａｔｏｍ％までの割合で、二番目の添加物として添加され得る。

【0024】

添加された酸化亜鉛および酸化プラセオジミウムに基づくバリスタセラミックも、誘電体と親和性を持ち、同様に、バリスタの機能性に重大な制限がなされることなく、前述した誘電体と一緒に焼結可能であることが発見された。

【0025】

バリスタセラミックでは、誘電率が約４００である。当該誘電体の誘電率は、一般的に２０から１００の間であり、このように５から１０倍で低くなっている。ここから素子機能を実現化し得るには、実用的で任意の好適な価値を有し得る広い範囲での素子機能から選択する。原則として単独でも誘電体として使用可能な純粋なバリスタセラミックと比較して、回路のデザインにおける可変性はこのように著しく増加させられ、その結果改良される。

【0026】

当該モノリシックブロックにおいて、集積ＬＣ素子を形成する構造のメタライゼーション面は、誘電体の層に隣接する片面および両面の側面上に配置され、Ｃ素子は誘電体として使用され得る。しかし、バリスタセラミックを誘電体として活用する素子は、多層構造において形成することも可能である。

【0027】

当該多層構造には、９５０〜１３００度の焼結温度が必要である。そのため、相当する耐性金属または合金のみが、メタライゼーション面での電極材料として適当である。当該メタライゼーション面は、伝導性ペーストから作製することが可能である。当該伝導性ペーストの金属構成は、例えば、Ａｇ／Ｐｄ合金またはＡｕである。純銀は、当該高焼結温度のため、適していない。

【0028】

当該多層構造において、バリスタセラミックおよび誘電体を備える層は、多層構造の積層において、直接的に相互に隣接してまたは相互の上に隣接して配置され得る。多層構造では、サンドウィッチ構造を有することが可能である。サンドウィッチ構造では、バリスタセラミックまたは誘電体の同型の二つの層の間に、誘電体またはバリスタセラミックのそれぞれ異なる層が配置される。つまり、サンドウィッチ構造の層においては、直接的に相互の上に配置されている。

【0029】

もしバリスタセラミックとの直接的な接触を起こさないのなら、多層構造に部分的な層として、他の材料を含有する一つまたはそれ以上のさらに異なる層をも含有させることも可能である。

【0030】

多様な受動素子が、当該多層構造において集積され得る。ＲＣ、ＬＣまたはＲＬＣ素子もバリスタに並んで集積される。

【0031】

当該多層構造において、Ｒ、ＣまたはＬ素子を備えたＲＦフィルタ回路が、モノリシックブロックにおける集積型で形成され得る。モノリシックブロックでは、保護素子としてのバリスタが、アースされ、ＲＦフィルタ回路と並列に接続され得る。この回路の配置では、バリスタがＥＳＤ／ＥＭＩ保護としての二つの機能を果たしている。そのバリスタ機能の手段により、ＥＳＤの典型のような有害な電流パルスから害なく伝導することが可能となる。一方、当該様式によると、バリスタは一般的にキャパシタンスをも有する。並列分岐でアースされているキャパシタンスでは、阻止帯域を有する基本的なフィルタ機能を果たす。適切な寸法設計、または適切に選択したバリスタのキャパシタンス値によると、前述の阻止帯域が選ばれ、または適切な形態において起こされる。当該バリスタは、この結果、ＥＭＩ保護素子としても機能し得る。

【0032】

多層構造の作製方法についても追加して規定される。当該方法では、正規組成率において、後にできるセラミックに対応するイオンを含む着手材料を作製し、使用する。通常、酸化物または酸化物に置換可能なその他の塩である。これらはできる限り均一に混合され、特にグラインドによって行う。当該グラインドは焼成工程の後に続き、再度グラインドされる。均一に混合された着手材料は、例えばシート鋳造によって、バリスタセラミックから構成される層の第１のグリーンシート、および、誘電体の第２のグリーンシートの作製に使用される。当該作製は、好ましくは粘度が一致する有機材料であるバインダでの促進を以て行われる。

【0033】

グリーンシートを乾燥させ、焼結可能な伝導体ペーストで、グリーンシートの片面または両側面上に、メタライゼーション面が印刷される。例えばスクリーン印刷によって印刷される。その後、第１および第２のグリーンシートの少なくとも一つがもう一方の上に配置され、メタライゼーション面が合わせられ、さらにシート積層物を形成するよう互いに積層される。当該シート積層物はそれから一緒に焼結される。

【0034】

貫通ビアホールを、対応する位置においてグリーンシートの中に打ち抜く。そして、貫通ビアホールは、シート積層物を形成するようシートが積層される前に、伝導材料を以て満たされる。

【0035】

本発明のさらなる詳細を以下の実施の形態、および関連する図面を用いて説明する。図面は概略であり、実際の縮尺ではない。個々の要素は、明確な改善のために変化した縮尺で以て模式化されてもよい。そして、図面からは、絶対量または相対量についての指標は推察されない。

【図面の簡単な説明】

【0036】

【図1】図１は、二つの層を有する第１のモノリシック積層物を示す。

【図2】図２は、三つの層で構成されている第２のモノリシック積層物を示す。

【図3】図３は、図２に対して逆の配置がなされた三つの層で構成されている第３のモノリシック積層物を示す。

【図4】図４は、多層構造における機能集積回路の等価回路図を示す。

【図5】図５は、バリスタを備える多層構造の断面図を示す。

【図6】図６は、バリスタの変形を備える多層構造の断面図を示す。

【図7】図７は、バリスタのさらなる変形を備える多層構造の断面図を示す。

【発明を実施するための形態】

【0037】

図１は、二つの層を有する多層構造のモノリシック積層物を示す。一つの層はバリスタセラミックＶＫから構成されており、もう一つの層は誘電体Ｄから構成されている。明瞭にするために、メタライゼーション面またはそれらを形成する素子は描かれていない。全ての素子機能Ｒ、ＬおよびＣ、ならびにバリスタまでも、当該メタライゼーション面において実現されうる。当該メタライゼーション面は、層の上または間に配置され得る。一般的に、特に誘電体において、多層のうちの外に向いている一つの層の表面の上に、外部へのコンタクトが作られる。この外部へのコンタクトにより、特に回路環境において、多層構造およびそこに備えられている相互接続を、外部環境に接続することが可能となる。例えば、ＰＣＢが挙げられる。

【0038】

図２は、少なくとも三つの互い違いになっている層を有する多層構造のモノリシック積層物を示す。第１の誘電体Ｄ１の層と、バリスタセラミックＶＫの層と、第２の誘電体Ｄ２の層である。

【0039】

図３も同様に、少なくとも三つの互い違いになっている層を有する多層構造のモノリシック積層物を示す。バリスタセラミックＶＫの第１の層と、誘電体Ｄ１の層と、バリスタセラミックＶＫの第２の層である。

【0040】

図４は、多層構造における機能集積回路の等価回路図を示す。フィルタ回路ＦＳを備える直列シグナルパスは、第１および第２の端末Ｔ１、Ｔ２の間に接続されている。前述のフィルタ回路は、例えばＬＣ技術、またはその他のセラミック多層構造へ調整しうる技術を利用して実施される。横断している分岐は、アースへシグナルパスを以て並列に接続されており、バリスタＶは前述の横断している分岐に配置されている。このような場合、当該バリスタは、ＥＳＤ保護素子としてのバリスタの機能、およびＥＭＩ保護素子としてのフィルタ機能を以て機能することが可能となる。

【0041】

図５は、バリスタＶを作製するために使用され得る、簡単で模範的なメタライゼーション面を有するバリスタセラミックＶＫの層を示す。バリスタセラミックＶＫの層の上面および下面において、伝導体ペーストを焼き固めた形状の電極Ｅ１およびＥ２を相互に重なり合わせ形成する。このバリスタＶが明らかにキャパシタンスを作るということは明白である。多層構造での多層の構成となるＭＳにおける更なる層は、更なる線によって示されている。

【0042】

図６は、バリスタＶを作製するために使用されうる、模範的なメタライゼーション面を有するバリスタセラミックＶＫの層を示す。伝導体ペーストが焼き固まった形状の電極Ｅ１およびＥ２を、バリスタセラミックＶＫの層の上面および／または下面に形成する。これら電極は、互いに距離を置き、離れているが、同じ層の表面上に形成されている。このバリスタＶが、明らかにキャパシタンスを作らないことは明白である。多層構成ＭＳは、線によって示されているさらなる層を備えることができる。

【0043】

図７は、バリスタＶを作製するために使用されうる、模範的なメタライゼーション面を有するバリスタセラミックＶＫの層を示す。伝導体ペーストが焼き固まった形状の電極Ｅ１１およびＥ２１、ならびにＥ１２およびＥ２２の、それぞれの二つの電極の場合においても、バリスタセラミックＶＫの層の上面および下面に形成されている。これら電極は、互いに距離を置き、離れているが、それぞれの層の表面上に形成されている。それぞれ同じ電極に関連しているＥ１１およびＥ２１、ならびにＥ１２およびＥ２２のメタライゼーション面は、貫通ビアホールＤＫによって互いに接続している。すると、当該バリスタの機能性は、二つの電極のペアーにおける効果を生じることが可能となる。

【0044】

当該多層構造の全ての実施形態において、それぞれの層が、その間に構成されたメタライゼーション面が配置されている同じ様な複数の部分層を備える、ということがありうる。このように、特に少なくとも一つのバリスタＶまたはキャパシタにおいて、層の平面に対して垂直に立っている櫛のような電極を形成することが可能となる。これは、例えば図８における二つの“歯”を有する櫛状の電極として既に示されている。特に、内部で相互にかみあう櫛状の電極を有するものであれば、キャパシタまたはバリスタにとって高いキャパシタンス値を実現することが可能となる。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】