特許 5930654 電気光学装置及び電気光学装置の駆動方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】5930654

(24)【登録日】2016年5月13日

(45)【発行日】2016年6月8日

(54)【発明の名称】電気光学装置及び電気光学装置の駆動方法

(51)【国際特許分類】

   G09G 3/30 20060101AFI20160526BHJP

   G09G 3/20 20060101ALI20160526BHJP

【ＦＩ】

   G09G3/30 J

   G09G3/20 680G

   G09G3/20 624B

   G09G3/20 660X

   G09G3/20 611D

【請求項の数】11

【全頁数】17

(21)【出願番号】特願2011-227597(P2011-227597)

(22)【出願日】2011年10月17日

(65)【公開番号】特開2013-88540(P2013-88540A)

(43)【公開日】2013年5月13日

【審査請求日】2014年8月4日

(73)【特許権者】

【識別番号】512187343

【氏名又は名称】三星ディスプレイ株式會社

【氏名又は名称原語表記】Ｓａｍｓｕｎｇ Ｄｉｓｐｌａｙ Ｃｏ．，Ｌｔｄ．

(74)【代理人】

【識別番号】110000408

【氏名又は名称】特許業務法人高橋・林アンドパートナーズ

(72)【発明者】

【氏名】勝瀬 浩文

(72)【発明者】

【氏名】奥野 武志

(72)【発明者】

【氏名】石井 良

(72)【発明者】

【氏名】古宮 直明

【審査官】 小川 浩史

(56)【参考文献】

【文献】 特開２０１０−２５０１１１（ＪＰ，Ａ）

【文献】 国際公開第２０１１／１２１６５４（ＷＯ，Ａ１）

【文献】 米国特許出願公開第２００７／０１６４９３８（ＵＳ，Ａ１）

【文献】 特開２００８−２９２９８３（ＪＰ，Ａ）

【文献】 特表２００９−５３５６５８（ＪＰ，Ａ）

【文献】 Hong-Sik PARK, Hai-Jung IN, Kyong-Hwan OH, Oh-Kyong KWON，“P-166: Successive Cross Emission Driving for 3-Dimensional Active-Matrix Organic Light Emitting Diode Displays”，SID Symposium Digest of Technical Papers，Society for Imformation Display，２０１１年 ５月１９日，Volume 42, Issue 1，pp.1725-1728

【文献】 Hai-Jung IN, Kyong-Hwan OH, Chang-Woo SONG, Oh-Kyong KWON，“27.4: Distinguished Student Paper: Simultaneous Programming and Emission Driving Using External Compensation Method for 3D AMOLED Displays”，SID Symposium Digest of Technical Papers，Society for Information Display，２０１１年 ５月１７日，Volume 42, Issue 1，pp.361-364

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｇ０９Ｇ ３／２０−３／３８

(57)【特許請求の範囲】

【請求項1】

複数のデータ線と、複数の走査線と、前記データ線と前記走査線とが交わる領域に設けられ、発光素子を含む複数の画素領域と、を備え、
１フレーム中に、前記発光素子が全ての前記画素領域において所定の期間に一斉に発光する発光期間と前記発光素子が発光しない非発光期間とを有し、
発光素子を発光させるための画素回路を１つだけ備える前記画素領域が１行おきに設けられ、
１つの画素回路を備える画素領域の間の行に、発光素子を発光させるための画素回路を２つ備える前記画素領域が１行おきに設けられ、
２つの画素回路を備える前記画素領域は、一方の画素回路で発光素子を発光させている期間に他方の画素回路で該発光素子を発光させるための書き込み処理を実行することを特徴とする、電気光学装置。

【請求項2】

２つの画素回路を備える前記画素領域の内、一方の画素回路は物理的に２つの分割画素回路に分割されていることを特徴とする、請求項１に記載の電気光学装置。

【請求項3】

前記２つの分割画素回路の内、一方の分割画素回路は、画素回路を１つだけ備える前記画素領域の一部に位置することを特徴とする、請求項２に記載の電気光学装置。

【請求項4】

前記発光期間と前記非発光期間とを１フレーム中に２回繰り返すことを特徴とする、請求項１に記載の電気光学装置。

【請求項5】

前記発光期間と前記非発光期間の長さは同一であることを特徴とする、請求項１に記載の電気光学装置。

【請求項6】

前記発光期間と前記非発光期間の長さは異なることを特徴とする、請求項１に記載の電気光学装置。

【請求項7】

複数のデータ線と、複数の走査線と、前記データ線と前記走査線とが交わる領域に設けられ、発光素子を含む複数の画素領域と、を備え、１フレーム中に、前記発光素子が全ての前記画素領域において所定の期間に一斉に発光する発光期間と前記発光素子が発光しない非発光期間とを有し、発光素子を発光させるための画素回路を１つだけ備える前記画素領域が１行おきに設けられ、１つの画素回路を備える画素領域の間の行に、発光素子を発光させるための画素回路を２つ備える前記画素領域が１行おきに設けられる電気光学装置において、
前記発光素子が発光している前記発光期間に、画素回路を２つ備える前記画素領域において該発光素子に電流を供給していない画素回路が該発光素子を発光させるための書き込み処理を実行する第１ステップと、
前記発光素子が発光していない前記非発光期間に画素回路を１つ備える前記画素領域において画素回路が該発光素子を発光させるための書き込み処理を実行する第２ステップと、
を備えることを特徴とする、電気光学装置の駆動方法。

【請求項8】

前記発光期間と前記非発光期間とが１フレーム中に２回繰り返されることを特徴とする、請求項７に記載の電気光学装置の駆動方法。

【請求項9】

前記発光期間と前記非発光期間の長さは同一であることを特徴とする、請求項７に記載の電気光学装置の駆動方法。

【請求項10】

前記発光期間と前記非発光期間の長さは異なることを特徴とする、請求項７に記載の電気光学装置の駆動方法。

【請求項11】

前記発光期間の方が前記非発光期間よりも長い場合は、前記第１ステップは、前記非発光期間の長さだけ実行されることを特徴とする、請求項１０に記載の電気光学装置の駆動方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、電気光学装置及び電気光学装置の駆動方法に関する。

【背景技術】

【0002】

テレビ受像機の表示部には、透過型あるいは半透過反射型の液晶パネルを備えた液晶表示装置や、有機ＥＬ素子が構成された有機ＥＬ表示パネルを備えた有機ＥＬ表示装置が広く用いられている。このような電気光学装置は、近年では高解像度化や三次元画像の表示に伴って、画素回路の駆動の高速化が求められている。

【0003】

特に、三次元画像の表示に適した画素回路および画素回路の駆動方法に関する技術が、例えば特許文献１，２および非特許文献１，２等で開示されている。

【先行技術文献】

【特許文献】

【0004】

【特許文献1】特開２０１１−０３４０３９号公報

【特許文献2】特開２０１０−２５０１１１号公報

【非特許文献】

【0005】

【非特許文献1】ＳＩＤ２０１１ ＤＩＧＥＳＴ ｐ．１７２５

【非特許文献2】ＡＭ−ＦＰＤ’１１ ｐ．１２

【発明の概要】

【発明が解決しようとする課題】

【0006】

しかし、特許文献１，２で開示された発明は、画面が高精細になり、また画面が大画面化すると、各画素の充電期間が充分に確保できなくなるという問題があった。非特許文献１，２で開示された発明は、特許文献１，２で開示された発明における問題を解決するものであるが、後述するように、各画素に画素回路が複数設けられるので、１画素あたりの回路素子数は著しく増加するため歩留まりが低下し、さらに画素回路のない開口部から光を透過するボトムエミッションタイプのアクティブマトリクス式有機ＥＬ（Ａｃｔｉｖｅ Ｍａｔｒｉｃｓ Ｏｒｇａｎｉｃ Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ；ＡＭＯＬＥＤ）の場合、開口率が低下するなどの問題があった。

【0007】

そこで、本発明は、上記問題に鑑みてなされたものであり、本発明の目的とするところは、画面が高精細になり、また画面が大画面化した場合でも、各画素の充電期間を充分に確保できるとともに、開口率の低下を抑えることが可能な、新規かつ改良された電気光学装置及び電気光学装置の駆動方法を提供することにある。

【課題を解決するための手段】

【0008】

上記課題を解決するために、本発明のある観点によれば、複数のデータ線と、複数の走査線と、データ線と走査線とが交わる領域に設けられ、発光素子を含む複数の画素領域と、を備え、１フレーム中に、発光素子が全ての画素領域において所定の期間に一斉に発光する発光期間と発光素子が発光しない非発光期間とを有し、発光素子を発光させるための画素回路を１つだけ備える画素領域が１行おきに設けられ、１つの画素回路を備える画素領域の間の行に、発光素子を発光させるための画素回路を２つ備える画素領域が１行おきに設けられ、２つの画素回路を備える画素領域は、一方の画素回路で発光素子を発光させている期間に他方の画素回路で該発光素子を発光させるための書き込み処理を実行することを特徴とする、電気光学装置が提供される。

【0009】

かかる構成によれば、電気光学装置は、複数のデータ線と、複数の走査線と、データ線と走査線とが交わる領域に設けられ、発光素子を含む複数の画素領域と、を備える。電気光学装置は、１フレーム中に、発光素子が全ての画素領域において所定の期間に一斉に発光する発光期間と発光素子が発光しない非発光期間とを有し、発光素子を発光させるための画素回路を１つだけ備える画素領域と、発光素子を発光させるための画素回路を２つ備える画素領域とが１行おきに設けられる。そして、２つの画素回路を備える画素領域は、一方の画素回路で発光素子を発光させている期間に他方の画素回路で該発光素子を発光させるための書き込み処理を実行する。その結果、上記電気光学装置は、画面が高精細になり、また画面が大画面化した場合でも、各画素の充電期間を充分に確保できるとともに、開口率の低下を抑えることが可能となる。

【0010】

２つの画素回路を備える画素領域の内、一方の画素回路は物理的に分割されていてもよい。分割されている一方の画素回路は、画素回路を１つだけ備える画素領域の一部に位置していてもよい。

【0011】

発光期間と非発光期間とを１フレーム中に２回繰り返していてもよい。発光期間と非発光期間の長さは同一であってもよく、異なっていてもよい。

【0012】

また、上記課題を解決するために、本発明の別の観点によれば、複数のデータ線と、複数の走査線と、データ線と走査線とが交わる領域に設けられ、発光素子を含む複数の画素領域と、を備え、１フレーム中に、発光素子が全ての画素領域において所定の期間に一斉に発光する発光期間と発光素子が発光しない非発光期間とを有し、発光素子を発光させるための画素回路を１つだけ備える画素領域が１行おきに設けられ、１つの画素回路を備える画素領域の間の行に、発光素子を発光させるための画素回路を２つ備える画素領域が１行おきに設けられる電気光学装置において、発光素子が発光している発光期間に、画素回路を２つ備える画素領域において該発光素子に電流を供給していない画素回路が該発光素子を発光させるための書き込み処理を実行する第１ステップと、発光素子が発光していない非発光期間に画素回路を１つ備える画素領域において画素回路が該発光素子を発光させるための書き込み処理を実行する第２ステップと、を備えることを特徴とする、電気光学装置の駆動方法が提供される。

【0013】

発光期間と非発光期間とが１フレーム中に２回繰り返されていてもよい。発光期間と非発光期間の長さは同一であってもよく、異なっていてもよい。

【0014】

発光期間の方が非発光期間よりも長い場合は、第１ステップは、非発光期間の長さだけ実行されるようにしてもよい。

【発明の効果】

【0015】

以上説明したように本発明によれば、各画素の充電期間を充分に確保できるとともに、開口率の低下を抑えることが可能な、新規かつ改良された電気光学装置及び電気光学装置の駆動方法を提供することができる。

【図面の簡単な説明】

【0016】

【図1】本発明の一実施形態に係る電気光学装置１００の構成を示す説明図である。

【図2】図１に示した本発明の一実施形態に係る電気光学装置１００の画素１３０ａ、１３０ｂの具体的な回路構成例を示す説明図である。

【図3】図１に示した本発明の一実施形態に係る電気光学装置１００のパネル駆動タイミングを示す説明図である。

【図4】本発明の一実施形態に係る電気光学装置１００で三次元画像を表示する際の、シャッターグラスの駆動を示す説明図である。

【図5】本発明の一実施形態にかかる電気光学装置１００に含まれるパネル内蔵回路ブロックを示す説明図である。

【図6】本発明の一実施形態にかかる電気光学装置１００の画素回路用の制御信号のタイミングチャートを示す説明図である。

【図7】本発明の一実施形態にかかる電気光学装置１００における、表示データの必要保持時間を示す説明図である。

【図8】図１に示した本発明の一実施形態に係る電気光学装置１００のパネル駆動タイミングの別の例を示す説明図である。

【図9】図１に示した本発明の一実施形態に係る電気光学装置１００のパネル駆動タイミングの別の例を示す説明図である。

【図10】従来の画像表示装置の画素構成例を示す説明図である。

【図11】図１０に示した電気光学装置１０の画素３０の具体的な回路構成例を示す説明図である。

【図12】図１０に示した電気光学装置１０のパネル駆動タイミングを示す説明図である。

【図13】図１０に示した電気光学装置１０の画素回路用の制御信号のタイミングチャートを示す説明図である。

【図14】従来の画像表示装置の画素構成例を示す説明図である。

【図15】図１４に示した電気光学装置１０’のパネル駆動タイミングを示す説明図である。

【発明を実施するための形態】

【0017】

以下に添付図面を参照しながら、本発明の好適な実施の形態について詳細に説明する。なお、本明細書及び図面において、実質的に同一の機能構成を有する構成要素については、同一の符号を付することにより重複説明を省略する。

【0018】

＜１．従来技術および問題点＞
まず、本発明の好適な実施の形態について詳細に説明する前に、従来技術およびその問題点について説明する。

【0019】

表示装置が表示する画像を三次元画像としてユーザに知覚させるには、液晶などの偏光素子から成るシャッターグラスが用いられる。シャッターグラスは、ＡＭＯＬＥＤパネルが左右の目に映す画像を、１フレーム（６０Ｈｚ）中に切り替えて表示するタイミングに同期してシャッターを開閉し、適切な目にのみ表示映像を届けることができる。

【0020】

ここで、シャッターが開閉を完了していない期間にパネルが発光表示すると、左右２つの映像が混在して見えてしまう。そのため、シャッターが開閉を完了していない期間中は画像を表示しない消光状態にし、一方のシャッターのみが開いた状態になった後にパネルの全画素を同時発光させる。これにより、左目と右目用の画像が全く混在して見えることがない、いわゆる３Ｄクロストークフリーな表示画質を得ることが可能になる。

【0021】

図１０は、従来の画像表示装置の画素構成例を示す説明図である。図１０は、電気光学装置１０の画素構成例として、走査線（ＳＣＡＮ）４０とデータ信号線４１との交点に設けられる、破線で示した１つの画素３０の画素領域中に、１つの発光素子２１と、画素電圧保持および電流制御回路を備えた画素回路２０とを示している。発光素子２１は、電流が流れると、その電流量に応じて自発光する素子である。

【0022】

図１１は、図１０に示した電気光学装置１０の画素３０の具体的な回路構成例を示す説明図であり、図１２は、図１０に示した電気光学装置１０のパネル駆動タイミングを示す説明図である。図１１のようにＰＭＯＳＦＥＴで構成された画素回路の場合、走査線（ＳＣＡＮ）４０にＬＯＷ電圧が印加されて画素スイッチ１１がＯＮされたタイミングに同期して、データ信号線４１から映像データに基づく画素電圧が充電され電圧保持容量２２が更新される。その後、再び走査線４０にＨＩＧＨ電圧が印加され画素スイッチ１１がＯＦＦされ画素電圧が保持される。全ての画素のデータの更新が終了した後、全画素同時に発光制御線４４をＬＯＷ電圧にして発光用スイッチ１２がＯＮになると、アノード側電源線４２からカソード側電源線４３へ電流が流れることで、発光素子２１が発光する。

【0023】

図１２は、図１０に示した電気光学装置１０のパネル駆動タイミングを示す説明図である。そして図１３は、図１０に示した電気光学装置１０の画素回路用の制御信号のタイミングチャートを示す説明図である。

【0024】

図１０に示した電気光学装置１０は、図１２に示したように、左右それぞれの映像が１２０Ｈｚのサブフレーム期間ごとに切り替わるように、パネルの画素電圧が更新される。電気光学装置１０は、上述したような３Ｄクロストークフリーを実現するため、図１２に示したように、更に半分の期間を消光期間にして左目用の映像データに基づき線順次走査してパネルの全画素電圧を書き換え、全画素電圧を書き換え終了した後で全画素を発光し左目用映像を表示する。符号５０で示す実線は、線順次走査の様子を模式的に示したものであり、符号５１は、左目用の画像の表示データが各画素に書き込まれている状態を模式的に示したものである。

【0025】

図１３に示したタイミングチャートは、１行目の走査線４０に印加されるＳＣＡＮ［１］、２行目の走査線４０に印加されるＳＣＡＮ［２］、・・・、ｎ−１行目の走査線４０に印加されるＳＣＡＮ［ｎ］、ｎ行目の走査線４０に印加されるＳＣＡＮ［ｎ］、発光用スイッチ１２をオンにするための制御信号ＥＭ、データ信号線４１に印加されるＤＡＴＡ［ｍ］を示している。図１３に示したように、１行目から順に走査線に所定の信号を印加して、その間にデータ信号線４１から映像データに基づく画素電圧を充電し、発光用スイッチ１２をオンにするための制御信号によって発光用スイッチ１２をオンにすることで画面が発光する。

【0026】

同様に次のサブフレーム期間で消光期間中に右目用の映像データに基づき線順次走査してパネルの全画素電圧を書き換え、全画素電圧の書き換えが終了した後で全画素を発光し右目用映像を表示する。符号５２は、右目用の画像の表示データが各画素に書き込まれている状態を模式的に示したものである。この例では、図１２に示す１フレームのほぼ４分の１の期間に全画素が更新される。

【0027】

しかし、画面が高精細になり、また画面が大画面化すると、各画素へ表示データを更新する期間が充分に確保できなくなるという問題があった。そこで、画面が高精細になったり、画面が大画面化したりした場合でも、各画素へ表示データを更新する期間を確保できる表示装置の例について説明する。

【0028】

図１４は、従来の画像表示装置の画素構成例を示す説明図である。図１４は、電気光学装置１０’の画素構成例として、走査線（ＳＣＡＮ）４０ｄ，４０ｅとデータ信号線４１とアノード側電源線４２とに囲まれた、破線で示した１つの画素３０の画素領域中に、１つの発光素子２１と、画素電圧保持および電流制御回路を備えた２つの画素回路２０ａ、２０ｂと、を示している。

【0029】

図１４に示した電気光学装置１０’は、１つの画素３０の中の２つの画素回路２０ａ、２０ｂでは、左右それぞれの画素電圧が保持できるようになっている。図１５は、図１４に示した電気光学装置１０’のパネル駆動タイミングを示す説明図である。図１５に示すように例えば、画素回路２０ａの画素電圧に保持された左目用の映像の発光表示期間中に、画素回路２０ｂに右目用の映像の表示データを書き込めるようになる。

【0030】

更に具体的には、図１０に示した電気光学装置１０では、前フレームの発光期間が終了してから、現フレームの映像データに基づき、線順次駆動により画素電圧の更新が開始された。図１４に示した電気光学装置１０’では、前フレームの第２発光期間から現フレームの映像データに基づく画素電圧の更新が行われ、第１消光期間の終了までの期間を表示データ更新期間に割り当てることが可能となる。

【0031】

図１０に示した電気光学装置１０では発光のみの動作に費やされていた期間が、図１４に示した電気光学装置１０’では消光時の従来データ更新期間に加わる。従って、図１４に示した電気光学装置１０’は、総データ更新期間は、図１０に示した電気光学装置１０の実質２倍に増加される。図１４に示した電気光学装置１０’は、データ更新期間の不足に対して著しい効果を得ることができる。

【0032】

しかしながら、図１４に示した電気光学装置１０’には、各画素に画素回路が複数設けられるので、１画素あたりの回路素子数は著しく増加するため歩留まりが低下し、さらに画素回路のない開口部から光を透過するボトムエミッションタイプのＡＭＯＬＥＤの場合、開口率が低下するなどの問題があった。

【0033】

そこで、以下で説明する本発明の一実施形態では、これらの問題点を解決する電気光学装置及び電気光学装置の駆動方法について説明する。

【0034】

＜２．本発明の一実施形態＞
［電気光学装置の構成例］
まず、図面を参照しながら本発明の一実施形態に係る電気光学装置の構成例について説明する。図１は、本発明の一実施形態に係る電気光学装置１００の構成を示す説明図である。以下、図１を用いて本発明の一実施形態に係る電気光学装置１００の構成について説明する。

【0035】

図１に示したように、本発明の一実施形態に係る電気光学装置１００は、走査線（ＳＣＡＮ）１４０ａ、１４０ｂ、１４０ｃと、データ信号線１４１と，アノード側電源線１４２とに囲まれた、破線で示した画素１３０ａ、１３０ｂが１ラインおきに交互に設けられる構成を有する。

【0036】

各画素１３０ａ、１３０ｂは、それぞれ画素回路１２０ａと、発光素子１２１ａ、１２１ｂと、を含んで構成される。発光素子１２１ａ、１２１ｂは、電流が流れると、その電流量に応じて自発光する素子である。画素回路１２０ａは、発光素子１２１ａを発光させるために、画素電圧保持および電流制御回路を備えている。そして、各画素１３０ａに備えられている発光素子１２１ａには、画素回路１２０ａの他に、画素回路１２０ｂが接続されている。画素回路１２０ｂは、画素回路１２０ｃ、１２０ｄからなり、画素回路１２０ｃ、１２０ｄは画素回路１２０ｂを２分割したものである。画素回路１２０ｃは画素１３０ａに含まれるが、画素回路１２０ｄは画素１３０ｂにかかっている。

【0037】

画素回路１２０ｂを構成する画素回路１２０ｃと画素回路１２０ｄは、発光素子２１が上下の画素１３０で等間隔に配置できるように画素回路を分割しているものである。従って、画素回路１２０ａと画素回路１２０ｂとは、電気回路としては同等の機能を備えるし、発光素子と画素回路との位置関係は係る例に限定されるものではない。いずれにしても画素回路１２０ａと画素回路１２０ｂとが、発光素子１２１ａに接続され、それぞれ独立して画素電圧を更新及び保持可能であることを特徴とする。

【0038】

画素１３０ｂに含まれる画素回路１２０ａは、発光素子１２１ｂにのみ接続している。なお、図１では簡潔化のため走査線１４０ａ、１４０ｂ、１４０ｃのみ記載しているが、後述するように、本発明の一実施形態に係る電気光学装置１００には、画素回路１２０ａ、１２０ｂを独立に制御可能なように制御線が追加される。

【0039】

図２は、図１に示した本発明の一実施形態に係る電気光学装置１００の画素１３０ａ、１３０ｂの具体的な回路構成例を示す説明図である。図２には、画素回路１２０ａ、１２０ｂを独立に制御可能なように、発光制御線１４４ａ、１４４ｂ、１４４ｃが図示されている。

【0040】

図２のようにＰＭＯＳＦＥＴで構成された画素回路の場合、走査線１４０ａ、１４０ｂ、１４０ｃにＬＯＷ電圧が印加されて画素スイッチ１１１ａ、１１１ｂ、１１１ｃがそれぞれＯＮされたタイミングに同期して、データ信号線１４１から映像データに基づく画素電圧が充電され、電圧保持容量１２２ａ、１２２ｂ、１２２ｃが更新される。その後、再び走査線１４０ａ、１４０ｂ、１４０ｃにＨＩＧＨ電圧が印加され画素スイッチ１１１ａ、１１１ｂ、１１１ｃがＯＦＦされ、画素電圧が保持される。全ての画素のデータの更新が終了した後、全画素同時に発光制御線をＬＯＷ電圧にして発光用スイッチ１１２ａ、１１２ｂ、１１２ｃがＯＮになると、アノード側電源線１４２からカソード側電源線１４３へ電流が流れることで、発光素子１２１ａ、１２１ｂ、１２１ｃが発光する。

【0041】

ここで、画素回路１２０ａ、１２０ｂは、それぞれ独立して駆動し、発光用スイッチ１１２ａ、１１２ｂはそれぞれ排他的にオン、オフ制御される。すなわち、画素回路１２０ａに画素電圧が充電されている場合は、発光期間において発光用スイッチ１１２ａがオンになり、画素回路１２０ｂに画素電圧が充電されている場合は、発光期間において発光用スイッチ１１２ｂがオンになる。このように画素回路１２０ａ、１２０ｂが独立して駆動していることで、本発明の一実施形態に係る電気光学装置１００は、画素１３０ａにおいて片方の画素回路が、保持した画素電圧に基づいて発光素子１３０ａを発光させている間に、もう片方の画素回路が画素電圧を充電することで表示データを更新することができ、表示データの更新時間を確保することができる。

【0042】

なお、図２に示したような画素回路１２０ｂを、図１のように画素回路１２０ｃ、１２０ｄの２つに分割するには、例えば、回路面積上大きな面積を有する電圧保持容量１２２ｂと、それ以外の素子とで分けるようにしてもよい。

【0043】

図３は、図１に示した本発明の一実施形態に係る電気光学装置１００のパネル駆動タイミングを示す説明図である。図４は、本発明の一実施形態に係る電気光学装置１００で三次元画像を表示する際の、シャッターグラスの駆動を示す説明図である。

【0044】

図１に示した電気光学装置１００は、図３に示したように、左右それぞれの映像が１２０Ｈｚのサブフレーム期間ごとに切り替わるように、パネルの画素電圧が更新される。電気光学装置１０は、上述したような３Ｄクロストークフリーを実現するため、図３に示したように、更に半分の期間を消光期間にして左目用の映像データに基づき線順次走査してパネルの全画素電圧を書き換え、全画素電圧を書き換え終了した後で全画素を発光し左目用映像を表示する。

【0045】

符号２０１、２０２、２０３で示す破線は、線順次走査の様子を模式的に示したものである。符号２０１は画素１３０ａの画素回路１２０ａを線順次走査する様子を示し、符号２０２は画素１３０ａの画素回路１２０ｂを線順次走査する様子を示し、符号２０３は画素１３０ｂの画素回路１２０ａを線順次走査する様子を示している。発光（１）は、例えば左目用の画像を表示する期間を示し、発光（２）は、例えば右目用の画像を表示する期間を示している。符号２０１および符号２０３で示される線順次走査によって表示データが書き込まれた各画素は、その後の発光（１）の期間で発光する。符号２０２および符号２０３で示される線順次走査によって表示データが書き込まれた各画素は、その後の発光（２）の期間で発光する。

【0046】

図３のタイミングチャートで示している「表示データ更新時間」は、画素１３０ａに含まれる画素回路１２０ａまたは画素回路１２０ｂのどちらか一方の表示データを更新する時間、および、画素１３０ｂに含まれる画素回路１２０ａの表示データを更新する時間である。例えば、画素回路１２０ａが画素電圧を保持している状態では画素回路１２０ａで表示データを更新することは出来ない。表示する画像が崩れてしまうからである。その場合は、画素回路１２０ａで画素電圧を保持しつつ、画素回路１２０ｂで表示データを更新する。

【0047】

発光（２）の期間で、画素回路１２０ａは、走査線１４０ａにＬＯＷ電圧が印加され、画素スイッチ１１１ａがＯＮされたタイミングに同期してデータ信号線１４１から左目用映像データに基づく画素電圧が充電され、電圧保持容量１２２ａが更新され、再び走査線１４０ａにＨＩＧＨ電圧が印加され、画素スイッチ１１１ａはＯＦＦされることで、画素電圧が保持される。このとき、走査線１４０ａは縦方向では２画素毎に設けられているので、線順次ではなく、１ライン飛ばしで（例えば奇数ラインが）走査され、全画素の半分が更新される。

【0048】

発光（２）の期間で、発光制御線１４４ｂ、１４４ｃはＬＯＷ電圧を印加して、発光制御スイッチ１１２ｂ、１１２ｃをＯＮして発光素子１２１ａ、１２１ｂを駆動制御する。ここで画素１３０ａの画素回路１２０ｂは、更に前のフレームにおいて、後述の手順で表示データが更新されている。少なくとも、パネル電源投入直後は、全画素データは発光制御スイッチをＯＦＦにした状態で黒表示の画素電圧に更新されている。

【0049】

続けて発光（２）の期間が終了したタイミング、すなわち現フレームの最初の消光期間で、画素１３０ｂの画素回路１２０ａが、現フレームの左目用映像データに基づく画素電圧の更新を開始する。このとき走査線１４０ｃは、走査線１４０ａと同様に１ライン飛ばしで（例えば偶数ラインが）走査され、同様の制御により全画素の残り半分が更新される。最初の消光期間では全ての発光制御線１４４ａ，１４４ｂ，１４４ｃにＨＩＧＨ電圧が印加され、発光制御スイッチ１１２ａ、１１２ｂ、１１２ｃはＯＦＦ状態となっている。画素１３０ｂの画素回路１２０ａの画素電圧がすべて更新されたタイミングで、発光制御線１４４ａ、１４４ｃにＬＯＷ電圧を印加して、画素１３０ａの画素回路１２０ａおよび画素１３０ｂの画素回路１２０ａの保持電圧により、それぞれに接続された発光素子１２１ａ、１２１ｂを駆動制御して、左目用の映像データに基づく発光（１）の期間が開始される。

【0050】

この発光（１）の期間中、画素１３０ａの画素回路１２０ｂが、現フレームの右目用映像データに基づく画素電圧の更新を開始する。この時、走査線１４０ｂは１ライン飛ばしで走査され、全画素の半分が更新される。

【0051】

発光（１）の期間が終了（＝画素１３０ａの画素回路１２０ｂの更新が終了）した２番目の消光期間に、画素１３０ｂの画素回路１３０ａが同様に１ライン飛ばしで走査され、全画素の残り半分が更新される。その後、発光制御線１４４ｂ、１４４ｃにＬＯＷ電圧を印加して、画素１３０ａの画素回路１２０ｂおよび画素１３０ｂの画素回路１２０ａの保持電圧により、それぞれに接続された発光素子１２１ａ、１２１ｂを駆動制御して、右目用の映像データに基づく発光（２）の期間が開始される。

【0052】

以下この制御が順次繰り返され、左目用および右目用の映像表示が実現される。この時、図３に示したように、表示データ更新時間は従来技術の場合の実質２倍の期間に拡大することができる。

【0053】

図５は、本発明の一実施形態にかかる電気光学装置１００に含まれる、マトリクス状配置の画素１３０（画素１３０ａ、１３０ｂを総称している）と、走査制御回路１３１と、データ信号制御回路１３２と、を含んだパネル内蔵回路ブロックを示す説明図である。走査線１４０ａ、１４０ｂに印加する信号は、１２０Ｈｚごとに走査制御回路１３１の出力が切り替わるように制御されればよく、図５に示すように、走査制御回路１３１の後に、サブフレームごとに出力先を切り替える制御回路１３３を別途設けることで、走査制御回路１３１の出力を走査線１４０ａまたは走査線１４０ｂに切り替えて入力することが可能になる。図５には、サブフレームごとに出力先を切り替える制御回路１３３を制御するための対象画素切り替え信号線（ＬＲ）１４５を図示している。

【0054】

なお、本発明の一実施形態にかかる電気光学装置１００は、１ラインの飛び越し走査を行うため、結果的に走査制御回路１３１内のシフトレジスタ回路は、従来技術と比較して半分になる。４分の１フレームごとに画素１３０ａと画素１３０ｂとで出力先が切り替わり、２分の１フレームごとに画素１３０ａの画素回路１２０ａと画素回路１２０ｂとで出力先が切り替わる。

【0055】

図６は、図１に示した本発明の一実施形態にかかる電気光学装置１００の画素回路用の制御信号のタイミングチャートを示す説明図である。

【0056】

図６に示したタイミングチャートは、データ信号線１４１に印加されるＤＡＴＡ［ｍ］、１行目の走査線１４０ａまたは走査線１４０ｂに印加されるＳＣＡＮ［１］、２行目の走査線１４０ｃに印加されるＳＣＡＮ［２］、・・・、ｎ−１行目の走査線１４０ａまたは走査線１４０ｂに印加されるＳＣＡＮ［ｎ−１］、ｎ行目の走査線１４０ｃに印加されるＳＣＡＮ［ｎ］、走査線１４０ａまたは走査線１４０ｂのいずれかを有効にするために対象画素切り替え信号線１４５に印加されるＬＲ、発光用スイッチ１１２ａ、１１２ｂ、１１２ｃをオンにするための制御信号ＥＭ１［ｎ］、ＥＭ２［ｎ］、ＥＭ３［ｎ］を示している。

【0057】

ＬＲがＨＩＧＨになっているときは、走査線１４０ａが選択され、ＬＲがＬＯＷになっているときは、走査線１４０ｂが選択される。ＬＲがＨＩＧＨの時にＳＣＡＮ［１］、［２］、・・・、［ｎ−１］、［ｎ］が順次ＬＯＷになると、１行おきに走査線１４０ａと走査線１４０ｃが選択される。またＬＲがＬＯＷの時にＳＣＡＮ［１］、［２］、・・・、［ｎ−１］、［ｎ］が順次ＬＯＷになると、１行おきに走査線１４０ｂと走査線１４０ｃが選択される。図６に示したような信号を各線に印加することで、本発明の一実施形態にかかる電気光学装置１００は上述したような動作が可能となる。

【0058】

図７は、本発明の一実施形態にかかる電気光学装置１００における、表示データの必要保持時間を示す説明図である。図７（ａ）は、図３の走査期間２０１で更新された表示データの必要保持時間を示し、図７（ｂ）は、図３の走査期間２０２で更新された表示データの必要保持時間を示し、図７（ｃ）は、図３の走査期間２０１で更新された表示データの必要保持時間を示す。なお、図７は理解のため、各々の画素回路が表示のために画素電圧を保持する必要がある期間を、符号３０１、３０２、３０３を付した斜線で示している。本発明の一実施形態にかかる電気光学装置１００は、図７に示したように、発光期間ごとに表示に用いられる保持電圧が、画素１３０ａの画素回路１２０ａと画素回路１２０ｂとで交互に繰り返されている。

【0059】

以上説明したように、全画素の半分の画素を予め発光期間で線順次走査して画素電圧を画素回路に保持させ、残りの画素を消光期間で線順次走査して画素電圧を画素回路に保持させることで、本発明の一実施形態に係る電気光学装置１００は、画面が高精細になり、また画面が大画面化した場合でも、各画素の充電期間を充分に確保できる。また、本発明の一実施形態に係る電気光学装置１００は、従来の各画素に２つの画素回路を備える場合と比べて開口率が上昇し、画像表示時の明るさを確保することができる。

【0060】

図８は、図１に示した本発明の一実施形態に係る電気光学装置１００のパネル駆動タイミングの別の例を示す説明図である。消光期間と発光期間がほぼ同等の長さであれば、データ更新期間を最大限に確保することが可能であるが、例えば図８のように消光期間が発光期間より長い場合でも、両期間の総和の半分ずつに画素１３０ａ及び画素１３０ｂのデータ書き込みを割り当てることで効率的にデータ書き込み期間を拡大することができる。

【0061】

図９は、図１に示した本発明の一実施形態に係る電気光学装置１００のパネル駆動タイミングの別の例を示す説明図である。図９のように消光期間が発光期間より短い場合であれば、消光期間の長さを基準にして画素１３０ａおよび画素１３０ｂのデータ更新期間を確保すれば、最大限のデータ書き込み期間を拡大することができる。

【0062】

＜２．まとめ＞
本発明の一実施形態にかかる電気光学装置１００の回路構成及び駆動タイミングは、シャッターグラス方式の立体表示において、３Ｄクロストークフリーとするための発光期間や消光期間が、現実問題として４分の１フレーム相当の時間必要となる課題に着目して考えだされたものである。

【0063】

従来技術では、１つの画素に１つの画素回路しか無い場合は、発光期間中は駆動制御用の画素電圧を保持するため、該画素回路内の画素電圧を書き換えることができず、実質的に消光期間でのみでしかデータ更新が出来なかった。

【0064】

また別の従来技術では、データ更新に利用できない発光期間を利用するため１つの画素に２つの画素回路を内蔵して、データ更新期間を２倍確保することを実現したが、１つの画素に２つの画素回路を設けることで開口率が低下し、画像表示時の輝度を確保できないという新たな問題が生じた。

【0065】

本発明の一実施形態にかかる電気光学装置１００では、図４に示したように、サブフレームごとに必ず発光期間と消光期間が繰り返される駆動タイミングにおいて、発光期間において、既に書きこまれているデータとの重複を回避するための、データ書き込みのための画素回路を確保する。これにより、本発明の一実施形態にかかる電気光学装置１００は、回路規模の増加を抑制しながら、データ書き込み時間を大幅に増加（実質２倍）にできる。また本発明の一実施形態にかかる電気光学装置１００は、上下の画素にまたがるようにして、画素の駆動に必要な回路が配置される。これにより本発明の一実施形態にかかる電気光学装置１００は、全ての画素で同等の光学特性（例えば輝度や色味だけでなく発光形状など）を確保することが可能となる。

【0066】

以上、添付図面を参照しながら本発明の好適な実施形態について詳細に説明したが、本発明はかかる例に限定されない。本発明の属する技術の分野における通常の知識を有する者であれば、特許請求の範囲に記載された技術的思想の範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、これらについても、当然に本発明の技術的範囲に属するものと了解される。

【0067】

例えば、上記実施形態では、ＡＭＯＬＥＤの場合について説明としたが、本発明はかかる例に限定されない。例えば、パネルのバックプレーンにＬＴＰＳを用いた場合などに適用される、駆動用ＴＦＴの特性ばらつき補償回路を内蔵した画素回路で本発明の駆動タイミングを適用するようにしてもよい。

【符号の説明】

【0068】

１００ 電気光学装置
１１０ａ、１１０ｂ、１１０ｃ 駆動用ＴＦＴ
１１１ａ、１１１ｂ、１１１ｃ スイッチ用ＴＦＴ
１１２ａ、１１２ｂ、１１２ｃ 発光制御用スイッチＴＦＴ
１２０ａ、１２０ｂ 画素回路
１２１ａ、１２１ｂ、１２１ｃ 発光素子
１２２ａ、１２２ｂ、１２２ｃ 電圧保持容量
１３０ａ、１３０ｂ 画素
１３１ ゲート信号側ドライバ
１３２ データ信号側ドライバ
１３３ 駆動画素回路セレクタ
１４０ａ、１４０ｂ、１４０ｃ 走査信号線
１４１ データ信号線
１４２ アノード側電源線
１４３ カソード側電源線
１４４ 発光制御信号線
１４５ 対象画素切り替え信号線

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】

【図15】