特許 5930700 スイッチング電源装置及びその制御方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】5930700

(24)【登録日】2016年5月13日

(45)【発行日】2016年6月8日

(54)【発明の名称】スイッチング電源装置及びその制御方法

(51)【国際特許分類】

   H02M 3/28 20060101AFI20160526BHJP

【ＦＩ】

   H02M3/28 P

【請求項の数】6

【全頁数】18

(21)【出願番号】特願2011-279186(P2011-279186)

(22)【出願日】2011年12月21日

(65)【公開番号】特開2013-132112(P2013-132112A)

(43)【公開日】2013年7月4日

【審査請求日】2014年11月18日

(73)【特許権者】

【識別番号】000233295

【氏名又は名称】株式会社日立情報通信エンジニアリング

(74)【代理人】

【識別番号】100074550

【弁理士】

【氏名又は名称】林 實

(72)【発明者】

【氏名】阿部 孔介

(72)【発明者】

【氏名】高橋 史一

(72)【発明者】

【氏名】鈴木 秀和

(72)【発明者】

【氏名】望月 和

【審査官】 鈴木 重幸

(56)【参考文献】

【文献】 国際公開第２０１０／０２２９５９（ＷＯ，Ａ１）

【文献】 特開２０１１−１６６９４９（ＪＰ，Ａ）

【文献】 特開２０１１−０５５６０２（ＪＰ，Ａ）

【文献】 特開２００７−３２５３８６（ＪＰ，Ａ）

【文献】 特開２００４−２６０９２８（ＪＰ，Ａ）

【文献】 特開２０１０−２１３４３０（ＪＰ，Ａ）

【文献】 特開２００８−２６３７４８（ＪＰ，Ａ）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｈ０２Ｍ ３／００− ３／４４

(57)【特許請求の範囲】

【請求項1】

直流電圧を入力してトランスの一次側に電力供給するスイッチング回路と、前記トランスの二次側から直流出力電圧を生成し負荷に電力供給する整流平滑回路と、前記直流出力電圧を帰還して前記スイッチング回路と前記整流平滑回路に所望のパルス信号を供給する制御回路とを備えるスイッチング電源装置であって、
前記制御回路は、
入力電力情報またはトランス電流情報に基づき、前記スイッチング回路の各スイッチング素子のオンとオフのタイミングを制御するパルス第一制御手段と、
前記整流平滑回路の各スイッチング素子のオンとオフのタイミングを制御するパルス第二制御手段と、を備え、
さらに、前記制御回路は、
前記直流出力電圧を帰還させて目標値の基準電圧と比較し、誤差を増幅する誤差増幅器と、
前記誤差と前記パルス第一制御手段から出力される信号とを加算して第１の加算信号を得る第１の加算器と、
前記第１の加算信号に応じた第１のパルス信号を生成する第１のパルス幅変調回路と、
前記誤差と前記パルス第二制御手段から出力される信号とを加算して第２の加算信号を得る第２の加算器と、
前記第２の加算信号に応じた第２のパルス信号を生成する第２のパルス幅変調回路と、を備え、
前記第１のパルス信号によって、前記スイッチング回路の各スイッチング素子のオンとオフのタイミングを制御し、
前記第２のパルス信号によって、前記整流平滑回路の各スイッチング素子のオンとオフのタイミングを制御する、ことを特徴とするスイッチング電源装置。

【請求項2】

直流電圧を入力してトランスの一次側に電力供給するスイッチング回路と、前記トランスの二次側から直流出力電圧を生成し負荷に電力供給する整流平滑回路と、前記直流出力電圧を帰還して前記スイッチング回路と前記整流平滑回路に所望のパルス信号を供給する制御回路とを備えるスイッチング電源装置であって、
前記制御回路は、
入力電力情報またはトランス電流情報に基づき、前記スイッチング回路の各スイッチング素子のオンとオフのタイミングを制御するパルス第一制御手段と、
前記整流平滑回路の各スイッチング素子のオンとオフのタイミングを制御するパルス第二制御手段と、を備え、
さらに、前記制御回路は、
前記直流出力電圧を帰還させて目標値の基準電圧と比較し、誤差を増幅する誤差増幅器と、
キャリア信号と前記パルス第一制御手段から出力される信号とを加算して第１の加算信号を得る第１の加算器と、
前記第１の加算信号と前記誤差に応じた第１のパルス信号を生成する第１のパルス幅変調回路と、
前記キャリア信号と前記パルス第二制御手段から出力される信号とを加算して第２の加算信号を得る第２の加算器と、
前記第２の加算信号と前記誤差に応じた第２のパルス信号を生成する第２のパルス幅変調回路と、を備え、
前記第１のパルス信号によって、前記スイッチング回路の各スイッチング素子のオンとオフのタイミングを制御し、
前記第２のパルス信号によって、前記整流平滑回路の各スイッチング素子のオンとオフのタイミングを制御する、ことを特徴とするスイッチング電源装置。

【請求項3】

前記制御回路は、
デジタル・シグナル・プロセッサを有して形成されることを特徴とする請求項１または請求項２に記載のスイッチング電源装置。

【請求項4】

前記スイッチング回路は、
直流電圧が印加される入力端子間に直列に接続された第１のスイッチング素子及び第２のスイッチング素子と、前記入力端子間に直列に接続された第３のスイッチング素子及び第４のスイッチング素子と、を並列に接続し、
交互にオン/オフする前記第１のスイッチング素子及び前記第２のスイッチング素子と、交互にオン/オフする前記第３のスイッチング素子及び前記第４のスイッチング素子と、の間のオン/オフの位相差を制御することでトランス１次側に交流電圧を印加するフルブリッジ回路を有して形成され、
前記整流平滑回路は、
トランス２次側端子の各々に接続されトランス２次側電圧に同期してオン/オフする第５のスイッチング素子と第６のスイッチング素子と、
前記トランス２次側端子の一端と前記第５のスイッチング素子とが接続する接続点と出力端子との間に接続した第１のチョークチョークコイルと、
前記トランス２次側端子の他端と前記第６のスイッチング素子とが接続する接続点と出力端子との間に接続した第２のチョークチョークコイルと、
前記第１のチョークチョークコイルと前記第２のチョークチョークコイルが接続する接続点と２次側基準電位点間に接続される出力コンデンサと、を有するカレントダブラ整流回路を形成する、請求項１ないし請求項３の１項に記載のスイッチング電源装置。

【請求項5】

直流電圧を入力してトランスの一次側でいったん交流電圧に変換するスイッチング回路と、前記トランスの二次側で前記交流電圧を整流平滑し所望の直流出力電圧を生成するとともに負荷に電力供給する整流平滑回路と、前記直流出力電圧を帰還して前記スイッチング回路と前記整流平滑回路に所望のパルス信号を供給する制御回路を備えるスイッチング電源装置における制御方法であって、
前記制御回路の第一制御手段は、
入力電力情報またはトランス電流情報に基づき、前記スイッチング回路の各スイッチング素子のオンとオフのタイミングを制御し、
前記制御回路の第二制御手段は、
前記整流平滑回路の各スイッチング素子のオンとオフのタイミングを制御し、
さらに、前記制御回路は、
前記直流出力電圧を帰還させて目標値の基準電圧と比較し、誤差を増幅し、
前記誤差と前記パルス第一制御手段から出力される信号とを加算して第１の加算信号を得て、
前記第１の加算信号に応じた第１のパルス信号を生成し、
前記誤差と前記パルス第二制御手段から出力される信号とを加算して第２の加算信号を得て、
前記第２の加算信号に応じた第２のパルス信号を生成し、
前記第１のパルス信号によって、前記スイッチング回路の各スイッチング素子のオンとオフのタイミングを制御し、
前記第２のパルス信号によって、前記整流平滑回路の各スイッチング素子のオンとオフのタイミングを制御する、ことを特徴とするスイッチング電源装置の制御方法。

【請求項6】

直流電圧を入力してトランスの一次側でいったん交流電圧に変換するスイッチング回路と、前記トランスの二次側で前記交流電圧を整流平滑し所望の直流出力電圧を生成するとともに負荷に電力供給する整流平滑回路と、前記直流出力電圧を帰還して前記スイッチング回路と前記整流平滑回路に所望のパルス信号を供給する制御回路を備えるスイッチング電源装置における制御方法であって、
前記制御回路のパルス第一制御手段は、
入力電力情報またはトランス電流情報に基づき、前記スイッチング回路の各スイッチング素子のオンとオフのタイミングを制御し、
前記制御回路のパルス第二制御手段は、
前記整流平滑回路の各スイッチング素子のオンとオフのタイミングを制御し、
さらに、前記制御回路は、
前記直流出力電圧を帰還させて目標値の基準電圧と比較し、誤差を増幅し、
キャリア信号と前記パルス第一制御手段から出力される信号とを加算して第１の加算信号を得て、
前記第１の加算信号と前記誤差に応じた第１のパルス信号を生成し、
前記キャリア信号と前記パルス第二制御手段から出力される信号とを加算して第２の加算信号を得て、
前記第２の加算信号と前記誤差に応じた第２のパルス信号を生成し、
前記第１のパルス信号によって、前記スイッチング回路の各スイッチング素子のオンとオフのタイミングを制御し、
前記第２のパルス信号によって、前記整流平滑回路の各スイッチング素子のオンとオフのタイミングを制御する、ことを特徴とするスイッチング電源装置の制御方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、スイッチング電源装置に係わり、特に直流の直流入力電圧から所望の直流出力電圧を得るスイッチング電源装置及びその制御方法に関する。

【背景技術】

【0002】

ＤＣ−ＤＣコンバータは、一般的に、スイッチング回路、出力回路及び制御回路で構成され、直流入力電圧をスイッチング回路で矩形波状の交流電圧に変換し、さらにトランスを介した後、出力回路にて交流を直流へと整流平滑する装置である。即ち、入力した直流電圧と異なる電圧の直流出力を生成することが可能な電力変換装置である。

【0003】

この直流出力は、制御回路におけるスイッチング回路と出力回路すべてのスイッチング素子の時比率制御によって安定化される。その結果、負荷には、安定した動作電圧が供給される。さらに電力変換効率の改善も図っている。

【0004】

例えば、特許文献１では、軽負荷時における漏洩インダクタンスでの銅損鉄損を抑制して、スイッチング電源装置における効率の向上を図っている。また特許文献２では、パワー部の回路を複雑にすることなく、トランス二次側の同期整流スイッチの動作タイミングを変更して軽負荷時の効率向上を図っている。

【先行技術文献】

【特許文献】

【0005】

【特許文献1】特開平２００４−２６０９２８号公報

【特許文献2】特開平２０１０−２１３４３０号公報

【発明の概要】

【発明が解決しようとする課題】

【0006】

多くの従来技術のコンバータ制御回路は、内蔵発振器に同期したゲート駆動パルスをパルス幅変調（Pulse Width Modulation : PWM）制御により生成し、コンバータのスイッチング動作を行っている。ゲート駆動パルスにおけるオン/オフのタイミングは、内部キャリア信号とコンベア値によって決定される。ところがコンバータの負荷が変化した際には、上記のオン/オフのタイミング動作では、スイッチング素子の電力損失が増加してしまう場合がある。この電力損失増加は、電源の発熱を招くため、そのための冷却が必要となり電源のサイズ・コストアップなどの問題が生じる。

【0007】

このように、従来技術の問題点は、スイッチング素子の動作タイミングが固定のため、コンバータの状態、(負荷)変化に対して電力損失が大きくなるタイミングでしかスイッチング素子のオン/オフ動作ができないことに起因する。そのための解決手段としては、例えば、コンバータの状態に応じて各スイッチング素子のオン/オフのタイミングを任意に可変する制御手法が有効である。しかし、従来の制御方法では、このような可変制御は困難である。

【課題を解決するための手段】

【0008】

上記課題を解決するため、本発明は、入出力電力情報及びトランス電流情報をベースに、デジタル・シグナル・プロセッサ（ＤＳＰ：Ｄｉｇｉｔａｌ Ｓｉｇｎａｌ Ｐｒｏｃｅｓｓｏｒ）及びプログラムを用いタイミング演算アルゴリズムを導入することにより、各スイッチング素子の動作を個別設定し、スイッチング素子のオン/オフのタイミング動作に伴って生ずる電力損失を可及的に低減できる制御システムを組み入れている。すなわち、本発明によるスイッチング電源装置は、直流電圧を入力してトランスの一次側に電力供給するスイッチング回路と、前記トランスの二次側から直流出力電圧を生成し負荷に電力供給する整流平滑回路と、前記直流出力電圧を帰還して前記スイッチング回路と前記整流平滑回路に所望のパルス信号を供給する制御回路を備えるスイッチング電源装置であって、前記制御回路は、前記パルス信号を更に任意タイミングで出力する機能を有するパルス制御手段を有することを特徴とする。

【0009】

かかるパルス制御手段を制御回路に設けたこの構成により、上記課題を解決することができる。

【0010】

また、本発明によるスイッチング電源装置は、前記制御回路の前記パルス制御手段に、入出力電力情報及びトランス電流情報に基づき、前記スイッチング回路の各スイッチング素子への前記任意タイミングを制御する機能を有する第一のパルス制御手段と、前記整流平滑回路の各スイッチング素子への前記任意タイミングを制御する機能を有する第二のパルス制御手段を備えることを特徴とする。

【0011】

また、本発明によるスイッチング電源装置は、前記パルス第一制御手段及び前記パルス第二制御手段が、前記各スイッチング素子への前記任意タイミングの波形生成を実現するために、ＤＳＰ及びプログラムを用いてタイミング演算アルゴリズムを導入するようにしてもよい。

【0012】

また、本発明によるスイッチング電源装置は、前記制御回路が、前記直流出力電圧と目標値である基準電圧との差を増幅する誤差増幅機能と、前記誤差をパルス幅に変換するためのキャリア信号と前記誤差増幅器の出力信号を入力して前記パルス波形の時比率を変えて所望のパルス信号を生成するためのパルス幅変調（ＰＷＭ）機能とを、この順で備えるとともに、前記パルス幅変調（ＰＷＭ）回路と前記スイッチング回路の間には前記パルス第一制御手段を、前記ＰＷＭ回路と前記整流平滑回路の間には、前記パルス第二制御手段をそれぞれ接続するようにしてもよい。

【0013】

また、本発明によるスイッチング電源装置において、前記制御回路は、前記直流出力電圧と目標値である基準電圧との差を増幅する誤差増幅機能と、前記誤差をパルス波形の時比率へ変えて所望のパルス信号を生成するＰＷＭ回路の第一コンパレータの一方の入力端子に接続し、前記第一コンパレータの他方の入力端子にキャリア信号を入力させるとともに、前記フィルタと前記第一コンパレータ間の接続経路上にパルス第一制御手段を接続する第一制御回路と、前記フィルタの出力側を前記ＰＷＭ回路の第二コンパレータの一方の入力端子に接続し、前記第二コンパレータの他方の入力端子に前記キャリア信号を入力させるとともに、前記フィルタと前記第二コンパレータ間の接続経路上にパルス第二制御手段を接続する第二制御回路とで構成し、前記第一コンパレータの出力側と前記スイッチング回路及び前記第二コンパレータの出力側と前記整流回路とをそれぞれ接続するようにしてもよい。

【0014】

また、本発明によるスイッチング電源装置において、前記制御回路には、前記直流出力電圧と目標値である基準電圧との差を増幅する誤差増幅機能と、前記誤差をパルス波形の時比率へ変えて所望のパルス信号を生成するＰＷＭ回路の第一コンパレータの一方の入力端子に接続し、前記第一コンパレータの他方の入力端子にキャリア信号を入力させるとともに、前記キャリア信号と前記第一コンパレータ間の接続経路上にパルス第一制御手段を接続する第一制御回路と、前記フィルタの出力側を前記ＰＷＭ回路の第二コンパレータの一方の入力端子に接続し、前記第二コンパレータの他方の入力端子に前記キャリア信号を入力させるとともに、前記キャリア信号と前記第二コンパレータ間の接続経路上にパルス第二制御手段を接続する第二制御回路とで構成し、前記第一コンパレータの出力側と前記スイッチング回路及び前記第二コンパレータの出力側と前記平滑回路とをそれぞれ接続するようにしてもよい。

【0015】

また、本発明によるスイッチング電源装置の制御方法は、直流電圧を入力してトランスの一次側ではいったん交流電圧に変換するスイッチング回路と、前記トランスの二次側で前記交流電圧を整流平滑し所望の直流出力電圧に変換するとともに負荷に電力供給する整流平滑回路と、前記直流出力電圧を帰還して前記スイッチング回路と前記整流回路に所望のパルス信号を供給する制御回路を備えるスイッチング電源装置における制御方法であって、前記制御回路は、前記パルス信号を前記の各電力情報及びトランス電流情報に基づいて任意のタイミングで制御するようにしてもよい。

【0016】

また、本発明によるスイッチング電源装置の制御方法は、パルス第一制御手段が入出力電力情報及びトランス電流情報に基づき前記スイッチング回路の各スイッチング素子への前記任意タイミングを制御し、パルス第二制御手段が前記整流平滑回路の各スイッチング素子への前記任意タイミングを制御するようにしてもよい。

【0017】

また、本発明によるスイッチング電源装置の制御方法は、前記パルス第一制御手段と前記パルス第二制御手段に、前記各スイッチング素子への前記任意タイミングの波形生成を実現するために、ＤＳＰ及びプログラムを用いてタイミング演算アルゴリズムを導入するようにしてもよい。

【発明の効果】

【0018】

本発明のスイッチング電源装置は、回路を構成する全スイッチのオン/オフに伴って発生する電力損失を最小化にすることができ、電力効率の改善を図ることができる。また、回路の発熱量を低減することができるので、結果として装置のコンパクト化、軽量化も図ることができる。

【図面の簡単な説明】

【0019】

【図1】本発明の第１の実施形態によるスイッチング電源装置の構成を示すブロック図である。

【図2】第１の実施形態によるスイッチング電源装置の部分実施回路例図である。

【図3】第１の実施形態による動作タイミングを示す図である。

【図4】従来の同期整流スイッチの制御による各部動作波形である。

【図5】第１の実施形態の同期整流スイッチの制御による各部動作波形である。

【図6】第１の実施形態のパルス制御を用いた場合におけるフルブリッジ回路各部の動作波形である

【図7】第１の実施形態の電力変換効率の改善効果を示す図である。

【図8】本発明の第２の実施形態によるスイッチング電源装置の構成を示すブロック図である。

【図9】本発明の第３の実施形態によるスイッチング電源装置の構成を示すブロック図である。

【発明を実施するための形態】

【0020】

発明を実施するための形態（以下、実施形態と省略する）のスイッチング電源装置は、コンバータの制御において、パルス幅変調（ＰＷＭ）回路から出力する固定タイミングのパルス信号を、従来にない新規な制御回路によって制御する。新規な制御回路は、スイッチング回路に最適なタイミングでパルス信号を出力しスイッチング回路を制御するパルス第一制御手段（パルスタイミングコントローラ１）を有するとともに、整流平滑回路に最適なタイミングでパルス信号を出力し整流平滑回路を制御するパルス第二制御手段（パルスタイミングコントローラ２）とを有し、２つのパルス制御手段を有して構成される。このような、パルス第一制御手段とパルス第二制御手段とを有する新規なパルス制御手段は、従来から知られている種々のコンバータの回路構成に適用できる。従って、実施形態のスイッチング電源装置は、このような新規なパルス制御手段を採用することによって、種々の接続態様のコンバータ回路を実施することができる。そして、どの接続態様のコンバータ回路においても、スイッチング回路に最適なタイミングでパルス信号を出力するとともに、整流平滑回路に最適なタイミングでパルス信号を出力することができるという、同様の効果を得ることができる。また、デジタル・シグナル・プロセッサを用いる場合においては、スイッチング回路に最適なパルス信号と整流平滑回路に最適なタイミングのパルス信号とを演算する演算アルゴリズムの柔軟な設計が可能である。以下、本発明の実施の形態を、図面を参照して説明する。

【0021】

図１は、本発明の第１の実施形態によるスイッチング電源装置の基本構成を示すブロック図である。スイッチング電源装置１は、スイッチング回路２、整流回路（整流平滑回路）３及び制御回路４で構成する。スイッチング回路２には、直流入力電圧Ｖｉｎが入力される。この直流入力電圧Ｖｉｎを用いて交流電圧を発生し、トランスＴの一次側にこの交流電圧を印加する。スイッチング回路２の入力端から直流入力電流Ｉｉｎが流入する。トランスＴの一次側には、トランス１次側電流Ｉｔｒｓが発生する。整流回路３では、トランスＴの二次側で変圧された交流電圧を整流し平滑することで所望の直流出力電圧Ｖｏｕｔに変換する。制御回路内４の誤差検出器ＶＲにて直流出力電圧Ｖｏｕｔと基準電圧Ｖｒｅｆとの電圧の差が比較される。直流出力電圧Ｖｏｕｔと基準電圧Ｖｒｅｆの電圧の差である誤差電圧が誤差検出器ＶＲの増幅回路で増幅される。この増幅回路で増幅された誤差電圧は、制御系の特性を最適化するためのフィルタ５に入力される。コンペア値６は、フィルタ５から出力される誤差電圧である。コンペア値６は、キャリア信号７とともにＰＷＭ回路８に入力される。ＰＷＭ回路８では、キャリア信号７を用いて、コンペア値６に応じたパルス幅を有するパルス信号に変換する。ＰＷＭ回路８で生成されたパルス信号は、直流出力電圧Ｖｏｕｔを安定化するための制御信号としてパルス制御手段９のパルス第一制御手段１０と、パルス第二制御手段１１に入力される。パルス第一制御手段１０には、スイッチング回路２に入力される直流入力電圧Ｖｉｎ、直流入力電流Ｉｉｎ、トランスＴに発生するトランス電流Ｉｔｒｓの少なくともいずれかがスイッチング回路情報１２として供給される。

【0022】

また、パルス第二制御手段には、整流回路３から出力される直流出力電圧Ｖｏｕｔ、直流出力電流Ｉｏｕｔ、トランスＴに発生するトランス１次側電流Ｉｔｒｓの少なくともいずれかが整流回路情報１３として供給される。

【0023】

パルス第一制御手段１０は、ＰＷＭ回路８で生成されたパルス信号を、スイッチング回路情報１２に基づいて最適のタイミングでスイッチング回路２に出力する。一方、パルス第二制御手段１１は、ＰＷＭ回路８で生成されたパルス信号を、整流回路情報１３に基づいて最適のタイミングで整流回路３に出力する。これらパルス第一制御手段１０とパルス第二制御手段１１によって、スイッチング回路２のスイッチング素子と整流回路３のスイッチング素子との各スイッチング素子のオン/オフの動作タイミングを最適化する。

【0024】

図２は、本発明の第１の実施形態によるスイッチング電源装置１の実施回路例である。より詳しくは、制御回路４を除くスイッチング回路２と整流回路３の実施回路部分について示した。フルブリッジ回路で構成されるスイッチング回路２は、トランスＴの一次側コイルＮ１を交流駆動し、整流回路３は、トランスＴの二次側コイルＮ２に誘起される交流電圧を同期整流して直流出力電圧Ｖｏｕｔに変換する。

【0025】

スイッチング回路２は、例えば、直流電圧４００Ｖが印加される入力端子と、一次側基準電位（接地電位）間に直列に接続されたスイッチング素子Ａ、Ｂ、及びＣ、Ｄを並列に接続したフルブリッジ回路で構成される。スイッチング素子Ａ、Ｂ、Ｃ、Ｄに並列接続されているダイオードＤ３〜Ｄ６、コンデンサＣ３〜Ｃ６は、各スイッチング素子に寄生するボディダイオード及び出力容量である。

【0026】

トランスＴを介して接続される整流回路３には、同期整流スイッチとして機能するスイッチング素子ＳＲＡと同期整流スイッチとして機能するスイッチング素子ＳＲＢの各々がトランスＴの二次側の各々の巻線端に接続されている。スイッチング素子ＳＲＡとスイッチング素子ＳＲＢの各々に並列に接続されているダイオードＤ７、Ｄ８は各スイッチング素子に寄生するボディダイオードである。また、スイッチング素子ＳＲＡの一端にチョークコイルＬ１の一端が接続され、スイッチング素子ＳＲＢの一端にチョークコイルＬ２の一端が接続されている。スイッチング素子ＳＲＡの他端とスイッチング素子ＳＲＢの他端とは接地されている。抵抗ｒ１はＬ１の等価直列抵抗あり、抵抗ｒ２はＬ２の等価直列抵抗ある。この抵抗ｒ１と抵抗ｒ２の接続点と２次側基準電位点間に出力コンデンサＣｏが接続され、出力コンデンサＣｏの両端から直流出力電圧Ｖｏｕｔが得られる。整流回路３は、カレントダブラ整流回路を形成する。

【0027】

図３は、第１の実施形態における動作タイミングを示す図である。スイッチング回路２の各スイッチング素子Ａ〜Ｄと整流回路３のスイッチング素子ＳＲＡ、ＳＲＢの各スイッチのオン/オフの動作タイミングを示してある。時刻Ｔ１からＴ１１までの間は、動作タイミングの１周期分にあたり、スイッチング素子ＳＲＢの立ち上がりタイミングを１周期のスタートとして表現した。

【0028】

スイッチング素子Ａ，Ｂは交互にオン/オフを繰り返すとともに、両スイッチの同時オンによる入力電源の短絡を防止するために、スイッチング素子Ａ、Ｂ共にオフする微小な時間(以下、「デッドタイム」という)を設けている。また、スイッチング素子Ｃ，Ｄ共にオフするデッドタイムを設けて交互にオン/オフ動作する。ここで、スイッチング素子Ａ，Ｂ及びスイッチング素子Ｃ，Ｄの動作タイミングに設けたデッドタイムをデッドタイムＴｄ＿ａｂ、及びデッドタイムＴｄ＿ｃｄとする。スイッチング素子Ａ，Ｂとスイッチング素子Ｃ，Ｄを、ある時間差(以下、「位相差」という)で動作させ、この位相差を可変することで直流出力電圧を制御する。また、スイッチング素子ＳＲＡ、ＳＲＢがオンするタイミングはスイッチング素子Ａ、Ｂがオフするタイミングに同期する。また、スイッチング素子ＳＲＡ、ＳＲＢがオフするタイミングはスイッチング素子Ｂ、Ａがオフするタイミングからわずかな期間ΔＴｚｃｓだけ遅延させる。

【0029】

Ｔ１とＴ３の間及びＴ６とＴ８の間は、それぞれスイッチング素子ＳＲＡ及びスイッチング素子ＳＲＢをソフトスイッチングさせるための期間ΔＴｚｃｓである。また、Ｔ２とＴ５の間は、位相差を示す。

【0030】

ところで、従来の整流回路３における同期整流スイッチの制御方法において、スイッチング素子ＳＲＡ及びＳＲＢはボディダイオード損失が発生する。これはスイッチング素子のオン/オフ動作タイミングが固定であることに起因するものである。その結果、コンバータの状態変化によっては電力損失が大きくなるタイミングが存在し、これが効率低下の要因となっていた。これを改善するためにはコンバータの状態に応じて各スイッチのオン/オフのタイミングを可変とする制御が有効となる。即ち、負荷電流の全域に亘り、最適なオン/オフの動作タイミングを設定することができれば、効率低下を防ぐことが可能となる。従来の制御方法では、このような可変制御は困難である。

【0031】

本実施形態は、上述した問題を解消するために制御回路４にパルス制御手段９を備えた。このパルス制御手段９には、ＤＳＰ及びプログラムを用いてタイミング演算アルゴリズムからなるシステムを導入している。パルス制御手段９は、上述したように、パルス第一制御手段１０とパルス第二制御手段１１との特徴ある構成を有する。パルス第一制御手段１０においては、ＰＷＭ回路８から出力されるパルス信号に加えて、直流入力電圧Ｖｉｎ、直流入力電流Ｉｉｎ及びトランスＴに発生するトランス１次側電流Ｉｔｒｓのスイッチング回路情報１２のうちの少なくとも、いずれか１つ、またはこれらの２つ以上の組み合わせが制御に用いられる。また、パルス第二制御手段１１においては、ＰＷＭ回路８から出力されるパルス信号に加えて、直流出力電圧Ｖｏｕｔ、直流出力電流Ｉｏｕｔ及びトランス１次側電流Ｉｔｒｓの整流回路情報１３のうちの少なくとも、いずれか１つ、またはこれらの２つ以上の組み合わせが制御に用いられる。具体的にどのように制御にこれらの情報が用いられるかについては、後述する。これらの情報を適宜用いＤＳＰにおいて演算処理することで、各スイッチング素子のオン/オフのタイミング動作を最適条件下に個別に設定することを可能にしている。図３のスイッチング素子ＳＲＡ及びスイッチング素子ＳＲＢの動作のタイミングは、パルス第一制御手段１０とパルス第二制御手段１１とを有する、かかるシステムのもとに設定した動作タイミングである。

【0032】

図２の回路を動作させたシミュレーション波形を図４及び図５に示す。図４は、従来の制御方法を用いた場合のスイッチング素子ＳＲＡの電流波形であり、図５は、本発明の制御方法を用いた場合の同スイッチの電流波形である。

【0033】

(従来の同期整流スイッチの制御方法のシミュレーション結果)
図４（ａ）は出力電流を１５Ａ、図４（ｂ）は出力電流を３０Ａ、そして図４（ｃ）は出力電流を６０Ａとしたときのスイッチング素子ＳＲＡの電流波形を示す。

【0034】

従来の制御方式では、スイッチング素子ＳＲＡのオン/オフ動作はスイッチング素子Ａに同期している。スイッチング素子ＳＲＡがオフするとき、スイッチング素子ＳＲＡに流れる電流は出力電流とほぼ同じ値から強制的に遮断される。そのため、スイッチがオフした後、スイッチに流れていた電流は同スイッチに寄生するボディダイオードに転流するため、ダイオードによる電力損失が発生する。また、スイッチング素子ＳＲＢにおいても同一の理由により、電力損失が生じる。従来の制御方式において、上記の損失は動作原理上必ず発生するものであり、ここに電力損失の低減が容易ではない理由がある。

【0035】

(本実施形態のタイミング制御におけるＺＣＳ（Ｚｅｒｏ Ｃｕｒｒｅｎｔ Ｓｗｉｔｃｈｉｎｇ）動作の実現)
本実施形態においては、整流回路３において、スイッチングタイミングの最適化を図っている。以下、これにつき説明をする。図５(ａ）は出力電流を１５Ａ、図５（ｂ）は出力電流を３０Ａ、そして図５（ｃ）は出力電流を６０Ａとしたときのスイッチング素子ＳＲＡの電流波形を示す。同図において、出力電流が増加しても、スイッチング素子ＳＲＡがオフする前に同スイッチ電流が０Ａまで減少していることがわかる。

【0036】

(本実施形態における同期整流スイッチの制御方法シミュレーション結果)
図５において、同期整流スイッチとして機能するスイッチング素子ＳＲＡのオフタイミングは、スイッチング素子Ａのオフタイミングより期間ΔＴｚｃｓ遅らせている。このような時系列のスイッチングの関係は、図３に一致（符合）している。期間ΔＴｚｃｓにおけるスイッチング素子ＳＲＡの電流はスイッチング素子Ａがオフになった直後から徐々に下降し、期間ΔＴｚｃｓ経過時に０Ａとなる。このタイミングでスイッチング素子ＳＲＡをオフさせることで、ＺＣＳを実現している。スイッチング素子Ａのオフと同時にスイッチング素子ＳＲＡはオフとなり、スイッチング素子ＳＲＡのボディダイオード電流が大きく流れる従来の制御方式とは、著しく対照的である。すなわち、本実施形態の制御方法によれば、期間ΔＴｚｃｓを設定することによってスイッチング素子ＳＲＡに寄生するボディダイオードの損失を原理上取り除くことが可能となる。

【0037】

出力電流を大きくした場合、期間ΔＴｚｃｓを長くすることで、スイッチング素子ＳＲＡがオフする時の同スイッチ電流を０Ａまで減少させることができる。したがって、図２の回路の出力電力が変化した場合において、期間ΔＴｚｃｓを可変させることで電力損失を小さくできる。

【0038】

具体的には以下のように制御をする。パルスタイミングコントローラ２（パルス第二制御手段１１）は、直流出力電圧Ｖｏｕｔと直流出力電流Ｉｏｕｔとから図２に示す回路における出力電力を検出する。そして、この出力電力に応じた最も電力損失が少なくなる、予め求めておいた、期間ΔＴｚｃｓをロム（ＲＯＭ）テーブルから読み出す。すなわち、ロム（ＲＯＭ）テーブルには、実験で求めた、種々の出力電力に対応する電力損失が最も少なくなる期間ΔＴｚｃｓが予め記憶されている。さらに、トランスの１次側に流れるトランス１次側電流Ｉｔｒｓの情報も参照して、情報量を増やして、より精度を高くして期間ΔＴｚｃｓを求めることもできる。また、別の方法としては、２次側の電圧が一定である場合には、トランス１次側電流Ｉｔｒｓの情報のみによって、電力損失が最も少なくなる期間ΔＴｚｃｓを求めることもできる。

【0039】

期間ΔＴｚｃｓは、直接、スイッチング素子のオン／オフのタイミングに関係し、電力損失に大きく影響する。従って、期間ΔＴｚｃｓの設定は、本発明において極めて重要なパラメータである。このＺＣＳ（ソフトスイッチング）動作実現のため、パルス第二制御手段において、ＤＳＰ及びプログラムを用いてタイミング演算アルゴリズムを導入し、最適タイミングを設定している。なお、ＤＳＰを用いずともマイコンやＡＳＩＣ等を適用しソフトウェアによるデジタル制御によっても本制御は実現可能である。さらに、制御回路４の全体をハードウエアで構成してもよい。

【0040】

(フルブリッジ回路のオン／オフのタイミング制御)
本実施形態においては、スイッチング回路２においてもスイッチングタイミングの最適化を図っている。以下、これにつき説明をする。本回路の動作において、スイッチング素子Ａ，Ｂ及びスイッチング素子Ｃ，Ｄの動作タイミングに設けたデッドタイムＴｄ＿ａｂ及びデッドタイムＴｄ＿ｃｄと、その時のスイッチング素子Ｂ及びスイッチング素子Ｄのドレインソース間電圧波形を図６に示す。ここで、図６(a)は電力損失が大きくなる動作タイミングでの各部波形であり、図６(b)は最適動作(電力損失が最小)となるタイミング時の各波形を示す。

【0041】

(フルブリッジ回路のデッドタイム最適化によるＺＶＳ動作の実現)
２つのデッドタイムＴｄ＿ａｂ及びＴｄ＿ｃｄにおける、スイッチング素子Ｂ及びスイッチング素子Ｄのドレインソース間電圧波形を図６に示す。また、図２にあるスイッチング素子Ａ及びＣのドレインソース間電圧もスイッチング素子Ｂ、Ｄに対し上下反転した波形となる。

【0042】

図６(a)はデッドタイムＴｄ＿ａｂ及びＴｄ＿ｃｄが負荷条件によって最適なデッドタイムとなっていない場合のスイッチング素子Ｂ及びＤのドレインソース間電圧波形である。同図からわかるように、スイッチング素子Ｂのドレインソース間電圧はトランスの漏洩インダクタンスとスイッチング素子のドレインソース間寄生容量で共振動作しており、その電圧が最大値又は最小値ポイント以外の電圧値にてスイッチング素子がオン/オフしている。電力損失の最小化には、ＺＶＳの実現が不可欠であり、そのためのデッドタイムＴｄ＿ａｂの最適値は以下の式となる。

ここで、Lrはトランスの漏洩インダクタンス、C_DS１はスイッチング素子Ａ、Ｂのドレインソース間寄生容量の和、I_T１はスイッチング素子Ａ、Ｂがスイッチングする時のトランス１次側電流値を表す。

【0043】

スイッチング素子Ｄのドレインソース間電圧は直線状に変化し、デッドタイムＴｄ＿ｃｄ経過前にドレインソース間電圧は最大値または最小値に到達する。その場合、スイッチング素子Ｄ及びＣに寄生するボディダイオードに電流が流れることによる電力損失が生じる。また、図２の回路素子パラメータによっては、スイッチング素子のドレインソース間電圧が最大値又は最小値に到達する前にスイッチング素子がオン/オフしてしまい、スイッチング素子Ｄ及びＣに寄生する出力容量に残った電荷を消費するため損失となる。したがって、デッドタイムＴｄ＿ａｂと同じくデッドタイムＴｄ＿ｃｄにも最適時間があり、その値を以下の式に示す。

ここで、C_DS２はスイッチング素子C,Dのドレインソース間寄生容量の和、I_T２はスイッチング素子C,Dがスイッチングする時のトランス１次側電流値を表す。

【0044】

（本実施形態によるフルブリッジスイッチの個別デッドタイム制御）
従来の制御では、前記した２つの式によるデッドタイムを個別かつ最適値に制御することが難しい。しかしながら本発明ではデッドタイムＴｄ＿ａｂ及びＴｄ＿ｃｄをタイミングコントローラを用いて個別に最適化が可能である。図６(b)は本発明を適用しデッドタイムＴｄ＿ａｂ及びＴｄ＿ｃｄを最適化したスイッチング素子Ｂ及びＤのドレインソース間電圧波形である。同図より、スイッチング素子の電圧が最大又は最小値となると同時にオン/オフしていることは明確である。したがって、フルブリッジ回路のデッドタイムを個別に最適化し、ＺＶＳを達成することで電力損失を最小化できる。

【0045】

具体的には以下のように制御する。図１には図示しないが、スイッチング素子Ｂのドレインソース間電圧波形を図１に示すパルスタイミングコントローラ１（パルス第二制御手段１１）に入力する。そして、パルスタイミングコントローラ１において、スイッチング素子Ｂのドレインソース間電圧波形の１回微分と２回微分とを演算して、スイッチング素子Ｂのドレインソース間電圧波形が最大値に達した時刻を検出してこのときにスイッチング素子ＡをＯＮにするように制御する。また、図１には図示しないが、スイッチング素子Ｂのドレインソース間電圧波形を図１に示すパルスタイミングコントローラ１（パルス第二制御手段１１）に入力する。そして、パルスタイミングコントローラ１において、スイッチング素子Ｂのドレインソース間電圧波形の１回微分と２回微分とを演算して、スイッチング素子Ｂのドレインソース間電圧波形が最小値に達した時刻を検出してこのときにスイッチング素子ＢをＯＮにするように制御する。

【0046】

また、別の方法としては、以下のように制御する。オシロスコープを用いてスイッチング素子ＢをＯＦＦとした後、ドレインソース間電圧波形が最大となるデッドタイムＴｄ＿ａｂを求める。そして、種々の出力電力に対応するドレインソース間電圧波形が最大となるデッドタイム間Ｔｄ＿ａｂを予め求めておく。そして、種々の出力電力に対するデッドタイムＴｄ＿ａｂをロムに記憶する。直流入力電圧Ｖｉｎ、直流入力電圧Ｖｉｎを用いて出力電力を演算し、ロムを参照してデッドタイムＴｄ＿ａｂを設定する。さらには、精度をより高くするためにトランスの１次側電流に流れるトランス１次側電流Ｉｔｒｓを用いて出力電力を演算し、ロムを参照してデッドタイムＴｄ＿ａｂを設定する。

【0047】

一般的には、スイッチング素子Ｂのドレインソース間電圧波形が最大となるデッドタイムＴｄ＿ａｂと、スイッチング素子Ｂのドレインソース間電圧波形が最小となるデッドタイムＴｄ＿ａｂとは、一致する。しかし、一致しない場合には、ドレインソース間電圧波形が最大となるデッドタイムＴｄ＿ａｂと、ドレインソース間電圧波形が最小となるデッドタイムＴｄ＿ａｂとを異なる時間に設定してもよい。

【0048】

上述したデッドタイムＴｄ＿ａｂの設定の手段と同様の手段を用いて、デッドタイムＴｄ＿ｃｄについても設定することができる。

【0049】

図７は、図２の回路を、ある仕様に基づき試作・検証した電力変換効率の結果である。ここで、縦軸は電力変換効率η[％]、横軸は出力電力[Ｗ]を示す。

【0050】

図７において、ηaは従来技術による電力変換効率、ηbは本発明のパルス第一制御手段１０の適用効果による電力変換効率、ηcは本発明のパルス第二制御手段１１の適用効果による電力変換効率であって、ηdはこれらパルス第一制御手段１０とパルス第二制御手段１１段の適用による相乗効果を示す電力変換効率である。

【0051】

パルス第一制御手段１０を適用することで、軽負荷〜中負荷の主な損失成分であるスイッチング損失を軽減できるため、主に軽負荷領域において効率が改善された。ただし、重負荷(最大出力)領域は主にスイッチング素子の抵抗やボディダイオードによる導通損失が大きな割合を占めるため、パルス第一制御手段１０の適用による効率改善効果は少ない。

【0052】

これに対し、パルス第二制御手段１１を適用することで、スイッチング素子のボディダイオード損失が減少するため、主に重負荷(最大出力)領域の効率改善効果が得られる。しかし、軽負荷領域においては電流が小さいため損失改善効果が得られにくい。以上のように、本発明であるパルス第一制御手段１０とパルス第二制御手段１１の併用により、出力電力の全領域で効率改善効果が得られた。

【0053】

図７に示すように、本実施形態の適用による電力変換効率ηdは、出力電力のすべての領域で従来技術による電力変換効率を上回っている。従来技術においては、軽負荷に対して効率改善を図る目的のものが多数あるが、本発明では、軽負荷、定格負荷に係らず電力変換効率の向上を達成することが実験によって検証できている。

【0054】

以上のように、本実施形態では、スイッチング素子Ａとスイッチング素子Ｂ、スイッチング素子Ｃとスイッチング素子Ｄのデッドタイム最適値が異なる場合においても、全スイッチのＺＶＳを実現した。また、スイッチング素子ＳＲＡとＳＲＢのゼロ電流スイッチングを達成した。

【0055】

図８は、本発明の第２の実施形態によるスイッチング電源装置１Ａの回路ブロック図である。この実施形態では、本発明の第１の実施形態におけるパルス第一制御手段１０とパルス第二制御手段１１の回路上での位置を変えている。すなわち、パルス第一制御手段１０とパルス第二制御手段１１とをＰＷＭ回路８の手前に配置した。制御回路４としては、直流出力電圧Ｖｏｕｔを帰還させて目標値の基準電圧Ｖｒｅｆと比較し、その誤差を増幅する誤差検出器ＶＲと、誤差検出器ＶＲの出力信号をパルス幅変調信号へ変換し所望のパルス信号を生成するＰＷＭ回路８の第一コンパレータ１４の一方の入力端子に接続し、第一コンパレータ１４の他方の入力端子にキャリア信号７を入力させるとともに、誤差検出器ＶＲと第一コンパレータ１４間の接続経路上にパルス第一制御手段１０を接続する第一制御回路と、誤差検出器ＶＲの出力側をＰＷＭ回路８の第二コンパレータ１５の一方の入力端子に接続し、第二コンパレータ１５の他方の入力端子にキャリア信号７を入力させるとともに、誤差検出器ＶＲと第二コンパレータ１５間の接続経路上にパルス第二制御手段１１を接続する第二制御回路とで構成し、第一コンパレータ１４の出力側とスイッチング回路２及び第二コンパレータ１５の出力側と前記整流回路３とをそれぞれ接続するように構成している。

【0056】

すなわち、第２の実施形態のスイッチング電源装置１Ａの制御回路４は、直流出力電圧Ｖｏｕｔを帰還させて目標値Ｖｒｅｆの基準電圧と比較し、誤差を増幅する誤差増幅器として機能する誤差検出器ＶＲと、パルス第一制御手段として機能するパルスタイミングコントローラ１０から出力される信号と誤差とを加算して第１の加算信号を得る第１の加算器１８と、第１の加算信号に応じた第１のパルス信号を生成する第１のＰＷＭ回路として機能する第一コンパレータ１４と、パルス第二制御手段として機能するパルスタイミングコントローラ１１から出力される信号と誤差とを加算して第２の加算信号を得る第２の加算器１９と、第２の加算信号に応じた第２のパルス信号を生成する第２のＰＷＭ回路として機能する第二コンパレータ１５と、を備える。ＰＷＭ回路８は、第１のＰＷＭ回路と第２のＰＷＭ回路とを有する。そして、第１のパルス信号によって、スイッチング回路２の各スイッチング素子のオンとオフのタイミングを制御し、第２のパルス信号によって、整流平滑回路３の各スイッチング素子のオンとオフのタイミングを制御する。

【0057】

ここで、ハードウエアで制御回路４を構成する場合には、第１の実施形態では、パルス第一制御手段、パルス第二制御手段は、ＰＷＭ信号の加工をする。これに対して、第２の実施形態では、パルス第一制御手段、パルス第二制御手段は、アナログ信号の加工をする。しかしながら、制御回路４を含む制御手段がデジタル・シグナル・プロセッサで形成される場合には、パルス第一制御手段、パルス第二制御手段のいずれもが、デジタル処理によって実現される。

【0058】

このような回路構成にしたのは、ＰＷＭ回路８においてパルス変換される前の誤差検出器ＶＲから出力されるコンペア値６を調整しておくためである。ただ、実施形態が目的とする所望のパルス信号を回路の各スイッチング素子に最適なスイッチタイミングで個別に設定するスイッチング電源装置１として提供する点で、本発明の第１の実施形態によるスイッチング電源装置１と同様である。また、機能的にも同様であり、演算アルゴリズムの柔軟な設計を可能とするものである。

【0059】

図９は、本発明の第３の実施形態によるスイッチング電源装置１Ｂの回路ブロック図である。この実施形態では、制御回路４としては、直流出力電圧Ｖｏｕｔを帰還させて目標値の基準電圧Ｖｒｅｆと比較し、その誤差を増幅する誤差検出器ＶＲと、誤差検出器ＶＲの出力信号をパルス幅変調信号へ変換し所望のパルス信号を生成するＰＷＭ回路８の第一コンパレータ１４の一方の入力端子に接続し、第一コンパレータ１４の他方の入力端子にキャリア信号７を入力させるとともに、キャリア信号７と第一コンパレータ１４間の接続経路上にパルス第一制御手段１０を接続する第一制御回路と、誤差検出器ＶＲの出力側をＰＷＭ回路８の第二コンパレータ１５の一方の入力端子に接続し、第二コンパレータ１５の他方の入力端子にキャリア信号７を入力させるとともに、キャリア信号７と第二コンパレータ１５間の接続経路上にパルス第二制御手段１１を接続する第二制御回路とで構成し、第一コンパレータ１４の出力側とスイッチング回路２及び第二コンパレータ１５の出力側と整流回路３とをそれぞれ接続するように構成している。

【0060】

すなわち、第３の実施形態のスイッチング電源装置１Ｂの制御回路４は、直流出力電圧Ｖｏｕｔを帰還させて目標値Ｖｒｅｆの基準電圧と比較し、誤差を増幅する誤差増幅器として機能する誤差検出器ＶＲと、パルス第一制御手段として機能するパルスタイミングコントローラ１０から出力される信号とキャリア信号７とを加算して第１の加算信号を得る第１の加算器１８と、第１の加算信号と誤差に応じた第１のパルス信号を生成する第１のＰＷＭ回路として機能する第一コンパレータ１４と、パルス第二制御手段として機能するパルスタイミングコントローラ１１から出力される信号とキャリア信号７とを加算して第２の加算信号を得る第２の加算器１９と、第２の加算信号と誤差に応じた第２のパルス信号を生成する第２のＰＷＭ回路として機能する第二コンパレータ１５と、を備える。ＰＷＭ回路８は、第１のＰＷＭ回路と第２のＰＷＭ回路とを有する。そして、第１のパルス信号によって、スイッチング回路２の各スイッチング素子のオンとオフのタイミングを制御し、第２のパルス信号によって、整流平滑回路３の各スイッチング素子のオンとオフのタイミングを制御する。

【0061】

ここで、ハードウエアで制御回路４を構成する場合には、第３の実施形態では、パルス第一制御手段、パルス第二制御手段は、アナログ信号の加工をする。しかしながら、制御回路４を含む制御手段がデジタル・シグナル・プロセッサで形成される場合には、パルス第一制御手段、パルス第二制御手段のいずれもが、デジタル処理によって実現される。

【0062】

第２の実施形態が誤差検出器ＶＲから出力されるコンペア値６との関連で位置づけられたのに対し、この第３の実施形態ではキャリア信号７との関連で位置づけられている。つまり、一定値のキャリア信号７にパルス第一制御手段１０のコントロール信号又はパルス第二制御手段１１のコントロール信号を入力すること、ＤＳＰ及びプログラムを用いてタイミング演算アルゴリズムを導入すること等によって各スイッチング素子に最適なスイッチタイミングを供給する。この実施形態においても本発明が目的とする所望のパルス信号を回路の各スイッチング素子に最適なスイッチタイミングで個別に設定するスイッチング電源装置１として提供する点では、実施の形態１又は２と同様である。また、機能的にも同様であり、演算アルゴリズムの柔軟な設計を可能とするものである。

【0063】

要するに、実施形態のスイッチング電源装置は、直流電圧を入力してトランスの一次側に電力供給するスイッチング回路と、トランスの二次側から直流出力電圧を生成し負荷に電力供給する整流平滑回路と、直流出力電圧を帰還してスイッチング回路と整流平滑回路に所望のパルス信号を供給する制御回路とを備えるスイッチング電源装置であって、制御回路は、入力電力情報またはトランス電流情報に基づき、スイッチング回路の各スイッチング素子のオンとオフのタイミングを制御するパルス第一制御手段と、整流平滑回路の各スイッチング素子のオンとオフのタイミングを制御するパルス第二制御手段と、を備えるものである。

【0064】

なお、本発明の第２の実施形態及び第３の実施形態によるスイッチング電源装置１の回路ブロック図に使用する回路、パーツ等は、機能的に本発明の第１の実施形態における対応する回路、パーツ等と同一であるため、第１の実施形態におけるに用いる符号と同一符号を表示した。

【符号の説明】

【0065】

１、１Ａ、１Ｂ： スイッチング電源装置
２： スイッチング回路
３： 整流回路（整流平滑回路）
４： 制御回路
５： フィルタ
６： コンペア値
７： キャリア信号
８： ＰＷＭ回路
９： パルス制御手段
１０： パルス第一制御手段
１１： パルス第二制御手段
１２： スイッチング回路情報（直流入力電圧、直流入力電圧、トランス１次側電流の情報）
１３： 整流回路情報（直流出力電圧、直流出力電流、トランス１次側電流の情報）
１４： 第一コンパレータ
１５： 第二コンパレータ
ＶＲ： 誤差検出器
Ｖｒｅｆ： 基準電圧
Ｉｔｒｓ： トランス１次側電流
Ｔ： トランス
Ｖｉｎ： 直流入力電圧
Ｖｏｕｔ： 直流出力電圧

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】