特許 5931814 混合アナログおよびデジタル集積回路

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】5931814

(24)【登録日】2016年5月13日

(45)【発行日】2016年6月8日

(54)【発明の名称】混合アナログおよびデジタル集積回路

(51)【国際特許分類】

   H01L 21/822 20060101AFI20160526BHJP

   H01L 27/04 20060101ALI20160526BHJP

   H01L 25/065 20060101ALI20160526BHJP

   H01L 25/07 20060101ALI20160526BHJP

   H01L 25/18 20060101ALI20160526BHJP

【ＦＩ】

   H01L27/04 E

   H01L25/08 Z

【請求項の数】11

【外国語出願】

【全頁数】14

(21)【出願番号】特願2013-169931(P2013-169931)

(22)【出願日】2013年8月19日

(62)【分割の表示】特願2009-324(P2009-324)の分割

【原出願日】2002年2月22日

(65)【公開番号】特開2014-13918(P2014-13918A)

(43)【公開日】2014年1月23日

【審査請求日】2013年9月18日

(31)【優先権主張番号】09/798,198

(32)【優先日】2001年3月2日

(33)【優先権主張国】US

(73)【特許権者】

【識別番号】595020643

【氏名又は名称】クゥアルコム・インコーポレイテッド

【氏名又は名称原語表記】ＱＵＡＬＣＯＭＭ ＩＮＣＯＲＰＯＲＡＴＥＤ

(74)【代理人】

【識別番号】100108855

【弁理士】

【氏名又は名称】蔵田 昌俊

(74)【代理人】

【識別番号】100109830

【弁理士】

【氏名又は名称】福原 淑弘

(74)【代理人】

【識別番号】100088683

【弁理士】

【氏名又は名称】中村 誠

(74)【代理人】

【識別番号】100103034

【弁理士】

【氏名又は名称】野河 信久

(74)【代理人】

【識別番号】100075672

【弁理士】

【氏名又は名称】峰 隆司

(74)【代理人】

【識別番号】100153051

【弁理士】

【氏名又は名称】河野 直樹

(74)【代理人】

【識別番号】100140176

【弁理士】

【氏名又は名称】砂川 克

(74)【代理人】

【識別番号】100158805

【弁理士】

【氏名又は名称】井関 守三

(74)【代理人】

【識別番号】100172580

【弁理士】

【氏名又は名称】赤穂 隆雄

(74)【代理人】

【識別番号】100179062

【弁理士】

【氏名又は名称】井上 正

(74)【代理人】

【識別番号】100124394

【弁理士】

【氏名又は名称】佐藤 立志

(74)【代理人】

【識別番号】100112807

【弁理士】

【氏名又は名称】岡田 貴志

(74)【代理人】

【識別番号】100111073

【弁理士】

【氏名又は名称】堀内 美保子

(72)【発明者】

【氏名】セイフォラー・バザルジャニ

(72)【発明者】

【氏名】ハイタオ・ツァン

(72)【発明者】

【氏名】クィツェン・ゾウ

(72)【発明者】

【氏名】サンジャイ・ジャ

【審査官】 市川 武宜

(56)【参考文献】

【文献】 特開平０２−０１９７８０（ＪＰ，Ａ）

【文献】 特開平０８−１６７７０３（ＪＰ，Ａ）

【文献】 特開２０００−２２３６５２（ＪＰ，Ａ）

【文献】 特開２０００−２０６２０８（ＪＰ，Ａ）

【文献】 国際公開第９９／０４６６８５（ＷＯ，Ａ１）

【文献】 特開平０５−３４３６０９（ＪＰ，Ａ）

【文献】 特開２０００−３３２１９２（ＪＰ，Ａ）

【文献】 特開２００１−０３５１４６（ＪＰ，Ａ）

【文献】 特開２０００−１５０６９９（ＪＰ，Ａ）

【文献】 特開平０５−２８４０２４（ＪＰ，Ａ）

【文献】 特開平０９−１６７２１７（ＪＰ，Ａ）

【文献】 特開平１０−２５６４７３（ＪＰ，Ａ）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｈ０１Ｌ ２１／８２２

Ｈ０１Ｌ ２５／０６５

Ｈ０１Ｌ ２５／０７

Ｈ０１Ｌ ２５／１８

Ｈ０１Ｌ ２７／０４

(57)【特許請求の範囲】

【請求項1】

第２のダイに対するスタック構成での第１のダイを備えた回路であって、前記第２のダイは、デジタル回路を具備し、前記第１のダイはアナログ回路を具備し、
前記第１のダイと前記第２のダイは、それぞれ、関連するダイからダイへのボンドワイヤーにより前記第１のダイと第２のダイ間に電気的接続を供給するように構成されたボンディングパッドを含み、
前記関連するダイからダイへのボンドワイヤーの少なくとも１つは、前記第２のダイのデジタル回路から前記第１のダイのデジタル制御回路にコマンドを供給するように構成され、前記デジタル制御回路は、前記コマンドを用いて前記第１のダイの回路のテスト機能を制御するように構成された、回路。

【請求項2】

前記第２のダイが配置されたパッケージ基板をさらに具備し、前記第２のダイは前記第１のダイと前記パッケージ基板間に位置される、請求項１の回路。

【請求項3】

前記第１のダイおよび前記第２のダイの少なくとも１つはさらなるボンディングパッドを含み、関連するさらなるボンドワイヤーは前記パッケージ基板に前記さらなるボンディングパッドを電気的に結合するように構成される、請求項２の回路。

【請求項4】

前記第１のダイ上の前記回路の前記テスト機能を制御するための前記コマンドは、シリアルバスインターフェース（ＳＢＩ）を介して供給される、請求項１の回路。

【請求項5】

カプセル化された回路のダイを備えた回路パッケージであって、前記カプセル化された回路のダイは、第２のダイに対するスタック構成での第１のダイを含み、前記第２のダイは、デジタル回路を具備し、前記第１のダイはアナログ回路を具備し、
前記第１のダイおよび前記第２のダイは、それぞれ、関連するダイからダイへのボンドワイヤーにより前記第１のダイと第２のダイ間に電気的接続を供給するように構成されたボンディングパッドを含み、
前記関連するダイからダイへのボンドワイヤーの少なくとも１つは、前記第２のダイのデジタル回路から前記第１のダイのデジタル制御回路にコマンドを供給するように構成され、前記デジタル制御回路は前記コマンドを用いて、前記第１のダイの回路のテスト機能を制御するように構成された、回路パッケージ。

【請求項6】

第２のダイに対するスタック構成での第１のダイを備えた回路であって、前記第２のダイはデジタル回路を具備し、前記第１のダイはアナログ回路を具備し、
前記第１のダイおよび前記第２のダイは、それぞれ、関連するダイからダイへのボンドワイヤーにより前記第１のダイと第２のダイ間に電気的接続を供給するように構成されたボンディングパッドを含み、
前記関連するダイからダイへのボンドワイヤーの少なくとも１つは、前記第１のダイの他の回路への電力を維持しながら、前記第１のダイの回路を選択するために電力をオフにするための信号を前記第２のダイから供給するように構成された、回路。

【請求項7】

前記第２のダイが配置されるパッケージ基板をさらに含み、前記第２のダイは前記第１のダイと前記パッケージ基板間で位置され、前記第１のダイと前記第２のダイの少なくとも１つはさらなるボンディングパッドを含み、関連するさらなるボンドワイヤーは前記パッケージ基板に前記さらなるボンディングパッドを電気的に結合するように構成される、請求項６の回路。

【請求項8】

カプセル化された回路のダイを備えた回路パッケージであって、前記カプセル化された回路のダイは、第２のダイに対してスタック構成で第１のダイを含み、前記第２のダイは、デジタル回路を具備し、前記第１のダイはアナログ回路を具備し、
前記第１のダイおよび前記第２のダイは、それぞれ、関連するダイからダイへのボンドワイヤーによって前記第１のダイと第２のダイ間に電気的接続を供給するように構成されたボンディングパッドを含み、
前記関連するダイからダイへのボンドワイヤーの少なくとも１つは、前記第１のダイの他の回路への電力を維持しながら、前記第１のダイの回路を選択するために電力をオフにするための信号を前記第２のダイから供給するように構成された、回路パッケージ。

【請求項9】

前記回路パッケージはボールグリッドアレイ型パッケージである、請求項８の回路パッケージ。

【請求項10】

第１のデジタル回路、および第１のダイ上に配置され、前記第１のダイの前記第１のデジタル回路に電気的に結合された第１のセットのボンディングパッドを含む第１のダイと、
前記第１のダイ上に配置された第２のダイであって、前記第２のダイは、第２のデジタル回路および前記第２のダイ上に配置され、前記第２のダイの前記第２のデジタル回路に電気的に結合された第２のセットのボンディングパッドを含む第２のダイと、
前記第１のセットのボンディングパッドの対応する個々のボンディングパッドを前記第２のセットのボンディングパッドの対応する個々のボンディングパッドに電気的に結合するように構成されたボンドワイヤーと、
を備え、前記第１のデジタル回路は、コマンドを受信することに応答して前記第２のダイ上の他の回路のテスト機能を制御することを前記第２のデジタル回路にさせるように前記ボンドワイヤーの少なくとも１つを介して前記コマンドを前記第２のデジタル回路に供給するように構成された、回路。

【請求項11】

第１のダイ上に配置され、前記第１のダイの第１の回路に電気的に結合される第１のセットのボンディングパッドを含む第１のダイと、
前記第１のダイ上に配置された第２のダイであって、前記第２のダイは、前記第２のダイ上に配置され、前記第２のダイの第２の回路に電気的に結合された第２のセットのボンディングパッドを含む第２のダイと、
前記第１のセットのボンディングパッドのそれぞれのボンドパッドを前記第２のセットのボンディングパッドの対応するボンドパッドに電気的に結合するように構成されたボンドワイヤーと、
を備え、前記第１の回路は、前記第２のダイ上の他の回路への電力を維持しながら前記第２の回路への電力をオフにするために前記ボンドワイヤーの少なくとも１つを介して前記第２の回路に信号を供給するように構成された、回路。

【発明の詳細な説明】

【技術分野】

【0001】

この発明は一般に回路に関し、特にアナログ回路とデジタル回路を別個のダイ上に組み立て、そのダイを積み重ねて単一のパッケージに集積する技術に関する。

【背景技術】

【0002】

多くのアプリケーションはアナログ信号処理およびデジタル信号処理の両方を必要とする。そのようなアプリケーションの１つは無線通信の領域内にあり、混合されたアナログおよびデジタル信号処理は送信側および受信側の両方に必要である。受信側において、変調されたアナログ信号（典型的には無線周波数）が受信され、調整（例えば増幅され、濾波され）され、ダウンコンバートされ、直交復調され、そしてデジタル化され、サンプルを供給する。次に、送信されたデータを再生するために、サンプルにデジタル信号処理が実行される。そして、送信側において、データは処理され（例えば、符号化され、インターリーブされ、および拡散され）、次に１つ以上のアナログ信号に変換される。アナログ信号は次に調整され、変調されおよびアップコンバートされ、無線リンクを介して送信に適した変調信号を供給する。混合信号回路はまた他の観点の無線通信に使用してもよく、音声／オーディオコーダー／デコーダー、バッテリ電圧および温度のような種々の信号をデジタル化するためのアナログ／デジタルコンバーター（ＡＤＣｓ）、および他の回路を含む。混合信号処理は、またネットワーキング、コンピュータ、およびその他のような多くの他のアプリケーションにとって必要である。

【0003】

伝統的に、アナログおよびデジタル信号処理は、ＡＤＣｓおよびデジタルーアナログコンバーター（ＤＡＣｓ）を介して得られる２つのＩＣの間にインターフェースを有する別個のアナログおよびデジタル集積回路（ＩＣｓ）を介して得られる。デジタル回路は大量のスイッチングノイズを発生する傾向がある。対照的に、アナログ回路は典型的に静かな環境で動作することを好むあるいは動作する必要がある種々の敏感な回路（例えば発振器、増幅器等）を含む。アナログ回路およびデジタル回路を異なるＩＣ上に実装することは、これらの回路が絶縁され、好ましい環境で動作することを可能にする。さらに、アナログ回路およびデジタル回路のための最適処理技術は典型的に異なる。デジタル回路が標準ＣＭＯＳプロセスを用いてしばしば実装されるのに対しアナログ回路は、標準ＣＭＯＳプロセスに追加される余分な処理ステップを必要とする線形キャパシタおよび抵抗を利用してもよい。

【0004】

製品のコストと複雑さを低減するために、アナログ回路およびデジタル回路は共に混合信号ＩＣ内の共通基板上に組み立てることができる。混合信号ＩＣは、コストが低減され、部品総数が少なく、必要とするボード面積がより小さく、テストが簡単で、および恐らく他の利点のような多数の利点を供給する。

【0005】

しかしながら、アナログ回路とデジタル回路を共通基板上に組み立てることは、いくつかの不都合を有する。第１に、デジタル回路により発生される雑音は基板を経由して結合を通してアナログ回路の性能を低下させる。第２にアナログ回路は、線形キャパシタおよび抵抗を必要とするかもしれず、その結果アナログＣＭＯＳのような特定のＩＣプロセスの必要性を指示するかもしれない。従って、アナログ回路は、ダイのほんの一部しか占有しないかもしれないけれども、デジタル回路のコストは、アナログ回路のために選択されたＩＣプロセスの結果として、増大する。第３にデジタル回路は典型的にテクノロジースケーリング(technology scaling)（例えば、トランジスタサイズの縮小、より低い動作電圧）から恩恵を受けるのに対して、アナログ回路は電圧スケーリングの影響を受けるかもしれない。そして、第４にアナログ回路の設計サイクルはデジタル回路の設計サイクルよりも典型的にはるかに長いので、混合信号ＩＣの設計サイクルは引き伸ばされるかもしれない。

【0006】

以上のように、共通基板上に組み立てられた従来の混合信号ＩＣの不都合を最小にしながら混合信号ＩＣの利益が得られるようにあなろぐ回路とデジタル回路を組み立て集積する技術に対する技術的必要性がある。

【発明の概要】

【0007】

この発明の観点は、アナログ回路とデジタル回路を異なるダイ上に組み立て、そのダイを単一のパッケージ内に積み重ねて集積し、多くの上述した利益を提供する混合信号ＩＣを形成するための技術を提供する。一形態において、アナログ回路とデジタル回路は、異なるタイプの回路に適した恐らく異なるＩＣプロセスを用いて２つの別個のダイ上に実装される。アナログダイとデジタルダイはその後単一パッケージ内に集積され（積み重ねられ）、カプセル化される。ボンディングパッドが、２つのダイを相互接続し、ダイを外部ピンに接続するために設けられる。ボンディングパッドは、パッドを実装するために必要なダイ領域の量を最小にしながら、必要な接続性を供給するように設置され配置されることができる。他の形態において、ダイ同士の接続性はシリアルバスインターフェースと共にテストすることができる。さらに他の形態において、アナログダイ内のいくつかまたはすべてに供給される電源（そして恐らくデジタルダイ内のいくつかのまたはすべてのブロックに供給される電源）は、動作を伸ばすためのスタンバイモードの期間、崩壊されるかもしれない（例えばゼロボルトに崩壊するかもしれない）。

【0008】

この発明はさらに、以下にさらに詳細に記載するように、この発明の種々の観点、実施の形態、および特徴を実施する集積回路、方法およびエレメントを提供する。

【図面の簡単な説明】

【0009】

【図1】図１はこの発明の実施の形態に従う混合信号ＩＣの平面図を示す図である。

【図2】図２は特定のＩＣパッケージ内にカプセル化される混合信号ＩＣの側面図を示す図である。

【図3A】図３Ａは混合信号ＩＣの種々の層間の相互接続の側面図を示す図である。

【図3B】図３Ｂは混合信号ＩＣの種々の層間の相互接続の側面図を示す図である。

【図3C】図３Ｃは混合信号ＩＣの種々の層間の相互接続の側面図を示す図である。

【図4A】図４Ａはアナログダイとデジタルダイとの間の相互接続の平面図を示す図である。

【図4B】図４Ｂはアナログダイとデジタルダイとの間の相互接続の平面図を示す図である。

【発明を実施するための形態】

【0010】

この発明の特徴、性質および利点は、同一部に同符号を付した図面とともに以下に述べる詳細な説明からより明白になるであろう。

【0011】

この発明の観点は、アナログ回路とデジタル回路を異なるダイ上に組み立て、ダイを単一パッケージ内に適合させるための技術を提供する。この発明の混合信号ＩＣは共通基板上に組み立てられた従来の混合信号ＩＣの不利益を最小にしながら多くの混合信号ＩＣの利益を提供する。一形態において、アナログ回路およびデジタル回路はこれらの回路に適したＩＣプロセスを用いて２つの別個のダイ上に実装される。例えば、デジタル回路は、コスト、電力消費、およびシリコン領域を節約するために進歩した低電圧デジタルＣＭＯＳテクノロジーを用いて実装することができる。要求される性能に応じて、アナログ回路は電力消費を節約するために低コストの成長したアナログＣＭＯＳテクノロジーを用いて設計し、実装することができ、あるいは高性能テクノロジーを用いて設計することができる。以下に詳細に記載するように、アナログダイとデジタルダイはその後、集積され（積み重ねられ）単一パッケージ内にカプセル化される。

【0012】

図１はこの発明の一実施の形態に従って、混合信号ＩＣ１００の平面図を示す図である。混合信号ＩＣ１００はデジタルダイ１２０の上部に積み重ねられたアナログダイ１３０から構成され、デジタルダイ１２０はさらにパッケージ基板１１０の上部に積み重ねられる。多くのアプリケーションの場合、アナログダイはデジタルダイのサイズの一部分（例えば典型的には１／８乃至１／４）に過ぎない。例えば、アナログダイは１．５ｍｍ×２ｍｍの寸法を有することができ、デジタルダイ１２０は６ｍｍ×６ｍｍの寸法を有することができる。従って、より小さなアナログダイはデジタルダイの上部に積み重ねることができ、スペースを節約し、より小さなパッケージの使用を可能にすることができる。

【0013】

アナログダイおよびデジタルダイはいかなる形状および寸法をも有することができる。いくつかの回路およびＩＣプロセスの場合、ダイのためのあるアスペクト比が好ましい場合がある。例えば、方形のダイは製造が容易およびその他の利点のために望ましいかもしれない。

【0014】

図１に示すように、多数のボンディングパッド１１２がパッケージ基板の４辺に設けられる。これらのボンディングパッド１１２はアナログダイとデジタルダイのための入出力（Ｉ／Ｏ）を供給するために使用することができる。デジタルダイ１２０はまたパッケージ基板１１０上の対応するボンディングパッドに結合線１２３を介して相互接続可能な多数のボンディングパッド１２２を含む。同様に、アナログダイ１３０はパッケージ基板１１０上の対応するボンディングパッド１１２に結合線を介して相互接続可能な多数のボンディングパッド１３２を含む。アナログダイ１３０は、デジタルダイ１２０上の対応するボンディングパッド１２４に結合線を介して相互接続可能な多数のボンディングパッド１３４をさらに含む。

【0015】

アナログダイ１３０を載置するデジタルダイ１２０の特定領域を選択する際に、種々の要因を考察することができる。アナログダイ１３０がデジタルダイ１２０のより静かな領域上に載置されるなら、改良された性能を達成することができる。アナログダイ１３０はまたデバッグを必要としそうにないデジタルダイ１２０のセクション上に載置されることが望ましいかもしれない。例えば、デジタルダイ１２０はメモリ回路（例えばＲＡＭおよび／またはＲＯＭ）のセクションを含むことができる。このメモリ回路のためのセクションは、より回路欠陥の傾向があり、回路をデバッグするためにアクセスする必要の可能性が高い。その場合、アナログダイ１３０はアクセスを必要としそうにもないデジタルダイ１２０の他の領域上に載置することができる。アナログダイ１３０はまたデジタルダイ１２０のエッジ付近または隅部に載置してもよい。これは、アナログダイ１３０上のボンディングパッド１３２と、パッケージ基板１１０上の対応するボンディングパッド１１２の間の相互接続（結合線）を短くすることができる。アナログダイ１３０はアナログダイの外にあるピンおよびパッケージ全体に基づいて載置してもよい。種々の他の要因も考察可能であり、この発明の範囲内である。

【0016】

図２は特定のＩＣパッケージ内にカプセル化された混合信号ＩＣ１００の側面図を示す図である。図２に示すように、ダイアタッチペースト(die-attach paste)１４０はパッケージ基板１１０の上部に覆われており、そして、デジタルダイ１２０がダイアタッチペースト層の上部に載置される。ダイアッタチペースト１４０の第２の層がデジタルダイ１２０の上部に覆われ、そしてアナログダイ１３０は第２のダイアタッチペースト層の上部に載置される。ダイアタッチペースト層はダイとパッケージ基板を一緒にくっ付ける（すなわち接着剤でつける）ために使用される。モールドコンパウンド１５０はアナログダイとデジタルダイにより離された空間を充填するために使用可能である。

【0017】

混合信号ＩＣ１００は種々のタイプのパッケージを用いて包装することができる。特定のパッケージは、必要なピン数、好適ピンレイアウト、製造可能性等のような種々の要因に基づいて選択することができる。図２に示す例において、混合信号ＩＣ１００は、技術的に知られたサイズと寸法を有した市販の標準のファインボールグリッドアレイ(fine ball grid array)（Ｆ−ＢＧＡ）パッケージに包装される。

【0018】

一実施の形態において、定義された高さ寸法を有する標準パッケージ内に混合信号ＩＣ１００をカプセル化するために、アナログダイ１３０および／またはデジタルダイ１２０の厚みは特定の制限内にあるように制御することができる。アナログダイとデジタルダイの厚みはダイを加工するために使用されるウエハを「バックグラインド(back grinding)」することにより低減される。一実施の形態において、ウエハは２００μｍにバックグラインドされる。しかしながら、その他の厚み値も使用することができる。アナログダイとデジタルダイの厚みを低減することにより、積み重ねられたダイは、（１）そのパッケージに典型的にカプセル化されたモノリシックダイのプロファイルに類似したプロファイルまたは（２）そのパッケージのための仕様に準拠するプロファイルを持つように作ることができる。

【0019】

図３Ａ乃至３Ｃは混合信号ＩＣ１００の種々の層間の相互接続の側面図を示す図である。図３Ａはデジタルダイ１２０とパッケージ基板１１０との間の相互接続を示す。この相互接続は、それぞれパッケージ基板およびデジタルダイ上に配置されたボンディングパッド１１２、１２２、および結合線１２３を介して達成される。この相互接続はそのパッケージに対して通常使用される方法で達成することができる。

【0020】

図３Ｂはアナログダイ１３０とパッケージ基板１１０との間の相互接続を示す。この相互接続はそれぞれパッケージ基板とアナログダイ上に配置されるボンディングパッド１１２および１３２、および結合線１３３を介して達成される。この相互接続はまた、通常の方法で達成することもできる。

【0021】

図３Ｃはアナログダイ１３０とデジタルダイ１２０との間の相互接続を示す。この相互接続は、それぞれアナログダイとデジタルダイ上に配置されるボンディングパッド１３４および１２４、および結合線１３５を介して達成される。この相互接続もまた通常の方法で達成することができる。

【0022】

図４Ａおよび４Ｂはアナログダイとデジタルダイとの間の相互接続の平面図を示す図である。図４Ａにおいて、第１のセットのボンディングパッド１３２が、パッケージ基板１１０との相互接続のためにアナログダイ１３０上に設けられ、そして第２のセットのボンディングパッド１３４がデジタルダイ１２０との相互接続のために設けられる。同様に、第１のセットのボンディングパッド１２２がパッケージ基板１１０との相互接続のためにデジタルダイ１２０上に設けられ、第２のセットのボンディングパッド１２４がアナログダイ１３０との相互接続のために設けられる。

【0023】

一実施の形態において、可能な限り、ボンディングパッド１２２および１２４がデジタル上で（ラインに沿って）交互に配置されるようにボンディングパッド１２２および１２４がデジタルダイ１２０上で「相互デジタル化」される。相互デジタル化ボンディングパッド配列を用いた場合、アナログダイ１３０と相互接続するためにデジタルダイ１２０上にさらなるボンディングパッド１２４を実装するために最小のさらなるダイ領域（もしあれば）が必要である。このように、デジタルダイ１２０の上部にアナログダイ１３０を積み重ねることにより不利益を被ることはない。あるいは、デジタルダイ１２０上のダイとダイへのボンディングパッドのグループは、デジタルダイ上で、外部ピンのグループ間に配置することができる。この構成の場合も不利益は被らない。

【0024】

一実施の形態において、アナログダイ１３０のためのボンディングパッド１３２および１３４は、アナログダイのエッジ付近に配置され、そしてデジタルダイ１２０のエッジに近く、そして、ボンディングパッドが最終的に接続されるパッケージ基板１１０に近い。このボンディングパッド配置は、（例えば、相互デジタル化接続を実装するために）アナログダイ１３０とデジタルダイ１２０とパッケージ基板１１０との間の相互接続を容易にする。これはまた、アナログダイ１３０からの結合線を短くする結果となり、性能を改良することができる。一実施の形態において、デジタルダイ１２０のためのボンディングパッド１２２および１２４もまたデジタルダイのエッジ付近に配置される。デジタルダイ１２０のためのボンディングパッド配置はデジタル回路領域への侵入を回避する。デジタルダイの中央領域内のボンディングパッドの配置は信号ラインのためのルーティングチャネル(routing channel)とインターフェースする（すなわち阻止する）ことができる。

【0025】

図４Ｂは、デジタルダイ１２０のエッジから離れて配置されたボンディングパッド１２６を用いたアナログダイとデジタルダイとの間の相互接続を示す。いくつかの特定の設計の場合、デジタルダイのエッジから離れて配置されたデジタル回路を相互接続することは都合がよいかもしれない。これは、例えばアナログ回路とデジタル回路との間の相互接続を短くしたり、あるいはアナログダイ上により多くのＩ／Ｏパッドを供給するために必要かもしれない。この場合、ボンディングパッド１２６は、アナログダイ１３０上の対応するボンディングパッド１３６と相互接続するためにデジタルダイ１２０上に供給することができる。

【0026】

ここに記載された積み重ねられたアナログダイとデジタルダイは多くの利点を提供する。第１にアナログ回路とデジタル回路を２つのダイに分離することにより、各タイプの回路に対してより多くの最適なプロセステクノロジーを選択することができる。アナログ回路とデジタル回路に対して異なるテクノロジーを選択することができる。第２に、共通のシリコン基板を介して連結する雑音が消去される。第３にアナログ回路とデジタル回路は異なるスケジュールで進化することができるので、一方の回路タイプ（例えばアナログ）が他方の回路タイプの設計を妨げない。さらに、各回路タイプは、他の回路タイプの設計に影響を与えることなく設計し変更することができる。他の利点も、ここに記載した、積み重ねられたアナログダイとデジタルダイ設計を用いて実現することができる。

【0027】

この発明の他の観点は、積み重ねられたアナログダイとデジタルダイをテストするための技術を提供する。ダイ上に組み立てられた回路の正しい機能性を保証するために（例えばウエハレベルで）ダイの各々を個別にテストすることができる。アナログダイとデジタルダイが積み重ねられ、相互接続され、パッケージ内にカプセル化された後、結合線を介した相互接続が機能的であることを保証するために（すなわち接続性を保証するために）さらなるテストを実行することができる。しかしながら、ダイからダイへの相互接続は外部ピンを介して直接アクセスできないので、これらの相互接続をテストするための技術がここに提供される。

【0028】

一実施の形態において、ダイからダイへの相互接続テストは、技術的に知られた方法で動作する標準シリアルバスインターフェース（ＳＢＩ）とともに達成される。このインターフェースを実施するために、デジタルダイはテスト機能（例えばパワーダウン、モード選択等）を制御する「マスタ」ドライバとして設計し動作することができ、そして、アナログダイはデジタルダイにより供給される制御を実施する「スレーブ」ドライバとして動作することができる。制御値の系列からなるテストベクトルをデジタルダイからアナログダイに送信してダイからダイへのテストを実行することができる。

【0029】

テストされる各ダイからダイへの相互接続に対してアナログダイ上にマルチプレクサが設けられる。マルチプレクサは、通常動作のための第１入力、テストのための第２入力、ダイからダイへのパッドを動作可能に連結する出力、および制御入力を有する。アナログダイからの値の読み出しをテストするために、第２入力と制御入力は、それぞれテスト値とアナログダイ上のスレーブドライバからの制御信号を受信する。スレーブドライバはマルチプレクサに対して、特定のテスト値をマルチプレクサを介してダイからダイへのパッドに供給するように指示することができる。デジタルダイ上で、アナログダイからのテスト値は受信され（例えば他のマルチプレクサを介して）外部出力パッドに送ることができる。次にテスト値が検出され、シリアルバスインターフェースを介してスレーブドライバに供給される値に対して比較される。

【0030】

アナログダイへの値の書き込みをテストするために、テスト値は、外部出力パッドから（例えばマルチプレクサを介して）デジタルダイ上のダイからダイへのパッドに送ることができる。次に、テスト値は、アナログダイ上の他のマルチプレクサにより受信される。アナログダイ上のマルチプレクサはスレーブドライバにより制御され、受信したテスト値をスレーブドライバに送ることができる。次に、スレーブドライバはその値をシリアルバスインターフェースに供給する。デジタルダイを介して供給されたテスト値とシリアルバスインターフェースからの検出値は正しい接続性を保証するために比較することができる。

【0031】

従って、シリアルバスインターフェースはアナログダイからの読み出しとアナログダイへの書き込みの両方をテストするために使用することができる。シリアルバスインターフェースは、ダイからダイへの相互接続をテストするためにアナログダイ上のマルチプレクサを制御するために使用される。シリアルバスインターフェースはまた、デジタルダイを介してテスト値を（書き込みのために）アナログダイに供給するために使用され、そして（読み出しのために）ダイからダイへの相互接続を介してアナログダイにより受信されたテスト値を検索するために使用される。

【0032】

この発明の他の観点は、アナログダイそして恐らくはデジタルダイ上の回路および／または電源を制御し、スタンバイモード期間中の電力を逆にする。無線通信システム内の遠隔端末は、ある時間間隔においてアクティブとなり完全な動作状態となることができ、他の時間間隔においてはオフとなるかスタンバイモードとなり、電力を節約し、バッテリ再チャージ間の寿命を伸ばす。スタンバイモードでは、消費電力を低減するためにできるだけ多くの回路がパワーダウンすることが望ましい。しかしながら、回路をパワーダウンしても依然として漏れ電流を生じ、これは遠隔端末の寿命を縮める。この漏れ電流は、これらの回路に供給される電源を「崩壊」（例えばゼロボルトにダウンさせる）することにより消去することができる。

【0033】

上述した方法で実施される混合信号ＩＣの場合、スタンバイモードの間、アナログダイにおいて出来るだけ多くの回路に対して電源をパワーダウンおよび／または崩壊することが望ましい。アナログダイ上のアナログ回路は、所望の性能を供給するためにアクティブになるとき（相対的に）大量の電流を消費するかもしれない。アナログ回路は、またデジタル回路のために使用される電圧と異なる電圧で動作してもよい。例えば、アナログ回路３．３ボルト電源から動作してもよく、一方デジタル回路は１．８ボルト電源から動作してもよい。アナログダイのための電源は、外部ピンを介して外部ソース（例えば電力管理装置）から供給することができる。

【0034】

一実施の形態において、シリアルバスインターフェースは、いくつかのまたはすべてのアナログ回路の動作を制御するために、そして、スタンバイモードの期間に電源を崩壊するために使用される。アナログダイ上のスレーブドライバはデジタル電源に基づいて動作するように設計することができ、スタンバイ期間の間中いつでも動かせるように維持される。スレーブドライバからのデジタル制御信号を、アナログダイ上の種々のタイプのアナログ回路（例えば、発振器、位相ロックループ回路、フロントエンド受信器回路等）を制御するために必要とされる要求された信号レベルに変換するために、アナログダイ上にレベルシフト回路が設けられる。スレーブドライバは、アナログダイ上の回路の動作を制御するためにシリアルバスインターフェースを介してデジタルダイからのコマンドを受信する。これに応答して、スレーブドライバはアナログダイ上のアナログ回路が所定の方法で動作するように命令する制御信号を発生する。スレーブドライバは、スタンバイモードにおいても電力が供給されるので、その回路のための設定を維持することができる。

【0035】

スタンバイモードにおいて、シリアルバスインターフェースは、電力管理装置に、アナログダイ内の選択された回路（すべてのまたはサブセットの回路）の電圧を崩壊するように指示するために使用される。これは漏れ電流を消去し、寿命を伸ばす。スタンバイモードにないとき、シリアルバスインターフェースは、電力管理装置にアナログダイのための電圧を上げるように指示するために使用される。

【0036】

アナログダイ内のいくつかのまたはすべての回路のための電圧がスタンバイモードで（例えばゼロボルトに）崩壊する、ここに記載された電圧「テレスコープ(telescoping)」技術は、アナログダイとデジタルダイが積み重ねられず、さらに別個のパッケージに包装される他の混合信号設計にも適用可能である。電圧テレスコープ技術はデジタルダイ内の種々の（選択的な）ブロックにも適用可能である。

【0037】

開示された実施の形態の上述の記載は、当業者がこの発明を製作または使用可能にするために提供される。これらの実施の形態に対する種々の変形例は当業者にとって容易に明白であろう。そして、ここに定義される包括的原理は、この発明の精神または範囲から逸脱することなく他の実施の形態に適用可能である。従って、この発明は、ここに示した実施の形態に限定されることを意図したものではなく、ここに開示した原理および新規な特徴に一致する最も広い範囲が許容されるべきである。
以下に、本願出願の当初の特許請求の範囲に記載された発明を付記する。
［Ｃ１］
下記を具備する混合信号集積回路：
複数のボンディングパッドを有するパッケージ基板；
複数のボンディングパッドを有し、前記パッケージ基板の上面に載置された第１のダイ、大部分のデジタル回路は、前記第１のダイ上に組み立てられる；および
複数のボンディングパッドを有し、前記第１のダイの上面に載置される第２のダイ、大部分のアナログ回路は前記第２のダイ上に組み立てられる。
［Ｃ２］
前記第１および第２のダイの各々のための前記複数のボンディングパッドは前記ダイのエッジ付近に位置する、Ｃ１の集積回路。
［Ｃ３］
前記第１のダイは、
前記第２のダイ上の関連するボンディングパッドと相互接続するための第１のセットのボンディングパッド；および
前記パッケージ基板上の関連するボンディングパッドと相互接続するための第２のセットのボンディングパッド；を具備する、Ｃ１の集積回路。
［Ｃ４］
前記第１のセットおよび第２のセット内のボンディングパッドは相互デジタル化されている、Ｃ３の集積回路。
［Ｃ５］
前記第１のセットおよび第２のセット内のボンディングパッドはラインに沿って交互に配置されている、Ｃ３の集積回路。
［Ｃ６］
前記第１のダイは前記第１のダイから離れた場所に位置するボンディングパッドのセットを含む、Ｃ１の集積回路。
［Ｃ７］
前記パッケージ基板および第１および第２のダイは単一パッケージ内にカプセル化されている、Ｃ１の集積回路。
［Ｃ８］
前記パッケージ基板および第１および第２のダイは標準パッケージの仕様に準拠するプロファイルを有する寸法を有する、Ｃ１の集積回路。
［Ｃ９］
前記標準パッケージはボールグリッドアレイである、Ｃ８の集積回路。
［Ｃ１０］
前記第１のダイおよび第２のダイは、特定の厚みを達成するように処理されたウエハから派生される、Ｃ１の集積回路。
［Ｃ１１］
前記特定の厚みは前記ウエハをバックグラインドすることにより得られる、Ｃ１０の集積回路。
［Ｃ１２］
前記第１のダイおよび第２のダイは２つの異なる集積回路プロセステクノロジーを用いて組み立てられる、Ｃ１の集積回路。
［Ｃ１３］
前記第１のダイはＣＭＯＳプロセステクノロジーを用いて組み立てられる、Ｃ１の集積回路。
［Ｃ１４］
下記を具備する、混合信号集積回路：
複数のボンディングパッドを有するパッケージ基板；
複数のボンディングパッドを有し、前記パッケージ基板の上面に載置された第１のダイ、大部分のデジタル回路は前記第１のダイ上に組み立てられる；
複数のボンディングパッドを有し、前記第１のダイの一部の上端に載置された第２のダイ、大部分のアナログ回路は前記第２のダイ上に組み立てられる；および
前記パッケージ基板および前記第１および第２のダイをカプセル化するパッケージ；および
前記第１のダイと第２のダイは２つの異なる集積回路（ＩＣ）プロセステクノロジーを用いて組み立てられる。
［Ｃ１５］
下記を具備する混合信号集積回路：
大部分のデジタル回路が組み立てられた第１のダイ；および
大部分のアナログ回路が組み立てられた第２のダイ、前記第２のダイはさらに、インターフェースに接続された制御装置と、前記アナログ回路のための１つ以上の供給信号を受信するための１つ以上のパッドを含み、前記制御装置は、前記第２のダイ上の前記アナログ回路のうちの選択されたアナログ回路の動作モードを制御するように構成され、および前記供給信号のうちの選択された供給信号の電圧はスタンバイ動作モードの期間低減される。
［Ｃ１６］
前記供給信号のうちの選択された供給信号のための電圧は、前記スタンバイ動作モード期間ゼロに崩壊される、Ｃ１５の集積回路。
［Ｃ１７］
前記制御装置は、スタンバイ動作モードの期間パワーオンの状態が維持される、Ｃ１５の集積回路。
［Ｃ１８］
下記を具備する、単一パッケージ内にカプセル化された第１のダイと第２のダイとの間のインターフェースをテストするための方法：
第１の制御値をシリアルバスインターフェースに供給する、前記第１の制御値は第１のダイから第２のダイへ送信されるべき第１のテスト値を指示する；
前記第１の制御値に応答して相互接続線を介して前記第１のダイから前記第２のダイに前記第１のテスト値を送信する；
前記第２のダイ上の前記第１のテスト値を受信する；および
前記第１の制御値を前記受信した第１のテスト値と比較し、前記相互接続線の接続性を検証する。
［Ｃ１９］
下記をさらに具備する、Ｃ１８の方法：
前記第２のダイから前記相互接続線を介して第２のテスト値を前記第１のダイに送信する；
前記第１のダイ上の前記第２のテスト値を検出する；
前記検出された第２のテスト値を第２の制御値としてシリアルバスインターフェース上に供給する；および
前記第２の制御値を前記第２のテスト値と比較し、相互接続線の接続性を検証する。

【図1】

【図4A】

【図2】

【図3A】

【図3B】

【図3C】

【図4B】