特許 5936554 固体撮像装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】5936554

(24)【登録日】2016年5月20日

(45)【発行日】2016年6月22日

(54)【発明の名称】固体撮像装置

(51)【国際特許分類】

   H04N 5/357 20110101AFI20160609BHJP

   H04N 5/374 20110101ALI20160609BHJP

   H01L 27/146 20060101ALI20160609BHJP

   H01L 27/144 20060101ALI20160609BHJP

【ＦＩ】

   H04N5/335 570

   H04N5/335 740

   H01L27/14 C

   H01L27/14 K

【請求項の数】5

【全頁数】20

(21)【出願番号】特願2012-553582(P2012-553582)

(86)(22)【出願日】2011年12月20日

(86)【国際出願番号】JP2011079537

(87)【国際公開番号】WO2012098801

(87)【国際公開日】20120726

【審査請求日】2014年9月25日

(31)【優先権主張番号】特願2011-7019(P2011-7019)

(32)【優先日】2011年1月17日

(33)【優先権主張国】JP

(73)【特許権者】

【識別番号】000236436

【氏名又は名称】浜松ホトニクス株式会社

(74)【代理人】

【識別番号】100088155

【弁理士】

【氏名又は名称】長谷川 芳樹

(74)【代理人】

【識別番号】100113435

【弁理士】

【氏名又は名称】黒木 義樹

(74)【代理人】

【識別番号】100124291

【弁理士】

【氏名又は名称】石田 悟

(72)【発明者】

【氏名】藤田 一樹

(72)【発明者】

【氏名】久嶋 竜次

(72)【発明者】

【氏名】森 治通

【審査官】 鈴木 明

(56)【参考文献】

【文献】 特開２００７−０５７５３５（ＪＰ，Ａ）

【文献】 特開２００７−３１２３６１（ＪＰ，Ａ）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｈ０４Ｎ ５／３０−５／３７８

Ｈ０１Ｌ ２７／１４−２７／１４８

(57)【特許請求の範囲】

【請求項1】

フォトダイオード、及び該フォトダイオードに一端が接続されたトランジスタを各々含むＭ×Ｎ個（Ｍは２以上の整数、Ｎは２以上の整数）の画素がＭ行Ｎ列に２次元配列されて成る受光部と、
各列毎に配設され、対応する列の前記画素に含まれる前記トランジスタの他端に接続されたＮ本の読出用配線と、
前記Ｎ本の読出用配線のそれぞれを経て入力される電荷の量に応じた電圧値を生成するＮ個の積分回路を含み、該Ｎ個の積分回路から出力された電圧値を順次に出力する信号出力部と、
前記Ｎ本の読出用配線に含まれるＫ本（Ｋは１以上Ｎ以下の整数）の読出用配線の電位を、対応するＫ個の前記積分回路の入力電位とは別の電位に切り替える電位変更手段と、
前記信号出力部における電圧値の出力動作、及び前記電位変更手段における電位の切り替え動作を制御する制御部と
を備え、
前記制御部は、前記Ｍ×Ｎ個の画素において発生した電荷の量に応じた電圧値が前記信号出力部から順次に出力される読み出し期間が経過した後、次の読み出し期間が開始されるまでの間に含まれる所定の期間において、前記トランジスタを非接続状態として前記フォトダイオードに電荷を蓄積させるとともに、前記Ｋ本の読出用配線の電位を前記別の電位に切り替えることを特徴とする、固体撮像装置。

【請求項2】

前記トランジスタが、多結晶シリコン及びアモルファスシリコンのうち少なくとも一方からなる領域を含むことを特徴とする、請求項１に記載の固体撮像装置。

【請求項3】

前記電位変更手段は、前記Ｋ本の読出用配線と前記Ｋ個の積分回路との間に設けられたＫ個のスイッチを含み、該Ｋ個のスイッチが、前記Ｋ本の読出用配線それぞれを、前記別の電位を供給するための配線及び前記Ｋ個の積分回路の何れか一方に選択的に接続することを特徴とする、請求項１または２に記載の固体撮像装置。

【請求項4】

前記Ｋ個のスイッチが、単結晶シリコンからなる領域を含むことを特徴とする、請求項３に記載の固体撮像装置。

【請求項5】

前記Ｋ個の積分回路のそれぞれが、差動増幅器及び該差動増幅器の一方の入力端と出力端との間に接続された容量素子を含み、
前記電位変更手段が、第１及び第２の入力端と出力端とを有し前記第１及び第２の入力端の何れかと前記出力端とを選択的に接続するスイッチを含み、
前記出力端が、前記差動増幅器の他方の入力端に接続されており、
前記第１の入力端には前記入力電位に相当する電位が印加され、
前記第２の入力端には前記別の電位が印加されることを特徴とする、請求項１〜４のいずれか一項に記載の固体撮像装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、固体撮像装置に関するものである。

【背景技術】

【0002】

特許文献１には、光電変換装置が記載されている。この光電変換装置は、複数の光電変換素子をマトリクス状に配置した光電変換回路部と、該光電変換回路部から出力される信号を読み取り用回路へ転送する為の複数の信号配線とを有する。複数の信号配線のそれぞれには複数のリセット用スイッチの各一端が接続され、これらリセット用スイッチの他端は接地されている。この光電変換装置においては、このリセット用スイッチを接続状態とすることにより、複数の信号配線を介して光電変換素子の電荷のリセットを行っている。

【先行技術文献】

【特許文献】

【0003】

【特許文献1】特開２０００−４６６４５号公報

【特許文献2】特開２００９−６５２７２号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

固体撮像素子は、複数の画素が複数行及び複数列にわたって二次元状に配置された受光部を有する。各画素には、入射した光を電子に変換するためのフォトダイオードが配置される。各画素のフォトダイオードは、各列毎に配設された読出用配線にスイッチを介して接続されており、フォトダイオード内に蓄積された電荷は、スイッチを接続状態とすることによって読出用配線へ流出する。一般的に、このようなスイッチはトランジスタによって構成される。

【0005】

しかしながら、トランジスタの制御端子（ベース又はゲート）と電流端子（コレクタ及びエミッタ、又はソース及びドレイン）との間には、寄生容量が存在する。従って、スイッチを接続状態とする（すなわちトランジスタの制御端子に所定の電圧を印加する）と、制御端子と電流端子との間の寄生容量に電荷が蓄積される。そして、フォトダイオードから電荷を取り出したのち、スイッチを非接続状態とする（すなわちトランジスタの制御端子への電圧の印加を停止する）と、寄生容量に蓄積された電荷がフォトダイオードへ移動する。これにより、フォトダイオードの電極と読出用配線との間に電位差（オフセット）が生じることとなる。

【0006】

その後、受光部では、或る所定の期間にわたってスイッチを非接続状態とし、入射した光を電子に変換するとともに該電荷をフォトダイオードに蓄積するが（以下、蓄積期間という）、その間、様々な原因により上記オフセットが時間的に変動する。例えば、トランジスタの電流端子間が完全には絶縁されておらず微小なリークが生じるので、このリークによって上記オフセットが時間的に変化する。このようにオフセットが時間的に変動すると、フォトダイオードから出力される電荷量が蓄積期間の設定値の長短によって変動してしまい、各画素における入射光の検出精度を低下させる要因となる。

【0007】

本発明は、このような課題に鑑みてなされたものであって、各画素における入射光の検出精度を高めることができる固体撮像装置を提供することを目的とする。

【課題を解決するための手段】

【0008】

上述した課題を解決するために、本発明による固体撮像装置は、フォトダイオード、及び該フォトダイオードに一端が接続されたトランジスタを各々含むＭ×Ｎ個（Ｍは２以上の整数、Ｎは２以上の整数）の画素がＭ行Ｎ列に２次元配列されて成る受光部と、各列毎に配設され、対応する列の画素に含まれるトランジスタの他端に接続されたＮ本の読出用配線と、Ｎ本の読出用配線のそれぞれを経て入力される電荷の量に応じた電圧値を生成するＮ個の積分回路を含み、該Ｎ個の積分回路から出力された電圧値を順次に出力する信号出力部と、Ｎ本の読出用配線に含まれるＫ本（Ｋは１以上Ｎ以下の整数）の読出用配線の電位を、対応するＫ個の積分回路の入力電位とは別の電位に切り替える電位変更手段と、信号出力部における電圧値の出力動作、及び電位変更手段における電位の切り替え動作を制御する制御部とを備え、制御部は、Ｍ×Ｎ個の画素において発生した電荷の量に応じた電圧値が信号出力部から順次に出力される読み出し期間が経過した後、次の読み出し期間が開始されるまでの間に含まれる所定の期間において、トランジスタを非接続状態としてフォトダイオードに電荷を蓄積させるとともに、Ｋ本の読出用配線の電位を別の電位に切り替えることを特徴とする。

【0009】

この固体撮像装置は、例えば次のように動作することができる。蓄積期間のあいだ、受光部に入射した光の強さに応じて各画素のフォトダイオードに蓄積された電荷は、蓄積期間終了後の読み出し期間において、各画素毎に順次出力される。すなわち、Ｍ行のうち或る行に含まれる画素について、各画素のフォトダイオードに蓄積された電荷が、当該画素のトランジスタを介して当該列の読出用配線に読み出される。これらの電荷は、積分回路に入力され、電圧値に変換されて信号出力部から順次に出力される。このような動作が、第１行ないし第Ｍ行について順次に繰り返されることにより、Ｍ×Ｎ個の画素のそれぞれに蓄積した電荷量に応じた電圧値が画素毎に出力される。その後、次の蓄積期間を経たのち読み出し期間が再度開始される。

【0010】

上記固体撮像装置では、読み出し期間が経過したのち次の読み出し期間が開始されるまでの間（すなわち蓄積期間内）に含まれる所定の期間、制御部が、読出用配線の電位を、電位変更手段によって積分回路の入力電位から別の電位に切り替える。この別の電位は、例えば各画素のフォトダイオードの電極電位と同等（同一または近い値）の電位に設定されるとよい。このような切替動作によって、フォトダイオードの電極電位と読出用配線の電位との差を小さくし、フォトダイオードから読出用配線へのリークを小さくすることができる。これにより、フォトダイオード電極電位と読出用配線の電位との間のオフセットの時間的変動が小さくなる。従って、この固体撮像装置によれば、フォトダイオードから出力される電荷量を蓄積期間の長さによらず安定させることができ、各画素における入射光の検出精度を向上させることができる。なお、上記固体撮像装置において、電位変更手段は、Ｋ＝Ｎとして、Ｎ本の読出用配線の電位を、Ｎ個の積分回路の入力電位とは別の電位に切り替える構成としても良い。

【発明の効果】

【0011】

本発明による固体撮像装置によれば、各画素における入射光の検出精度を高めることができる。

【図面の簡単な説明】

【0012】

【図1】図１は、固体撮像装置を示す平面図である。

【図2】図２は、固体撮像装置の一部を拡大した平面図である。

【図3】図３は、図２のＩ−Ｉ線に沿った断面を示す側断面図である。

【図4】図４は、固体撮像装置の内部構成を示す図である。

【図5】図５は、固体撮像装置の画素、積分回路、及び保持回路それぞれの回路構成の一例を示す図である。

【図6】図６は、比較例に係る固体撮像装置の動作を説明するタイミングチャートである。

【図7】図７は、比較例における問題点を説明するための図であり、一つの画素のトランジスタ及びフォトダイオードと、積分回路と、列読出用配線と、行選択用配線とが示されている。

【図8】図８は、固体撮像装置の動作を説明するタイミングチャートである。

【図9】図９は、第１変形例における固体撮像装置の内部構成を示す図である。

【図10】図１０は、第１変形例の固体撮像装置における画素、積分回路、及び保持回路とそれらの周辺回路の構成を示している。

【図11】図１１は、第２変形例に係る固体撮像装置の動作を説明するタイミングチャートである。

【図12】図１２は、第３変形例に係る固体撮像装置の動作を説明するタイミングチャートである。

【発明を実施するための形態】

【0013】

以下、添付図面を参照しながら本発明による固体撮像装置の実施の形態を詳細に説明する。なお、図面の説明において同一の要素には同一の符号を付し、重複する説明を省略する。

【0014】

（実施の形態）

【0015】

本実施形態に係る固体撮像装置は、例えば医療用Ｘ線撮像システムに用いられ、特に歯科医療におけるパノラマ撮影、セファロ撮影、ＣＴ撮影といった撮像モードによって、被検者の顎部のＸ線像を撮像するシステムに用いられる。このため、本実施形態の固体撮像装置は、大面積のガラス基板上に多結晶シリコンが堆積されて成る薄膜トランジスタや、アモルファスシリコンが堆積されて成るフォトダイオードを備えており、単結晶シリコンウェハから作製される従来の固体撮像装置と比較して、格段に広い受光面積を有する。図１〜図３は、本実施形態における固体撮像装置１０の構成を示す図である。図１は固体撮像装置１０を示す平面図であり、図２は固体撮像装置１０の一部を拡大した平面図である。さらに、図３は、図２のＩ−Ｉ線に沿った断面を示す側断面図である。なお、図１〜図３には、理解を容易にするためＸＹＺ直交座標系を併せて示している。

【0016】

図１に示されるように、固体撮像装置１０は、ガラス基板１２と、ガラス基板１２の主面上に作製された受光部２０及び垂直シフトレジスタ部３０とを備えている。垂直シフトレジスタ部３０は、受光部２０の側辺に沿って配置されている。また、固体撮像装置１０は、ガラス基板１２の外部に配置された信号出力部４０を更に備えている。信号出力部４０は、例えば受光部２０と電気的に接続された複数のＣ−ＭＯＳ型ＩＣチップ４１によって構成される。信号出力部４０は、受光部２０のＮ列それぞれに設けられたＮ個の積分回路を含んでおり、これらＮ個の積分回路は、第１列ないし第Ｎ列の画素から出力される電荷の量に応じた電圧値を生成する。信号出力部４０は、各積分回路から出力された電圧値を保持し、その保持した電圧値を逐次的に出力する。

【0017】

なお、受光部２０及び垂直シフトレジスタ部３０は、それぞれ別個のガラス基板１２上に設けられてもよい。また、信号出力部４０は、受光部２０及び垂直シフトレジスタ部３０と並んでガラス基板１２上に設けられてもよい。

【0018】

受光部２０は、Ｍ×Ｎ個の画素がＭ行Ｎ列に２次元配列されることにより構成されている。図２に示される画素Ｐ_ｍ，ｎは、第ｍ行第ｎ列に位置する画素である。ここで、ｍは１以上Ｍ以下の整数であり、ｎは１以上Ｎ以下の整数である。Ｍ，Ｎは２以上の整数である。なお、図２において、列方向はＸ軸方向と一致し、行方向はＹ軸方向と一致する。受光部２０に含まれる複数の画素Ｐ_１，１〜Ｐ_Ｍ，Ｎそれぞれは、読出用スイッチとしてのトランジスタ２１、及びフォトダイオード２２を備えている。トランジスタ２１の一方の電流端子は、フォトダイオード２２に接続されている。また、トランジスタ２１の他方の電流端子は、対応する読出用配線（例えば画素Ｐ_ｍ，ｎの場合、第ｎ列読出用配線Ｒ_ｎ）に接続されている。トランジスタ２１の制御端子は、対応する行選択用配線（例えば画素Ｐ_ｍ，ｎの場合、第ｍ行選択用配線Ｑ_ｍ）に接続されている。

【0019】

図３に示されるように、ガラス基板１２上の全面には、多結晶シリコン膜１４が設けられている。トランジスタ２１、フォトダイオード２２、および第ｎ列読出用配線Ｒ_ｎは、この多結晶シリコン膜１４の表面に形成されている。トランジスタ２１、フォトダイオード２２、及び第ｎ列読出用配線Ｒ_ｎは絶縁層１６によって覆われており、絶縁層１６の上にはシンチレータ１８がガラス基板１２の全面を覆うように設けられている。シンチレータ１８は、入射したＸ線に応じてシンチレーション光を発生してＸ線像を光像へと変換し、この光像を受光部２０へ出力する。第ｎ列読出用配線Ｒ_ｎは、金属からなる。

【0020】

フォトダイオード２２は、入射光強度に応じた量の電荷を発生し、その発生した電荷を接合容量部に蓄積する。フォトダイオード２２は、ｎ型半導体層２２ａ、ｉ型半導体層２２ｂ、及びｐ型半導体層２２ｃを有するＰＩＮ型フォトダイオードである。ｎ型半導体層２２ａは、ｎ型多結晶シリコンからなる半導体層である。ｉ型半導体層２２ｂは、ｉ型（アンドープ）アモルファスシリコンからなる半導体層でありｎ型半導体層２２ａ上に設けられている。このように、ｉ型半導体層２２ｂがアモルファスシリコンによって形成されることにより、ｉ型半導体層２２ｂを厚くすることができ、フォトダイオード２２の光電変換効率を高めて固体撮像装置１０の感度を向上させることができる。ｐ型半導体層２２ｃは、ｐ型アモルファスシリコンからなる半導体層でありｉ型半導体層２２ｂ上に設けられている。

【0021】

トランジスタ２１は、好適には電界効果トランジスタ（ＦＥＴ）によって構成されるが、バイポーラトランジスタによって構成されてもよい。トランジスタ２１がＦＥＴである場合、以下の説明において制御端子はゲートを、電流端子はソースまたはドレインをそれぞれ意味する。図３に示されるトランジスタ２１はＦＥＴの構成を有しており、多結晶シリコンからなる領域を含む。一例としては、トランジスタ２１は、それぞれ多結晶シリコンからなるチャネル領域２１ａ、ソース領域２１ｂ、及びドレイン領域２１ｃを有する。ソース領域２１ｂは、チャネル領域２１ａの一方の側面に沿って形成されている。ドレイン領域２１ｃは、チャネル領域２１ａの他方の側面に沿って形成されている。また、チャネル領域２１ａ上にはゲート電極２１ｅが設けられており、ゲート電極２１ｅとチャネル領域２１ａとの間にはゲート絶縁膜２１ｄが介在している。

【0022】

トランジスタ２１のチャネル領域２１ａ、ソース領域２１ｂ、及びドレイン領域２１ｃを構成する多結晶シリコンは、低温多結晶シリコン（Low Temperature Polycrystalline Silicon；ＬＴＰＳ）であると尚よい。低温多結晶シリコンは１００〜６００℃といった比較的低温のプロセス温度下において堆積される多結晶シリコンである。このような低温下においては、例えば無アルカリガラスといったガラス基板１２を支持基板として利用可能であることから、上記各領域２１ａ、２１ｂ及び２１ｃの構成材料を低温多結晶シリコンとすることによって、単結晶シリコンウェハと較べて広い面積を有するガラス基板１２を支持基板として用い、そのガラス基板１２上に大面積の受光部２０を作製することが可能となる。

【0023】

一実施例では、ガラス基板１２の材料として、例えば０．３ｍｍ〜１．２ｍｍといった厚さを有する板状の（サブストレート用の）無アルカリガラスが用いられる。無アルカリガラスは、アルカリ分を殆ど含まず、膨張率が低く且つ耐熱性が高く、安定した特性を有している。また、低温多結晶シリコンにおける電子移動度は１０〜６００ｃｍ^２／Ｖｓであり、アモルファスシリコンにおける電子移動度（０．３〜１．０ｃｍ^２／Ｖｓ）より大きいので、トランジスタ２１の領域２１ａ、２１ｂ及び２１ｃを低温多結晶シリコンによって形成することにより、トランジスタ２１のオン抵抗を低減することが可能となる。

【0024】

図３に示されるような画素Ｐ_ｍ，ｎは、例えば次のような工程によって作製される。まず、ガラス基板１２上にアモルファスシリコン膜を形成する。成膜方法としては、例えばプラズマＣＶＤが好適である。次に、レーザビーム（例えばエキシマレーザビーム）をアモルファスシリコン膜の全体に順次照射することにより、アモルファスシリコン膜の全面を多結晶シリコン化する（エキシマレーザアニール）。こうして、多結晶シリコン膜１４が形成される。続いて、多結晶シリコン膜１４の一部の領域上に、ゲート絶縁膜２１ｄとしてのＳｉＯ_２膜を形成したのち、その上にゲート電極２１ｅを形成する。続いて、ソース領域２１ｂ及びドレイン領域２１ｃとなるべき各領域にイオンを注入する。その後、多結晶シリコン膜１４のパターニングを実施し、露光およびエッチングを繰り返し実施して、他の電極やコンタクトホール等を形成する。また、多結晶シリコン膜１４における画素Ｐ_ｍ，ｎとなるべき領域にイオンを注入してｎ型としたのち、その上に、ｉ型およびｐ型のアモルファスシリコン層（すなわちｉ型半導体層２２ｂ及びｐ型半導体層２２ｃ）を順に積層してＰＩＮ型フォトダイオード２２を形成する。その後、絶縁層１６となるパシベーション膜を形成する。

【0025】

続いて、固体撮像装置１０の回路構成について詳細に説明する。図４は、固体撮像装置１０の内部構成を示す図である。前述したように、受光部２０は、Ｍ×Ｎ個の画素Ｐ_１，１〜Ｐ_Ｍ，ＮがＭ行Ｎ列に２次元配列されて成る。第ｍ行のＮ個の画素Ｐ_ｍ，１〜Ｐ_ｍ，Ｎは、第ｍ行選択用配線Ｑ_ｍを介して垂直シフトレジスタ部３０に接続されている。なお、図４において、垂直シフトレジスタ部３０は制御部６に含まれている。

【0026】

信号出力部４０は、各列毎に設けられたＮ個の積分回路４２及びＮ個の保持回路４４を有している。積分回路４２及び保持回路４４は、各列毎に互いに直列に接続されている。Ｎ個の積分回路４２は互いに共通の構成を有している。また、Ｎ個の保持回路４４は互いに共通の構成を有している。

【0027】

また、本実施形態では、Ｎ個の電位変更用スイッチ５０が各列毎に設けられている。各電位変更用スイッチ５０は、本実施形態における電位変更手段を構成し、読出用配線Ｒ_１〜Ｒ_Ｎのうち当該電位変更用スイッチ５０に対応する読出用配線の電位を、積分回路４２の入力電位とは別の電位Ｖｄｒに切り替える。電位Ｖｄｒは、例えば蓄積期間における各画素Ｐ_１，１〜Ｐ_Ｍ，Ｎのフォトダイオード２２の電極電位と同等（同一または近い値）の定電位に設定される。

【0028】

Ｎ個の電位変更用スイッチ５０のそれぞれは、読出用配線Ｒ_１〜Ｒ_Ｎのうち当該列に設けられた読出用配線と、当該列の積分回路４２との間に設けられている。各電位変更用スイッチ５０は、読出用配線Ｒ_１〜Ｒ_Ｎを、電位Ｖｄｒを供給するための配線５２、及び当該列の積分回路４２の何れか一方に選択的に接続する。

【0029】

一実施例では、第ｎ列読出用配線Ｒ_ｎは当該列の電位変更用スイッチ５０の入力端に接続されている。電位変更用スイッチ５０は２つの出力端を有しており、一方の出力端は当該列の積分回路４２に接続されており、他方の出力端は配線５２に接続されている。電位変更用スイッチ５０の接続状態を制御するために各電位変更用スイッチ５０が有する制御端子は、Ｎ個の電位変更用スイッチ５０に対して共通に設けられた一本の電位変更配線５４を介して制御部６に接続されている。制御部６は、電位変更用スイッチ５０の切替動作を指示するための電位変更制御信号ＤＬＳを、電位変更配線５４を介してＮ個の電位変更用スイッチ５０それぞれに提供する。

【0030】

なお、このようなＮ個の電位変更用スイッチ５０は、ガラス基板１２上において受光部２０と並んで形成されてもよく、或いは、ガラス基板１２とは別に用意された単結晶シリコン基板上に形成されてもよい。Ｎ個の電位変更用スイッチ５０を単結晶シリコン基板上に形成することにより、単結晶シリコンからなるチャネル領域、ドレイン領域、及びソース領域によって高速な動作を実現することができる。また、多結晶シリコンやアモルファスシリコンのプロセスルールに縛られることなく、設計の自由度や集積度を高めることが可能となる。

【0031】

Ｎ個の積分回路４２それぞれは、電位変更用スイッチ５０に接続された入力端を有し、読出用配線Ｒ_１〜Ｒ_Ｎから電位変更用スイッチ５０を介して入力端に入力された電荷を蓄積し、その蓄積電荷量に応じた電圧値を出力端からＮ個の保持回路４４それぞれへ出力する。Ｎ個の積分回路４２それぞれは、Ｎ個の積分回路４２に対して共通に設けられたリセット用配線４６を介して制御部６に接続されている。Ｎ個の保持回路４４それぞれは、積分回路４２の出力端に接続された入力端を有し、この入力端に入力される電圧値を保持し、その保持した電圧値を出力端から電圧出力用配線４８へ出力する。Ｎ個の保持回路４４それぞれは、Ｎ個の保持回路４４に対して共通に設けられた保持用配線４５を介して制御部６に接続されている。また、Ｎ個の保持回路４４それぞれは、第１列選択用配線Ｕ_１〜第Ｎ列選択用配線Ｕ_Ｎそれぞれを介して制御部６の水平シフトレジスタ部６１に接続されている。

【0032】

制御部６の垂直シフトレジスタ部３０は、第ｍ行選択制御信号ＶＳ_ｍを、第ｍ行選択用配線Ｑ_ｍを介して第ｍ行のＮ個の画素Ｐ_ｍ，１〜Ｐ_ｍ，Ｎそれぞれに提供する。垂直シフトレジスタ部３０において、行選択制御信号ＶＳ_１〜ＶＳ_Ｍは順次に有意値とされる。また、制御部６の水平シフトレジスタ部６１は、列選択制御信号ＨＳ_１〜ＨＳ_Ｎを、列選択用配線Ｕ_１〜Ｕ_Ｎを介してＮ個の保持回路４４それぞれに提供する。列選択制御信号ＨＳ_１〜ＨＳ_Ｎも順次に有意値とされる。また、制御部６は、リセット制御信号ＲＥを、リセット用配線４６を介してＮ個の積分回路４２それぞれに提供するとともに、保持制御信号Ｈｄを、保持用配線４５を介してＮ個の保持回路４４それぞれに提供する。

【0033】

図５は、固体撮像装置１０の画素Ｐ_ｍ，ｎ、積分回路４２、及び保持回路４４それぞれの回路構成の一例を示す図である。ここでは、Ｍ×Ｎ個の画素Ｐ_１，１〜Ｐ_Ｍ，Ｎを代表して画素Ｐ_ｍ，ｎの回路図を示している。

【0034】

図５に示されるように、画素Ｐ_ｍ，ｎのフォトダイオード２２のアノード端子は接地され、カソード端子は、トランジスタ２１を介して読出用配線Ｒ_ｎに接続されている。画素Ｐ_ｍ，ｎのトランジスタ２１には、垂直シフトレジスタ部３０から第ｍ行選択用配線Ｑ_ｍを介して第ｍ行選択制御信号ＶＳ_ｍが提供される。第ｍ行選択制御信号ＶＳ_ｍは、第ｍ行のＮ個の画素Ｐ_ｍ，１〜Ｐ_ｍ，Ｎそれぞれに含まれるトランジスタ２１の開閉動作を指示する。例えば、第ｍ行選択制御信号ＶＳ_ｍが非有意値（例えばローレベル）であるときに、トランジスタ２１が非導通状態となる。このとき、フォトダイオード２２において発生した電荷は、列読出用配線Ｒ_ｎへ出力されることなくフォトダイオード２２の接合容量部に蓄積される。一方、第ｍ行選択制御信号ＶＳ_ｍが有意値（例えばハイレベル）であるときに、トランジスタ２１が接続状態となる。このとき、フォトダイオード２２の接合容量部に蓄積されていた電荷が、トランジスタ２１を経て読出用配線Ｒ_ｎへ出力される。読出用配線Ｒ_ｎは、電位変更用スイッチ５０を介して積分回路４２に接続され、この電荷は積分回路４２へ送られる。

【0035】

積分回路４２は、アンプ４２ａ、容量素子４２ｂ、及び放電用スイッチ４２ｃを含む。容量素子４２ｂ及び放電用スイッチ４２ｃは、互いに並列に接続され、且つアンプ４２ａの入力端子と出力端子との間に接続されている。アンプ４２ａの入力端子は読出用配線Ｒ_ｎに接続されている。放電用スイッチ４２ｃには、制御部６からリセット用配線４６を介してリセット制御信号ＲＥが提供される。

【0036】

リセット制御信号ＲＥは、Ｎ個の積分回路４２それぞれの放電用スイッチ４２ｃの開閉動作を指示する。例えば、リセット制御信号ＲＥが非有意値（例えばハイレベル）であるときに、放電用スイッチ４２ｃが閉じて、容量素子４２ｂが放電され、積分回路４２の出力電圧値が初期化される。また、リセット制御信号ＲＥが有意値（例えばローレベル）であるときに、放電用スイッチ４２ｃが開いて、積分回路４２に入力された電荷が容量素子４２ｂに蓄積され、その蓄積電荷量に応じた電圧値が積分回路４２から出力される。

【0037】

保持回路４４は、入力用スイッチ４４ａ、出力用スイッチ４４ｂ及び容量素子４４ｃを含む。容量素子４４ｃの一端は接地されている。容量素子４４ｃの他端は、入力用スイッチ４４ａを介して積分回路４２の出力端に接続され、且つ、出力用スイッチ４４ｂを介して電圧出力用配線４８と接続されている。入力用スイッチ４４ａには、制御部６から保持用配線４５を介して保持制御信号Ｈｄが与えられる。保持制御信号Ｈｄは、Ｎ個の保持回路４４それぞれの入力用スイッチ４４ａの開閉動作を指示する。保持回路４４の出力用スイッチ４４ｂには、制御部６から第ｎ列選択用配線Ｕ_ｎを通った第ｎ列選択制御信号ＨＳ_ｎが与えられる。選択制御信号ＨＳ_ｎは、保持回路４４の出力用スイッチ４４ｂの開閉動作を指示する。

【0038】

例えば、保持制御信号Ｈｄがハイレベルからローレベルに転じると、入力用スイッチ４４ａが閉状態から開状態に転じて、そのときに保持回路４４に入力されている電圧値が容量素子４４ｃに保持される。また、第ｎ列選択制御信号ＨＳ_ｎがローレベルからハイレベルに転じると、出力用スイッチ４４ｂが閉じて、容量素子４４ｃに保持されている電圧値が電圧出力用配線４８へ出力される。

【0039】

続いて、比較例として電位変更手段（電位変更用スイッチ５０）を備えない固体撮像装置の動作とその問題点を説明し、その後、本実施形態に係る固体撮像装置１０の動作とその効果について説明する。

【0040】

図６は、比較例に係る固体撮像装置の動作を説明するタイミングチャートである。図６は、上から順に、（ａ）リセット制御信号ＲＥ、（ｂ）第１行選択制御信号ＶＳ_１、（ｃ）第２行選択制御信号ＶＳ_２、（ｄ）第Ｍ行選択制御信号ＶＳ_Ｍ、（ｅ）保持制御信号Ｈｄ、（ｆ）第１列選択制御信号ＨＳ_１〜第Ｎ列選択制御信号ＨＳ_Ｎ、（ｇ）第１行の画素Ｐ_１，１〜Ｐ_１，ＮのノードＡ及びノードＢ（図５を参照）の電位、（ｈ）第２行の画素Ｐ_２，１〜Ｐ_２，ＮのノードＡ及びノードＢの電位、（ｉ）第Ｍ行の画素Ｐ_Ｍ，１〜Ｐ_Ｍ，ＮのノードＡ及びノードＢの電位をそれぞれ示している。なお、図６（ｇ）〜（ｉ）における破線は図５におけるノードＡの電位を示しており、実線はノードＢ（すなわちフォトダイオード２２の電極電位）を示している。

【0041】

この比較例では、時刻ｔ_１０から時刻ｔ_１１までの期間、制御部６がリセット制御信号ＲＥをハイレベルとする。これにより、Ｎ個の積分回路４２それぞれにおいて、放電用スイッチ４２ｃが閉状態となり、容量素子４２ｂが放電される。

【0042】

＜読み出し期間の動作＞

【0043】

時刻ｔ_１１より後の時刻ｔ_１２から時刻ｔ_１３までの期間、制御部６が第１行選択制御信号ＶＳ_１をハイレベルとする。これにより、第１行の画素Ｐ_１，１〜Ｐ_１，Ｎにおいてトランジスタ２１が接続状態となり、画素Ｐ_１，１〜Ｐ_１，Ｎそれぞれのフォトダイオード２２において蓄積された電荷が読出用配線Ｒ_１〜Ｒ_Ｎを通って積分回路４２に出力され、容量素子４２ｂに蓄積される。積分回路４２からは、容量素子４２ｂに蓄積された電荷量に応じた大きさの電圧値が出力される。なお、時刻ｔ_１３ののち、第１行の画素Ｐ_１，１〜Ｐ_１，Ｎそれぞれのトランジスタ２１は非接続状態とされる。

【0044】

そして、時刻ｔ_１３より後の時刻ｔ_１４から時刻ｔ_１５までの期間、制御部６が保持制御信号Ｈｄをハイレベルとし、これにより、Ｎ個の保持回路４４のそれぞれにおいて入力用スイッチ４４ａが接続状態となり、積分回路４２から出力された電圧値が容量素子４４ｃによって保持される。

【0045】

続いて、時刻ｔ_１５より後の時刻ｔ_１６から時刻ｔ_１７までの期間、制御部６が第１列選択制御信号ＨＳ_１〜第Ｎ列選択制御信号ＨＳ_Ｎを順次ハイレベルとする。これにより、Ｎ個の保持回路４４の出力用スイッチ４４ｂが順次閉状態となり、容量素子４４ｃに保持されていた電圧値が逐次的に電圧出力用配線４８へ出力される。なお、本実施形態では、時刻ｔ_１６から時刻ｔ_１７より後の時刻ｔ_１８までの間、制御部６がリセット制御信号ＲＥをハイレベルとし、積分回路４２の容量素子４２ｂが放電される。

【0046】

続いて、時刻ｔ_１８より後の時刻ｔ_１９から時刻ｔ_２０までの期間、制御部６が第２行選択制御信号ＶＳ_２をハイレベルとする。これにより、第２行の画素Ｐ_２，１〜Ｐ_２，Ｎにおいてトランジスタ２１が接続状態となり、画素Ｐ_２，１〜Ｐ_２，Ｎそれぞれのフォトダイオード２２において蓄積された電荷が読出用配線Ｒ_１〜Ｒ_Ｎを通って積分回路４２に出力され、容量素子４２ｂに蓄積される。以降、第１行の場合と同様の動作によって、容量素子４２ｂに蓄積された電荷量に応じた大きさの電圧値がＮ個の保持回路４４から逐次的に電圧出力用配線４８へ出力される。そして、第３行ないし第Ｍ行の画素に蓄積された電荷についても、第１行と同様の動作によって電圧値に変換され、逐次的に電圧出力用配線４８へ出力される。こうして、受光部２０からの１フレーム分の画像データの読み出しが完了する。

【0047】

＜蓄積期間の動作＞

【0048】

上記動作の後、固体撮像装置は、所定時間にわたって動作を停止し、各画素Ｐ_１，１〜Ｐ_Ｍ，Ｎのフォトダイオード２２に対し十分な量の光を入射させて電荷を蓄積させる。この蓄積期間の長さは任意に設定されるが、例えば０秒以上１０秒以下である。蓄積期間ののち、固体撮像装置は、上述した読み出し動作を再び繰り返す。なお、上述した読み出し方式はいわゆるローリングシャッター方式であるため、各フォトダイオード２２における厳密な電荷蓄積時間は、当該画素Ｐ_１，１〜Ｐ_Ｍ，Ｎのトランジスタ２１が非接続状態となった瞬間から始まり、次の読み出し期間において当該画素Ｐ_１，１〜Ｐ_Ｍ，Ｎのトランジスタ２１が再び接続状態となるまでの時間（すなわちフレームレートの逆数）となる。

【0049】

ここで、上述した固体撮像装置が有する問題点を説明する。図７は、この問題点を説明するための図であり、一つの画素Ｐ_ｍ，ｎのトランジスタ２１及びフォトダイオード２２と、積分回路４２と、第ｎ列読出用配線Ｒ_ｎと、第ｍ行選択用配線Ｑ_ｍとが示されている。

【0050】

図７に示されるように、第ｎ列読出用配線Ｒ_ｎ上のノードＡは積分回路４２のアンプ４２ａの入力端子に接続されており、ノードＡの電位は常に一定（アンプ固有の入力電位）となる（図６（ｇ）〜（ｉ）の破線）。一方、フォトダイオード２２の電極上のノードＢは、トランジスタ２１が接続状態になるとノードＡと短絡するので、ノードＡと同電位となる（図６（ｇ）〜（ｉ）の実線、例えば時刻ｔ_１２〜ｔ_１３）。このとき、フォトダイオード２２に蓄積されていた電荷が第ｎ列読出用配線Ｒ_ｎを介して積分回路４２へ読み出され、フォトダイオード２２はリセットされる。また、このとき、トランジスタ２１の制御端子と各電流端子との間に存在する寄生容量ＰＣによって、制御端子と各電流端子との間に電荷が蓄積される。

【0051】

その後、トランジスタ２１を非接続状態とするために、トランジスタ２１の制御端子に印加される電圧が低下する。これにより、制御端子に印加される電圧の低下幅（オン電圧とオフ電圧との差）に応じた量の電荷ΔＱがフォトダイオード２２へ流れ込む。そして、電荷ΔＱの電荷量に応じた電位差がフォトダイオード２２の両端に生じるので、ノードＢの電位はその電位差の分だけ低下することとなる。なお、ノードＢの電位変動ΔＶｂは、フォトダイオード２２の容量Ｃｐｄ、制御端子のオン電圧とオフ電圧との差ΔＶｇ、及びトランジスタ２１の寄生容量ＰＣを用いて以下の式（１）のように表される。
ΔＶｂ＝ΔＱ／Ｃｐｄ＝ΔＶｇ・ＰＣ／Ｃｐｄ ・・・（１）

【0052】

特に、アモルファスシリコンまたは低温多結晶シリコンからなる領域を含むトランジスタにおいては、ＰＣ及びΔＶｇが単結晶シリコンからなるトランジスタと比較して大きいので、ノードＢにおける電位変動ΔＶｂは顕著に大きくなる。また、アモルファスシリコンまたは低温多結晶シリコンからなる領域を含むトランジスタのオフ抵抗は、単結晶シリコンからなるトランジスタのオフ抵抗より小さいので、電流端子間のリークの大きさが無視できない大きさとなる。先に述べたノードＢの電位変動ΔＶｂによってトランジスタの電流端子間には電位差が生じているので、トランジスタ２１のリークにより、時間の経過とともにノードＢの電位はノードＡの電位に近づく（上昇する）。なお、図６（ｇ）〜（ｉ）の実線はこのようなノードＢの電位の変化を示しており、フォトダイオード２２における入射光による電荷の蓄積は考慮していない。すなわち、図６（ｇ）〜（ｉ）の実線は、フォトダイオード２２のオフセット成分を表している。

【0053】

このように、トランジスタ２１の寄生容量の大きさやオフ抵抗が有限であること起因して、フォトダイオード２２のオフセット成分（ノードＢの電位）が時間的に変動するという問題が生じる。このようにフォトダイオード２２のオフセット成分が時間的に変動すると、フォトダイオード２２から出力される電荷量が蓄積期間の設定値の長短によって変動してしまうので、各画素Ｐ_１，１〜Ｐ_Ｍ，Ｎにおける入射光の検出精度を低下させる要因となる。

【0054】

このような問題を解決するために、本実施形態の固体撮像装置１０は、電位変更手段（電位変更用スイッチ５０）を備えている。図８は、本実施形態に係る固体撮像装置１０の動作を説明するタイミングチャートであって、上から順に、（ａ）リセット制御信号ＲＥ、（ｂ）第１行選択制御信号ＶＳ_１、（ｃ）第２行選択制御信号ＶＳ_２、（ｄ）第Ｍ行選択制御信号ＶＳ_Ｍ、（ｅ）保持制御信号Ｈｄ、（ｆ）第１列選択制御信号ＨＳ_１〜第Ｎ列選択制御信号ＨＳ_Ｎ、（ｇ）電位変更制御信号ＤＬＳ、（ｈ）第１行の画素Ｐ_１，１〜Ｐ_１，ＮのノードＡ及びノードＢの電位、（ｉ）第２行の画素Ｐ_２，１〜Ｐ_２，ＮのノードＡ及びノードＢの電位、（ｊ）第Ｍ行の画素Ｐ_Ｍ，１〜Ｐ_Ｍ，ＮのノードＡ及びノードＢの電位をそれぞれ示している。

【0055】

図６及び図８に示した各チャートで異なる点は、電位変更制御信号ＤＬＳに関するチャートの有無、およびフォトダイオード２２の電極電位の波形である。本実施形態の固体撮像装置１０では、蓄積期間に含まれる時刻ｔ_２１からｔ_２２までの期間、電位変更用スイッチ５０の接続状態が切り替わる。これにより、ノードＡの電位が電位Ｖｄｒと等しくなる。この電位Ｖｄｒは、蓄積期間における各画素Ｐ_１，１〜Ｐ_Ｍ，Ｎのフォトダイオード２２の電極電位と同等の定電位（すなわち、上記電位変動ΔＶｂを考慮した電位）に設定されているので、時刻ｔ_２１からｔ_２２までの期間、トランジスタ２１の電流端子間に生じる電位差が小さく抑えられる。その結果、トランジスタ２１の電流端子間のリークが抑制され、フォトダイオード２２におけるオフセット成分の時間的な変動を低減することができる。従って、この固体撮像装置１０によれば、フォトダイオード２２から出力される電荷量を蓄積期間の長さによらず安定させることができ、各画素Ｐ_１，１〜Ｐ_Ｍ，Ｎにおける入射光の検出精度を向上させることができる。

【0056】

本実施形態の固体撮像装置１０によるこのような効果は、読み出し期間と比べて蓄積期間が十分に長いときに顕著となる。図６において、蓄積期間が長いほどフォトダイオード２２の電極電位の変動が大きくなるからである。

【0057】

また、本実施形態においては、トランジスタ２１のチャネル領域２１ａ、ソース領域２１ｂ、及びドレイン領域２１ｃが、多結晶シリコンからなる。近年、例えば医療用途（歯科のＸ線撮影など）に用いられる２次元フラットパネルイメージセンサといった固体撮像素子には、より広い受光面が求められている。しかし、従前の固体撮像素子のように単結晶シリコンウェハ上に受光部を作製したのでは、最大のものでも直径１２インチという単結晶シリコンウェハの大きさに起因して、固体撮像素子の受光面の広さが制限されてしまう。これに対し、例えばガラス基板といった絶縁基板上に多結晶シリコンを成膜し、この多結晶シリコンの表面にフォトダイオードや他のトランジスタ等の電子部品を形成することにより、単結晶シリコンウェハを用いて形成される従来の固体撮像素子と比較して受光面を格段に広くすることが可能となる。

【0058】

また、トランジスタ２１のこれらの領域２１ａ〜２１ｃが、多結晶シリコンからなる場合、単結晶シリコンからなるトランジスタと比較して、制御端子と電流端子との間の寄生容量が大きくなってしまう。しかしながら、本実施形態の固体撮像装置１０によれば、上述した優れた効果によって、寄生容量の増大による影響を効果的に抑制することができる。

【0059】

なお、本実施形態において、トランジスタ２１のチャネル領域２１ａ、ソース領域２１ｂ、及びドレイン領域２１ｃは、アモルファスシリコンからなってもよく、多結晶シリコン及びアモルファスシリコンの双方からなってもよい。この場合においても、上述した本実施形態の固体撮像装置１０による効果を好適に得ることができる。

【0060】

但し、フレームレートが速い場合、アモルファスシリコンからなるトランジスタ２１では、非接続状態とした際に過渡的に電荷がトラップされてしまうという問題がある（いわゆるメモリ効果）。アモルファスシリコンは非晶質であるため、ＦＥＴのチャネルに電荷をトラップする準位の密度が高くなるからである。これに対し、多結晶シリコン（特に、低温多結晶シリコン）はトラップ準位の密度が低いので、トランジスタ２１を多結晶シリコンによって構成することにより、このようなメモリ効果の発生を抑えることが可能となる。

【0061】

また、本実施形態では、電位変更手段が、Ｎ本の読出用配線Ｒ_１〜Ｒ_ＮとＮ個の積分回路４２との間に設けられたＮ個の電位変更用スイッチ５０を含み、該Ｎ個の電位変更用スイッチ５０が、Ｎ本の読出用配線Ｒ_１〜Ｒ_Ｎそれぞれを、別の電位Ｖｄｒを供給するための配線５２及びＮ個の積分回路４２の何れか一方に選択的に接続する。電位変更手段がこのような構成を有することによって、読出用配線Ｒ_１〜Ｒ_Ｎの電位を、積分回路４２の入力電位とは別の電位Ｖｄｒに好適に切り替えることができる。

【0062】

（第１の変形例）

【0063】

図９及び図１０は、上記実施形態に係る固体撮像装置１０の第１変形例を示す図である。図９は、本変形例における固体撮像装置１０Ａの内部構成を示す図である。図１０は、この固体撮像装置１０Ａにおける画素Ｐ_ｍ，ｎ、積分回路４２Ａ、及び保持回路４４とそれらの周辺回路の構成を示している。

【0064】

本変形例に係る固体撮像装置１０Ａと上記実施形態との相違点は、電位変更手段及び積分回路の構成である。本変形例に係る固体撮像装置１０Ａは、電位変更手段として、図４に示されたＮ個の電位変更用スイッチ５０に代えて、スイッチ５６及び配線５８を有する。スイッチ５６は、入力端５６ａ（第１の入力端）、入力端５６ｂ（第２の入力端）、及び出力端５６ｃを有しており、入力端５６ａ及び５６ｂの何れかと出力端５６ｃとを相互に選択的に接続する。入力端５６ａ及び５６ｂの何れを出力端５６ｃに接続するかの選択は、制御部６から提供される電位変更制御信号ＤＬＳによって行われる。具体的には、スイッチ５６の接続状態を制御するためにスイッチ５６が有する制御端子は、スイッチ５６に接続された電位変更配線６０を介して制御部６に接続されている。制御部６は、スイッチ５６の切替動作を指示するための電位変更制御信号ＤＬＳを、電位変更配線６０を介してスイッチ５６に提供する。

【0065】

また、図１０に示されるように、本変形例の積分回路４２Ａは、図５に示されたアンプ４２ａに代えて、差動アンプ（差動増幅器）４２ｄを有する。差動アンプ４２ｄの二つの入力端のうち一方は、当該列の読出用配線Ｒ_１〜Ｒ_Ｎが接続されている。スイッチ５６の出力端５６ｃは、差動アンプ４２ｄの二つの入力端のうち、読出用配線Ｒ_１〜Ｒ_Ｎが接続された入力端とは異なる入力端に配線５８を介して接続されている。スイッチ５６の一方の入力端５６ａには、フォトダイオード２２の電荷を読み出す際にフォトダイオード２２をリセットするための電位Ｖｄｒ１が印加される。スイッチ５６の他方の入力端５６ｂには、電位Ｖｄｒ１とは別の電位Ｖｄｒ２が印加される。電位Ｖｄｒ２は、上記実施形態における電位Ｖｄｒに相当し、例えば蓄積期間における各画素Ｐ_１，１〜Ｐ_Ｍ，Ｎのフォトダイオード２２の電極電位と同等（同一または近い値）の定電位に設定される。

【0066】

このように、本変形例においては電位変更手段がスイッチ５６及び配線５８によって構成されており、差動アンプ４２ｄの他方の入力端に入力される電位（リファレンス電位）を切り替えることによって、読出用配線Ｒ_１〜Ｒ_Ｎの電位を、積分回路４２Ａの一方の入力端の電位とは別の電位Ｖｄｒ２に切り替える。電位変更手段はこのような構成を有してもよく、本変形例の固体撮像装置１０Ａは、上述した実施形態と同様の効果を奏することができる。

【0067】

（第２の変形例）

【0068】

図１１は、上記実施形態に係る固体撮像装置１０の第２変形例として、固体撮像装置の動作を説明するタイミングチャートである。図１１は、上から順に、（ａ）リセット制御信号ＲＥ、（ｂ）第１行選択制御信号ＶＳ_１、（ｃ）第２行選択制御信号ＶＳ_２、（ｄ）第Ｍ行選択制御信号ＶＳ_Ｍ、（ｅ）保持制御信号Ｈｄ、（ｆ）第１列選択制御信号ＨＳ_１〜第Ｎ列選択制御信号ＨＳ_Ｎ、（ｇ）電位変更制御信号ＤＬＳ、（ｈ）第１行の画素Ｐ_１，１〜Ｐ_１，ＮのノードＡ及びノードＢの電位、（ｉ）第２行の画素Ｐ_２，１〜Ｐ_２，ＮのノードＡ及びノードＢの電位、（ｊ）第Ｍ行の画素Ｐ_Ｍ，１〜Ｐ_Ｍ，ＮのノードＡ及びノードＢの電位をそれぞれ示している。

【0069】

図８に示された上記実施形態に係るタイミングチャートと、図１１に示された本変形例に係るタイミングチャートとで異なる点は、電位変更制御信号ＤＬＳがオン状態となるタイミング、及びフォトダイオード２２の電極電位の波形である。本変形例においては、行選択制御信号ＶＳ_１〜ＶＳ_Ｍがハイレベルの期間に電位変更制御信号ＤＬＳをローレベルとし、それ以外の期間では変更制御信号ＤＬＳをハイレベルとする制御を行う。本変形例の固体撮像装置では、蓄積期間に含まれる時刻ｔ_２１からｔ_２２までの期間に加えて、保持制御信号Ｈｄがハイレベルとなる時刻ｔ_１４からリセット制御信号ＲＥがローレベルとなる時刻ｔ_１８までの間（すなわち、制御部６が保持制御信号Ｈｄをハイレベルとする時刻ｔ_１４から時刻ｔ_１５までの期間、及び容量素子４４ｃに保持されていた電圧値が逐次的に電圧出力用配線４８へ出力される時刻ｔ_１６から時刻ｔ_１７までの期間を含み、且つ、制御部６が行選択制御信号ＶＳ_１〜ＶＳ_Ｍのいずれかをハイレベルとする期間を含まない期間）、電位変更用スイッチ５０（または図１０に示されたスイッチ５６）の接続状態が切り替わる。これにより、ノードＡの電位が電位Ｖｄｒ（またはＶｄｒ２）と等しくなる。これにより、時刻ｔ_１４から時刻ｔ_１８までの期間においてもトランジスタ２１の電流端子間のリークが抑制され、フォトダイオード２２におけるオフセット成分の時間的な変動を更に低減することができる。従って、この変形例によれば、各画素Ｐ_１，１〜Ｐ_Ｍ，Ｎにおける入射光の検出精度を更に向上させることができる。

【0070】

（第３の変形例）

【0071】

図１２は、上記実施形態に係る固体撮像装置１０の第３変形例として、固体撮像装置の動作を説明するタイミングチャートである。図１２は、上から順に、（ａ）リセット制御信号ＲＥ、（ｂ）第１行選択制御信号ＶＳ_１、（ｃ）第２行選択制御信号ＶＳ_２、（ｄ）第Ｍ行選択制御信号ＶＳ_Ｍ、（ｅ）保持制御信号Ｈｄ、（ｆ）第１列選択制御信号ＨＳ_１〜第Ｎ列選択制御信号ＨＳ_Ｎ、（ｇ）電位変更制御信号ＤＬＳ、（ｈ）第１行の画素Ｐ_１，１〜Ｐ_１，ＮのノードＡ及びノードＢの電位、（ｉ）第２行の画素Ｐ_２，１〜Ｐ_２，ＮのノードＡ及びノードＢの電位、（ｊ）第Ｍ行の画素Ｐ_Ｍ，１〜Ｐ_Ｍ，ＮのノードＡ及びノードＢの電位をそれぞれ示している。

【0072】

図８に示された上記実施形態に係るタイミングチャートと、図１２に示された本変形例に係るタイミングチャートとで異なる点は、行選択制御信号ＶＳ_１〜ＶＳ_Ｍがハイレベルとなるタイミングである。本変形例の固体撮像装置では、上記実施形態において行選択制御信号ＶＳ_１〜ＶＳ_Ｍがハイレベルとなる時刻ｔ_１２〜ｔ_１３、時刻ｔ_１９〜ｔ_２０等に加えて、リセット制御信号ＲＥがハイレベルとなっている期間内（時刻ｔ_１６〜ｔ_１８等）においても、行選択制御信号ＶＳ_１〜ＶＳ_Ｍがハイレベルとなる期間を設ける。

【0073】

このように、積分回路４２の容量素子４２ｂの放電動作と並行して行選択制御信号ＶＳ_１〜ＶＳ_Ｍがハイレベルとなることによって、次の効果を得ることができる。すなわち、時刻ｔ_１２〜ｔ_１３の間にフォトダイオード２２から出力されずに残存していた電荷を、トランジスタ２１及び読出用配線Ｒ_１〜Ｒ_Ｎを通って積分回路４２に出力し、容量素子４２ｂに蓄えられてた電荷と共に放電することができる。従って、フォトダイオード２２に蓄積された電荷が次フレームのデータに重畳する、いわゆる遅延効果による影響を効果的に低減することができる。

【0074】

なお、本変形例のような行選択制御信号ＶＳ_１〜ＶＳ_Ｍの動作は、上記第２変形例に適用されることも可能である。但し、その場合、行選択制御信号ＶＳ_１〜ＶＳ_Ｍがハイレベルである期間（すなわちトランジスタ２１が接続状態となっている期間）を除く期間に電位変更用スイッチ５０の切替動作を行うことが好ましい。

【0075】

本発明による固体撮像装置は、上述した実施形態及び各変形例に限られるものではなく、他に様々な変形が可能である。例えば、上記実施形態及び各変形例ではガラス基板上に多結晶シリコンやアモルファスシリコンが成膜されて成る固体撮像装置に本発明を適用した例を示したが、本発明は、このような構成に限られず、例えば単結晶シリコン基板上に作製される固体撮像素子に対しても適用可能である。

【0076】

また、上述した実施形態及び各変形例では各画素が有するトランジスタ２１としてＦＥＴを例示したが、トランジスタ２１はバイポーラトランジスタであってもよい。その場合、制御端子はベースを、電流端子はコレクタまたはエミッタを意味する。また、上記実施形態では、Ｍ×Ｎ個の画素を有する受光部に対し、電位変更手段が、Ｎ本の読出用配線の電位を、Ｎ個の積分回路の入力電位とは別の電位に切り替える構成としているが、このような構成に限らず、一般には、電位変更手段は、Ｋを１以上Ｎ以下の整数として、Ｎ本の読出用配線に含まれるＫ本の読出用配線の電位を、対応するＫ個の積分回路の入力電位とは別の電位に切り替える構成であれば良い。

【0077】

上記実施形態による固体撮像装置では、フォトダイオード、及び該フォトダイオードに一端が接続されたトランジスタを各々含むＭ×Ｎ個（Ｍは２以上の整数、Ｎは２以上の整数）の画素がＭ行Ｎ列に２次元配列されて成る受光部と、各列毎に配設され、対応する列の画素に含まれるトランジスタの他端に接続されたＮ本の読出用配線と、Ｎ本の読出用配線のそれぞれを経て入力される電荷の量に応じた電圧値を生成するＮ個の積分回路を含み、該Ｎ個の積分回路から出力された電圧値を順次に出力する信号出力部と、Ｎ本の読出用配線に含まれるＫ本（Ｋは１以上Ｎ以下の整数）の読出用配線の電位を、対応するＫ個の積分回路の入力電位とは別の電位に切り替える電位変更手段と、信号出力部における電圧値の出力動作、及び電位変更手段における電位の切り替え動作を制御する制御部とを備え、制御部は、Ｍ×Ｎ個の画素において発生した電荷の量に応じた電圧値が信号出力部から順次に出力される読み出し期間が経過した後、次の読み出し期間が開始されるまでの間に含まれる所定の期間、Ｋ本の読出用配線の電位を別の電位に切り替える構成としている。

【0078】

また、固体撮像装置は、トランジスタが、多結晶シリコン及びアモルファスシリコンのうち少なくとも一方からなる領域を含む構成としてもよい。トランジスタがこれらの材料からなる領域を含む場合、単結晶シリコンからなるトランジスタと比較して寄生容量が大きくなる。上記固体撮像装置は、このような場合に特に好適である。

【0079】

また、固体撮像装置は、電位変更手段が、Ｋ本の読出用配線とＫ個の積分回路との間に設けられたＫ個のスイッチを含み、該Ｋ個のスイッチが、Ｋ本の読出用配線それぞれを、別の電位を供給するための配線及びＫ個の積分回路の何れか一方に選択的に接続する構成としてもよい。電位変更手段がこのような構成を有することによって、読出用配線の電位を、積分回路の入力電位とは別の電位に好適に切り替えることができる。この場合、Ｋ個のスイッチは、単結晶シリコンからなる領域を含んでもよい。

【0080】

また、固体撮像装置は、Ｋ個の積分回路のそれぞれが、差動増幅器及び該差動増幅器の一方の入力端と出力端との間に接続された容量素子を含み、電位変更手段が、第１及び第２の入力端と出力端とを有し第１及び第２の入力端の何れかと出力端とを選択的に接続するスイッチを含み、出力端が、差動増幅器の他方の入力端に接続されており、第１の入力端には入力電位に相当する電位が印加され、第２の入力端には別の電位が印加される構成としてもよい。電位変更手段がこのような構成を有することによって、読出用配線の電位を、積分回路の入力電位とは別の電位に好適に切り替えることができる。

【0081】

なお、上記固体撮像装置において、電位変更手段は、Ｋ＝Ｎとして、Ｎ本の読出用配線の電位を、Ｎ個の積分回路の入力電位とは別の電位に切り替える構成としても良い。すなわち、固体撮像装置は、フォトダイオード、及び該フォトダイオードに一端が接続されたトランジスタを各々含むＭ×Ｎ個（Ｍは２以上の整数、Ｎは２以上の整数）の画素がＭ行Ｎ列に２次元配列されて成る受光部と、各列毎に配設され、対応する列の画素に含まれるトランジスタの他端に接続されたＮ本の読出用配線と、Ｎ本の読出用配線のそれぞれを経て入力される電荷の量に応じた電圧値を生成するＮ個の積分回路を含み、該Ｎ個の積分回路から出力された電圧値を順次に出力する信号出力部と、Ｎ本の読出用配線の電位を、Ｎ個の積分回路の入力電位とは別の電位に切り替える電位変更手段と、信号出力部における電圧値の出力動作、及び電位変更手段における電位の切り替え動作を制御する制御部とを備え、制御部は、Ｍ×Ｎ個の画素において発生した電荷の量に応じた電圧値が信号出力部から順次に出力される読み出し期間が経過した後、次の読み出し期間が開始されるまでの間に含まれる所定の期間、Ｎ本の読出用配線の電位を別の電位に切り替える構成としても良い。

【0082】

この場合、固体撮像装置は、電位変更手段が、Ｎ本の読出用配線とＮ個の積分回路との間に設けられたＮ個のスイッチを含み、該Ｎ個のスイッチが、Ｎ本の読出用配線それぞれを、別の電位を供給するための配線及びＮ個の積分回路の何れか一方に選択的に接続する構成としてもよい。電位変更手段がこのような構成を有することによって、読出用配線の電位を、積分回路の入力電位とは別の電位に好適に切り替えることができる。この場合、Ｎ個のスイッチは、単結晶シリコンからなる領域を含んでもよい。

【0083】

また、固体撮像装置は、Ｎ個の積分回路のそれぞれが、差動増幅器及び該差動増幅器の一方の入力端と出力端との間に接続された容量素子を含み、電位変更手段が、第１及び第２の入力端と出力端とを有し第１及び第２の入力端の何れかと出力端とを選択的に接続するスイッチを含み、出力端が、差動増幅器の他方の入力端に接続されており、第１の入力端には入力電位に相当する電位が印加され、第２の入力端には別の電位が印加される構成としてもよい。電位変更手段がこのような構成を有することによって、読出用配線の電位を、積分回路の入力電位とは別の電位に好適に切り替えることができる。

【産業上の利用可能性】

【0084】

本発明は、各画素における入射光の検出精度を高めることができる固体撮像装置として利用可能である。

【符号の説明】

【0085】

６…制御部、１０，１０Ａ…固体撮像装置、１２…ガラス基板、１４…多結晶シリコン膜、１６…絶縁層、１８…シンチレータ、２０…受光部、２１…トランジスタ、２２…フォトダイオード、３０…垂直シフトレジスタ部、４０…信号出力部、４１…チップ、４２…積分回路、４２ａ…アンプ、４２ｂ…容量素子、４２ｃ…放電用スイッチ、４２ｄ…差動アンプ、４４…保持回路、４４ａ…入力用スイッチ、４４ｂ…出力用スイッチ、４４ｃ…容量素子、５０…電位変更用スイッチ、５６…スイッチ、６１…水平シフトレジスタ部、Ａ，Ｂ…ノード、ＤＬＳ…電位変更制御信号、Ｈｄ…保持制御信号、ＨＳ_１〜ＨＳ_Ｎ…列選択制御信号、Ｐ_１，１〜Ｐ_Ｍ，Ｎ…画素、Ｑ_１〜Ｑ_Ｍ…行選択用配線、Ｒ_１〜Ｒ_Ｎ…読出用配線、ＲＥ…リセット制御信号、Ｕ_１〜Ｕ_Ｎ…列選択用配線、ＶＳ_１〜ＶＳ_Ｍ…行選択制御信号。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】