5937194 低密度パリティ検査符号を使用するシステムにおける信号マッピング／デマッピング装置及び方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】5937194

(24)【登録日】2016年5月20日

(45)【発行日】2016年6月22日

(54)【発明の名称】低密度パリティ検査符号を使用するシステムにおける信号マッピング／デマッピング装置及び方法

(51)【国際特許分類】

   H03M 13/19 20060101AFI20160609BHJP

   H03M 13/27 20060101ALI20160609BHJP

   H04L 27/34 20060101ALI20160609BHJP

   H04L 1/00 20060101ALI20160609BHJP

【ＦＩ】

   H03M13/19

   H03M13/27

   H04L27/00 E

   H04L1/00 B

   H04L1/00 F

【請求項の数】10

【全頁数】19

(21)【出願番号】特願2014-502457(P2014-502457)

(86)(22)【出願日】2012年3月28日

(65)【公表番号】特表2014-513889(P2014-513889A)

(43)【公表日】2014年6月5日

(86)【国際出願番号】KR2012002266

(87)【国際公開番号】WO2012134160

(87)【国際公開日】20121004

【審査請求日】2015年1月15日

(31)【優先権主張番号】10-2011-0029128

(32)【優先日】2011年3月30日

(33)【優先権主張国】KR

(31)【優先権主張番号】10-2011-0034481

(32)【優先日】2011年4月13日

(33)【優先権主張国】KR

(31)【優先権主張番号】10-2011-0037531

(32)【優先日】2011年4月21日

(33)【優先権主張国】KR

(31)【優先権主張番号】10-2011-0141033

(32)【優先日】2011年12月23日

(33)【優先権主張国】KR

(73)【特許権者】

【識別番号】503447036

【氏名又は名称】サムスン エレクトロニクス カンパニー リミテッド

(74)【代理人】

【識別番号】100110364

【弁理士】

【氏名又は名称】実広 信哉

(72)【発明者】

【氏名】ヒュン−ク・ヤン

(72)【発明者】

【氏名】ホン−シル・ジョン

(72)【発明者】

【氏名】スン−リュル・ユン

【審査官】 岡 裕之

(56)【参考文献】

【文献】 国際公開第２００９／０６４１３４（ＷＯ，Ａ２）

【文献】 国際公開第２００９／１０９８３０（ＷＯ，Ａ１）

【文献】 特開２００９−２２５４１６（ＪＰ，Ａ）

【文献】 Final draft ETSI EN 302 755 V1.2.1，２０１０年１０月，pp.1-4,34-81,177

【文献】 Yan Li et al.，Bit-reliability mapping in LDPC-coded modulation systems ，Communications Letters, IEEE，２００５年 １月，Vol.9, No.1 ，pp.1-3

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｈ０３Ｍ １３／００ − １３／５３

Ｈ０４Ｌ １／００

Ｈ０４Ｌ ２７／３４

ＩＥＥＥ Ｘｐｌｏｒｅ

ＣｉＮｉｉ

(57)【特許請求の範囲】

【請求項1】

信号送信装置のサブストリーム生成方法であって、
低密度パリティ検査（ＬＤＰＣ）符号語ビットを列方向で保存するステップと、
前記保存されたＬＤＰＣ符号語ビットを行方向で出力するステップと、
前記出力されたビットを逆多重化することによりサブストリームを生成するステップと、を含み、
前記サブストリームを生成するステップは、
変調方式が６４−ＱＡＭ変調方式であり、前記ＬＤＰＣ符号語の長さであるＮ_ldpcが１６２００(Ｎ_ldpc＝１６２００）であり、前記サブストリームの個数であるＮ_substreamsが１２(Ｎ_substreams＝１２)であり、前記出力されたビットであるｖ０乃至ｖ１１を前記１２個のサブストリームであるｂ０乃至ｂ１１に割り当てる場合、ビットｖ０をビットｂ４に、ビットｖ１をビットｂ２に、ビットｖ２をビットｂ０に、ビットｖ３をビットｂ５に、ビットｖ４をビットｂ６に、ビットｖ５をビットｂ１に、ビットｖ６をビットｂ３に、ビットｖ７をビットｂ７に、ビットｖ８をビットｂ８に、ビットｖ９をビットｂ９に、ビットｖ１０をビットｂ１０に、ビットｖ１１をビットｂ１１に割り当てるステップを含むことを特徴とする信号送信装置のサブストリーム生成方法。

【請求項2】

信号送信装置のサブストリーム生成方法であって、
低密度パリティ検査（ＬＤＰＣ）符号語ビットを列方向で保存するステップと、
前記保存されたＬＤＰＣ符号語ビットを行方向で出力するステップと、
前記出力されたビットを逆多重化することによりサブストリームを生成するステップと、を含み、
前記サブストリームを生成するステップは、
変調方式が６４−ＱＡＭ変調方式であり、前記ＬＤＰＣ符号語の長さであるＮ_ldpcが１６２００(Ｎ_ldpc＝１６２００）であり、前記サブストリームの個数であるＮ_substreamsが１２(Ｎ_substreams＝１２)であり、前記出力されたビットであるｖ０乃至ｖ１１を前記１２個のサブストリームであるｂ０乃至ｂ１１に割り当てる場合、ビットｖ０をビットｂ４に、ビットｖ１をビットｂ０に、ビットｖ２をビットｂ１に、ビットｖ３をビットｂ６に、ビットｖ４をビットｂ２に、ビットｖ５をビットｂ３に、ビットｖ６をビットｂ５に、ビットｖ７をビットｂ８に、ビットｖ８をビットｂ７に、ビットｖ９をビットｂ１０に、ビットｖ１０をビットｂ９に、ビットｖ１１をビットｂ１１に割り当てるステップを含むことを特徴とする信号送信装置のサブストリーム生成方法。

【請求項3】

信号送信装置のサブストリーム生成方法であって、
低密度パリティ検査（ＬＤＰＣ）符号語ビットを列方向で保存するステップと、
前記保存されたＬＤＰＣ符号語ビットを行方向で出力するステップと、
前記出力されたビットを逆多重化することによりサブストリームを生成するステップと、を含み、
前記サブストリームを生成するステップは、
変調方式が２５６−ＱＡＭ変調方式であり、前記ＬＤＰＣ符号語の長さであるＮ_ldpcが１６２００(Ｎ_ldpc＝１６２００）であり、前記サブストリームの個数であるＮ_substreamsが８(Ｎ_substreams＝８)であり、前記出力されたビットであるｖ０乃至ｖ７を前記８個のサブストリームであるｂ０乃至ｂ７に割り当てる場合、ビットｖ０をビットｂ４に、ビットｖ１をビットｂ０に、ビットｖ２をビットｂ１に、ビットｖ３をビットｂ２に、ビットｖ４をビットｂ５に、ビットｖ５をビットｂ３に、ビットｖ６をビットｂ６に、ビットｖ７をビットｂ７に割り当てるステップを含むことを特徴とする信号送信装置のサブストリーム生成方法。

【請求項4】

信号送信装置のサブストリーム生成方法であって、
低密度パリティ検査（ＬＤＰＣ）符号語ビットを列方向で保存するステップと、
前記保存されたＬＤＰＣ符号語ビットを行方向で出力するステップと、
前記出力されたビットを逆多重化することによりサブストリームを生成するステップと、を含み、
前記サブストリームを生成するステップは、
変調方式が２５６−ＱＡＭ変調方式であり、前記ＬＤＰＣ符号語の長さであるＮ_ldpcが１６２００(Ｎ_ldpc＝１６２００）であり、前記サブストリームの個数であるＮ_substreamsが８(Ｎ_substreams＝８)であり、前記出力されたビットであるｖ０乃至ｖ７を前記８個のサブストリームであるｂ０乃至ｂ７に割り当てる場合、ビットｖ０をビットｂ４に、ビットｖ１をビットｂ０に、ビットｖ２をビットｂ５に、ビットｖ３をビットｂ１に、ビットｖ４をビットｂ２に、ビットｖ５をビットｂ３に、ビットｖ６をビットｂ６に、ビットｖ７をビットｂ７に割り当てるステップを含むことを特徴とする信号送信装置のサブストリーム生成方法。

【請求項5】

低密度パリティ検査(ＬＤＰＣ)符号を使用するシステムにおける請求項１乃至４のいずれか一項に記載の方法を実行する信号送信装置。

【請求項6】

信号受信装置の動作方法であって、
低密度パリティ検査（ＬＤＰＣ）符号語ビットに基づいて生成されるサブストリームをプロセッシングしてプロセッシングされたビットを生成するステップを含み、
前記サブストリームをプロセッシングするステップは、
信号送信装置で使用される変調方式が６４−ＱＡＭ変調方式であり、前記ＬＤＰＣ符号語の長さであるＮ_ldpcが１６２００(Ｎ_ldpc＝１６２００）であり、サブストリームの個数であるＮ_substreamsが１２(Ｎ_substreams＝１２)であり、前記１２個のサブストリームであるｂ０乃至ｂ１１を前記プロセッシングされたビットであるｖ０乃至ｖ１１に割り当てる場合、ビットｂ０をビットｖ２に、ビットｂ１をビットｖ５に、ビットｂ２をビットｖ１に、ビットｂ３をビットｖ６に、ビットｂ４をビットｖ０に、ビットｂ５をビットｖ３に、ビットｂ６をビットｖ４に、ビットｂ７をビットｖ７に、ビットｂ８をビットｖ８に、ビットｂ９をビットｖ９に、ビットｂ１０をビットｖ１０に、ビットｂ１１をビットｖ１１に割り当てるステップを含むことを特徴とする信号受信装置の動作方法。

【請求項7】

信号受信装置の動作方法であって、
低密度パリティ検査（ＬＤＰＣ）符号語ビットに基づいて生成されるサブストリームをプロセッシングしてプロセッシングされたビットを生成するステップを含み、
前記サブストリームをプロセッシングするステップは、
信号送信装置で使用される変調方式が６４−ＱＡＭ変調方式であり、前記ＬＤＰＣ符号語の長さであるＮ_ldpcが１６２００で(Ｎ_ldpc＝１６２００で)、前記サブストリームの個数であるＮ_substreamsが１２(Ｎ_substreams＝１２)であり、前記１２個のサブストリームであるｂ０乃至ｂ１１を前記プロセッシングされたビットであるｖ０乃至ｖ１１に割り当てる場合、ビットｂ０をビットｖ１に、ビットｂ１をビットｖ２に、ビットｂ２をビットｖ４に、ビットｂ３をビットｖ５に、ビットｂ４をビットｖ０に、ビットｂ５をビットｖ６に、ビットｂ６をビットｖ３に、ビットｂ７をビットｖ８に、ビットｂ８をビットｖ７に、ビットｂ９をビットｖ１０に、ビットｂ１０をビットｖ９に、ビットｂ１１をビットｖ１１に割り当てるステップを含むことを特徴とする信号受信装置の動作方法。

【請求項8】

信号受信装置の動作方法であって、
低密度パリティ検査（ＬＤＰＣ）符号語ビットに基づいて生成されるサブストリームをプロセッシングしてプロセッシングされたビットを生成するステップを含み、
前記サブストリームをプロセッシングするステップは、
信号送信装置で使用される変調方式が２５６−ＱＡＭ変調方式であり、前記ＬＤＰＣ符号語の長さであるＮ_ldpcが１６２００(Ｎ_ldpc＝１６２００）であり、前記サブストリームの個数であるＮ_substreamsが８(Ｎ_substreams＝８)であり、前記８個のサブストリームであるｂ０乃至ｂ７を前記プロセッシングされたビットであるｖ０乃至ｖ７に割り当てる場合、ビットｂ０をビットｖ１に、ビットｂ１をビットｖ２に、ビットｂ２をビットｖ３に、ビットｂ３をビットｖ５に、ビットｂ４をビットｖ０に、ビットｂ５をビットｖ４に、ビットｂ６をビットｖ６に、ビットｂ７をビットｖ７に割り当てるステップを含むことを特徴とする信号受信装置の動作方法。

【請求項9】

信号受信装置の動作方法であって、
低密度パリティ検査（ＬＤＰＣ）符号語ビットに基づいて生成されるサブストリームをプロセッシングしてプロセッシングされたビットを生成するステップを含み、
前記サブストリームをプロセッシングするステップは、
信号送信装置で使用される変調方式が２５６−ＱＡＭ変調方式であり、前記ＬＤＰＣ符号語の長さであるＮ_ldpcが１６２００(Ｎ_ldpc＝１６２００)であり、前記サブストリームの個数であるＮ_substreamsが８(Ｎ_substreams＝８)であり、前記８個のサブストリームであるｂ０乃至ｂ７を前記プロセッシングされたビットであるｖ０乃至ｖ７に割り当てる場合、ビットｂ０をビットｖ１に、ビットｂ１をビットｖ３に、ビットｂ２をビットｖ４に、ビットｂ３をビットｖ５に、ビットｂ４をビットｖ０に、ビットｂ５をビットｖ２に、ビットｂ６をビットｖ６に、ビットｂ７をビットｖ７に割り当てるステップを含むことを特徴とする信号受信装置の動作方法。

【請求項10】

低密度パリティ検査(ＬＤＰＣ)符号を使用するシステムにおける請求項６乃至９のいずれか一項に記載の方法を実行する信号受信装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、低密度パリティ検査(Low Density Parity Check：以下、‘ＬＤＰＣ’と称する)符号を使用するシステムにおける信号マッピング(mapping)／デマッピング(demapping)装置及び方法に関する。

【背景技術】

【0002】

通信システムでは、チャンネルの雑音(noise）、フェーディング(fading)現象及びシンボル間干渉(inter-symbol interference；ＩＳＩ)などによりリンクの性能が顕著に低下することがある。したがって、次世代通信システムでは、誤り訂正符号(error-correcting code)としてＬＤＰＣ符号を積極的に使用することを考慮している。

【0003】

図１は、一般的なＬＤＰＣ符号化過程を概略的に示した図である。
図１を参照すると、ＬＤＰＣ符号化器１１０は、長さがＫ_ldpcである情報語(information word)ベクトル(vector)

【数1】

を符号化してＬＤＰＣ符号語(codeword)ベクトル

【数2】

を生成する。ここで、情報語ベクトルは、合計Ｋ_ldpc個の情報ビット(information bit)を含む。すなわち、情報語ベクトル

【数3】

のエレメント(element)の各々が情報ビットである。

【0004】

ＬＤＰＣ符号化器１１０は、列(column）の個数がＮ_ldpcであるパリティ検査行列(parity check matrix）を使用してＮ_ldpc−Ｋ_ldpc個のパリティベクトル

【数4】

を生成し、情報語ベクトルとパリティベクトルを使用してＬＤＰＣ符号、すなわちＬＤＰＣ符号語ベクトル

【数5】

を生成する。

【0005】

一方、次世代通信システムでは、高速データ伝送の要求とハードウェアの発達によって、周波数効率が高いＱＡＭ(Quadrature Amplitude Modulation)変調方式を使用することを積極的に考慮しており、ＱＡＭ変調方式を使用する場合、一つのＱＡＭシンボル(symbol)に含まれた各変調ビットが相異なる誤り確率を有する。
また、上記ＬＤＰＣ符号語ベクトルに含まれたＬＤＰＣ符号語ビットそれぞれの誤り訂正能力は、上記ＬＤＰＣ符号語ビットの各々に該当する変数ノード(variable node）の次数(degree)に対応するように決定される。

【発明の概要】

【発明が解決しようとする課題】

【0006】

したがって、同一のＬＤＰＣ符号を使用する場合にも、ＬＤＰＣ符号語ビットをＱＡＭ変調シンボル内のどの変調ビットでマッピング(mapping)させるかによって該当ＱＡＭ変調シンボルはその誤り確率が変わるようになる。したがって、ＱＡＭ変調シンボルの誤り確率を最小化させることができるようにＬＤＰＣ符号語ビットをＱＡＭ変調シンボルが含む変調ビットにマッピングする方案が必要である。

【課題を解決するための手段】

【0007】

本発明は、ＬＤＰＣ符号を使用するシステムにおける信号マッピング／デマッピング装置及び方法を提案する。
また、本発明は、ＬＤＰＣ符号を使用するシステムにおけるＬＤＰＣ符号語とＱＡＭ変調シンボル間のマッピング／デマッピング装置及び方法を提案する。

【0008】

本発明の一態様によれば、低密度パリティ検査(Low Density Parity Check：ＬＤＰＣ)符号を使用するシステムにおける信号送信装置を提供する。上記信号送信装置は、ＬＤＰＣ符号語ビットを列(column)方向に書き込み、書き込まれたＬＤＰＣ符号語ビットを行(row)方向に読み出すインタリーバと、読み出されたビットを逆多重化(de-multiplexing)方式を使用して逆多重化することによってサブストリーム(sub-stream)を生成する逆多重化器と、上記サブストリームのそれぞれに含まれたビットを信号コンステレーション(signal constellation)内にシンボルでマッピングするシンボルマッピング器と、を含み、上記逆多重化方式は、上記信号送信装置で使用される変調方式と、ＬＤＰＣ符号語の長さと、上記サブストリームの個数とに対応するように決定されることを特徴とする。

【0009】

本発明の別の態様によれば、低密度パリティ検査(Low Density Parity Check：ＬＤＰＣ)符号を使用するシステムの信号受信装置を提供する。上記信号受信装置は、多重化(multiplexing)方式を使用してサブストリーム(sub-stream)を多重化する多重化器と、上記多重化されたビットをデインタリービングするデインタリーバと、上記デインタリービングされたビットをＬＤＰＣ復号してＬＤＰＣ符号語ビットを生成するＬＤＰＣ復号化器と、を含み、上記多重化方式は、信号送信装置で使用される逆多重化方式に対応するように決定され、上記逆多重化方式は、上記信号送信装置で使用される変調方式と、ＬＤＰＣ符号語の長さと、上記サブストリームの個数とに対応するように決定されることを特徴とする。

【0010】

本発明のさらに別の態様によれば、低密度パリティ検査(Low Density Parity Check：ＬＤＰＣ)符号を使用するシステムの信号送信装置における信号マッピング(mapping)方法を提供する。上記方法は、ＬＤＰＣ符号語ビットを列(column)方向に書き込み、上記書き込まれたＬＤＰＣ符号語ビットを行(row)方向に読み出すステップと、上記読み出されたビットを逆多重化(de-multiplexing)方式を使用して逆多重化することによりサブストリーム(sub-stream)を生成するステップと、上記サブストリームのそれぞれに含まれたビットを信号コンステレーション(signal constellation)内にシンボルでマッピングするステップと、を含み、上記逆多重化方式は、上記信号送信装置で使用される変調方式と、上記ＬＤＰＣ符号語の長さと、上記サブストリームの個数とに対応するように決定されることを特徴とする。

【0011】

本発明のさらに別の態様によれば、低密度パリティ検査(Low Density Parity Check：ＬＤＰＣ)符号を使用するシステムの信号受信装置における信号デマッピング(mapping)方法を提供する。上記方法は、多重化(multiplexing)方式を使用してサブストリーム(sub-stream)を多重化するステップと、上記多重化されたビットをデインタリービングするステップと、上記デインタリービングされたビットをＬＤＰＣ復号してＬＤＰＣ符号語ビットを生成するステップと、を含み、上記多重化方式は、信号送信装置で使用される逆多重化方式に対応するように決定され、上記逆多重化方式は、上記信号送信装置で使用される変調方式と、ＬＤＰＣ符号語の長さと、上記サブストリームの個数とに対応するように決定されることを特徴とする。

【発明の効果】

【0012】

本発明は、使用される変調方式に対応するようにＬＤＰＣ符号語ビットを変調シンボルにマッピングすることを可能にすることによって、ＬＤＰＣ符号を使用するシステムの誤り確率を最小化させ、それにより、全体システム性能を向上させるという効果を有する。
本発明の上記及び他の態様、特徴、及び利点は、添付の図面と共に述べる以下の詳細な説明から、一層明らかになるはずである。
図面中、同一の図面参照符号は、同一の構成要素、特性、及び構造を意味することが分かるはずである。

【図面の簡単な説明】

【0013】

【図1】一般的なＬＤＰＣ符号化過程を概略的に示した図である。

【図2】本発明の一実施形態による、ＬＤＰＣ符号を使用するシステムの信号送信装置の内部構造を示した図である。

【図3】本発明の一実施形態による、１６−ＱＡＭ信号コンステレーションを示した図である。

【図4】本発明の一実施形態による、６４−ＱＡＭ信号コンステレーションを示した図である。

【図5A】本発明の一実施形態による、２５６−ＱＡＭ信号コンステレーションを示した図である。

【図5B】本発明の一実施形態による、２５６−ＱＡＭ信号コンステレーションを示した図である。

【図5C】本発明の一実施形態による、２５６−ＱＡＭ信号コンステレーションを示した図である。

【図5D】本発明の一実施形態による、２５６−ＱＡＭ信号コンステレーションを示した図である。

【図6】本発明の一実施形態による、図２のインタリーバの動作過程を概略的に示した図である。

【図7】本発明の一実施形態による、図２の逆多重化器の動作過程を概略的に示した図である。

【図8】本発明の一実施形態による、Ｎ_ldpc＝１６２００であり、１６−ＱＡＭ変調方式が使われる場合の逆多重化器の動作過程の一例を概略的に示した図である。

【図9】本発明の一実施形態による、Ｎ_ldpc＝１６２００であり、６４−ＱＡＭ変調方式が使われる場合の逆多重化器の動作過程の別の例を概略的に示した図である。

【図10】本発明の一実施形態による、Ｎ_ldpc＝１６２００であり、１６−ＱＡＭ変調方式が使われる場合の逆多重化器の動作過程のさらに別の例を概略的に示した図である。

【図11】本発明の一実施形態による、Ｎ_ldpc＝１６２００であり、１６−ＱＡＭ変調方式が使われる場合の逆多重化器の動作過程のさらに別の例を概略的に示した図である。

【図12】本発明の一実施形態による、Ｎ_ldpc＝１６２００であり、６４−ＱＡＭ変調方式が使われる場合の逆多重化器の動作過程のさらに別の例を概略的に示した図である。

【図13】本発明の一実施形態による、Ｎ_ldpc＝１６２００であり、６４−ＱＡＭ変調方式が使われる場合の逆多重化器の動作過程のさらに別の例を概略的に示した図である。

【図14】本発明の一実施形態による、Ｎ_ldpc＝１６２００であり、１６−ＱＡＭ変調方式が使われる場合の逆多重化器の動作過程のさらに別の例を概略的に示した図である。

【図15】本発明の一実施形態による、Ｎ_ldpc＝１６２００であり、２５６−ＱＡＭ変調方式が使われる場合の逆多重化器の動作過程のさらに別の例を概略的に示した図である。

【図16】本発明の一実施形態による、Ｎ_ldpc＝１６２００であり、２５６−ＱＡＭ変調方式が使われる場合の逆多重化器の動作過程のさらに別の例を概略的に示した図である。

【図17】本発明の一実施形態による、ＬＤＰＣ符号を使用するシステムの信号受信装置の内部構造を示した図である。

【図18】本発明の一実施形態による、図２の逆多重化器の内部構造を示した図である。

【図19】本発明の一実施形態による、図１７の多重化器の内部構造を示した図である。

【発明を実施するための形態】

【0014】

以下、本発明の望ましい実施形態を添付の図面を参照して詳細に説明する。
下記の説明において、具体的な構成及び構成要素のような特定の詳細は、本発明の実施形態の全般的な理解を助けるために提供されるにすぎない。したがって、本発明の範囲及び趣旨を逸脱することなく、以下に説明される本発明の様々な変形及び変更が可能であることは、当該技術分野における通常の知識を持つ者には明らかである。なお、公知の機能または構成に関する具体的な説明は、明瞭性と簡潔性のために省略する。

【0015】

本発明の一実施形態によれば、低密度パリティ検査(Low Density Parity Check：以下‘ＬＤＰＣ’と称する)符号を使用するシステムにおける信号マッピング(mapping)／デマッピング(demapping)装置及び方法を提案する。
本発明の別の実施形態によれば、ＬＤＰＣ符号語(codeword)とＱＡＭ(Quadrature Amplitude Modulation)変調シンボル(symbol)間のマッピング／デマッピング装置及び方法を提案する。

【0016】

以下、本発明の説明において、ＬＤＰＣ符号を使用するシステムは、多様な形態になることができることはもちろんであり、一例でＤＶＢ(Digital Video Broadcasting)−ＮＧＨ(Next Generation Handheld)システムなどのような放送システムと、ＭＭＴ(MPEG(Moving Picture Experts Group)Media Transport)システムと、進化したパケットシステム(Evolved Packet System、以下、‘ＥＰＳ’と称する）と、ＬＴＥ(Long-Term Evolution)移動通信システムと、ＩＥＥＥ(Institute of Electrical and Electronics Engineers)８０２.１６ｍ通信システムなどのような通信システムになることができることはもちろんである。

【0017】

また、ＬＤＰＣ符号を一例として本発明を説明するが、ＬＤＰＣ符号だけでなく、他の符号も本発明で提案する装置及び方法に適用されることができることはもちろんである。また、ＱＡＭ方式を一例として本発明を説明するが、ＱＡＭ方式だけでなく、他の変調方式も本発明で提案する装置及び方法に適用されることができることはもちろんである。

【0018】

図２は、ＬＤＰＣ符号を使用するシステムの信号送信装置の内部構造を示した図である。
図２を参照すると、信号送信装置は、ＬＤＰＣ符号化器２１０と、前処理器２２０と、インタリーバ(interleaver)２３０と、逆多重化器(de-multiplexer：ＤＥＭＵＸ)２４０と、シンボルマッピング器(symbol mapping unit)２５０と、を含む。

【0019】

ＬＤＰＣ符号化器２１０は、情報語ベクトル(information vector)

【数6】

を符号化してＮ_ldpc−Ｋ_ldpc個のパリティ(parity)ビットを含むパリティベクトル

【数7】

を生成し、長さがＮ_ldpcであるＬＤＰＣ符号語(codeword)ベクトルを生成して前処理器２２０に出力する。前処理器２２０は、ＬＤＰＣ符号語ベクトル

【数8】

を予め設定されている前処理方式を使用して前処理してベクトル

【数9】

を生成した後、インタリーバ２３０に出力する。ここで、前処理器２２０は省略されるか、またはその機能がインタリーバ２３０に統合具現されることができ、上記前処理方式自体に対してはその具体的な説明を省略する。

【0020】

インタリーバ２３０は、ベクトルＵをＮｃ個の列(column)で列方向(column-wise)に書き込み(write)、行方向(row-wise)に読み出して(read)ベクトル

【数10】

を逆多重化器２４０に出力する。逆多重化器２４０は、ベクトルＶをＮｃ個単位で逆多重化してＮ_substreams個のサブストリーム

【数11】

を生成してシンボルマッピング器２５０に出力する。シンボルマッピング器２５０は、Ｎ_substreams個のサブストリームのそれぞれに該当するビットを入力として使用して長さが

【数12】

であるセルワード

【数13】

を生成し、これを信号コンステレーション内の信号点にマッピングしてシンボルＺを生成する。この時、

【数14】

は、Ｎ_substreamsの約数である。

【0021】

一方、図３、図４、図５Ａ、図５Ｂ、図５Ｃ及び図５Ｄのぞれぞれは、１６−ＱＡＭ変調方式、６４−ＱＡＭ変調方式及び２５６−ＱＡＭ変調方式が使われる場合のセルワードと信号コンステレーションとの間のマッピング関係を概略的に示した図である。

【0022】

図６は、本発明の一実施形態による、図２のインタリーバ２３０の動作過程を概略的に示した図である。
図６ではインタリーバ２３０は、Ｎｃ個の列と、Ｎ_ldpc／Ｎｃ個の行で具現されると仮定する。
まず、Ｎ_ldpc＝１６２００と仮定する場合、１６−ＱＡＭ変調方式及び６４−ＱＡＭ変調方式に従う行の個数Ｎｒと列の個数Ｎｃは、下記＜表１＞のように具現される。

【0023】

【表1】

【0024】

まず、インタリーバ２３０は、受信されたベクトルＵを、順次的にＮｃ個の列に列方向に書き込み、行方向に読み出す。この時、それぞれの列で最初の保存位置は、ツイストパラメータｔｃぐらい移動されることができることに留意する。ツイストパラメータｔｃは、Ｎ_ldpc＝１６２００である場合、１６−ＱＡＭ及び６４−ＱＡＭ変調方式によって、下記＜表２＞のように示すことができる。

【0025】

【表2】

【0026】

図７は、本発明の一実施形態による、図２の逆多重化器２４０の動作過程を概略的に示した図である。
図７を参照すると、逆多重化器２４０の動作は、Ｖｉ(ｉ＝０，１，・・・，Ｎ_ldpc-１)とｂｊ(ｊ＝０，１，・・・，Ｎ_substreams−１)との関係で示すことができ、Ｎ_ldpcがＮ_substreamsの倍数の場合には、同一の規則を適用して拡張することができる。

【0027】

図８は、Ｎ_ldpc＝１６２００であり、１６−ＱＡＭ変調方式が使われる場合の逆多重化器２４０の動作過程の一例を概略的に示した図である。
図８で、Ｎ_substreams＝８と仮定すると、逆多重化器２４０は、入力ビットｖ０乃至ｖ７を出力ビットｂ０乃至ｂ７にマッピングする。
すなわち、逆多重化器２４０は、ビットｖ０をビットｂ２に、ビットｖ１をビットｂ４に、ビットｖ２をビットｂ５に、ビットｖ３をビットｂ０に、ビットｖ４をビットｂ７に、ビットｖ５をビットｂ１に、ビットｖ６をビットｂ３に、ビットｖ７をビットｂ６にマッピングする。

【0028】

図９は、Ｎ_ldpc＝１６２００であり、６４−ＱＡＭ変調方式が使われる場合の逆多重化器２４０の動作過程の別の例を概略的に示した図である。
図９で、Ｎ_substreams＝１２と仮定すると、逆多重化器２４０は、入力ビットｖ０乃至ｖ１１を出力ビットｂ０乃至ｂ１１にマッピングする。
すなわち、逆多重化器２４０は、ビットｖ０をビットｂ４に、ビットｖ１をビットｂ０に、ビットｖ２をビットｂ１に、ビットｖ３をビットｂ６に、ビットｖ４をビットｂ２に、ビットｖ５をビットｂ３に、ビットｖ６をビットｂ８に、ビットｖ７をビットｂ９に、ビットｖ８をビットｂ７に、ビットｖ９をビットｂ５に、ビットｖ１０をビットｂ１０に、ビットｖ１１をビットｂ１１にマッピングする。

【0029】

図１０は、Ｎ_ldpc＝１６２００であり、１６−ＱＡＭ変調方式が使われる場合の逆多重化器２４０の動作過程のさらに別の例を概略的に示した図面である。
図１０で、Ｎ_substreams＝８と仮定すると、逆多重化器２４０は、入力ビットｖ０乃至ｖ７を出力ビットｂ０乃至ｂ７にマッピングする。
すなわち、逆多重化器２４０は、ビットｖ０をビットｂ２に、ビットｖ１をビットｂ４に、ビットｖ２をビットｂ５に、ビットｖ３をビットｂ１に、ビットｖ４をビットｂ６に、ビットｖ５をビットｂ０に、ビットｖ６をビットｂ７に、ビットｖ７をビットｂ３にマッピングする。

【0030】

図１１は、Ｎ_ldpc＝１６２００であり、１６−ＱＡＭ変調方式が使われる場合の逆多重化器２４０の動作過程のさらに別の例を概略的に示した図である。
図１１で、Ｎ_substreams＝８と仮定すると、逆多重化器２４０は、入力ビットｖ０乃至ｖ７を出力ビットｂ０乃至ｂ７にマッピングする。すなわち、逆多重化器２４０は、ビットｖ０をビットｂ２に、ビットｖ１をビットｂ０に、ビットｖ２をビットｂ１に、ビットｖ３をビットｂ３に、ビットｖ４をビットｂ６に、ビットｖ５をビットｂ４に、ビットｖ６をビットｂ７に、ビットｖ７をビットｂ５にマッピングする。

【0031】

図１２は、Ｎ_ldpc＝１６２００であり、６４−ＱＡＭ変調方式が使われる場合の逆多重化器２４０の動作過程のさらに別の例を概略的に示した図である。
図１２で、Ｎ_substreams＝１２と仮定すると、逆多重化器２４０は、入力ビットｖ０乃至ｖ１１を出力ビットｂ０乃至ｂ１１にマッピングする。
すなわち、逆多重化器２４０は、ビットｖ０をビットｂ４に、ビットｖ１をビットｂ２に、ビットｖ２をビットｂ０に、ビットｖ３をビットｂ５に、ビットｖ４をビットｂ６に、ビットｖ５をビットｂ１に、ビットｖ６をビットｂ３に、ビットｖ７をビットｂ７に、ビットｖ８をビットｂ８に、ビットｖ９をビットｂ９に、ビットｖ１０をビットｂ１０に、ビットｖ１１をビットｂ１１にマッピングする。

【0032】

図１３は、Ｎ_ldpc＝１６２００であり、６４−ＱＡＭ変調方式が使われる場合の逆多重化器２４０の動作過程のさらに別の例を概略的に示した図である。
図１３で、Ｎ_substreams＝１２と仮定すると、逆多重化器２４０は、入力ビットｖ０乃至ｖ１１を出力ビットｂ０乃至ｂ１１にマッピングする。
すなわち、逆多重化器２４０は、ビットｖ０をビットｂ４に、ビットｖ１をビットｂ０に、ビットｖ２をビットｂ１に、ビットｖ３をビットｂ６に、ビットｖ４をビットｂ２に、ビットｖ５をビットｂ３に、ビットｖ６をビットｂ５に、ビットｖ７をビットｂ８に、ビットｖ８をビットｂ７に、ビットｖ９をビットｂ１０に、ビットｖ１０をビットｂ９に、ビットｖ１１をビットｂ１１にマッピングする。

【0033】

図１４は、Ｎ_ldpc＝１６２００であり、１６−ＱＡＭ変調方式が使われる場合の逆多重化器２４０の動作過程のさらに別の例を概略的に示した図である。
図１４で、Ｎ_substreams＝８と仮定すると、逆多重化器２４０は、入力ビットｖ０乃至ｖ７を出力ビットｂ０乃至ｂ７にマッピングする。
すなわち、逆多重化器２４０は、ビットｖ０をビットｂ２に、ビットｖ１をビットｂ０に、ビットｖ２をビットｂ４に、ビットｖ３をビットｂ１に、ビットｖ４をビットｂ６に、ビットｖ５をビットｂ５に、ビットｖ６をビットｂ７に、ビットｖ７をビットｂ３にマッピングする。

【0034】

図１５は、Ｎ_ldpc＝１６２００であり、２５６−ＱＡＭ変調方式が使われる場合の逆多重化器２４０の動作過程のさらに別の例を概略的に示した図である。
図１５で、Ｎ_substreams＝８と仮定すると、逆多重化器２４０は、入力ビットｖ０乃至ｖ７を出力ビットｂ０乃至ｂ７にマッピングする。
すなわち、逆多重化器２４０は、ビットｖ０をビットｂ４に、ビットｖ１をビットｂ０に、ビットｖ２をビットｂ１に、ビットｖ３をビットｂ２に、ビットｖ４をビットｂ５に、ビットｖ５をビットｂ３に、ビットｖ６をビットｂ６に、ビットｖ７をビットｂ７にマッピングする。

【0035】

図１６は、Ｎ_ldpc＝１６２００であり、２５６−ＱＡＭ変調方式が使われる場合の逆多重化器２４０の動作過程のさらに別の例を概略的に示した図である。
図１６で、Ｎ_substreams＝８と仮定すると、逆多重化器２４０は、入力ビットｖ０乃至ｖ７を出力ビットｂ０乃至ｂ７にマッピングする。
すなわち、逆多重化器２４０は、ビットｖ０をビットｂ４に、ビットｖ１をビットｂ０に、ビットｖ２をビットｂ５に、ビットｖ３をビットｂ１に、ビットｖ４をビットｂ２に、ビットｖ５をビットｂ３に、ビットｖ６をビットｂ６に、ビットｖ７をビットｂ７にマッピングする。

【0036】

上述したように、本発明の実施形態では、逆多重化器が予め設定されているマッピング規則に応じてＬＤＰＣ符号語ビットをシンボルマッピング器に提供する。従って、ＬＤＰＣ符号語ビットがシンボル(例えば、ＱＡＭ信号コンステレーション内のシンボル)にマッピングされるとき、上記信号は、互いに異なるマッピング規則によって互いに異なる性能を有するようになる。

【0037】

図１７は、ＬＤＰＣ符号を使用するシステムにおける信号受信装置の内部構造を示した図である。
図１７を参照すると、信号受信装置は、ビットメトリック計算機１７１０と、多重化器１７２０と、デインタリーバ１７３０と、後処理器１７４０と、ＬＤＰＣ復号器１７５０と、を含む。

【0038】

まず、長さが

【数15】

である受信シンボルベクトル

【数16】

がビットメトリック計算機１７１０に入力されると、ビットメトリック計算機１７１０は、Ｎ_substreams個のサブストリーム

【数17】

に対するビットメトリック推定値

【数18】

を計算して多重化器１７２０に出力する。この時、上記ビットメトリックは、ＬＤＰＣ符号を復号するための値として、例えば、ログ尤度比率(Log-Likelihood Ratio:ＬＬＲ）が使われる。

【0039】

多重化器１７２０は、ビットメトリック計算機１７１０から受信された

【数19】

を多重化して長さがＮ_ldpcであるビットメトリックベクトル推定値

【数20】

を生成した後に、デインタリーバ１７３０に出力する。

【0040】

デインタリーバ１７３０は、ビットメトリックベクトル

【数21】

を信号送信装置で使用されたインタリービング方式に対応するデインタリービング方式を使用してデインタリービングし、その結果として

【数22】

に対するビットメトリックベクトル推定値

【数23】

を生成した後に、後処理器１７４０に出力する。

【0041】

後処理器１７４０は、信号送信装置、すなわち、図２の前処理器２２０で使用した前処理方式に対応する後処理方式を使用してビットメトリック推定値

【数24】

を処理することにより、上記送信されたＬＤＰＣ符号語

【数25】

に対するビットメトリック推定値

【数26】

を生成する。ＬＤＰＣ復号器１７４０は、ビットメトリックベクトル

【数27】

をＬＤＰＣ復号化により復号して情報語ベクトル

【数28】

に対する推定値

【数29】

を生成する。

【0042】

図１８は、図２の逆多重化器２４０の内部構造を示した図である。
図１８を参照すると、逆多重化器２４０は、逆多重化ユニット１８１１と選択信号生成ユニット１８１３を含む。
逆多重化ユニット１８１１は、インタリーバ２３０から出力されたベクトルＶを選択信号生成ユニット１８１３から出力した選択信号を使用してＮ_substreams個のサブストリームを生成する。選択信号生成ユニット１８１３は、ベクトルＶが含むビットの各々がどのサブストリームに割り当てられるかを決定する。選択信号生成ユニット１８１３は、保存ユニット、一例ではメモリに保存された値を読み取るか、予め設定されている規則を有する信号を生成して選択信号を出力する。この時、選択信号生成ユニット１８１３から出力する選択信号は、システムで使われる誤り訂正符号(error correction code）の種類と符号語長さ、符号率、変調方式などによって決定され、システムの誤り訂正能力に影響を及ぼす重要な要因である。

【0043】

図１９は、図１７の多重化器１７２０の内部構造を示した図である。
図１９を参照すると、多重化器１７２０は、多重化ユニット１９１１と選択信号生成ユニット１９１３を含む。
多重化ユニット１９１１は、Ｎ_substreams個のサブストリームを選択信号生成ユニット１９１３から出力される選択信号を使用してインタリービングされた符号語の推定値を出力する。選択信号生成ユニット１９１３は、インタリービングされた符号語の推定値のうち、それぞれのビット値をどのサブストリームで獲得するかを決定する。選択信号生成ユニット１９１３は、メモリに保存された値を読み取るか、予め設定されている規則を有する信号を生成して選択信号を出力し、信号送信装置が含む逆多重化器、すなわち、図２の逆多重化器２４０の逆多重化動作に対応する多重化動作を遂行するように設計される。

【0044】

以上、本発明を具体的な実施形態を参照して詳細に説明してきたが、本発明の範囲及び趣旨を逸脱することなく様々な変更が可能であるということは、当業者には明らかであり、本発明の範囲は、上述の実施形態に限定されるべきではなく、特許請求の範囲の記載及びこれと均等なものの範囲内で定められるべきである。

【符号の説明】

【0045】

２１０ ＬＤＰＣ符号化器
２２０ 前処理器
２３０ インタリーバ
２４０，４４０ 逆多重化器
２５０ シンボルマッピング器
１７１０ ビットメトリック計算機
１７２０ 多重化器
１７３０ デインタリーバ
１７４０ 後処理器
１７５０ ＬＤＰＣ復号器
１８１１ 逆多重化ユニット
１８１３ 選択信号生成ユニット
１９１１ 多重化ユニット
１９１３ 選択信号生成ユニット

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】

【図15】

【図16】

【図1】

【図2】

【図3】

【図4】

【図5A】

【図5B】

【図5C】

【図5D】

【図6】

【図7】

【図17】

【図18】

【図19】