特許 5937597 スイッチング電源装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】5937597

(24)【登録日】2016年5月20日

(45)【発行日】2016年6月22日

(54)【発明の名称】スイッチング電源装置

(51)【国際特許分類】

   H02M 3/28 20060101AFI20160609BHJP

【ＦＩ】

   H02M3/28 L

【請求項の数】7

【全頁数】17

(21)【出願番号】特願2013-527969(P2013-527969)

(86)(22)【出願日】2012年7月31日

(86)【国際出願番号】JP2012069424

(87)【国際公開番号】WO2013021857

(87)【国際公開日】20130214

【審査請求日】2014年1月31日

【審判番号】不服2015-15662(P2015-15662/J1)

【審判請求日】2015年8月24日

(31)【優先権主張番号】特願2011-175803(P2011-175803)

(32)【優先日】2011年8月11日

(33)【優先権主張国】JP

(73)【特許権者】

【識別番号】000006231

【氏名又は名称】株式会社村田製作所

(74)【代理人】

【識別番号】110000970

【氏名又は名称】特許業務法人 楓国際特許事務所

(72)【発明者】

【氏名】細谷 達也

【合議体】

【審判長】 高瀬 勤

【審判官】 千葉 輝久

【審判官】 稲葉 和生

(56)【参考文献】

【文献】 特開２００２−２０９３８１（ＪＰ，Ａ）

【文献】 特開２００８−２８９３３６（ＪＰ，Ａ）

【文献】 特開２００８−１２５２１７（ＪＰ，Ａ）

【文献】 特開２００５−２７８３７６（ＪＰ，Ａ）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

H02M3/00-3/44

(57)【特許請求の範囲】

【請求項1】

入力電源電圧が入力される電源電圧入力部と、
直流電圧が出力される直流電圧出力部と、
１次巻線、および２次巻線を備えたトランスと、
前記１次巻線に直列接続されて、オンにより前記電源電圧入力部の電圧を前記１次巻線に印加するローサイドスイッチング素子と、
前記ローサイドスイッチング素子を制御するスイッチング制御回路と、
前記２次巻線から出力される電圧を整流平滑して前記直流電圧出力部へ出力電圧を出力する整流平滑回路と、を備え、
前記スイッチング制御回路は、
本来、電力変換回路におけるスイッチング素子のオン期間に前記電力変換回路を流れる電流が電圧信号として検出されて入力される電流検出端子、フィードバック端子、ゼロ電圧タイミング検出端子、スイッチング素子制御信号出力端子、および、前記電流検出端子に印加される電圧が前記フィードバック端子に印加される電圧に達することにより、前記ローサイドスイッチング素子をターンオフする駆動信号を前記スイッチング素子制御信号出力端子から出力する手段を備えた電流モード制御用スイッチング制御ＩＣを有し、
前記出力電圧に基づく帰還電圧信号を発生し、前記フィードバック端子へ印加する帰還電圧信号発生回路と、
前記トランスの電圧極性の反転を検出したときに、前記ゼロ電圧タイミング検出端子に入力された信号を受けて前記ローサイドスイッチング素子をターンオンさせる駆動電圧信号を出力する駆動電圧信号出力手段と、
前記駆動電圧信号が出力されてからの時間経過にともなって電圧が単調増加する基準電圧を発生させ、前記基準電圧を前記電流検出端子へ入力することで、電圧−時間変換回路として作用する基準電圧発生回路と、
を備え、
前記ローサイドスイッチング素子のオン期間に前記ローサイドスイッチング素子を流れる電流が時間経過にともなって単調増加しない電力変換動作において、前記電流モード制御用スイッチング制御ＩＣを利用した、スイッチング電源装置。

【請求項2】

前記トランスは、ローサイド駆動巻線を備え、
駆動電圧信号出力手段は、前記ローサイド駆動巻線の電圧に基づいて前記トランスの電圧極性の反転を検出する、請求項１に記載のスイッチング電源装置。

【請求項3】

前記ローサイド駆動巻線に、このローサイド駆動巻線に生じる電圧を整流平滑して前記スイッチング制御回路に対する直流電源電圧を発生する整流平滑回路を備えた、請求項２に記載のスイッチング電源装置。

【請求項4】

前記基準電圧発生回路は、キャパシタと、前記駆動電圧信号を基にして前記キャパシタを略一定電流で充電する定電流回路とで構成され、
前記ローサイドスイッチング素子をターンオフする前記駆動電圧信号の電圧によって前記キャパシタの電荷を放電する回路を備えた、請求項１〜３のいずれかに記載のスイッチング電源装置。

【請求項5】

商用交流電源電圧を入力し、全波整流して前記電源電圧入力部に入力する全波整流回路を備えた、請求項１〜４のいずれかに記載のスイッチング電源装置。

【請求項6】

前記トランスはハイサイド駆動巻線を備え、
前記ローサイドスイッチング素子とハイサイドスイッチング素子とを２つのスイッチング素子が共にオフとなるわずかなデッドタイムを挟んで交互にオン、オフするように制御するハイサイドスイッチング素子制御回路を備えた、請求項１〜５のいずれかに記載のスイッチング電源装置。

【請求項7】

前記ハイサイドスイッチング素子制御回路は、
前記ローサイドスイッチング素子のオフ時に前記ハイサイド駆動巻線に発生する電圧を前記ハイサイドスイッチング素子の制御端子へ供給してハイサイドスイッチング素子をターンオンさせるターンオン信号伝達回路と、
前記ハイサイド駆動巻線に接続され、このハイサイド駆動巻線に生じる電圧を定電流化してキャパシタに対して充放電する双方向定電流充放電回路と、
前記ローサイドスイッチング素子のオフ期間に前記ハイサイド駆動巻線に誘起される電圧により充電された前記キャパシタの電圧がしきい値を超えることにより状態を遷移して前記ハイサイドスイッチング素子をターンオフするスイッチング素子とを備えた、請求項６に記載のスイッチング電源装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明はスイッチング素子およびスイッチング制御回路を備えたスイッチング電源装置に関し、特に汎用の電流モードＩＣを高性能な電力変換回路に適用することを可能とする発明である。

【背景技術】

【0002】

図１は特許文献１に示されているスイッチング電源装置の回路図である。図１において、スイッチング電源装置１は、フライバックコンバータ回路を応用したものであり、主スイッチング素子Ｑ１がオンとオフとを交互に繰り返し、オン時にトランスＴにエネルギが蓄積され、オフ時に負荷に電力が供給される。また、スイッチング電源装置１は、主スイッチング素子Ｑ１に掛かるサージ電圧をクランプする、所謂電圧クランプ方式を採用したものであり、主スイッチング素子Ｑ１および副スイッチング素子Ｑ２のゼロ電圧スイッチング動作が実現されるものである。

【0003】

具体的には、スイッチング電源装置１は、主スイッチング素子としてのＦＥＴＱ１、トランスＴの１次巻線Ｎ１および直流電源Ｅが直列に接続され、副スイッチング素子としてのＦＥＴＱ２およびキャパシタＣ１の直列回路が、トランスＴの１次巻線Ｎ１の両端間に接続されている。

【0004】

ここで、ＦＥＴＱ１のゲートは、スイッチング制御用ＩＣ２を介して、第１の駆動巻線Ｎ３の一端に接続される。また、ＦＥＴＱ２のソースは、ＦＥＴＱ１のドレインに接続され、ゲートは、副スイッチング素子制御回路（副制御回路）３を介して、トランスＴの第２の駆動巻線Ｎ４の一端に接続されている。

【0005】

また、ＦＥＴＱ２のゲートおよびソースは、副制御回路３を介して第２の駆動巻線Ｎ４の両端間に接続されている。副制御回路３は、トランジスタＱ３、キャパシタＣ２、抵抗Ｒ１、キャパシタＣ３、抵抗Ｒ２およびインダクタ４を備えている。このうち、キャパシタＣ２および抵抗Ｒ１は時定数回路を構成している。
また、スイッチング電源装置１は、トランスＴの２次側に、整流ダイオードＤｏおよび平滑コンデンサＣ４を備えている。

【先行技術文献】

【特許文献】

【0006】

【特許文献1】特開２００１−３７２２０号公報

【発明の概要】

【発明が解決しようとする課題】

【0007】

図１に示されるようなスイッチング制御用ＩＣ２を様々な電力変換回路のアプリケーションごとに準備して仕様や用途によってＩＣを使い分けるとすると、アプリケーションの増加に伴って多種のＩＣが必要となる。個々のＩＣの開発、製造には多大なプロセスや費用が必要となる。種類が増加するとＩＣの物流や在庫の管理も複雑化し、結果、ＩＣのコスト単価が増大するという問題が生じる。

【0008】

特に、２石のスイッチング素子を用いたハーフブリッジ構成の電流共振型電力変換回路や力率改善機能を有した絶縁型電力変換回路（ＰＦＣコンバータ）においては、スイッチング素子が導通するオン期間において、電力変換回路を流れる電流波形が必ずしも時間に比例して電流値が単調増加する波形とはならないことから、汎用の電流モードＩＣは利用できないという課題がある。

【0009】

本発明は、スイッチング電源装置の回路構成ごとに個別のスイッチング制御用ＩＣを設けることなく、また、全体の回路を簡素に構成できるスイッチング電源装置を提供することを目的とするものである。

【課題を解決するための手段】

【0010】

（１）本発明のスイッチング電源装置は、
入力電源電圧が入力される電源電圧入力部と、
直流電圧が出力される直流電圧出力部と、
１次巻線（ｎｐ）、および２次巻線（ｎｓ）を備えたトランス（Ｔ）と、
前記１次巻線（ｎｐ）に直列接続されて、オンにより前記電源電圧入力部の電圧を前記１次巻線（ｎｐ）に印加するローサイドスイッチング素子（Ｑ１）と、
前記ローサイドスイッチング素子（Ｑ１）を制御するスイッチング制御回路と、
前記２次巻線（ｎｓ）から出力される電圧を整流平滑して前記直流電圧出力部へ出力電圧（Ｖｏ）を出力する整流平滑回路と、を備え、
前記スイッチング制御回路は、
本来、電力変換回路におけるスイッチング素子のオン期間に前記電力変換回路を流れる電流が電圧信号として検出されて入力される電流検出端子（ＩＳ端子）、フィードバック端子（ＦＢ端子）、ゼロ電圧タイミング検出端子（ＺＴ端子）、スイッチング素子制御信号出力端子（ＯＵＴ端子）、および、前記電流検出端子（ＩＳ端子）に印加される電圧が前記フィードバック端子（ＦＢ端子）に印加される電圧に達することにより、前記ローサイドスイッチング素子（Ｑ１）をターンオフする駆動信号を前記スイッチング素子制御信号出力端子（ＯＵＴ端子）から出力する手段を備えた電流モード制御用スイッチング制御ＩＣを有し、
前記出力電圧に基づく帰還電圧信号を発生し、前記フィードバック端子（ＦＢ端子）へ印加する帰還電圧信号発生回路と、
前記トランスの電圧極性の反転を検出したときに、前記ゼロ電圧タイミング検出端子（ＺＴ端子）に入力された信号を受けて前記ローサイドスイッチング素子をターンオンさせる駆動電圧信号を出力する駆動電圧信号出力手段と、
前記駆動電圧信号が出力されてからの時間経過にともなって電圧が単調増加する基準電圧を発生させ、前記基準電圧を前記電流検出端子へ入力することで、電圧−時間変換回路として作用する基準電圧発生回路と、
を備え、
前記ローサイドスイッチング素子のオン期間に前記ローサイドスイッチング素子を流れる電流が時間経過にともなって単調増加しない電力変換動作において、前記電流モード制御用スイッチング制御ＩＣを利用したことを特徴とする。

【0011】

（２）ローサイド駆動巻線（ｎｂ１）には、このローサイド駆動巻線（ｎｂ１）に生じる電圧を整流平滑して前記スイッチング制御回路に対する直流電源電圧を発生する整流平滑回路を備えることが好ましい。

【0012】

（３）前記トランス（Ｔ）は、ローサイド駆動巻線（ｎｂ１）を備え、
駆動電圧信号出力手段は、前記ローサイド駆動巻線（ｎｂ１）の電圧に基づいて前記トランス（Ｔ）の電圧極性の反転を検出する構成であることが好ましい。

【0013】

（４）前記基準電圧発生回路は、キャパシタと、前記駆動電圧信号を基にして前記キャパシタを略一定電流で充電する定電流回路とで構成され、
ローサイドスイッチング素子（Ｑ１）をターンオフする前記駆動電圧信号の電圧によって前記キャパシタの電荷を放電する回路を備えることが好ましい。

【0014】

（５）例えばＰＦＣコンバータを構成する場合は、商用交流電源電圧を入力して全波整流する全波整流回路を備え、この全波整流回路の出力電圧を電源電圧入力部に入力する。

【0015】

（６）前記トランスはハイサイド駆動巻線（ｎｂ２）を備え、
前記ローサイドスイッチング素子（Ｑ１）とハイサイドスイッチング素子（Ｑ２）とを２つのスイッチング素子が共にオフとなるわずかなデッドタイムを挟んで交互にオン、オフするように制御するハイサイドスイッチング素子制御回路を備えることが好ましい。

【0016】

（７）ハイサイドスイッチング素子とローサイドスイッチング素子を備えるコンバータを構成する場合には、
前記ハイサイドスイッチング素子制御回路は、
前記ローサイドスイッチング素子（Ｑ１）のオフ時に前記ハイサイド駆動巻線（ｎｂ２）に発生する電圧を前記ハイサイドスイッチング素子（Ｑ２）の制御端子へ供給してハイサイドスイッチング素子（Ｑ２）をターンオンさせるターンオン信号伝達回路と、
前記ハイサイド駆動巻線（ｎｂ２）に接続され、このハイサイド駆動巻線（ｎｂ２）に生じる電圧を定電流化してキャパシタに対して充放電する双方向定電流充放電回路と、
前記ローサイドスイッチング素子（Ｑ１）のオフ期間に前記ハイサイド駆動巻線（ｎｂ２）に誘起される電圧により充電された前記キャパシタの電圧がしきい値を超えることにより状態を遷移して前記ハイサイドスイッチング素子（Ｑ２）をターンオフするスイッチング素子（Ｑ３）とを備えていることが好ましい。

【発明の効果】

【0017】

本発明によれば、スイッチング電源装置の電力変換回路の構成ごとに個別のスイッチング制御用ＩＣを設けることなく、１種の制御ＩＣを多様なスイッチング電源装置の電力変換回路に活用することができ、また、全体の回路を簡素に構成できる。

【図面の簡単な説明】

【0018】

【図1】図１は特許文献１に示されているスイッチング電源装置の回路図である。

【図2】図２は本発明の第１の実施形態に係るスイッチング電源装置１０１の回路図である。

【図3】図３は、ローサイドスイッチング素子Ｑ１のゲート・ソース間電圧Ｖｇｓ１、ハイサイドスイッチング素子Ｑ２のゲート・ソース間電圧Ｖｇｓ２、ローサイドスイッチング素子Ｑ１のドレイン・ソース間電圧Ｖｄｓ１、およびキャパシタＣｂ２の電圧Ｖｃｂ２の関係を示す波形図である。

【図4】図４はハイサイド駆動巻線ｎｂ２の電圧Ｖｎｂ２とキャパシタＣｂ２の電圧Ｖｃｂ２の関係を示す波形図である。

【図5】図５は第２の実施形態に係るスイッチング電源装置１０２の回路図である。

【図6】図６は第３の実施形態に係るスイッチング電源装置１０３の回路図である。

【図7】図７は第４の実施形態に係るスイッチング電源装置１０４の回路図である。

【図8】図８は第５の実施形態に係るスイッチング電源装置１０５の回路図である。

【図9】図９は第６の実施形態に係るスイッチング電源装置１０６の回路図である。

【図10】図１０は第７の実施形態に係るスイッチング電源装置１０７の回路図である。

【図11】図１１は第８の実施形態に係るスイッチング電源装置１０８の回路図である。

【図12】図１２は第９の実施形態に係るスイッチング電源装置１０９の回路図である。

【図13】図１３は第１０の実施形態に係るスイッチング電源装置１１０の回路図である。

【図14】図１４は第１１の実施形態に係るスイッチング電源装置１１１の回路図である。

【発明を実施するための形態】

【0019】

《第１の実施形態》
第１の実施形態に係るスイッチング電源装置について、図２〜図４を参照して説明する。
図２は第１の実施形態に係るスイッチング電源装置１０１の回路図である。このスイッチング電源装置１０１の入力端子ＰＩ（＋）−ＰＩ（−）間に直流入力電源Ｖｉの電圧が入力される。そして、スイッチング電源装置１０１の出力端子ＰＯ（＋）−ＰＯ（−）間に接続される負荷Ｒｏへ所定の直流電圧が出力される。

【0020】

入力端子ＰＩ（＋）−ＰＩ（−）間には、キャパシタＣｒ、インダクタＬｒ、トランスＴの１次巻線ｎｐおよびローサイドスイッチング素子Ｑ１が直列に接続された第１の直列回路が構成されている。ローサイドスイッチング素子Ｑ１はＦＥＴからなり、ドレイン端子がトランスＴの１次巻線ｎｐに接続されている。

【0021】

トランスＴの１次巻線ｎｐの両端には、ハイサイドスイッチング素子Ｑ２とキャパシタＣｒおよびインダクタＬｒが直列に接続された第２の直列回路が構成されている。

【0022】

トランスＴの２次巻線ｎｓ１，ｎｓ２には、ダイオードＤｓ，ＤｆおよびキャパシタＣｏからなる第１の整流平滑回路が構成されている。この第１の整流平滑回路は２次巻線ｎｓ１，ｎｓ２から出力される交流電圧を全波整流し平滑して、出力端子ＰＯ（＋）−ＰＯ（−）へ出力する。

【0023】

トランスＴは１次巻線ｎｐ、２次巻線ｎｓ１，ｎｓ２だけでなく、ローサイド駆動巻線ｎｂ１およびハイサイド駆動巻線ｎｂ２を有している。

【0024】

トランスＴのローサイド駆動巻線ｎｂ１には、ダイオードＤｂおよびキャパシタＣｂによる整流平滑回路が接続されている。この整流平滑回路によって得られる直流電圧がスイッチング制御用ＩＣ８４のＶＣＣ端子に電源電圧として供給される。
前記スイッチング制御用ＩＣ８４は、ＩＳ端子（電流検出端子）を備えた電流モードで動作する一般的な汎用のＩＣである。

【0025】

出力端子ＰＯ（＋），ＰＯ（−）とスイッチング制御用ＩＣ８４との間には帰還回路が設けられている。図２では帰還の経路のみを簡易的に一本の線（Feed back）で表しているが、具体的には出力端子ＰＯ（＋）−ＰＯ（−）間の出力電圧Ｖｏの分圧値と基準電圧との比較によって帰還信号を発生し、絶縁状態でスイッチング制御用ＩＣ８４のＦＢ端子へフィードバック電圧を入力する。このＦＢ端子へ入力されるフィードバック電圧は出力電圧Ｖｏが低いほど高くなる。

【0026】

スイッチング制御用ＩＣ８４のＯＵＴ端子には定電流回路ＣＣ１およびキャパシタＣｂ１の直列回路が接続されていて、キャパシタＣｂ１の充電電圧がＩＳ端子（電流検出端子）に入力されるように接続されている。

【0027】

ハイサイドスイッチング素子Ｑ２のターンオフによりローサイド駆動巻線ｎｂ１に誘起される逆起電力の電圧がＺＴ端子（ゼロ電圧タイミング検出端子）に入力されることにより、スイッチング制御用ＩＣ８４はＯＵＴ端子をハイレベルにする。これにより、ローサイドスイッチング素子Ｑ１がターンオンする。スイッチング制御用ＩＣ８４のＯＵＴ端子は、抵抗Ｒ１２を介してローサイドスイッチング素子Ｑ１の制御端子に接続されている。

【0028】

定電流回路ＣＣ１は、スイッチング制御用ＩＣ８４のＯＵＴ端子の電圧によりキャパシタＣｂ１を定電流で充電する。スイッチング制御用ＩＣ８４内のコンパレータはキャパシタＣｂ１の電圧とＦＢ端子の電圧とを比較し、ＩＳ端子の電圧がＦＢ端子の電圧を超えたときＯＵＴ端子の電圧をハイレベルからローレベルとする。したがって、ＦＢ端子の電圧が低くなるほど、キャパシタＣｂ１の充電時間は短くなる。すなわち、ローサイドスイッチング素子Ｑ１のオン時間が短くなって、出力電圧Ｖｏは定電圧化される。
なお、ダイオードＤ９はキャパシタＣｂ１の電荷の放電経路を構成する。すなわち、スイッチング制御用ＩＣ８４の出力電圧がローレベルになったとき（Ｑ１がターンオフするとき）、キャパシタＣｂ１の電荷はダイオードＤ９を介して放電される。

【0029】

このようにして、電流モードＩＣであるスイッチング制御用ＩＣ８４、定電流回路ＣＣ１およびキャパシタＣｂ１による回路は、電圧−時間変換回路として作用する。そして、出力電圧Ｖｏを検出して基準電圧（目標電圧）との比較により発生される帰還信号の電圧が前記電圧−時間変換回路で変換されて、その時間だけローサイドスイッチング素子Ｑ１がオンされる。

【0030】

トランスＴのハイサイド駆動巻線ｎｂ２とハイサイドスイッチング素子Ｑ２との間には第２のスイッチング制御回路６１が設けられている。この第２のスイッチング制御回路６１は特許請求の範囲に記載の「ハイサイドスイッチング素子制御回路」に相当する。具体的には、トランスＴのハイサイド駆動巻線ｎｂ２の第１端はローサイドスイッチング素子Ｑ１とハイサイドスイッチング素子Ｑ２との接続点（ハイサイドスイッチング素子Ｑ２のソース端子）に接続され、ハイサイド駆動巻線ｎｂ２の第２端とハイサイドスイッチング素子Ｑ２のゲート端子との間に第２のスイッチング制御回路６１が接続されている。

【0031】

次に述べるように、第２のスイッチング制御回路６１はハイサイドスイッチング素子Ｑ２がターンオンした後、ローサイドスイッチング素子Ｑ１のオン時間と同じ時間が経過した時に強制的にハイサイドスイッチング素子Ｑ２をターンオフさせる。

【0032】

前記第２のスイッチング制御回路６１は、４つのダイオードＤ１，Ｄ２，Ｄ３，Ｄ４から構成されるダイオードブリッジ整流回路と、ダイオードＤ１，Ｄ３の接続点とダイオードＤ２，Ｄ４の接続点との間、つまりこのダイオードブリッジ整流回路の出力端間に接続された定電流回路ＣＣ２とで構成された双方向定電流回路である。

【0033】

ローサイドスイッチング素子Ｑ１がターンオンすると、ハイサイド駆動巻線ｎｂ２に誘起される負電圧で、キャパシタＣｂ２→ダイオードＤ３→定電流回路ＣＣ２→ダイオードＤ２→ハイサイド駆動巻線ｎｂ２の経路で、キャパシタＣｂ２が定電流によって負方向に放電される。

【0034】

その後、ローサイドスイッチング素子Ｑ１がターンオフすると、ハイサイド駆動巻線ｎｂ２に誘起される正電圧で抵抗Ｒ５を介してハイサイドスイッチング素子Ｑ２に正電圧が印加されて、Ｑ２がターンオンする。また、ハイサイド駆動巻線ｎｂ２→ダイオードＤ１→定電流回路ＣＣ２→ダイオードＤ４→キャパシタＣｂ２の経路で、キャパシタＣｂ２が定電流によって正方向に充電される。キャパシタＣｂ２の電圧がトランジスタのしきい値電圧である約０．６Ｖを超えた時点でトランジスタ（特許請求の範囲に記載の「スイッチング素子」）Ｑ３がオンし、これにより、ハイサイドスイッチング素子Ｑ２がターンオフする。

【0035】

以上の動作によって、前記キャパシタＣｂ２の放電時間すなわちローサイドスイッチング素子Ｑ１のオン時間と、キャパシタＣｂ２の充電時間すなわちハイサイドスイッチング素子Ｑ２のオン時間は等しくなる。

【0036】

図３は、ローサイドスイッチング素子Ｑ１のゲート・ソース間電圧Ｖｇｓ１、ハイサイドスイッチング素子Ｑ２のゲート・ソース間電圧Ｖｇｓ２、ローサイドスイッチング素子Ｑ１のドレイン・ソース間電圧Ｖｄｓ１、およびキャパシタＣｂ２の電圧Ｖｃｂ２の関係を示す波形図である。

【0037】

ローサイドスイッチング素子Ｑ１がオンすると、ハイサイド駆動巻線ｎｂ２に負電圧が誘起され、キャパシタＣｂ２の充電電圧Ｖｃｂ２はしきい値電圧の約０．６Ｖから低下していく。その後、ローサイドスイッチング素子Ｑ１がターンオフすると、ハイサイド駆動巻線ｎｂ２に正電圧が誘起され、キャパシタＣｂ２の充電電圧Ｖｃｂ２は上昇していく。このキャパシタＣｂ２の充電電圧Ｖｃｂ２がしきい値電圧の約０．６Ｖを超えると、トランジスタＱ３がオンする。これにより、ハイサイドスイッチング素子Ｑ２のゲート電位が０Ｖになって、ハイサイドスイッチング素子Ｑ２はターンオフする。キャパシタＣｂ２は同じ電流値の定電流で充放電されるので、充電電圧Ｖｃｂ２の傾きは等しい。すなわち充放電電流比率Ｄｉは１：１である。そのため、ハイサイドスイッチング素子Ｑ２のオン時間はローサイドスイッチング素子Ｑ１のオン時間に等しくなる。

【0038】

図３においてＴ_Ｑ１ＯＮ（１）とＴ_Ｑ２ＯＮ（１）は上述の動作により等しくなっている。ここでローサイドスイッチング素子Ｑ１のオン時間が長くなりＴ_Ｑ１ＯＮ（２）となったとき、Ｖｄｓ１およびＶｃｂ２は点線で示された波形図となる。このときもＴ_Ｑ１ＯＮ（２）とＴ_Ｑ２ＯＮ（２）は上述の動作により等しくなっている。

【0039】

図４は、前記ハイサイド駆動巻線ｎｂ２の電圧Ｖｎｂ２と前記キャパシタＣｂ２の電圧Ｖｃｂ２の関係を示す波形図である。
このように、ローサイドスイッチング素子Ｑ１のオン時間が変化すれば、それに追従して、ハイサイドスイッチング素子Ｑ２のオン時間が変化する。

【0040】

なお、キャパシタＣｂ２の電荷が放電されることで、トランジスタＱ３のベース・エミッタに逆バイアス電圧が掛かるが、一般的なトランジスタでは通常−５Ｖ程度までの耐圧を有していて、設計余裕を考慮しても−４Ｖ〜０．６Ｖまでの広い範囲で充放電を行うことができる。キャパシタＣｂ２に対する電圧の変動幅を大きくすると、外乱ノイズへの耐量が大きくなり、また温度変化や部品の電気特性のばらつきなどに対しても誤差が小さくなり、安定して動作することが可能になる。

【0041】

第１の実施形態によれば、いわゆる電流モードＩＣを用い、ローサイドスイッチング素子Ｑ１の駆動電圧信号を基にしてキャパシタを略一定電流で充電する定電流回路を外部に設けるだけで電圧−時間変換回路が構成でき、フィードバック電圧に応じてローサイドスイッチング素子Ｑ１のオン時間を制御できるので、全体の回路を簡素に構成できる。

【0042】

それ以外に、次のような効果を奏する。
（ａ）ローサイドスイッチング素子Ｑ１とハイサイドスイッチング素子Ｑ２とはほぼ同じオン時間で対称波形で交互にオン・オフ動作させることができる。

【0043】

（ｂ）ローサイドスイッチング素子Ｑ１のオン時間の検出とハイサイドスイッチング素子Ｑ２のターンオンおよびターンオフさせる回路を一体化することができ、最小の部品数のディスクリート部品で第２のスイッチング制御回路を構成できる。

【0044】

（ｃ）ハイサイドスイッチング素子Ｑ２のトランスＴの１次巻線に接続されているグランド端子電位はローサイドスイッチング素子Ｑ１のスイッチングによって変動するが、第２のスイッチング制御回路６１は、ハイサイド駆動巻線ｎｂ２に発生する交流電圧を用いて動作する回路であるため、グランド端子電位の変動にかかわらず誤動作が生じにくい。

【0045】

（ｄ）トランス巻線に発生する電圧変化をトリガに用いてローサイドスイッチング素子Ｑ１およびハイサイドスイッチング素子Ｑ２はターンオンをし、最小のデッドタイムを挟んで交互にオン・オフ動作する。すなわち両スイッチング素子が同時にオンすることがなく、高い信頼性を確保することができる。また、デッドタイムは、ＺＶＳ（ゼロ電圧スイッチング）動作を達成できる最小値となるので、高い電力変換効率が得られる。

【0046】

《第２の実施形態》
図５は第２の実施形態に係るスイッチング電源装置１０２の回路図である。
図２に示したスイッチング電源装置１０１と異なるのは、第２のスイッチング制御回路６２の構成である。この図５の例では、定電流回路をより具体的に表している。すなわち、第１のトランジスタＱ１１のベースが第２のトランジスタＱ１２のコレクタに接続され、第１のトランジスタＱ１１のエミッタが第２のトランジスタＱ１２のベースに接続され、第１のトランジスタＱ１１のコレクタとベース間に抵抗Ｒ１２が接続され、第２のトランジスタＱ１２のエミッタとベース間に抵抗Ｒ１１が接続されることによって、一つの定電流回路が構成されている。
この構成によれば、最小の部品数のディスクリート部品で第２のスイッチング制御回路を構成できる。

【0047】

なお、図５に示した例では、抵抗Ｒ６とダイオードＤ６との直列回路が抵抗Ｒ５に対して並列に接続されている。そのため、ハイサイド駆動巻線ｎｂ２に発生した電圧でハイサイドスイッチング素子Ｑ２の入力容量に電荷を充電してハイサイドスイッチング素子Ｑ２をターンオンする際の充電経路と、ハイサイドスイッチング素子Ｑ２の入力容量から電荷を放電する際の放電経路とを変えてインピーダンスに差を持たせることができる。そのため、ハイサイド駆動巻線ｎｂ２に電圧変化が発生した時点からの遅延時間を調整することができ、ハイサイドスイッチング素子Ｑ２を最適なタイミングでターンオンできるように設計できる。

【0048】

《第３の実施形態》
図６は第３の実施形態に係るスイッチング電源装置１０３の回路図である。
図２に示したスイッチング電源装置１０１と異なるのは、ローサイドのスイッチング制御回路の構成および第２のスイッチング制御回路６３の構成である。

【0049】

この実施形態のローサイドのスイッチング制御回路において、スイッチング制御用ＩＣ８４のＯＵＴ端子には、抵抗Ｒ１３およびツェナーダイオードＤｚ４からなる定電圧回路が構成されている。このツェナーダイオードＤｚ４には、抵抗Ｒ１４およびキャパシタＣｂ１による時定数回路が接続されている。キャパシタＣｂ１の両端には、抵抗Ｒ１５，Ｒ１６による抵抗分割回路が接続されている。そしてこの抵抗分割回路の出力電圧がスイッチング制御用ＩＣ８４のＩＳ端子に入力されるように構成されている。
このように、定電圧で時定数回路を充電するようにしてもよい。また、時定数設定用のキャパシタＣｂ１の電圧を抵抗分圧してスイッチング制御用ＩＣのＩＳ端子に入力するようにしてもよい。

【0050】

この実施形態の第２のスイッチング制御回路６３には、ダイオードＤ１，Ｄ２，Ｄ３，Ｄ４のそれぞれに並列にキャパシタＣ１，Ｃ２，Ｃ３，Ｃ４が接続されている。

【0051】

このように、定電流回路ＣＣ２の入出力電流を整流するダイオードにキャパシタを並列接続することにより、整流ダイオードに逆方向電圧が印加されている期間において、キャパシタＣ１，Ｃ２，Ｃ３，Ｃ４に電荷を蓄え、ハイサイド駆動巻線ｎｂ２の電圧が変化するデッドタイムにおいて、キャパシタＣ１，Ｃ２，Ｃ３，Ｃ４に蓄えられた電荷を放電することができ、結果的にダイオードよりも進み位相で電流を流すことができる。これによりキャパシタＣｂ２への充放電の電流量を調整することが可能となり、デッドタイム、特にキャパシタＣｂ２への充放電電流の方向が変化する際における充放電電流の歪みをキャパシタＣ１，Ｃ２，Ｃ３，Ｃ４で補正できる。なおキャパシタは、必ずしもダイオードＤ１〜Ｄ４の全てと並列に接続する必要はなく、少なくとも１つと並列に接続すれば、充放電電流の歪みを補正することができる。

【0052】

《第４の実施形態》
図７は第４の実施形態に係るスイッチング電源装置１０４の回路図である。
図２に示したスイッチング電源装置１０１と異なるのは、第２のスイッチング制御回路６５の構成である。この例では、ダイオードＤ１，Ｄ２のそれぞれに並列にキャパシタＣ１，Ｃ２が接続されている。また、ダイオードＤ３，Ｄ４のそれぞれに並列に抵抗Ｒ３，Ｒ４が接続されている。

【0053】

この抵抗Ｒ３，Ｒ４の抵抗値を異ならせることによって、キャパシタＣｂ２に対する充電経路と放電経路のインピーダンス（時定数）を異ならせることができる。そのため、ローサイドスイッチング素子Ｑ１とハイサイドスイッチング素子Ｑ２の若干のオン時間の差分を補正することができる。また、抵抗Ｒ３，Ｒ４を用いて抵抗値を調整することにより、入力電圧若しくは出力電圧が変化した際に必要となる若干のオン時間の差分を補正することができる。すなわち、ハイサイド駆動巻線ｎｂ２の電圧が変化することを利用して、抵抗Ｒ３，Ｒ４を用いて抵抗値を調整する。定電流回路により決まる電流にハイサイド駆動巻線ｎｂ２の電圧と抵抗Ｒ３または抵抗Ｒ４により決まる電流を加算して重畳し、キャパシタＣｂ２に対する充電または放電の電流とすることにより、入出力電圧が変化した際の補正を行うことができる。これらにより、ローサイドスイッチング素子Ｑ１とハイサイドスイッチング素子Ｑ２のオン時間をより高精度に等しくできる。なお、抵抗はダイオードＤ１〜Ｄ４の少なくとも１つと並列に接続すればよい。なお抵抗を並列に接続しない箇所には、代わりにキャパシタを接続してもよい。

【0054】

《第５の実施形態》
図８は第５の実施形態に係るスイッチング電源装置１０５の回路図である。
第１の実施形態で図２に示したスイッチング電源装置と異なるのは、トランスＴの二次側の構成である。

【0055】

第５の実施形態では、トランスＴの２次巻線ｎｓに、ダイオードＤ２１，Ｄ２２，Ｄ２３，Ｄ２４によるダイオードブリッジ回路及びキャパシタＣｏが接続されている。
このようにダイオードブリッジ回路で全波整流してもよい。

【0056】

《第６の実施形態》
図９は第６の実施形態に係るスイッチング電源装置１０６の回路図である。
第１の実施形態で図２に示したスイッチング電源装置と異なるのは、トランスＴの二次側の構成である。

【0057】

第６の実施形態では、トランスＴの２次巻線ｎｓ１，ｎｓ２の両端に、ダイオードＤｓ，ＤｆおよびキャパシタＣｏ１，Ｃｏ２が接続され、キャパシタＣｏ１，Ｃｏ２の接続点が２次巻線ｎｓ１，ｎｓ２の接続点に接続されている。そして出力端子ＰＯ（＋）−ＰＯ（−）間にキャパシタＣｏ３が接続されている。
このように倍電圧整流回路としてもよい。

【0058】

《第７の実施形態》
図１０は第７の実施形態に係るスイッチング電源装置１０７の回路図である。
第１の実施形態で図２に示したスイッチング電源装置と異なるのはキャパシタＣｒの位置である。

【0059】

共振キャパシタＣｒは、ローサイドスイッチング素子Ｑ１のオフ時にインダクタＬｒに電流が流れる、その電流の経路に挿入されていればよいので、キャパシタＣｒは図１０のように、１次巻線ｎｐの一端とハイサイドスイッチング素子Ｑ２のソースとの間に接続されていてもよい。

【0060】

《第８の実施形態》
図１１は第８の実施形態に係るスイッチング電源装置１０８の回路図である。
第１の実施形態で図２に示したスイッチング電源装置と異なるのは、キャパシタＣｒの位置である。

【0061】

共振キャパシタＣｒは、ローサイドスイッチング素子Ｑ１のオフ時にインダクタＬｒに電流が流れる、その電流の経路に挿入されていればよい。そのため、キャパシタＣｒは図１１のように、ハイサイドスイッチング素子Ｑ２のドレインと入力端子ＰＩ（＋）との間に接続されていてもよい。

【0062】

《第９の実施形態》
図１２は第９の実施形態に係るスイッチング電源装置１０９の回路図である。
第１の実施形態で図２に示したスイッチング電源装置と異なるのは、スイッチング素子Ｑ２のドレインとトランスＴの１次巻線ｎｐの一端との間にキャパシタＣｒ１とインダクタＬｒの直列回路を設けるだけでなく、キャパシタＣｒ１とインダクタＬｒとの接続点とグランドラインとの間にキャパシタＣｒ２を設けた点である。

【0063】

インダクタＬｒ、１次巻線ｎｐ、ハイサイドスイッチング素子Ｑ２、キャパシタＣｒ１が閉ループを構成するように、キャパシタＣｒ１が設けられている。また、ハイサイドスイッチング素子Ｑ２およびキャパシタＣｒ１に対して直列にＣｒ２が接続されている。

【0064】

このように、キャパシタＣｒ２を接続することにより、電源電圧Ｖｉから供給される電流は、ローサイドスイッチング素子Ｑ１のオン時間とハイサイドスイッチング素子Ｑ２のオン時間の双方の期間において流れ、ローサイドスイッチング素子Ｑ１のオン時間しか流れない回路構成と比較して、電源電圧Ｖｉから供給される電流の実効電流が低減される。これにより、電源電圧Ｖｉから供給される電流による導通損を低減することができる。

【0065】

《第１０の実施形態》
図１３は第１０の実施形態に係るスイッチング電源装置１１０の回路図である。
第１の実施形態で図２に示したスイッチング電源装置と異なるのは、ハイサイドスイッチング素子Ｑ２およびキャパシタＣｒの位置である。

【0066】

共振キャパシタＣｒは、ローサイドスイッチング素子Ｑ１のオフ時にインダクタＬｒに電流が流れる、その電流の経路に挿入されていればよいので、キャパシタＣｒは図１３のように、ハイサイドスイッチング素子Ｑ２のドレインと入力端子ＰＩ（−）との間に接続されていてもよい。

【0067】

《第１１の実施形態》
図１４は第１１の実施形態に係るスイッチング電源装置１１１の回路図である。このスイッチング電源装置１１１は力率改善コンバータ（ＰＦＣコンバータ）として作用するものである。

【0068】

このスイッチング電源装置１１１は、商用交流電源ＡＣの交流電圧を入力して全波整流するダイオードブリッジ回路ＤＢを備える。また、ローパスフィルタとしてのコンデンサＣｉを備える。ローサイドスイッチング素子Ｑ１はＦＥＴからなり、ドレイン端子がトランスＴの１次巻線ｎｐに接続されている。トランスＴの２次巻線ｎｓ１には、ダイオードＤｓおよびキャパシタＣｏからなる整流平滑回路が構成されている。この整流平滑回路は２次巻線ｎｓ１から出力される交流電圧を整流し平滑して、出力端子ＰＯ（＋）−ＰＯ（−）へ出力する。

【0069】

トランスＴのローサイド駆動巻線ｎｂ１には、ダイオードＤｂおよびキャパシタＣｂによる整流平滑回路が接続されている。この整流平滑回路によって得られる直流電圧がスイッチング制御用ＩＣ８４のＶＣＣ端子に電源電圧として供給される。

【0070】

出力端子ＰＯ（＋），ＰＯ（−）とスイッチング制御用ＩＣ８４との間には帰還回路が設けられている。図１４では帰還の経路のみを簡易的に一本の線（Feed back）で表している。

【0071】

スイッチング制御用ＩＣ８４のＯＵＴ端子には定電流回路ＣＣ１およびキャパシタＣｂ１の直列回路が接続されていて、キャパシタＣｂ１の充電電圧がＩＳ端子（電流検出端子）に入力されるように接続されている。
ローサイドスイッチング素子Ｑ１のゲートに接続されているスイッチング制御回路は第１の実施形態で示したものと同じである。

【0072】

いま、キャパシタＣｂ１の充電電圧がＦＢ端子への入力電圧より低ければ、ＯＵＴ端子がハイレベルになり、スイッチング素子Ｑ１はターンオンする。また、このＯＵＴ端子のハイレベルの電圧は定電流回路ＣＣ１に印加されて、キャパシタＣｂ１は定電流で充電される。キャパシタＣｂ１の電位がＦＢ端子の電位を超えればＯＵＴ端子はローレベルに反転する。これによってスイッチング素子Ｑ１はターンオフする。また、キャパシタＣｂ１の電荷はダイオードＤ９を介して放電される。

【0073】

その後、キャパシタＣｂ１の電荷放電によりＩＳ端子の電位がＦＢ端子の電位より低下すればＯＵＴ端子がハイレベルとなって、スイッチング素子Ｑ１は再びターンオンする。

【0074】

以上の動作の繰り返しによって、スイッチング素子Ｑ１は断続され、そのオン時間はフィードバック電圧に応じて変化することになる。商用交流電源の周波数オーダーではスイッチング素子Ｑ１のオン時間は一定であるので、商用交流電源の入力電圧の変動に応じて電力変換回路に流れる電流のピーク値が変化し、ピーク値の包絡線が正弦波状となる。このときローパスフィルタを介して流入する入力電流の外形は正弦波状となっており、入力電流には、高調波電流成分がほとんど含まれなくなり、コンバータは入力電流の高調波電流成分を大きく抑制する力率改善（ＰＦＣ）コンバータとして動作する。

【0075】

なお、以上に示した各実施形態では、トランスＴの二次側の回路にダイオードによる整流回路を構成したが、このダイオードに代えて整流用のＦＥＴを設けて同期整流してもよい。このことにより、二次側の回路の損失を低減することができる。

【符号の説明】

【0076】

Ｃｂ１，Ｃｂ２…キャパシタ
ＣＣ１，ＣＣ２…定電流回路
Ｄ１〜Ｄ４，Ｄ６，Ｄ９…ダイオード
Ｄｂ…ダイオード
ＤＢ…ダイオードブリッジ回路
Ｄｓ，Ｄｆ…ダイオード
Ｄｚ４…ツェナーダイオード
Ｌｒ…インダクタ
ｎｂ１…ローサイド駆動巻線
ｎｂ２…ハイサイド駆動巻線
ｎｐ…１次巻線
ｎｓ１，ｎｓ２…２次巻線
Ｑ１…ローサイドスイッチング素子
Ｑ２…ハイサイドスイッチング素子
Ｔ…トランス
Ｖｉ…直流入力電源
Ｖｏ…出力電圧
６１〜６３…第２のスイッチング制御回路
６５…第２のスイッチング制御回路
１０１〜１１１…スイッチング電源装置

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】