特許 5939342 直接形交流電力変換装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】5939342

(24)【登録日】2016年5月27日

(45)【発行日】2016年6月22日

(54)【発明の名称】直接形交流電力変換装置

(51)【国際特許分類】

   H02M 7/48 20070101AFI20160609BHJP

【ＦＩ】

   H02M7/48 E

【請求項の数】10

【全頁数】27

(21)【出願番号】特願2015-143557(P2015-143557)

(22)【出願日】2015年7月21日

(65)【公開番号】特開2016-29884(P2016-29884A)

(43)【公開日】2016年3月3日

【審査請求日】2015年7月21日

(31)【優先権主張番号】特願2014-147411(P2014-147411)

(32)【優先日】2014年7月18日

(33)【優先権主張国】JP

(73)【特許権者】

【識別番号】000002853

【氏名又は名称】ダイキン工業株式会社

(74)【代理人】

【識別番号】100088672

【弁理士】

【氏名又は名称】吉竹 英俊

(74)【代理人】

【識別番号】100088845

【弁理士】

【氏名又は名称】有田 貴弘

(74)【代理人】

【識別番号】100103229

【弁理士】

【氏名又は名称】福市 朋弘

(72)【発明者】

【氏名】山下 尚也

(72)【発明者】

【氏名】前田 敏行

【審査官】 安食 泰秀

(56)【参考文献】

【文献】 特開２０１２−１３５１８４（ＪＰ，Ａ）

【文献】 特開２０１１−１０１５０５（ＪＰ，Ａ）

【文献】 特開２０１４−０８２９２６（ＪＰ，Ａ）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｈ０２Ｍ ７／４８

(57)【特許請求の範囲】

【請求項1】

第１電源線（Ｌ１）と、前記第１電源線の電位よりも低い電位が印加される第２電源線（Ｌ２）とを有する直流リンク（７）と、
交流電圧を入力する複数の入力端と、それぞれ前記直流リンクに接続される一対の出力端（５１ｃ，５１ｄ）とを有する第１整流回路（５，５１）と、
前記直流リンクに印加された電圧を他の多相交流電圧に変換するインバータ（６）と、
出力段にコンデンサ（３４）を有する昇圧チョッパ（３）と、
前記コンデンサから前記直流リンクへの放電／非放電を行うスイッチ（４１）と
を備え、
前記昇圧チョッパにおいて前記コンデンサへの充電は少なくとも、前記スイッチが導通する時比率である放電デューティ（ｄｃ）が０よりも大きい期間の一部たる第１期間において行われ、
前記放電デューティと前記コンデンサの両端電圧（Ｖｃ）との積（ｄｃ・Ｖｃ）と、整流デューティ（ｄｒ）と前記交流電圧の整流電圧（Ｖｒｅｃ）との積（ｄｒ・Ｖｒｅｃ）との和で表される仮想直流リンク電圧（Ｖｄｃ）は、第１値（Ｖ１）以上第２値（Ｖ２）以下であり、
前記整流デューティは前記放電デューティと零電圧デューティ（ｄｚ）との和を１から差し引いて得られる値を採り、
前記零電圧デューティは、前記インバータ（６）が出力する電圧の大きさに拘わらず前記インバータ（６）が零電圧ベクトルを採用する時比率であり、
前記第１値は、前記多相交流電圧の各線間電圧の絶対値の最大値（max(｜Ｖｕｖ｜，｜Ｖｖｗ｜，｜Ｖｗｕ｜)）であり、
前記第２値は、前記絶対値が取り得る最大値であり、
前記昇圧チョッパの入力側は、前記整流電圧が印加されるか、もしくは、前記整流回路の前記一対の出力端に接続される、直接形交流電力変換装置。

【請求項2】

前記第１期間と、前記放電デューティ（ｄｃ）が０となる期間の一部または全部において、前記昇圧チョッパにおける前記コンデンサ（３４）への充電が行われる、請求項１記載の直接形交流電力変換装置。

【請求項3】

前記第１期間においては、充電電力（Ｐｃｉ）及び放電電力（Ｐｃｏ）によって前記コンデンサ（３４）への充放電が行われ、
前記第１期間は、前記充電電力が前記放電電力よりも大きい期間と、前記放電電力が前記充電電力よりも大きい期間とを有する、請求項１及び請求項２のいずれか一つに記載の直接形交流電力変換装置。

【請求項4】

前記仮想直流リンク電圧（Ｖｄｃ）が前記第１値（Ｖ１）を採る期間が存在する、請求項１乃至３のいずれか一つに記載の直接形交流電力変換装置。

【請求項5】

前記昇圧チョッパ（３）に流れる電流（ｉｂ）と前記第１整流回路から前記インバータ（６）に流れる電流（ｉｄｉｒｅｃｔ）との和である整流電流（ｉｒｅｃ）の指令値（ｉｒｅｃ＊）と、前記仮想直流リンク電圧（Ｖｄｃ）の指令値（Ｖｄｃ＊）と、前記コンデンサの両端電圧（Ｖｃ）と、前記整流電圧（Ｖｒｅｃ）と、前記インバータ（６）に入力する電流（ｉｄｃ）とに基づいて、前記零電圧デューティ（ｄｚ）を最小とする前記放電デューティが設定される、請求項１乃至４のいずれか一つに記載の直接形交流電力変換装置。

【請求項6】

前記仮想直流リンク電圧（Ｖｄｃ）が前記整流電圧（Ｖｒｅｃ）よりも大きく、前記整流電流（ｉｒｅｃ）の前記指令値（ｉｒｅｃ＊）が所定値（ｄｒ＿ｍａｘ）と前記インバータ（６）に入力する電流（ｉｄｃ）の積以上であれば、前記整流デューティ（ｄｒ）は前記所定値を採り、前記放電デューティ（ｄｃ）は前記所定値を１から引いた値を採り、
前記所定値は、仮想直流リンク電圧（Ｖｄｃ）の前記指令値（Ｖｄｃ＊）から前記コンデンサの前記両端電圧（Ｖｃ）を引いた値を、前記整流電圧（Ｖｒｅｃ）から前記両端電圧（Ｖｃ）を引いた値で除した値（（Ｖｄｃ＊−Ｖｃ）／（Ｖｒｅｃ−Ｖｃ））である、請求項５記載の直接形交流電力変換装置。

【請求項7】

前記昇圧チョッパ（３）へ前記整流電圧（Ｖｒｅｃ）を入力する第２整流回路（５２）を更に備える、請求項１乃至６のいずれか一つに記載の直接形交流電力変換装置。

【請求項8】

前記第１整流回路の前記一対の出力端が前記昇圧チョッパの入力側に接続される、請求項１乃至６のいずれか一つに記載の直接形交流電力変換装置。

【請求項9】

前記放電デューティ（ｄｃ）は常に正である、請求項１又は請求項３乃至８のいずれか一つに記載の直接形交流電力変換装置。

【請求項10】

前記スイッチ（４１）と並列に、前記直流リンク（７）から前記コンデンサ（３４）を充電する方向を順方向とするダイオード
を更に備える、請求項１乃至９のいずれか一つに記載の直接形交流電力変換装置。

【発明の詳細な説明】

【技術分野】

【0001】

この発明は直接形交流電力変換装置に関し、特に整流回路、インバータ及び昇圧チョッパを備える構成に関する。

【背景技術】

【0002】

特許文献１，２、非特許文献１には、直接形交流電力変換装置が紹介されている。これらの直接形交流電力変換装置においては、昇圧チョッパが用いられ、これが整流回路から電力を受け、電力をインバータに供給することにより、瞬時電力の脈動が低減される。

【先行技術文献】

【特許文献】

【0003】

【特許文献1】特開２０１１−１９３６７８号公報

【特許文献2】特開２０１２−１３５１８４号公報

【特許文献3】特開２０１４−８２９２６号公報

【非特許文献】

【0004】

【非特許文献1】大沼、伊東、「充電回路を付加したアクティブバッファ付き単相三相電力変換器の実機検証」平成２２年電気学会産業応用部門大会1-124、I-587〜590頁

【発明の概要】

【発明が解決しようとする課題】

【0005】

しかし特許文献１，２や非特許文献１で紹介された技術では、整流回路からコンデンサへと充電する期間と、コンデンサからインバータへと放電する期間とが、それぞれ入力交流電圧の周期の１／４毎に交互に設定されていた。このため出力電圧の大きさは、入力交流電圧の波高値の１／√２倍に留まっていた。

【0006】

また、特許文献３に記載の技術でも、インバータの動作に鑑みて、コンデンサに対する不要な充放電が行われており、昇圧チョッパに要求される電力容量が大きくなる傾向があった。

【0007】

そこでこの発明は、直接形交流電力変換装置からの出力電圧を従来よりも高めつつ、昇圧チョッパに要求される電力容量を低減する技術を提供することを目的とする。

【課題を解決するための手段】

【0008】

この発明にかかる直接形交流電力変換装置は、直流リンク（７）と、第１整流回路（５，５１）と、昇圧チョッパ（３）と、スイッチ（４１）とを備える。

【0009】

前記直流リンクは、第１電源線（Ｌ１）と、前記第１電源線の電位よりも低い電位が印加される第２電源線（Ｌ２）とを有する。

【0010】

前記第１整流回路は、交流電圧を入力する複数の入力端と、それぞれ前記直流リンクに接続される一対の出力端（５１ｃ，５１ｄ）とを有する。

【0011】

前記インバータは、前記直流リンクに印加された電圧を他の多相交流電圧に変換する。

【0012】

前記昇圧チョッパは、出力段にコンデンサ（３４）を有する。

【0013】

前記スイッチは、前記コンデンサから前記直流リンクへの放電／非放電を行う。

【0014】

そしてこの発明にかかる直接形交流電力変換装置の第１の態様では、前記昇圧チョッパにおいて前記コンデンサへの充電は少なくとも、放電デューティ（ｄｃ）が０よりも大きい期間の一部たる第１期間において行われる。

【0015】

前記放電デューティは、前記スイッチが導通する時比率である。

【0016】

前記放電デューティと前記コンデンサの両端電圧（Ｖｃ）との積（ｄｃ・Ｖｃ）と、整流デューティ（ｄｒ）と前記交流電圧の整流電圧（Ｖｒｅｃ）との積（ｄｒ・Ｖｒｅｃ）との和で表される仮想直流リンク電圧（Ｖｄｃ）は、第１値（Ｖ１）以上第２値（Ｖ２）以下である。

【0017】

前記整流デューティは前記放電デューティと零電圧デューティ（ｄｚ）との和を１から差し引いて得られる値を採る。

【0018】

前記零電圧デューティは、前記インバータ（６）が出力する電圧の大きさに拘わらず前記インバータ（６）が零電圧ベクトルを採用する時比率である。

【0019】

前記第１値は、前記多相交流電圧の各線間電圧の絶対値の最大値（max(｜Ｖｕｖ｜，｜Ｖｖｗ｜，｜Ｖｗｕ｜)）である。

【0020】

前記第２値は、前記絶対値が取り得る最大値である。前記昇圧チョッパの入力側は、前記整流電圧が印加されるか、もしくは、前記整流回路の前記一対の出力端に接続される。

【0021】

この発明にかかる直接形交流電力変換装置の第２の態様は、その第１の態様であって、前記第１期間と、前記放電デューティが０となる期間の一部または全部において、前記昇圧チョッパにおける前記コンデンサへの充電が行われる。

【0022】

この発明にかかる直接形交流電力変換装置の第３の態様は、その第１の態様および第２の態様のいずれかであって、前記第１期間においては、充電電力（Ｐｃｉ）及び放電電力（Ｐｃｏ）によって前記コンデンサ（３４）への充放電が行われ、前記第１期間は、前記充電電力が前記放電電力よりも大きい期間と、前記放電電力が前記充電電力よりも大きい期間とを有する。

【0023】

この発明にかかる直接形交流電力変換装置の第４の態様は、その第１の態様乃至第３の態様のいずれかであって、前記仮想直流リンク電圧（Ｖｄｃ）が前記第１値（Ｖ１）を採る期間が存在する。

【0024】

この発明にかかる直接形交流電力変換装置の第５の態様は、その第１の態様乃至第４の態様のいずれかであって、前記昇圧チョッパ（３）に流れる電流（ｉｂ）と前記第１整流回路から前記インバータ（６）に流れる電流（ｉｄｉｒｅｃｔ）との和である整流電流（ｉｒｅｃ）の指令値（ｉｒｅｃ＊）と、前記仮想直流リンク電圧（Ｖｄｃ）の指令値（Ｖｄｃ＊）と、前記コンデンサの両端電圧（Ｖｃ）と、前記整流電圧（Ｖｒｅｃ）と、前記インバータ（６）に入力する電流（ｉｄｃ）とに基づいて、前記零電圧デューティ（ｄｚ）を最小とする前記放電デューティが設定される。

【0025】

この発明にかかる直接形交流電力変換装置の第６の態様は、その第５の態様であって、前記仮想直流リンク電圧（Ｖｄｃ）が前記整流電圧（Ｖｒｅｃ）よりも大きく、前記整流電流（ｉｒｅｃ）の前記指令値（ｉｒｅｃ＊）が所定値（ｄｒ＿ｍａｘ）と前記インバータ（６）に入力する電流（ｉｄｃ）の積以上であれば、前記整流デューティ（ｄｒ）は前記所定値を採り、前記放電デューティ（ｄｃ）は前記所定値を１から引いた値を採る。

【0026】

前記所定値は、仮想直流リンク電圧（Ｖｄｃ）の前記指令値（Ｖｄｃ＊）から前記コンデンサの前記両端電圧（Ｖｃ）を引いた値を、前記整流電圧（Ｖｒｅｃ）から前記両端電圧（Ｖｃ）を引いた値で除した値（（Ｖｄｃ＊−Ｖｃ）／（Ｖｒｅｃ−Ｖｃ））である。

【0027】

この発明にかかる直接形交流電力変換装置の第７の態様は、その第１の態様乃至第６の態様のいずれかであって、前記昇圧チョッパ（３）へ前記整流電圧（Ｖｒｅｃ）を入力する第２整流回路（５２）を更に備える。

【0028】

この発明にかかる直接形交流電力変換装置の第８の態様は、その第１の態様乃至第６の態様のいずれかであって、前記第１整流回路の前記一対の出力端が前記昇圧チョッパの入力側に接続される。

【0029】

この発明にかかる直接形交流電力変換装置の第９の態様は、その第１の態様又は第３の態様乃至第８の態様のいずれかであって、前記放電デューティ（ｄｃ）は常に正である。

【0030】

この発明にかかる直接形交流電力変換装置の第１０の態様は、その第１の態様乃至第９の態様のいずれかであって、前記スイッチ（４１）と並列に、前記直流リンク（７）から前記コンデンサ（３４）を充電する方向を順方向とするダイオードを更に備える。

【発明の効果】

【0031】

少なくとも、放電デューティが０よりも大きい期間の一部において、昇圧チョッパにおいてコンデンサへの充電が行われることにより、インバータが出力できる電圧の最大値の、インバータのスイッチングを制御する周期の平均値は交流電圧の波高値の１／√２倍を越えることができる。

【0032】

放電デューティを小さく選定できるので、昇圧チョッパが有するインダクタに流れる電流の平均値あるいは実効値を、従来の技術よりも低減することができる。

【図面の簡単な説明】

【0033】

【図1】この実施の形態にかかる直接形交流電力変換装置の構成を例示する回路図である。

【図2】この実施の形態にかかる直接形交流電力変換装置の他の構成を例示する回路図である。

【図3】この実施の形態にかかる直接形交流電力変換装置の等価回路の回路図である。

【図4】この実施の形態にかかる直接形交流電力変換装置における制御部の構成を例示するブロック図である。

【図5】整流デューティ、零電圧デューティ、放電デューティ及び電流指令値を求める工程を纏めたフローチャートである。

【図6】実施例１の諸元の波形を示すグラフである。

【図7】実施例１の諸元の波形を示すグラフである。

【図8】実施例２の諸元の波形を示すグラフである。

【図9】実施例２の諸元の波形を示すグラフである。

【図10】仮想直流リンク電圧の指令値とインバータの指令値との関係を示すグラフである。

【図11】仮想直流リンク電圧の指令値とインバータの指令値との関係を示すグラフである。

【図12】実施例３の諸元の波形を示すグラフである。

【図13】実施例３の諸元の波形を示すグラフである。

【図14】実施例２、実施例３のインダクタに流れる電流の波形を示すグラフである。

【図15】実施例２、実施例３のコンデンサに流れる電流の波形を示すグラフである。

【図16】実施例２のインバータの動作を示すグラフである。

【図17】実施例３のインバータの動作を示すグラフである。

【発明を実施するための形態】

【0034】

図１はこの実施の形態にかかる直接形交流電力変換装置の構成を例示する回路図である。

【0035】

当該直接形交流電力変換装置は、直流リンク７と、整流回路５１，５２と、昇圧チョッパ３と、スイッチ４１と、インバータ６とを備える。

【0036】

直流リンク７は電源線Ｌ１，Ｌ２を有している。電源線Ｌ１の電位よりも低い電位が、電源線Ｌ２に印加される。

【0037】

整流回路５１は交流電圧Ｖｉｎを入力する入力端５１ａ，５１ｂと、それぞれ電源線Ｌ１，Ｌ２に接続される一対の出力端５１ｃ，５１ｄとを有する。整流回路５１は全波整流形であり、ここではダイオードブリッジで形成される場合が例示されている。

【0038】

なお、図１では、整流回路５１には単相交流電源からフィルタ回路２を介して交流電圧Ｖｉｎが供給される状況が例示されている。但し、フィルタ回路２は高調波ノイズをカットする目的で設けられているので、そのカットオフ周波数は交流電圧Ｖｉｎの周波数よりも高い。以降で説明する各部の動作にはフィルタ回路２の機能はほとんど影響しないので、以降ではフィルタ回路２の動作について無視して説明する。

【0039】

スイッチ４１の動作や、昇圧チョッパ３及びインバータ６のスイッチング動作は制御部９によって制御される。制御部９も当該直接形交流電力変換装置に備えられると把握することもできる。

【0040】

インバータ６は、直流リンク７に印加された電圧を他の多相交流電圧に変換する。ここではインバータ６は、誘導性負荷としての永久磁石型同期電動機ＰＭＳＭに対して三相交流電圧を出力する構成が示されている。インバータ６は瞬時空間ベクトル制御の下で動作する電圧形インバータであり、公知の構造を採用できる。インバータ６は三相の電流Ｉｉｎｖを永久磁石型同期電動機ＰＭＳＭに出力する。

【0041】

昇圧チョッパ３はその出力段にコンデンサ３４を有する。より具体的には、昇圧チョッパ３には、交流電圧Ｖｉｎの整流電圧Ｖｒｅｃが印加される。当該整流電圧は全波整流形の整流回路５２によって生成される。ここでは、整流回路５２がダイオードブリッジで形成される場合が例示されている。

【0042】

昇圧チョッパ３は、コンデンサ３４の他、インダクタ３２と、スイッチ３１と、ダイオード３３とを有している。整流電圧Ｖｒｅｃはインダクタ３２の一端と、スイッチ３１の一端との間に印加される。インダクタ３２の他端と、スイッチ３１の他端とダイオード３３のアノードとは相互に接続されている。ダイオード３３のカソードと、スイッチ３１の一端との間にコンデンサ３４が接続される。スイッチ３１には、例えば絶縁ゲート型バイポーラトランジスタが採用される。

【0043】

このような構成は昇圧チョッパとして周知であり、その詳細な動作説明は省略する。

【0044】

但しここでは、スイッチ３１は制御信号Ｓｂの活性／非活性に応じてそれぞれ導通／非導通することと、インダクタ３２に流れる電流ｉｂの指令値ｉｂ＊（後に詳述）とコンデンサ３４に印加されるコンデンサ電圧（コンデンサ３４の両端電圧）Ｖｃと整流電圧Ｖｒｅｃとによって、スイッチ３１が導通する時比率であるブーストデューティｄｂが決定されることを記しておく。

【0045】

スイッチ４１は、制御信号Ｓｃの活性／非活性に応じて、それぞれコンデンサ３４から直流リンク７への放電／非放電を行う。より具体的には、スイッチ４１は電源線Ｌ１，Ｌ２の間でコンデンサ３４に対して直列に接続される。

【0046】

通常、昇圧チョッパ３の動作によって、コンデンサの両端電圧（以下「コンデンサ電圧」と称す）Ｖｃは整流電圧Ｖｒｅｃよりも高い。よってスイッチ４１は、昇圧チョッパ３から（より具体的にはコンデンサ３４から）電源線Ｌ１へと向かって電流を流すか否かを制御するスイッチ素子を有する。当該スイッチ素子には、例えば絶縁ゲート型バイポーラトランジスタが採用される。

【0047】

また、望ましくは、インバータ６からの回生電流でコンデンサ３４を充電すべく、直流リンク７から昇圧チョッパ３へ（より具体的には電源線Ｌ１からコンデンサ３４へ）と向かう方向を順方向とするダイオードも有する。

【0048】

制御部９は交流電圧Ｖｉｎ（より正確にはその波形を示す信号：以下同様）、インバータ６が出力する電流Ｉｉｎｖ、コンデンサ電圧Ｖｃを入力し、制御信号Ｓｂ，Ｓｃ，Ｓｇを出力する。制御信号Ｓｇはインバータ６のスイッチングを制御する信号であり、ここではインバータ６が三相電圧を出力する場合が例示されていることから、６（＝３×２）個の信号群から構成される。

【0049】

図２はこの実施の形態にかかる直接形交流電力変換装置の他の構成を例示する回路図である。図１に示された構成と比較すると、整流回路５１は整流回路５２を兼務している。つまり整流回路５は、その一対の出力端５１ｃ，５１ｄが昇圧チョッパ３の入力側に接続されている。この場合、図１に示された構成とは異なり、必ずしも、昇圧チョッパ３に整流電圧Ｖｒｅｃが印加されるとは言えない。インダクタ３２の他端が、電源線Ｌ１を介してスイッチ４１に接続され、スイッチ４１の動作状況によってはコンデンサ電圧Ｖｃが昇圧チョッパ３に印加されるからである。

【0050】

しかし、図１及び図２も次に示す等価回路では同等に扱えるため、以下に説明する制御方法は共通する。まず、等価回路について説明する。

【0051】

図３は図１及び図２に示される直接形交流電力変換装置の等価回路の回路図である。整流電圧Ｖｒｅｃを電圧源として表現することにより、整流回路５１が導通するか否かをスイッチＧｒｅｃで示している。また、スイッチ３１，４１はそれぞれスイッチＧｂ，Ｇｃで示されている。但しここではインバータ６からの回生電流を考慮せず、スイッチ４１が有するダイオードは考慮されていない。

【0052】

インバータ６及びその負荷は、インバータ６に流入する直流電流ｉｄｃを流す電流源として表現されている。ここでスイッチＧｚが導通する状態ではインバータ６がいわゆる零電圧ベクトルで動作する。インバータ６が零電圧ベクトルで動作する場合は、インバータ６は誘導性負荷を電源線Ｌ１，Ｌ２のいずれか一方へ短絡させるので、直流リンク７からの電流を受けない。

【0053】

他方、インバータ６が零電圧ベクトル以外で動作するのは、インバータ６が直流リンク７から電流を受けるときに許される。よって零電圧ベクトル以外でのインバータ６の動作はスイッチＧｚが非導通のときに行われる。

【0054】

整流電圧Ｖｒｅｃよりも高いコンデンサ電圧Ｖｃが直流リンク７に印加されるときには、整流回路５１からは直流リンク７には電流が流れない。即ちスイッチＧｃが導通するときには、スイッチＧｒｅｃは導通しない。

【0055】

上記特許文献１，２で示されるように、スイッチＧｒｅｃ，Ｇｃ，Ｇｚが導通する時比率をそれぞれ整流デューティｄｒ、放電デューティｄｃ，零電圧デューティｄｚとすると、それら三者の和は１となる。即ち下式（１）が成立する。但し、これらの時比率は交流電圧Ｖｉｎの周期と比較して短い周期における時比率であり、交流電圧Ｖｉｎが一定であると近似して制御されるキャリア周期についての時比率である。

【0056】

ｄｒ＋ｄｃ＋ｄｚ＝１…（１）

【0057】

零電圧デューティｄｚは、インバータ６がその出力する電圧の大きさに拘わらず零電圧ベクトルを採用する期間に対応する時比率である。また放電デューティｄｃは、スイッチ４１が導通する時比率である。

【0058】

整流デューティｄｒは整流回路５１が導通する時比率であり、式（１）から、放電デューティｄｃと零電圧デューティｄｚとの和を１から差し引いた値を採ることが判る。

【0059】

直流リンク７に印加される直流電圧は、スイッチ４１が導通するときにコンデンサ電圧Ｖｃを採り、スイッチ４１が導通しないときに整流電圧Ｖｒｅｃを採る。そこで仮想的な電圧（本願で「仮想直流リンク電圧」と称す）Ｖｄｃを下式（２）で定める。

【0060】

Ｖｄｃ＝ｄｒ・Ｖｒｅｃ＋ｄｃ・Ｖｃ…（２）

【0061】

つまり、仮想直流リンク電圧Ｖｄｃは、放電デューティｄｃとコンデンサ電圧Ｖｃとの積（ｄｃ・Ｖｃ）と、整流デューティｄｒと整流電圧Ｖｒｅｃとの積（ｄｒ・Ｖｒｅｃ）との和で表される。これはインバータ６が出力できる電圧の最大値の、スイッチ４１やインバータ６のスイッチングを制御する周期についての平均として、把握することもできる。図３では仮想直流リンク電圧Ｖｄｃは、インバータ６及びその負荷を表す電流源ｉｄｃ（これは直流電流ｉｄｃを流す）の両端に生じる電圧として示している。

【0062】

仮想直流リンク電圧Ｖｄｃは、上述のように、インバータ６が出力できる電圧の最大値の平均値であるので、インバータ６が出力する電圧が仮想直流リンク電圧Ｖｄｃを下回る場合もあり得る。そしてかかる場合においては、スイッチ４１が導通していても、インバータ６が零電圧ベクトルを採用する。これは上述のように、零電圧デューティｄｚは、インバータ６がその出力する電圧の大きさに拘わらず零電圧ベクトルを採用する期間に対応する時比率であるが、インバータ６が零電圧ベクトルを採用する全期間に対応する時比率ではないことと、対応している。

【0063】

このような等価回路において、整流電圧Ｖｒｅｃを示す電圧源から流れる電流（本願では「整流電流」と称す）ｉｒｅｃは、実際の構成においては（昇圧チョッパ３が有する）インダクタ３２に流れる電流ｉｂと、整流回路５１からインバータ６に流れる電流ｉｄｉｒｅｃｔとの和として把握される。

【0064】

但し、図１に示された構成においては、整流電流ｉｒｅｃは直接には示されない。図１において電流ｉｄｉｒｅｃｔは整流回路５１から直流リンク７に流れる電流であり、電流ｉｂは整流回路５２から昇圧チョッパ３に流れる電流である。

【0065】

他方、図２に示された構成においては、出力端５１ｃから整流電流ｉｒｅｃが出力され、その中からインダクタ３２に流れる部分が電流ｉｂとなる。

【0066】

スイッチＧｒｅｃは整流回路５１の導通／非導通を示すのであるから、その導通する時比率たる整流デューティｄｒは、電流ｉｄｉｒｅｃｔを直流電流ｉｄｃで除した値として表される。よって下式（３）が成立する。

【0067】

ｉｒｅｃ＝ｄｒ・ｉｄｃ＋ｉｂ…（３）

【0068】

さて、上記特許文献１，２及び非特許文献１では、電流ｉｂを流す期間が、コンデンサ３４から直流リンク７へと電力を授与する期間（授与期間）から排除されていた。しかも当該授与期間と、直流リンク７からコンデンサ３４が電力を受納する期間（受納期間）とが、交流電圧Ｖｉｎの周期の１／４毎に交互に設定されていた。このため、仮想直流リンク電圧Ｖｄｃは当該交流電圧の波高値の１／√２倍を越えることがなかった。

【0069】

しかし、授与期間であっても、コンデンサ３４は常時放電するわけではなく、放電デューティｄｃで導通する。よって授与期間であっても、コンデンサ３４を充電可能な期間が存在する。他方、授与期間が必要となるのは、仮想直流リンク電圧Ｖｄｃが、整流電圧Ｖｒｅｃよりも大きい期間である。仮想直流リンク電圧Ｖｄｃが、整流電圧Ｖｒｅｃよりも小さければ式（２）から明白なようにｄｃ＝０としても、ｄｚ＞０として仮想直流リンク電圧Ｖｄｃを整流電圧Ｖｒｅｃ並びに整流デューティｄｒ及び零電圧デューティｄｚのみで決定できるからである。

【0070】

換言すれば少なくとも、仮想直流リンク電圧Ｖｄｃが整流電圧Ｖｒｅｃよりも大きい期間（当該期間ではｄｃ＞０となる：理由は後述する）の一部において、昇圧チョッパ３においてコンデンサ３４への充電が行われることにより、コンデンサ３４の電力が補充される。これにより、仮想直流リンク電圧Ｖｄｃは交流電圧Ｖｉｎの波高値の１／√２倍を越えることができる。もちろん、ｄｃ＝０となる期間の一部または全部においてコンデンサ３４の充電を行うこともできる。

【0071】

あるいは仮想直流リンク電圧Ｖｄｃは交流電圧Ｖｉｎの波高値の１／√２倍を越えない場合であっても、コンデンサ３４を充電する期間を従来の技術よりも長く選定できるので、インダクタ３２に流れる電流ｉｂの平均値あるいは実効値を、従来の技術よりも低減することができる。

【0072】

以下、更に詳細に説明する。なお、昇圧チョッパ３における損失や、インダクタ３２に要求される定格電流を低減するためには、放電デューティｄｃを小さくすることが望ましい。

【0073】

まず、整流電流ｉｒｅｃが電流ｉｄｉｒｅｃｔよりも大きい場合を考察する。これは式（３）に鑑みれば、昇圧チョッパ３に電流ｉｂを流す余裕がある場合であり、整流デューティｄｒの大きさは整流電流ｉｒｅｃからの制限を受けない。この場合において、更に、仮想直流リンク電圧Ｖｄｃを整流電圧Ｖｒｅｃ以下にする場合を第１の場合として考察する。第１の場合では、上述のように、ｄｃ＝０とし、ｄｚ＞０として実現される。具体的には、式（１）、（２）においてｄｃ＝０とすることで、第１の場合における整流デューティｄｒ、零電圧デューティｄｚが下式（４）で決定される。このとき、コンデンサ３４がスイッチ４１を介して放電することはない。

【0074】

ｄｒ＝Ｖｄｃ／Ｖｒｅｃ、ｄｚ＝１−Ｖｄｃ／Ｖｒｅｃ…（４）

【0075】

換言すれば、仮想直流リンク電圧Ｖｄｃの指令値Ｖｄｃ＊を設定したとき、第１の場合において放電デューティｄｃを零として、仮想直流リンク電圧Ｖｄｃを指令値Ｖｄｃ＊に従わせるためには、整流デューティｄｒを整流電圧Ｖｒｅｃに対する指令値Ｖｄｃ＊の比（Ｖｄｃ＊／Ｖｒｅｃ）に設定し、零電圧デューティｄｚとして当該比を１から差し引いた値に設定すればよいことがわかる。

【0076】

また、このとき、零電圧デューティｄｚも最小となることが判る。放電デューティｄｃが増大しても仮想直流リンク電圧Ｖｄｃを指令値Ｖｄｃ＊に一致させるためには、式（２）から、零電圧デューティｄｚを増大させなければならないからである。

【0077】

換言すれば、第１の場合において、整流デューティｄｒを比（Ｖｄｃ＊／Ｖｒｅｃ）に設定することは、零電圧デューティｄｚを最小とするための放電デューティｄｃを設定し、その値を０にすることと把握することもできる。

【0078】

そして第１の場合において上記制御を行うとき、コンデンサ３４は放電しない。

【0079】

次に、整流電流ｉｒｅｃが電流ｉｄｉｒｅｃｔよりも大きく、かつ仮想直流リンク電圧Ｖｄｃを整流電圧Ｖｒｅｃよりも大きくする場合を第２の場合として考察する。この場合、コンデンサ３４から直流リンク７へと放電させなければならないことは式（２）から自明である。つまり放電デューティｄｃは正となる。もちろん、式（２）からは、仮想直流リンク電圧Ｖｄｃがコンデンサ電圧Ｖｃ以下でなければならないこともまた自明である。

【0080】

ここで、損失や定格電流を低減すべく放電デューティｄｃを小さくするためには、仮想直流リンク電圧Ｖｄｃの上昇に寄与しない零電圧デューティｄｚを小さくする必要がある。第２の場合では、第１の場合と同様に、整流デューティｄｒの大きさは整流電流ｉｒｅｃからの制限を受けないので、直流電流ｉｄｃは整流電流ｉｒｅｃで賄うことができる。よって零電圧デューティｄｚは零まで小さくすることができる。

【0081】

このことと、式（１）とから、式（２）は下式（５）に変形できる。

【0082】

Ｖｄｃ＝ｄｒ・Ｖｒｅｃ＋（１−ｄｒ）・Ｖｃ
∴ｄｒ＝（Ｖｄｃ−Ｖｃ）／（Ｖｒｅｃ−Ｖｃ）…（５）

【0083】

換言すれば、第２の場合において仮想直流リンク電圧Ｖｄｃを指令値Ｖｄｃ＊に従わせるためには、整流デューティｄｒを比（Ｖｄｃ＊−Ｖｃ）／（Ｖｒｅｃ−Ｖｃ）に設定し、放電デューティｄｃとして当該比を１から差し引いた値に設定すればよいことがわかる。

【0084】

そして第２の場合において、整流デューティｄｒを上記のように設定することは、零電圧デューティｄｚを最小とするための放電デューティｄｃを設定し、その値を（１−ｄｒ）に設定することと把握することもできる。この場合も、零電圧デューティｄｚは零まで小さくなるからである。

【0085】

このように、上記の各デューティの制御は、二つの観点に基づいて、零電圧デューティｄｚを最小とするための放電デューティｄｃを設定することである、と把握することができる。第１の観点は、整流電流ｉｒｅｃが電流ｉｄｉｒｅｃｔよりも大きいか否か、換言すれば、整流電流ｉｒｅｃの指令値ｉｒｅｃ＊を電流ｉｄｉｒｅｃｔよりも大きく設定するか否かという観点である。第２の観点は、仮想直流リンク電圧Ｖｄｃが整流電圧Ｖｒｅｃよりも大きいか否か、換言すれば、指令値Ｖｄｃ＊が整流電圧Ｖｒｅｃよりも大きいか否かという観点である。

【0086】

図１に示された回路では整流回路５２から、図２に示された回路では整流回路５１から、それぞれ電流ｉｂを流す余裕がある。よって直流電流ｉｄｃが推定されれば、その推定値ｉｄｃ＾を用いることにより、電流ｉｂの指令値ｉｂ＊は式（３）を考慮して、下式（６）で設定されることになる。

【0087】

ｉｂ＊＝ｉｒｅｃ＊−ｄｒ＿ｍａｘ・ｉｄｃ＾…（６）

【0088】

ここでｄｒ＿ｍａｘは第１の場合において式（４）で、第２の場合において式（５）で、それぞれ表される整流デューティｄｒである。

【0089】

特に第２の場合のように、仮想直流リンク電圧Ｖｄｃが整流電圧Ｖｒｅｃよりも大きいとき、コンデンサ３４から直流リンク７へと放電デューティｄｃで放電する授与期間となる。そしてこの授与期間においては放電のみならず、式（６）で示される指令値ｉｂ＊に従って電流ｉｂが流れ、コンデンサ３４の充電も行われる。

【0090】

従って本願では、第２の場合に相当する期間を「充放電区間」と称する。これに対して第１の場合に相当する期間は、コンデンサ３４の放電を行わず、充電のみが行われるので、本願において「充電区間」と称する。

【0091】

なお、昇圧チョッパ３に流れる電流ｉｂを用いて、スイッチＧｂ（スイッチ３１）がどのようなスイッチング動作を行ってコンデンサ３４をコンデンサ電圧Ｖｃまで充電するかについては、周知の手法を採用することができる。当該手法はいわゆる電流不連続モードであってもよいし、臨界モードであってもよいし、電流連続モードであってもよい。

【0092】

次に、第３の場合として、整流電流ｉｒｅｃが電流ｉｄｉｒｅｃｔ以下の場合を考察する。これは式（３）に鑑みれば、電流ｉｂを流す余裕がない可能性がある場合である。あるいは式（６）に鑑みればｉｂ＊＜０の場合であり、即ち下式（７）が成立する場合である。

【0093】

ｉｒｅｃ＊＜ｄｒ＿ｍａｘ・ｉｄｃ＾…（７）

【0094】

しかし実際には電流ｉｂが負の値を採ることはないので、式（７）の条件のもと、ｄｒ＿ｍａｘよりも小さな値を採る整流デューティｄｒを採用することにより、ｉｒｅｃ≧０，ｄｒ≧０，ｉｄｃ＞０，ｉｂ≧０の条件下で式（３）を成立させることになる。

【0095】

常にｉｂ≧０を満足させるため、電流ｉｂの指令値ｉｂ＊は０に設定される。つまり式（７）が成立する期間ではコンデンサ３４は充電されず、下記で定められる放電デューティｄｃでコンデンサ３４が放電される。よって本願では、式（７）が成立する期間を「放電区間」と称する。

【0096】

式（７）を考慮して、指令値ｉｒｅｃ＊と推定値ｉｄｃ＾とを用いて整流デューティｄｒは下式（８）で定められる。

【0097】

ｄｒ＝ｉｒｅｃ＊／ｉｄｃ＾…（８）

【0098】

即ち、仮想直流リンク電圧Ｖｄｃを指令値Ｖｄｃ＊に従わせるためには、整流デューティｄｒを推定値ｉｄｃ＾に対する指令値ｉｒｅｃ＊の比（ｉｒｅｃ＊／ｉｄｃ＾）に設定することになる。

【0099】

さて、仮想直流リンク電圧Ｖｄｃを指令値Ｖｄｃ＊に従わせるためには、式（２）を考慮して、下式（９）が成立しなければならない。

【0100】

Ｖｄｃ＊＝ｄｒ・Ｖｒｅｃ＋ｄｃ・Ｖｃ…（９）

【0101】

但し整流デューティｄｒは式（８）で設定された値に設定され、コンデンサ電圧Ｖｃは実質的には固定される。よって、与えられた指令値Ｖｄｃ＊に式（９）の右辺を等しくするために選定可能なパラメータは零電圧デューティｄｚと放電デューティｄｃである。

【0102】

式（９）から直ちに下式（１０）によって放電デューティｄｃが定まる。

【0103】

ｄｃ＝（Ｖｄｃ＊−ｄｒ・Ｖｒｅｃ）／Ｖｃ…（１０）

【0104】

なお、式（７）が成立する期間（「放電区間」）では、コンデンサ電圧Ｖｃは厳密には低減することになる。上述のように指令値ｉｂ＊は０に設定されるからである。しかし指令値ｉｒｅｃ＊を適宜に設定することにより、コンデンサ電圧Ｖｃの低減が無視できる程度にまで放電区間を短くすることができる。

【0105】

上述の特許文献１，２及び非特許文献１では、整流電流ｉｒｅｃを全波整流の波形としていたため、このような指令値ｉｒｅｃ＊の選定には想到していなかった。しかしながらこの実施の形態では、整流電流ｉｒｅｃを全波整流の波形に限定しないので、放電区間を短くし、式（１０）でコンデンサ電圧Ｖｃを一定として放電デューティｄｃを設定することができる。

【0106】

さて、式（１）の束縛条件があるため、零電圧デューティｄｚは下式（１１）で求められることになる。

【0107】

ｄｚ＝１−ｄｒ−ｄｃ…（１１）

【0108】

このように放電区間では指令値ｉｒｅｃ＊と推定値ｉｄｃ＾が得られれば式（８）によって整流デューティｄｒが決定され、更に式（１０）、（１１）でそれぞれ放電デューティｄｃ、零電圧デューティｄｚが一意に決定される。

【0109】

つまり零電圧デューティｄｚは式（１１）で決定される値以上を取り得ないため、その最小値に設定されていると把握することができる。即ち、放電区間においても、充電区間、充放電区間と同様に、零電圧デューティｄｚを最小とするための放電デューティｄｃを設定する、と把握することができる。

【0110】

以上のようにして決定される整流デューティｄｒ、零電圧デューティｄｚ、放電デューティｄｃ及び指令値ｉｂ＊が定まれば、周知の技術を用いて制御信号Ｓｂ，Ｓｃ，Ｓｇを生成することができる。

【0111】

図４は、制御部９の構成を例示するブロック図である。制御部９は大別して、電流指令生成部９１、直流電流推定器９２、デューティ分配器９３、パルス幅変調信号生成器９４、チョッパ信号生成器９５に区分される。

【0112】

電流指令生成部９１は、整流電流ｉｒｅｃの指令値ｉｒｅｃ＊を生成する。図４では後述するように、指令値ｉｒｅｃ＊が正弦波形の絶対値をとる構成を例示しているが、指令値ｉｒｅｃ＊は必ずしもそのような波形を呈しなければならないという制限はない。

【0113】

直流電流推定器９２は、直流電流ｉｄｃの推定値ｉｄｃ＾を求める。図３の等価回路から理解されるように、実際の回路では直流電流ｉｄｃを実測できる箇所がない。よって式（６）（８）で示される演算では推定値ｉｄｃ＾が採用される。

【0114】

直流電流ｉｄｃと仮想直流リンク電圧Ｖｄｃとで、インバータ６が出力する電力を等価回路において求めることができる。他方、実際の回路においてインバータ６が出力する電力は、インバータ６が出力する三相の電流Ｉｉｎｖと、三相の電圧Ｖｉｎｖとから求められる。よって理論的には推定値ｉｄｃ＾は、仮想直流リンク電圧Ｖｄｃ、電流Ｉｉｎｖ、電圧Ｖｉｎｖから求めることができる。

【0115】

但し、インバータ６が出力する電圧Ｖｉｎｖは、パルス幅変調信号生成器９４によって、その指令値Ｖｉｎｖ＊に追従して制御される。また仮想直流リンク電圧Ｖｄｃ自体は測定できないが、デューティ分配器９３によって、その指令値Ｖｄｃ＊に追従して制御される。他方、電流Ｉｉｎｖはインバータ６と永久磁石型同期電動機ＰＭＳＭとの間の結線から測定することができる。よって本実施の形態では、推定値ｉｄｃ＾を、指令値Ｖｄｃ＊，Ｖｉｎｖ＊及び電流Ｉｉｎｖから求める。もちろん、他の手法によって推定値ｉｄｃ＾を求めてもよい。

【0116】

デューティ分配器９３は、指令値Ｖｄｃ＊，ｉｒｅｃ＊、コンデンサ電圧Ｖｃ、整流電圧Ｖｒｅｃ、推定値ｉｄｃ＾に基づいて、上記第１乃至第３の場合について説明した手法により、整流デューティｄｒ、零電圧デューティｄｚ、放電デューティｄｃ及び指令値ｉｂ＊を決定する。ここで『デューティ「分配」器』と表現するのは、式（２）に示されたように、値１を整流デューティｄｒ、零電圧デューティｄｚ、放電デューティｄｃで分配するからである。

【0117】

パルス幅変調信号生成器９４は、整流デューティｄｒ、零電圧デューティｄｚ、放電デューティｄｃと、指令値Ｖｉｎｖ＊，Ｖｄｃ＊とに基づいて、制御信号Ｓｃ，Ｓｇを生成する。例えばこれらのデューティと指令値Ｖｉｎｖ＊の各相分とを演算して信号波を生成し、信号波と三角波キャリアとの比較によって制御信号Ｓｃ，Ｓｇを生成することができる。かかる手法は公知であり、例えば特許文献１，２で説明されているので、ここでは詳細な説明を省略する。

【0118】

チョッパ信号生成器９５は、昇圧チョッパデューティ演算器９５１と、パルス幅変調信号生成器９５２とを有している。昇圧チョッパデューティ演算器９５１は指令値ｉｂ＊、コンデンサ電圧Ｖｃ、整流電圧Ｖｒｅｃに基づいてブーストデューティｄｂが決定される。

【0119】

ブーストデューティｄｂは、昇圧チョッパ３をどのようなモードで動作させるかに依存して決定方法が異なる。但し、その手法は通常の昇圧チョッパの放電デューティの決定方法を採用できるので、ここでは詳細な説明は省略する。

【0120】

パルス幅変調信号生成器９５２もまた、公知の変調方法により、ブーストデューティｄｂから制御信号Ｓｂを生成することができる。

【0121】

次に、電流指令生成部９１の構成を説明する。電流指令生成部９１は、出力電力推定器９１１、三角関数値生成器９１２、コンデンサ電圧制御器９１３、加算器９１４、乗算器９１５、除算器９１６を有している。

【0122】

出力電力推定器９１１は、出力電力Ｐｏｕｔの推定値Ｐｏｕｔ＾を指令値Ｖｉｎｖ＊及び電流Ｉｉｎｖから求める。直流電流推定器９２は、上述のようにして推定値ｉｄｃ＾を求めるので、出力電力推定器９１１から得た推定値Ｐｏｕｔ＾と指令値Ｖｄｃ＊を入力して推定値ｉｄｃ＾を得ても良い。

【0123】

コンデンサ電圧制御器９１３は、コンデンサ電圧Ｖｃとその指令値Ｖｃ＊との偏差Ｖｃ＊−Ｖｃを求め、これに対して少なくとも比例制御を施して加算器９１４に出力する。

【0124】

加算器９１４は推定値Ｐｏｕｔ＾に対し、コンデンサ電圧制御器９１３からの出力を加算する。これはコンデンサ電圧Ｖｃがその指令値Ｖｃ＊よりも減少／増大したときには推定値Ｐｏｕｔ＾をそれぞれ大きく／小さく補正することにより、入力電力の指令値Ｐｉｎ＊を適切に設定し、以て上記の偏差を小さくするための処理である。かかる偏差の安定性のため、コンデンサ電圧制御器９１３としては単なる比例制御そのものではなく、比例積分制御、あるいは比例積分微分制御が採用されることが望ましい。

【0125】

ここでは整流電流ｉｒｅｃの指令値ｉｒｅｃ＊が正弦波形の絶対値をとる場合を想定しており、整流電圧Ｖｒｅｃが正弦波形の絶対値を採ることから、加算器９１４の出力に三角関数値２・sin^２θを乗算して、指令値Ｐｉｎ＊が求められる。

【0126】

三角関数値生成器９１２は電源電圧の位相角θに基づいて、三角関数値２・sin^２θを生成する。そして加算器９１４の加算結果と、三角関数値２・sin^２θとが、乗算器９１５において乗算され、指令値Ｐｉｎ＊が求められる。

【0127】

入力電力Ｐｉｎは整流電圧Ｖｒｅｃと整流電流ｉｒｅｃの積であるので、整流電流ｉｒｅｃの指令値ｉｒｅｃ＊は指令値Ｐｉｎ＊を整流電圧Ｖｒｅｃで除して求められる。

【0128】

位相角θは例えば、測定された交流電圧Ｖｉｎから、電源位相推定器９６によって推定される。電源位相推定器９６は例えば位相同期回路で構成することができる。整流電圧Ｖｒｅｃは例えば、測定された交流電圧Ｖｉｎの絶対値を絶対値回路９７で求めることで得られる。電源位相推定器９６、絶対値回路９７の具体的な構成は周知技術であるので、ここでは詳細は述べない。

【0129】

指令値Ｖｄｃ＊は、指令値Ｖｉｎｖ＊から後述する式によって仮想直流リンク電圧指令値生成器９８によって設定される。但し、上述のように指令値Ｖｄｃ＊は、インバータ６の（スイッチングを制御する周期についての平均ではあるが）電圧Ｖｉｎｖの最大値であるので、指令値Ｖｉｎｖ＊を下回る値に設定することは適切ではない。換言すれば、指令値Ｖｉｎｖ＊の最大値を高めるためには、指令値Ｖｄｃ＊を高める必要がある。従来の直接形電力変換装置では、指令値Ｖｄｃ＊は交流電圧Ｖｉｎの１／√２倍以下となっていた。

【0130】

図５は整流デューティｄｒ、零電圧デューティｄｚ、放電デューティｄｃ及び指令値ｉｂ＊を求める工程を纏めたフローチャートである。かかるフローチャートはデューティ分配器９３の動作を示していると把握できる。

【0131】

ステップＳ１０１は、直接形交流電力変換装置の動作が、第３の場合に相当しないと仮定すれば、第１の場合に相当するか、第２の場合に相当するかの判断に相当する。ステップＳ１０１では仮想直流リンク電圧Ｖｄｃの指令値Ｖｄｃ＊が整流電圧Ｖｒｅｃ以下であるか否かを判断する。当該判断が肯定的であればステップＳ１０２，Ｓ１０４へ、否定的で有ればステップＳ１０３，Ｓ１０５へ、それぞれ処理が進む。

【0132】

ステップＳ１０２，Ｓ１０４は直接形交流電力変換装置の動作が第１の場合、第３の場合のいずれに相当するかを判断する処理である。ステップＳ１０２では式（４）を考慮して、ｄｒ＿ｍａｘ＝Ｖｄｃ＊／Ｖｒｅｃが求められる。ステップＳ１０４では式（７）を考慮して、指令値ｉｒｅｃ＊が値ｄｒ＿ｍａｘ・ｉｄｃ＾以上であるか否かが判断される。ステップＳ１０４の判断が肯定的であれば直接形交流電力変換装置の動作は第１の場合に相当し、処理はステップＳ１０６，Ｓ１０９へ進む。ステップＳ１０４の判断が否定的であれば直接形交流電力変換装置の動作は第３の場合に相当し、処理はステップＳ１０８，Ｓ１１０へ進む。

【0133】

ステップＳ１０３，Ｓ１０５は直接形交流電力変換装置の動作が第２の場合、第３の場合のいずれに相当するかを判断する処理である。ステップＳ１０３では式（５）を考慮して、ｄｒ＿ｍａｘ＝（Ｖｄｃ＊−Ｖｃ）／（Ｖｒｅｃ−Ｖｃ）が求められる。ステップＳ１０５ではステップＳ１０４と同様に式（７）を考慮して、指令値ｉｒｅｃ＊が値ｄｒ＿ｍａｘ・ｉｄｃ＾以上であるか否かが判断される。ステップＳ１０５の判断が肯定的であれば直接形交流電力変換装置の動作は第２の場合に相当し、処理はステップＳ１０７，Ｓ１０９へ進む。ステップＳ１０５の判断が否定的であれば直接形交流電力変換装置の動作は第３の場合に相当し、処理はステップＳ１０８，Ｓ１１０へ進む。

【0134】

ステップＳ１０６，Ｓ１０７，Ｓ１０８は、それぞれ第１の場合、第２の場合、第３の場合に応じた各デューティの設定である。ステップＳ１０９は第１の場合、第２の場合に応じた指令値ｉｂ＊の設定であり、ステップＳ１１０は第３の場合に応じた指令値ｉｂ＊の設定である。これらの設定内容は既に述べたとおりである。

【0135】

なお、Ｖｄｃ＞Ｖｒｅｃであれば、ステップＳ１０１の判断結果から、ステップＳ１０７，Ｓ１０８のいずれかが実行される。ステップＳ１０７が実行される場合、放電デューティｄｃは値（１−ｄｒ）を採る。この場合、整流デューティｄｒは式（５）で示され、１よりも小さい。よってこの場合には放電デューティｄｃは０よりも大きい。

【0136】

またステップＳ１０８が実行される場合、放電デューティｄｃは式（１０）で示される値を採る。Ｖｄｃ＞Ｖｒｅｃであれば整流デューティｄｒの値によらずに式（１０）の右辺の分子は０より大きい。よってこの場合にも放電デューティｄｃは０よりも大きい。

【0137】

つまり、Ｖｄｃ＞Ｖｒｅｃであれば、必ずｄｃ＞０に設定されていることになる。

【0138】

なお、制御部９は、例えばマイクロコンピュータと記憶装置を含んで構成して実現できる。マイクロコンピュータは、プログラムに記述された各処理ステップ（換言すれば手順）を実行する。上記記憶装置は、例えばＲＯＭ(Read Only Memory)、ＲＡＭ(Random Access Memory)、書き換え可能な不揮発性メモリ（ＥＰＲＯＭ(Erasable Programmable ROM)等）、ハードディスク装置などの各種記憶装置の１つ又は複数で構成可能である。当該記憶装置は、各種の情報やデータ等を格納し、またマイクロコンピュータが実行するプログラムを格納し、また、プログラムを実行するための作業領域を提供する。なお、マイクロコンピュータは、プログラムに記述された各処理ステップに対応する各種手段として機能するとも把握でき、あるいは、各処理ステップに対応する各種機能を実現するとも把握できる。また、制御部９はこれに限らず、制御部９によって実行される各種手順（各測定値の取得、ステップＳ１０１〜Ｓ１１０の実行等）、あるいはこれを構成する各要素、又は各種機能の一部又は全部をハードウェアで実現しても構わない。

【0139】

≪実施例≫
以下、上記手法を用いたことの効果を示す実施例を示す。

【0140】

まず、指令値Ｖｄｃ＊が一定値を採る場合を二例説明し、その後に指令値Ｖｄｃ＊の望ましい値についての一例を説明する。

【0141】

＜実施例１＞
図６及び図７はシミュレーションによって得られる諸元の波形を示すグラフである。但し、仮想直流リンク電圧Ｖｄｃは整流電圧Ｖｒｅｃの波高値（３００Ｖ）の１／√２（２１２Ｖ）に設定した。またコンデンサ電圧Ｖｃは整流電圧Ｖｒｅｃよりも高くかつ一定（４００Ｖ）としている（以下同様）。

【0142】

図６の第１段目は、コンデンサ電圧Ｖｃ、整流電圧Ｖｒｅｃ、仮想直流リンク電圧Ｖｄｃ（これはその指令値Ｖｄｃ＊へ正確に追従していることと仮定している。以下同様）の波形を示す。

【0143】

図６の第２段目は整流電流ｉｒｅｃ（これはその指令値ｉｒｅｃ＊へ正確に追従していることと仮定している。以下同様）、直流電流ｉｄｃ（これは、その推定値ｉｄｃ＾によって正確に推定されていると仮定している。以下同様）の波形を示す。直流電流ｉｄｃを一定値とすることにより、一定値を採る仮想直流リンク電圧Ｖｄｃと相まって、出力電力Ｐｏｕｔが一定となる。

【0144】

図６の第３段目は整流電流ｉｒｅｃ、電流ｉｄｉｒｅｃｔ（これは整流デューティｄｒと推定値ｉｄｃ＾との積で求められる。以下同様）と、電流ｉｂ（これはその指令値ｉｂ＊へ正確に追従していることと仮定している。以下同様）の波形を示す。

【0145】

図６の第４段目は整流デューティｄｒ、放電デューティｄｃ、零電圧デューティｄｚの波形を示す。

【0146】

図６の第５段目は直流電流ｉｄｃ、電流ｉｄｉｒｅｃｔ、コンデンサ３４から直流リンク７へと流れる電流ｉｃ（これは放電デューティｄｃと推定値ｉｄｃ＾との積で求められる。以下同様）、零相電流ｉｚ（これは零電圧デューティｄｚと推定値ｉｄｃ＾との積で求められる。以下同様）の波形を示す。

【0147】

図７の第１段目は、インバータ６が出力する出力電力Ｐｏｕｔ（これは、その推定値Ｐｏｕｔ＾によって正確に推定されていると仮定している。以下同様）、整流電圧Ｖｒｅｃと電流ｉｄｉｒｅｃｔとで決定する電力Ｐｄｉｒｅｃｔ、コンデンサ３４が放電する電力（放電電力）Ｐｃｏ、コンデンサ３４に入出力する電力Ｐｃの波形を示す。電力Ｐｃは充電時には出力電力Ｐｏｕｔを減少させるので負値となる。

【0148】

図７の第２段目は、入力電力Ｐｉｎ（これはその指令値Ｐｉｎ＊へ正確に追従していることと仮定している。以下同様）、電力Ｐｄｉｒｅｃｔ、コンデンサ３４に充電される電力（充電電力）Ｐｃｉ、電力Ｐｃの波形を示す。

【0149】

図７の第３段目は、図７の第１段目と第２段目から、コンデンサ３４に関連する電力Ｐｃ，Ｐｃｉ，Ｐｃｏを抜き出して纏めたグラフである。

【0150】

図６及び図７における「充電」期間では、コンデンサ３４の充電が行われるが、放電は行われない（Ｐｃｉ＞０，Ｐｃｏ＝０）。具体的には「充電」期間は、仮想直流リンク電圧Ｖｄｃが整流電圧Ｖｒｅｃ以下であり、かつ、ｉｃ＝０（即ちｄｃ＝０）の場合であり、図５のステップＳ１０６，Ｓ１０９が実行されている期間である。

【0151】

また、「放電」期間ではコンデンサ３４の放電が行われるが、充電は行われない（Ｐｃｏ＞０，Ｐｃｉ＝０）。具体的には「放電」期間は、仮想直流リンク電圧Ｖｄｃが整流電圧Ｖｒｅｃよりも大きく、かつ、ｉｚ＞０（即ちｄｚ＞０）の場合であり、図５のステップＳ１０８，Ｓ１１０が実行されている期間である。

【0152】

そして「充放電」期間は、仮想直流リンク電圧Ｖｄｃが整流電圧Ｖｒｅｃよりも大きく、かつ、ｉｚ＝０（即ちｄｚ＝０）の場合であり、図５のステップＳ１０７，Ｓ１０９が実行されている期間である。「充放電」期間は、コンデンサ３４を充電する電力Ｐｃｉがコンデンサ３４が放電する電力Ｐｃｏよりも大きい期間（即ちＰｃ＜０となる期間：これは「充電」期間と隣接し、「放電」期間と離隔する）とコンデンサ３４が放電する電力Ｐｃｏがコンデンサ３４を充電する電力Ｐｃｉよりも大きい期間（即ちＰｃ＞０となる期間：これは「放電」期間と隣接し、「充電」期間と離隔する）とを有する。

【0153】

このように、「充放電」期間を設け、当該期間においてもコンデンサ３４の充電を行うことにより、「充電」期間のみにおいてコンデンサを充電していた従来技術と比較して、電流ｉｂの平均値あるいは実効値を低減することができる。これはインダクタ３２に要求される定格電流を低減すること、引いては昇圧チョッパ３に要求される電力容量の低減に資する。

【0154】

但し、図６及び図７で示された場合では、仮想直流リンク電圧Ｖｄｃが整流電圧Ｖｒｅｃの波高値の１／√２倍に設定されていた。そこで、次に、整流電流ｉｒｅｃを正弦波形にしつつ仮想直流リンク電圧Ｖｄｃを整流電圧Ｖｒｅｃの波高値の１／√２よりも高く設定できることが説明される。

【0155】

＜実施例２＞
図８及び図９は、シミュレーションによって、本実施の形態の手法に従って制御した場合の、諸元の波形を示すグラフである。図８は図６に対応した諸元の波形を示す。図９は、図７のうち最下段に示されたグラフを除いた諸元の波形を示す。但し、整流電圧Ｖｒｅｃの波高値を図６、図７と同様に３００Ｖとし、仮想直流リンク電圧Ｖｄｃを整流電圧Ｖｒｅｃの波高値と等しくし、かつ整流電流ｉｒｅｃの波形を正弦波の絶対値とした場合を示す。

【0156】

このように仮想直流リンク電圧Ｖｄｃを整流電圧Ｖｒｅｃの波高値と等しくなると、ｄｃ＝０となるのは位相が９０度もしくは２７０度となる時点のみである。よって図８及び図９では「充電」期間は図示されていない。

【0157】

更に、仮想直流リンク電圧Ｖｄｃがコンデンサ電圧Ｖｃよりも小さければ、常に整流電圧Ｖｒｅｃよりも大きくする制御も可能である。この場合、常にｄｃ＞０であり、図５のフローチャートに即して言えば、ステップＳ１０６が実行される場合はない。もちろん、式（１）が成立するので、ｄｒ＜１となる。

【0158】

実施例１，２から、仮想直流リンク電圧Ｖｄｃを整流電圧Ｖｒｅｃの波高値の１／√２倍以上に設定できることが判る。

【0159】

特に実施例２から判るように、整流電流ｉｒｅｃの波形を正弦波の絶対値とすることができる。これは電源高調波の抑制に資する。

【0160】

＜実施例３＞
さて、実施例１で説明したように、仮想直流リンク電圧Ｖｄｃが整流電圧Ｖｒｅｃよりも大きい場合、ｄｚ＝０となる「充放電」期間が存在する。他方、この期間においてインバータ６が出力する電圧Ｖｉｎｖは直流電圧ではなく、交流電圧である。よって仮想直流リンク電圧Ｖｄｃが一定値を採る場合には、ｄｚ＝０であっても電圧Ｖｉｎｖが交流を実現するために、インバータ６は零電圧ベクトルで動作することになる。

【0161】

これはつまり、電圧Ｖｉｎｖに対して仮想直流リンク電圧Ｖｄｃが過大であることを意味しており、コンデンサ３４が不要な充放電を行っていることになる。

【0162】

そこで次に、コンデンサ３４の不要な充放電を低減し、昇圧チョッパ３の電力容量を低減するための仮想直流リンク電圧Ｖｄｃについて説明する。

【0163】

図１０及び図１１は、いずれもインバータ６の指令値Ｖｉｎｖ＊としての三相の指令値Ｖｕ＊，Ｖｖ＊，Ｖｗ＊及び仮想直流リンク電圧Ｖｄｃを上段に、インバータ６が指令値Ｖｕ＊，Ｖｖ＊，Ｖｗ＊に基づいて電圧Ｖｉｎｖを出力した場合の線間電圧Ｖｕｖ，Ｖｖｗ，Ｖｗｕを下段に、それぞれ示している。但し、指令値Ｖｕ＊，Ｖｖ＊，Ｖｗ＊はそれらのうちの最小相の電圧（最小値）を零としている。また両者に共通する横軸は交流電圧Ｖｉｎの位相であり、ここでは交流電圧Ｖｉｎの周期が線間電圧Ｖｕｖ，Ｖｖｗ，Ｖｗｕの周期の二倍である場合を例示している。

【0164】

図１０は仮想直流リンク電圧Ｖｄｃが一定値を採る場合を示す。当該一定値は三相の指令値のうちの最小相の電圧を基準として指令値Ｖｕ＊，Ｖｖ＊，Ｖｗ＊が取り得る最大の値（以下、この値を値Ｖ２とする）である。

【0165】

位相が（１５＋３０・ｎ）度（ｎは整数）である近傍において、仮想直流リンク電圧Ｖｄｃは指令値Ｖｕ＊，Ｖｖ＊，Ｖｗ＊よりも大きく、従って線間電圧Ｖｕｖ，Ｖｖｗ，Ｖｗｕに必要な電圧以上の値となっていることが判る。このような場合には、ｄｚ＝０であったとしても、仮想直流リンク電圧Ｖｄｃよりも低い電圧を出力するために、インバータ６は零電圧ベクトルを採用することになる。

【0166】

つまり位相が（１５＋３０・ｎ）度（ｎは整数）である近傍において、仮想直流リンク電圧Ｖｄｃはインバータ６の動作に鑑みて不要に高く設定されている。従ってこのように不必要に高い仮想直流リンク電圧Ｖｄｃを得るために不必要な放電が行われていることになる。

【0167】

よって仮想直流リンク電圧Ｖｄｃの指令値Ｖｄｃ＊を指令値Ｖｕ＊，Ｖｖ＊，Ｖｗ＊に対して不必要に高めることなく設定すれば、コンデンサ３４の不必要な放電を低減し、引いてはコンデンサ３４の不必要な充電を低減することになる。

【0168】

これを図５のフローチャートに即して説明する。今、ｄｚ＝０となる場合における改善を考察しているのであるから、ｄｚ＝０に設定するステップＳ１０７へと到達するステップＳ１０３を考察する。通常はＶｃ＞Ｖｒｅｃ，Ｖｃ＞Ｖｄｃ＊であるので、指令値Ｖｄｃ＊が小さいほどｄｒ＿ｍａｘは大きい。よって指令値Ｖｄｃ＊が小さいほど、ステップＳ１０７で設定される整流デューティｄｒは大きく、放電デューティｄｃは小さい。コンデンサ電圧Ｖｃは一定と見なせるので、放電デューティが小さいことは、電流ｉｃも小さいこととなる。

【0169】

更に、ステップＳ１０７の後に処理されるステップＳ１０９についても考察する。上述のように指令値Ｖｄｃ＊が小さいほど整流デューティｄｒが大きい。また出力電力Ｐｏｕｔを一定にすることから指令値Ｖｄｃ＊の脈動によって直流電流ｉｄｃも脈動する。具体的には指令値Ｖｄｃ＊が小さいほど直流電流ｉｄｃは大きい。よって指令値Ｖｄｃ＊が小さいほど整流デューティｄｒと直流電流ｉｄｃの両方が大きく、整流電流ｉｒｅｃは正弦波として指令値Ｖｄｃ＊に依存させないので、電流ｉｂは小さい。

【0170】

このような電流ｉｂ，ｉｃの低減は、インダクタ３２およびコンデンサ３４に要求される電力容量の低減、引いてはそれらの小型化、コストダウン、発熱量低下による効率向上、更には昇圧チョッパ３に要求される電力容量の低減に資する。

【0171】

具体的には指令値Ｖｄｃ＊には、指令値Ｖｕ＊，Ｖｖ＊，Ｖｗ＊の中で、最小相を基準として最も値の大きいものを採用すればよい。インバータ６は仮想直流リンク電圧Ｖｄｃを越えて大きな電圧を出力できない一方、仮想直流リンク電圧Ｖｄｃは指令値Ｖｕ＊，Ｖｖ＊，Ｖｗ＊の中で最小相を基準として最も値の大きいものを採用すれば足りるからである。

【0172】

即ち、指令値Ｖｄｃ＊は、Ｖ１＝max（Ｖｕ＊，Ｖｖ＊，Ｖｗ＊）−min(Ｖｕ＊，Ｖｖ＊，Ｖｗ＊）を採ればよい。ここで記号「max（）」はかっこ内の要素の中で最大のものを指し、記号「min（）」はかっこ内の要素の中で最小のものを指す。

【0173】

通常の制御の下では、インバータ６が出力する相電圧Ｖｕ，Ｖｖ，Ｖｗは、それぞれ指令値Ｖｕ＊，Ｖｖ＊，Ｖｗ＊と一致する。よってＶ１＝max（Ｖｕ，Ｖｖ，Ｖｗ）−min(Ｖｕ，Ｖｖ，Ｖｗ）として求めることができる。これは線間電圧Ｖｕｖ，Ｖｖｗ，Ｖｗｕを用いて、Ｖ１＝max（｜Ｖｕｖ｜，｜Ｖｖｗ｜，｜Ｖｗｕ｜）として求めることもできる。

【0174】

同様にして、値Ｖ２はインバータ６が出力する相電圧Ｖｕ，Ｖｖ，Ｖｗが、それらのうちの最小相を基準としてとり得る最大値として求めることができる。これはつまり、線間電圧Ｖｕｖ，Ｖｖｗ，Ｖｗｕのそれぞれの絶対値｜Ｖｕｖ｜，｜Ｖｖｗ｜，｜Ｖｗｕ｜がとり得る最大値として求めることもできる。

【0175】

図１１は指令値Ｖｄｃ＊が値Ｖ１を採る場合を示す。この場合においても、指令値Ｖｕ＊，Ｖｖ＊，Ｖｗ＊は図１０と同じ値を採り得るので、線間電圧Ｖｕｖ，Ｖｖｗ，Ｖｗｕも図１０と図１１とでは異ならない。

【0176】

もちろん、指令値Ｖｄｃ＊が値Ｖ１より大きい値を採ってもよい。図１０に示された場合は、指令値Ｖｄｃ＊が値Ｖ１より大きな値Ｖ２を採っているのであるから、Ｖ１≦Ｖｄｃ＊≦Ｖ２であればよい。

【0177】

より正確には、指令値Ｖｕ＊，Ｖｖ＊，Ｖｗ＊が最小相を基準として最大となる位相（図１０及び図１１に即して言えば（３０・ｎ）度）においてはＶｄｃ＊＝Ｖ２であり、それ以外の位相ではＶ１≦Ｖｄｃ＊＜Ｖ２であることが望ましい。

【0178】

このような指令値Ｖｄｃ＊の設定は図４に示された仮想直流リンク電圧指令値生成器９８において行うことができる。

【0179】

図１２は図８に対応した諸元の、実施例３における波形を示す。図１３は、図９に対応した諸元と、線間電圧の波形とを示す。なお、ここでは図の繁雑を避けるため、線間電圧Ｖｕｖ，Ｖｖｗ，Ｖｗｕの周期を交流電圧Ｖｉｎの周期の半分とし、線間電圧Ｖｕｖ，Ｖｖｗ，Ｖｗｕの振幅を交流電圧Ｖｉｎの振幅と等しくしている。

【0180】

指令値Ｖｄｃ＊の変動に対応して直流電流ｉｄｃが変動するものの、整流電流ｉｒｅｃの波形を正弦波の絶対値にできていることが判る。また、図５を用いて説明したように、指令値Ｖｄｃ＊が低下する位相で電流ｉｂ，ｉｃも低下する。

【0181】

図１４は電流ｉｂについて実施例２、３を比較するグラフである。実施例２における電流ｉｂを電流ｉｂ１として、実施例３における電流ｉｂを電流ｉｂ２として、それぞれ示した。電流ｉｂ２は常に電流ｉｂ１以下であり、電流ｉｂ２の実効値や平均値は電流ｉｂ１の実効値や平均値よりも小さいことが理解される。

【0182】

図１５は電流ｉｃについて実施例２、３を比較するグラフである。実施例２における電流ｉｃを電流ｉｃ１として、実施例３における電流ｉｃを電流ｉｃ２として、それぞれ示した。電流ｉｃ２は常に電流ｉｃ１以下であり、電流ｉｃ２の実効値や平均値は電流ｉｃ１の実効値や平均値よりも小さいことが理解される。

【0183】

電流ｉｂ２，ｉｃ２のいずれも、指令値Ｖｄｃ＊が低下する位相（１５＋３０・ｎ）度近傍で低下することが判る。

【0184】

次に、このようにｄｚ＝０となる期間におけるインバータ６の動作が説明される。

【0185】

図１６及び図１７はいずれも、キャリアＣＹおよびキャリアＣＹとの比較対象となる信号波と、スイッチＧｃの動作と、直流電流ｉｄｃと直流リンク電圧間の瞬時値Ｖｌｉｎｋと、出力電力Ｐｏｕｔと、後述する各相のスイッチング状態とを示すグラフである。ここではキャリアＣＹの最小値が０とされ、最大値が１とされている。信号波の生成には値ｄｕ＊，ｄｖ＊，ｄｗ＊が採用され、これらは周知の技術によってインバータ６の指令値Ｖｕ＊，Ｖｖ＊，Ｖｗ＊に基づいて設定される。具体的にはｄｕ＊＝Ｖｕ＊／Ｖｄｃ＊，ｄｖ＊＝Ｖｖ＊／Ｖｄｃ＊，ｄｗ＊＝Ｖｗ＊／Ｖｄｃ＊である。

【0186】

これらの図のいずれにおいても、インバータ６が出力するＵ相電圧が最小相であり、Ｗ相電圧が最大相であり、Ｖｕ＊＜Ｖｖ＊＜Ｖｗ＊が成立し、かつ指令値Ｖｖ＊，Ｖｗ＊のいずれもがピークを採っていない領域（位相に換算して１３５度以上１５０度未満、１５０度より大きく１６５度以下、３１５度以上３３０度未満、３３０度より大きく３４５度以下の区間：図１０参照）での動作が例示されている。かかる場合にはＶｕ＊＝０であり、またｄｚ＝０である（図１２も参照）。

【0187】

期間ｔｃはスイッチＧｃがオンする期間であり、従って期間ｔｃではコンデンサ３４が放電し、瞬時値Ｖｌｉｎｋはコンデンサ電圧Ｖｃを呈し、電力Ｐｃｏが出力電力Ｐｏｕｔとなる。期間ｔｒはスイッチＧｃがオフする期間であり、従って期間ｔｒでは瞬時値Ｖｌｉｎｋは整流電圧Ｖｒｅｃを呈し、電力Ｐｄｉｒｅｃｔが出力電力Ｐｏｕｔとなる。

【0188】

キャリアＣＹと、信号波との比較によって、制御信号Ｓｇが決定され、ひいてはインバータ６のスイッチング動作が決定される。具体的には、例えばインバータ６は三相電圧形インバータであって、相毎に電流経路（レグ）を有する。それぞれのレグはアッパーアームとローワーアームとの直列接続を有しており、アッパーアームとローワーアームには、互いに排他的に導通するスイッチが採用される（図１参照）。

【0189】

より具体的には、Ｕ相のレグにおいては、キャリアＣＹが信号波ｄｒ・ｄｕ＊以下であるか、もしくは信号波ｄｒ＋ｄｃ・（１−ｄｕ＊）以上であるときにアッパーアームが導通し、ローワーアームが非導通となる。それ以外の場合にはローワーアームが導通し、アッパーアームが非導通となる。Ｖ相のレグ、Ｗ相のレグについても同様である。

【0190】

このような導通／非導通を決定する制御信号Ｓｇはパルス幅変調信号生成器９４において生成される。キャリアＣＹは例えばパルス幅変調信号生成器９４において生成される。

【0191】

図１６及び図１７のそれぞれの最も下方に配置される三行には、インバータ６のＵ相、Ｖ相、Ｗ相におけるスイッチング状態が示される。この三行において記号“Ｈ”はアッパーアームが導通し、ローワーアームが非導通となる状態を示し、記号“Ｌ”はローワーアームが導通し、アッパーアームが非導通となる状態を示す。

【0192】

上述の位相の領域ではＶｕ＊＝０であり、信号波ｄｒ・ｄｕ＊＝０，ｄｒ＋ｄｃ・（１−ｄｕ＊）＝１（∵ｄｚ＝０）であるので、Ｕ相についてはローワーアームが導通し続けている場合が例示されている。つまり当該領域においてはＵ相のレグでのスイッチングは生じない。

【0193】

かかる場合において、図１０で示されるようにＶｄｃ＊＞Ｖｗ＊であれば、図１６に示されるように、信号波においてｄｒ＋ｄｃ・（１−ｄｗ＊）＜ｄｒ＜ｄｒ・ｄｗ＊の関係がある。但しｄｚ＝０を考慮した。よって指令値ｄｒ＋ｄｃ・（１−ｄｗ＊），ｄｒ・ｄｗ＊の差（１−ｄｗ＊）に相当する幅を有する区間ｔ０が存在する。この区間ｔ０では、ｄｚ＝０であるものの、インバータ６が零電圧ベクトルを採用する期間である。

【0194】

区間ｔ０ではインバータ６が零電圧ベクトルを採用するので、直流電流ｉｄｃは０となり、よって出力電力Ｐｏｕｔの瞬時値も０となる。これにも拘わらず、区間ｔ０ではスイッチＧｃが導通して瞬時値Ｖｌｉｎｋが増大する期間があり、当該期間におけるコンデンサ３４の放電はインバータ６の動作に鑑みて不要な放電となる。

【0195】

図１６に示された場合と図１７に示された場合とで、指令値が等しければ、図１１で示されるようにＶｄｃ＊＝Ｖｗ＊とすることにより、瞬時値Ｖｌｉｎｋがコンデンサ電圧Ｖｃを採る期間が短くなる。つまり期間ｔｃが短くなる。これは上述の放電デューティｄｃの減少に由来する。

【0196】

Ｖｄｃ＊＝Ｖｗ＊とすると、上述の位相の領域においてＷ相のレグでは常にアッパーアームを導通させることになる。つまりＷ相のレグではスイッチング動作が不要となる。つまり指令値のうち最小のもの（ここでは指令値Ｖｕ＊）に基づいたスイッチングが不要であるのみならず、最大のもの（ここでは指令値Ｖｗ＊）に基づいたスイッチングも不要となる。よって図１６とは異なり、図１７に示されるように、区間ｔ０は存在しない。

【0197】

ｄｚ＝０であるので、期間ｔｃが短くなると期間ｔｒが長くなり、期間ｔｒにおける出力電力Ｐｏｕｔ（つまり電力Ｐｄｉｒｅｃｔ）は大きくなり、期間ｔｃにおける出力電力Ｐｏｕｔ（つまり電力Ｐｃｏ）は小さくなる。しかし、指令値Ｖｄｃ＊を低減しても出力電力Ｐｏｕｔの平均は維持できる。

【0198】

このように期間ｔｃを短くして期間ｔｒを短くする効果は、区間ｔ０が存在していてもその長さが短くなれば得られる。よって必ずしも常にＶｄｃ＊＝Ｖ１（上述の例ではＶｗ＊）ではなくても得られる。

【0199】

このようにして指令値Ｖｄｃ＊を値Ｖ１以上値Ｖ２以下に設定することにより、直接形交流電力変換装置からの出力電圧を従来よりも高めつつ、放電デューティｄｃを小さくし、電流ｉｃ，ｉｂを低減し、昇圧チョッパ及びその構成要素たるコンデンサ３４及びインダクタ３２に要求される電力容量を低減することができる。通常の制御では仮想直流リンク電圧Ｖｄｃが指令値Ｖｄｃ＊を採るので、仮想直流リンク電圧Ｖｄｃが値Ｖ１以上値Ｖ２以下にあれば上述の効果が得られる。

【0200】

特に指令値Ｖｄｃ＊を値Ｖ１に設定することにより、インバータ６の三相のレグのうち、二相についてのスイッチング動作が不要となる。これは制御信号Ｓｇの生成において実質的にその二相分が省略される点で望ましいのみならず、インバータ６のスイッチング損失を低減する観点でも望ましい。

【0201】

もちろん、指令値Ｖｄｃ＊が常に値Ｖ１に設定されなくても、その設定された期間においてインバータ６のスイッチング損失が低減する。換言すれば、指令値Ｖｄｃ＊が値Ｖ１に設定される期間が存在することは、インバータ６のスイッチング損失の低減に資する。

【0202】

通常の制御では仮想直流リンク電圧Ｖｄｃが指令値Ｖｄｃ＊を採る。よって仮想直流リンク電圧Ｖｄｃが値Ｖ１を採る期間が存在すれば、インバータ６のスイッチング損失が低減する。

【符号の説明】

【0203】

３ 昇圧チョッパ
３４ コンデンサ
４１ スイッチ
５，５１，５２ 整流回路
６ インバータ
７ 直流リンク
Ｌ１，Ｌ２ 電源線
Ｖｕｖ，Ｖｖｗ，Ｖｗｕ 線間電圧

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】

【図15】

【図16】

【図17】