特許第5943589号(P5943589)IP Force 特許公報掲載プロジェクト 2022.1.31 β版

知財求人 - 知財ポータルサイト「IP Force」

▶ 日本無線株式会社の特許一覧

<>
  • 特許5943589-ブリンク装置 図000002
  • 特許5943589-ブリンク装置 図000003
  • 特許5943589-ブリンク装置 図000004
  • 特許5943589-ブリンク装置 図000005
< >
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】5943589
(24)【登録日】2016年6月3日
(45)【発行日】2016年7月5日
(54)【発明の名称】ブリンク装置
(51)【国際特許分類】
   G09G 5/10 20060101AFI20160621BHJP
   G09G 5/12 20060101ALI20160621BHJP
【FI】
   G09G5/10 D
   G09G5/12
【請求項の数】1
【全頁数】7
(21)【出願番号】特願2011-262550(P2011-262550)
(22)【出願日】2011年11月30日
(65)【公開番号】特開2013-114207(P2013-114207A)
(43)【公開日】2013年6月10日
【審査請求日】2014年11月25日
(73)【特許権者】
【識別番号】000004330
【氏名又は名称】日本無線株式会社
(74)【代理人】
【識別番号】100126561
【弁理士】
【氏名又は名称】原嶋 成時郎
(72)【発明者】
【氏名】伊藤 秀雄
【審査官】 小川 浩史
(56)【参考文献】
【文献】 特開2009−107409(JP,A)
【文献】 特開2008−292949(JP,A)
【文献】 特開2006−160187(JP,A)
(58)【調査した分野】(Int.Cl.,DB名)
G09G 3/00−5/42
(57)【特許請求の範囲】
【請求項1】
点滅する発光体と、少なくとも図形および画像の一方を表示するモニタと、このモニタを制御するモニタ制御回路と、前記点滅の基準周期となる基準パルスを生成して前記発光体と前記モニタ制御回路とに入力する基準回路と、を備えたブリンク装置において、
前記モニタ制御回路に、前記基準回路から前記基準パルスが入力されてから該モニタ制御回路が前記モニタを制御する所定処理を行った後に、前記基準パルスの1周期から前記所定処理に要した処理時間を差し引いた時間だけ遅らせて、前記モニタに対するブリンクを開始する同期手段を設けた、
ことを特徴とするブリンク装置。
【発明の詳細な説明】
【技術分野】
【0001】
この発明は、ブリンク(点滅)するインジケータとモニタとを備えたブリンク装置に関し、特にインジケータとモニタとが同期してブリンクするブリンク装置に関する。
【背景技術】
【0002】
例えば、レーダの操作盤には、発光する百数十個のインジケータ(発光体)が配設されているとともに、図形や画像などを表示するモニタが設けられ、さらに、このモニタを制御するモニタ制御回路が設けられている。このようなインジケータとモニタとを同時にブリンクさせる場合があり、この場合、ブリンクの基準となる基準パルスによって、インジケータとモニタとをブリンクさせる。すなわち、インジケータとモニタ制御回路とに基準パルスが入力され、この基準パルスに基づいてインジケータとモニタとがそれぞれブリンクされる。
【0003】
しかしながら、モニタ制御回路では、図形や画像を表示するための処理などを行う必要があり、そのための処理時間だけブリンクの開始が遅れてしまう。つまり、インジケータとモニタとのブリンクが、同期しなくなってしまう。
【0004】
このような非同期を解消するために、モニタによる処理時間(遅延時間)を各インジケータに伝送する経路(ハードウエア)を設け、各インジケータにおいて遅延時間だけ遅らせてブリンクを開始する方法が知られている。また、表示手段における点滅表示の明表示の明表示時間を記憶するとともに、明表示時間を書き換え可能な記憶手段を備え、記憶手段から入力した明表示時間の明表示を行うように点滅表示を制御することで、点滅表示の点滅周期のバラツキを抑える技術が知られている(例えば、特許文献1参照。)。
【先行技術文献】
【特許文献】
【0005】
【特許文献1】特開2008−292949号公報
【発明の概要】
【発明が解決しようとする課題】
【0006】
ところで、上記のように各インジケータにおいて遅延時間だけブリンクを遅らせる方法では、モニタによる遅延時間を各インジケータに伝送する経路、つまりハードウエアが必要なため、回路・装置が複雑となり、しかも費用がかさむ。また、特許文献1に記載の技術では、点滅表示の点滅周期自体のバラツキを抑えることはできるが、複数の点滅表示間における遅延による点滅周期のズレ、非同期を解消することはできない。
【0007】
そこでこの発明は、伝送経路などを新たに設けることなく、発光体とモニタとを同期してブリンクさせることが可能なブリンク装置を提供することを目的とする。
【課題を解決するための手段】
【0008】
上記目的を達成するために請求項1に記載の発明は、点滅する発光体と、少なくとも図形および画像の一方を表示するモニタと、このモニタを制御するモニタ制御回路と、前記点滅の基準周期となる基準パルスを生成して前記発光体と前記モニタ制御回路とに入力する基準回路と、を備えたブリンク装置において、前記モニタ制御回路に、前記基準回路から前記基準パルスが入力されてから該モニタ制御回路が前記モニタを制御する所定処理を行った後に、前記基準パルスの1周期から前記所定処理に要した処理時間を差し引いた時間だけ遅らせて、前記モニタに対するブリンクを開始する同期手段を設けた、ことを特徴とする。
【0009】
この発明によれば、基準回路で生成された基準パルスが、発光体とモニタ制御回路とに入力され、発光体は、この基準パルスに従ってブリンクを開始する。一方、モニタ制御回路の同期手段によって、基準パルスの1周期Tから所定処理に要した処理時間tを差し引いた「T−t」時間だけ遅れて、モニタに対するブリンクが開始される。つまり、所定処理の開始時(ブリンク開始を要する時)から1周期Tだけ遅れて、モニタが基準パルスに従ってブリンクを開始する。
【発明の効果】
【0010】
請求項1に記載の発明によれば、ブリンク開始を要する時から1周期だけ遅れて、つまり、1周期だけブリンクをしないで2周期目から、モニタが基準パルスに従ってブリンクを開始するため、その後は、発光体とモニタとが同期してブリンクする。しかも、既存のモニタ制御回路に同期手段を設けるだけで、伝送経路などのハードウエアを新たに設ける必要がないため、装置・回路が簡素化され、費用を軽減することが可能となる。
【図面の簡単な説明】
【0011】
図1】この発明の実施の形態に係わるブリンク装置を示す概略構成図である。
図2図1のブリンク装置のモニタ制御回路の論理回路図である。
図3図2のモニタ制御回路におけるパルスの変化を示す図であり、(a)は基準パルスを示し、(b)はメイン処理部からのパルスを示し、(c)は第1の論理ゲートからのパルスを示し、(d)は第2の論理ゲートからのパルスを示し、(e)は第3の論理ゲートからのパルスを示し、(f)は第4の論理ゲートからのパルスを示し、(g)は可変遅延器からのパルスを示す。
図4図1のブリンク装置によるブリンクタイミングを示す図であり、(a)は基準パルスを示し、(b)は処理時間tだけ遅延したパルスを示し、(c)は(b)の状態から「T−t」時間だけ遅延したパルスを示す。
【発明を実施するための形態】
【0012】
次に、この発明の実施の形態について、図面を用いて詳しく説明する。
【0013】
図1は、この発明の実施の形態に係わるブリンク装置1を示す概略構成図である。このブリンク装置1は、点灯、点滅などするインジケータ(発光体)2と、図形や画像などを表示するモニタ3とをそれぞれ複数備えた装置である。また、1つの基準回路4と、各モニタ3に対応した複数のモニタ制御回路5とを備えている。
【0014】
インジケータ2は、電球やネオン管、LEDなどで構成され、後述する基準回路4からの基準パルスに従ってブリンクする。つまり、ブリンク開始を要する時点で、基準パルスに従ってブリンクを開始するようになっている。
【0015】
基準回路4は、ブリンクの基準周期となる基準パルスを生成して、基準パルスを各インジケータ2と各モニタ制御回路5とに入力・伝送する回路である。
【0016】
モニタ制御回路5は、モニタ3に図形や画像などを表示するための処理を行ったり、各種のアプリケーションを起動したりする回路である。さらに、モニタ制御回路5には、所定処理を行った後に、基準パルスの1周期Tから所定処理に要した処理時間tを差し引いた「T−t」時間だけ遅らせて、モニタ3に対するブリンクを開始する同期部(同期手段)52が設けられている。
【0017】
具体的には、図2に示すように、モニタ3に図形などを表示したり、アプリケーションを起動したりするメイン処理部51と、各論理ゲート521〜524および可変遅延器525からなる同期部52とが設けられている。そして、基準回路4から図3(a)に示すような基準パルスが入力されるとともに、メイン処理部51においてモニタ3に図形を表示するための処理などの所定処理が行われ、この所定処理に要した処理時間tだけ遅延した図3(b)に示すようなパルスが出力される。ここで、処理時間tは、処理の内容によって異なり、従って、モニタ制御回路5ごと(モニタ3ごと)に異なる場合がある。次に、メイン処理部51からのパルスと基準パルスとが、第1の論理ゲート521によってアンド演算されて、図3(c)に示すようなパルスが出力され、このパルスが第2の論理ゲート522によってノット演算され、図3(d)に示すようなパルスが出力される。
【0018】
続いて、第2の論理ゲート522からのパルスと基準パルスとが、第3の論理ゲート523によってアンド演算されて、図3(e)に示すようなパルスが出力される。ここで、このパルスの立ち上がり時間は、処理時間tとなっている。さらに、このパルスが第4の論理ゲート524によってノット演算され、図3(f)に示すようなパルスが出力される。ここで、このパルスの立ち上がり時間は、「T−t」となっている。
【0019】
そして、このパルスが可変遅延器525に入力されることで、メイン処理部51から出力された図3(b)のパルスが「T−t」時間だけ遅延し、図3(g)に示すようなパルスが出力される。このパルスに従ってモニタ3をブリンクさせることで、所定処理を行ってから「T−t」時間後に、つまり、図3(a)に示す基準パルスの開始から1周期T後に、モニタ3が基準パルスに従ってブリンクするものである。
【0020】
なお、図2で示した論理回路は一例であり、これに限定するものではない。
【0021】
次に、このような構成のブリンク装置1の作用などについて説明する。
【0022】
まず、基準回路4で基準パルスが生成され、この基準パルスが各インジケータ2と各モニタ制御回路5とに入力されると、各インジケータ2において、図4(a)に示すように、この基準パルスに従ってブリンクを開始する。一方、各モニタ制御回路5では、まず、メイン処理部51によってモニタ3に図形を表示したりする所定処理が行われ、図4(b)に示すように、そのための処理時間tが経過する。
【0023】
続いて、上記のような同期部52によって、図4(c)に示すように、基準パルスの1周期Tから処理時間tを差し引いた「T−t」時間だけ遅れて、モニタ3のブリンクが基準パルスに従って開始される。つまり、メイン処理部51による所定処理の開始時(ブリンク開始を要する時)から1周期Tだけ遅れて、モニタ3が基準パルスに従ってブリンクを開始する。この結果、各インジケータ2のブリンク開始から1ブリンク(1周期)後に、各インジケータ2と同期して各モニタ3がブリンクするものである。
【0024】
以上のように、このブリンク装置1によれば、ブリンク開始を要する時から1周期Tだけ遅れて、つまり、1周期Tだけブリンクをしないで2周期目から、各モニタ3が基準パルスに従ってブリンクを開始する。このため、その後は、すべてのインジケータ2とモニタ3とでブリンクが同期し、しかも複数のモニタ3間でもブリンクが同期して、良好・快適な視覚的効果が得られる。
【0025】
しかも、メイン処理部51を有する既存のモニタ制御回路5に、論理ゲート521〜524などから構成される同期部52を設けるだけでよく、伝送経路などのハードウエアを新たに設ける必要がない。このため、装置・回路が簡素化され、費用を軽減することが可能となる。
【0026】
以上、この発明の実施の形態を詳述してきたが、具体的な構成は上記の実施の形態に限られるものではなく、この発明の要旨を逸脱しない範囲の設計の変更等があっても、この発明に含まれる。例えば、上記の実施の形態では、各モニタ3に対応してモニタ制御回路5が設けられているが、1つのモニタ制御回路5で複数のモニタ3のブリンクタイミングを制御するようにしてもよい。また、メイン処理部51による処理の度に、実際の処理時間tを用いて遅延時間「T−t」を算出しているが、処理内容がほぼ一定で処理時間tもほぼ一定の場合には、記憶・設定された処理時間tで遅延時間「T−t」を算出してもよい。
【符号の説明】
【0027】
1 ブリンク装置
2 インジケータ(発光体)
3 モニタ
4 基準回路
5 モニタ制御回路
51 メイン処理部
52 同期部(同期手段)
525 可変遅延器
T 1周期
t 処理時間
図1
図2
図3
図4