知財求人 - 知財ポータルサイト「IP Force」
▶ ユニサンティス エレクトロニクス シンガポール プライベート リミテッドの特許一覧
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】5945873
(24)【登録日】2016年6月10日
(45)【発行日】2016年7月5日
(54)【発明の名称】半導体装置とその製造方法
(51)【国際特許分類】
H01L 21/336 20060101AFI20160621BHJP
H01L 29/78 20060101ALI20160621BHJP
H01L 21/3205 20060101ALI20160621BHJP
H01L 21/768 20060101ALI20160621BHJP
H01L 23/522 20060101ALI20160621BHJP
H01L 29/786 20060101ALI20160621BHJP
【ＦＩ】
H01L29/78 301X
H01L21/88 B
H01L21/90 D
H01L29/78 626A
H01L29/78 627C
H01L29/78 616J
H01L29/78 619A
H01L29/78 617J
【請求項の数】1
【全頁数】30
(21)【出願番号】特願2015-28612(P2015-28612)
(22)【出願日】2015年2月17日
(62)【分割の表示】特願2013-90586(P2013-90586)の分割
【原出願日】2009年8月18日
(65)【公開番号】特開2015-128173(P2015-128173A)
(43)【公開日】2015年7月9日
【審査請求日】2015年2月17日
(73)【特許権者】
【識別番号】311014428
【氏名又は名称】ユニサンティス エレクトロニクス シンガポール プライベート リミテッド
【氏名又は名称原語表記】Ｕｎｉｓａｎｔｉｓ Ｅｌｅｃｔｒｏｎｉｃｓ Ｓｉｎｇａｐｏｒｅ Ｐｔｅ Ｌｔｄ．
(74)【代理人】
【識別番号】100092093
【弁理士】
【氏名又は名称】辻居 幸一
(74)【代理人】
【識別番号】100082005
【弁理士】
【氏名又は名称】熊倉 禎男
(74)【代理人】
【識別番号】100067013
【弁理士】
【氏名又は名称】大塚 文昭
(74)【代理人】
【識別番号】100086771
【弁理士】
【氏名又は名称】西島 孝喜
(74)【代理人】
【識別番号】100109070
【弁理士】
【氏名又は名称】須田 洋之
(74)【代理人】
【識別番号】100109335
【弁理士】
【氏名又は名称】上杉 浩
(74)【代理人】
【識別番号】100151987
【弁理士】
【氏名又は名称】谷口 信行
(72)【発明者】
【氏名】舛岡 富士雄
(72)【発明者】
【氏名】新井 紳太郎
(72)【発明者】
【氏名】中村 広記
(72)【発明者】
【氏名】工藤 智彦
(72)【発明者】
【氏名】ラマナ マーシィ
(72)【発明者】
【氏名】シェン ナンシェン
(72)【発明者】
【氏名】カヴィサ デヴィ ブドハラジュ
(72)【発明者】
【氏名】ナヴァブ シン
【審査官】
小堺 行彦
(56)【参考文献】
【文献】
特開２００９−０６５０２４（ＪＰ，Ａ）
【文献】
特開２００８−１１８１３０（ＪＰ，Ａ）
【文献】
米国特許第０６４３６７７０（ＵＳ，Ｂ１）
【文献】
特開平０５−３１５４５７（ＪＰ，Ａ）
【文献】
特開平０４−２３７１５０（ＪＰ，Ａ）
【文献】
特開２００８−０７２０５１（ＪＰ，Ａ）
(58)【調査した分野】（Int.Cl.，ＤＢ名）
Ｈ０１Ｌ ２１／３３６
Ｈ０１Ｌ ２１／３２０５
Ｈ０１Ｌ ２１／７６８
Ｈ０１Ｌ ２３／５２２
Ｈ０１Ｌ ２９／７８
Ｈ０１Ｌ ２９／７８６
(57)【特許請求の範囲】
【請求項1】
基板と、
前記基板の上方に形成された柱状半導体層と、
前記柱状半導体層の底部に形成された第１のソース又はドレイン領域と、
前記柱状半導体層の上部に形成された第２のドレイン又はソース領域と、
前記柱状半導体層の周囲に形成されたゲート絶縁膜およびゲート電極と、
前記第２のドレイン又はソース領域上に形成した第１のコンタクトと、
前記第１のソース又はドレイン領域上に形成した第２のコンタクトと、
を含み、
前記第２のコンタクトの側面が前記基板に垂直であり、前記第１のコンタクトの側面の傾きの平均が、前記第２のコンタクトの側面の傾きの平均よりも大きいことを特徴とし、
前記第２のコンタクトの側面に接するコンタクト層間膜と前記第１のコンタクトの側面に接するコンタクト層間膜は同じコンタクト層間膜であることを特徴とする半導体装置。
前記基板の上方に形成された柱状半導体層と、
前記柱状半導体層の底部に形成された第１のソース又はドレイン領域と、
前記柱状半導体層の上部に形成された第２のドレイン又はソース領域と、
前記柱状半導体層の周囲に形成されたゲート絶縁膜およびゲート電極と、
前記第２のドレイン又はソース領域上に形成した第１のコンタクトと、
前記第１のソース又はドレイン領域上に形成した第２のコンタクトと、
を含み、
前記第２のコンタクトの側面が前記基板に垂直であり、前記第１のコンタクトの側面の傾きの平均が、前記第２のコンタクトの側面の傾きの平均よりも大きいことを特徴とし、
前記第２のコンタクトの側面に接するコンタクト層間膜と前記第１のコンタクトの側面に接するコンタクト層間膜は同じコンタクト層間膜であることを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【0001】
この発明は、半導体装置とその製造方法に関するものである。
【背景技術】
【0002】
半導体集積回路、なかでもＭＯＳトランジスタを用いた集積回路は、高集積化の一途を辿っている。この高集積化に伴って、その中で用いられているＭＯＳトランジスタはナノ領域まで微細化が進んでいる。ＭＯＳトランジスタの微細化が進むと、リーク電流の抑制が困難であり、必要な電流量確保の要請から回路の占有面積をなかなか小さくできない、といった問題があった。この様な問題を解決するために、基板に対してソース、ゲート、ドレインが垂直方向に配置され、ゲートが柱状半導体層を取り囲む構造のＳｕｒｒｏｕｎｄｉｎｇ Ｇａｔｅ Ｔｒａｎｓｉｓｔｏｒ（ＳＧＴ）が提案された（例えば、特許文献１、特許文献２、特許文献３）。
【先行技術文献】
【特許文献】
【0003】
【特許文献1】特開平２−７１５５６号公報
【特許文献2】特開平２−１８８９６６号公報
【特許文献3】特開平３−１４５７６１号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
ＳＧＴは、柱状半導体の側面を取り囲むようにチャネル領域を設けるため、大きいゲート幅を小さい占有面積内に実現する。すなわち、小さい占有面積に大きなオン電流を流すことが求められる。大きなオン電流が流れるため、ソース、ドレインの抵抗が高いと、ソース、ドレインに所望の電圧を印加することが難しくなる。そのため、ソース、ドレインの低抵抗化のための設計を含むＳＧＴの製造方法が必要となる。また、大きなオン電流が流れるため、コンタクトの低抵抗化が必要となる。
【0005】
従来のＭＯＳトランジスタにおいて、ゲート電極は、ゲート材を堆積し、リソグラフィーによりゲートパターンを基板上のレジストに転写しゲート材をエッチングすることにより、形成される。すなわち、従来のＭＯＳトランジスタにおいて、ゲート長はゲートパターンにより設計される。一方、ＳＧＴにおいては、柱状半導体の側面がチャネル領域であるため、基板に対して垂直に、電流が流れる。すなわち、ＳＧＴにおいて、ゲート長は、ゲートパターンにより設計されず、製造方法により設計されるため、製造方法によりゲート長とゲート長のばらつきが決定される。
【0006】
ＳＧＴにおいて、微細化に伴って発生するリーク電流の増大を抑えるために、柱状半導体の直径を小さくすることが求められる。また、ソース、ドレインの最適化を行うことによりショートチャネル効果を抑制しリーク電流を抑えることができる製造方法が必要となる。
【0007】
柱状半導体層の直径を小さくすると、柱状半導体層の上部に形成されるコンタクトより柱状半導体層の直径が小さくなる。この場合、柱状半導体層上に形成されるコンタクトのエッチング時にオーバーエッチが加わると、柱状半導体層上のコンタクトと柱状半導体層の周囲に形成されているゲート電極のショートが発生しやすくなる。
【0008】
本発明は、柱状半導体層上のコンタクトと柱状半導体層の周囲に形成されるゲート電極のショートを抑制するためのコンタクトの構造と製造方法を提供することを目的とする。
【課題を解決するための手段】
【0009】
本発明の第１の態様は、上方に平面状半導体層及び該平面状半導体層上の柱状半導体層が形成された基板を用意する工程と、前記柱状半導体層の下部と前記平面状半導体層に第１のソース又はドレイン領域を形成する工程と、前記柱状半導体層の周囲にゲート絶縁膜およびゲート電極を形成する工程と、前記柱状半導体層の上部に第２のドレイン又はソース領域を形成する工程と、その後に表面にコンタクトストッパー膜を成膜する工程と、その後に表面にコンタクト層間膜を成膜する工程と、前記第２のドレイン又はソース領域上に第１のコンタクトを形成する工程とを含み、前記第１のコンタクトを形成する工程は、前記第１のコンタクトのパターンを形成する工程と、前記第１のコンタクトのパターンを用いて前記コンタクト層間膜を前記コンタクトストッパー膜までエッチングすることにより、第１のコンタクト用のコンタクト孔を形成する工程と、前記第１のコンタクト用のコンタクト孔の底部に残存する前記コンタクトストッパー膜をエッチングにより除去する工程を含み、前記第１のコンタクト用のコンタクト孔の底面の前記基板への投影面は、前記柱状半導体層の上面及び側面に形成された前記コンタクトストッパー膜の前記基板への投影形状の外周内に位置することを特徴とする半導体装置の製造方法を提供するものである。
【0010】
好ましくは、前記第１のソース又はドレイン領域上に第２のコンタクトを形成する工程をさらに含み、前記第２のコンタクトを形成する工程は、前記第２のコンタクトのパターンを形成する工程と、前記第２のコンタクトのパターンを用いて前記コンタクト層間膜を前記コンタクトストッパー膜までエッチングすることにより、第２のコンタクト用のコンタクト孔を形成する工程と、前記第２のコンタクト用のコンタクト孔の底部に残存する前記コンタクトストッパー膜をエッチングにより除去する工程を含み、前記第２のコンタクト用のコンタクト孔は、前記第２のコンタクト用のコンタクト孔の側面が前記基板にほぼ垂直となるように形成され、前記第１のコンタクト用のコンタクト孔は、前記第１のコンタクト用のコンタクト孔の側面の傾きの平均が、前記第２のコンタクト用のコンタクト孔の側面の傾きの平均よりも大きくなるように形成される。
【0011】
好ましくは、前記第１のソース又はドレイン領域上に第２のコンタクトを形成する工程と、前記ゲート電極から延在するゲート配線上に第３のコンタクトを形成する工程をさらに含み、前記第２のコンタクトを形成する工程は、前記第２のコンタクトのパターンを形成する工程と、前記第２のコンタクトのパターンを用いて前記コンタクト層間膜を前記コンタクトストッパー膜までエッチングすることにより、第２のコンタクト用のコンタクト孔を形成する工程と、前記第２のコンタクト用のコンタクト孔の底部に残存する前記コンタクトストッパー膜をエッチングにより除去する工程を含み、前記第３のコンタクトを形成する工程は、前記第３のコンタクトのパターンを形成する工程と、前記第３のコンタクトのパターンを用いて前記コンタクト層間膜を前記コンタクトストッパー膜までエッチングすることにより、第３のコンタクト用のコンタクト孔を形成する工程と、前記第３のコンタクト用のコンタクト孔の底部に残存する前記コンタクトストッパー膜をエッチングにより除去する工程を含み、前記第２のコンタクト用のコンタクト孔及び前記第３のコンタクト用のコンタクト孔は、前記第２のコンタクト用のコンタクト孔の側面及び前記第３のコンタクト用のコンタクト孔の側面が前記基板にほぼ垂直となるように形成され、前記第１のコンタクト用のコンタクト孔は、前記第１のコンタクト用のコンタクト孔の側面の傾きの平均が、前記第２のコンタクト用のコンタクト孔の側面の傾きの平均よりも大きくなるように形成される。
【0012】
好ましくは、前記第１のソース又はドレイン領域上に第２のコンタクトを形成する工程と、前記ゲート電極から延在するゲート配線上に第３のコンタクトを形成する工程をさらに含み、前記第２のコンタクトを形成する工程は、前記第２のコンタクトのパターンを形成する工程と、前記第２のコンタクトのパターンを用いて前記コンタクト層間膜を前記コンタクトストッパー膜までエッチングすることにより、第２のコンタクト用のコンタクト孔を形成する工程と、前記第２のコンタクト用のコンタクト孔の底部に残存する前記コンタクトストッパー膜をエッチングにより除去する工程を含み、前記第３のコンタクトを形成する工程は、前記第３のコンタクトのパターンを形成する工程と、前記第３のコンタクトのパターンを用いて前記コンタクト層間膜を前記コンタクトストッパー膜までエッチングすることにより、第３のコンタクト用のコンタクト孔を形成する工程と、前記第３のコンタクト用のコンタクト孔の底部に残存する前記コンタクトストッパー膜をエッチングにより除去する工程を含み、前記第２のコンタクト用のコンタクト孔は、前記第２のコンタクト用のコンタクト孔の側面が前記基板にほぼ垂直となるように形成され、前記第１のコンタクト用のコンタクト孔及び前記第３のコンタクト用のコンタクト孔は、前記第１のコンタクト用のコンタクト孔の側面の傾きの平均及び前記第３のコンタクト用のコンタクト孔の側面の傾きの平均が、前記第２のコンタクト用のコンタクト孔の側面の傾きの平均よりも大きくなるように形成される。
【0013】
好ましくは、前記第１のソース又はドレイン領域上に第２のコンタクトを形成する工程と、前記ゲート電極から延在するゲート配線上に第３のコンタクトを形成する工程をさらに含み、前記第１のコンタクトを形成する工程、前記第２のコンタクトを形成する工程及び前記第３のコンタクトを形成する工程は、第１のレジストを塗布し、リソグラフィーを用いて第１のレジストにより前記第１のコンタクト及び前記第３のコンタクトのパターンを形成する工程と、前記第１のコンタクト及び前記第３のコンタクトのパターンを用いて前記コンタクト層間膜を前記コンタクトストッパー膜までエッチングすることにより、前記第１のコンタクト用のコンタクト孔及び第３のコンタクト用のコンタクト孔を形成する工程と、第２のレジストを塗布し、リソグラフィーを用いて第２のレジストにより前記第２のコンタクトのパターンを形成する工程と、前記第２のコンタクトのパターンを用いて前記コンタクト層間膜を前記コンタクトストッパー膜までエッチングすることにより、第２のコンタクト用のコンタクト孔を形成する工程と、前記第１のコンタクト用のコンタクト孔、前記第２のコンタクト用のコンタクト孔及び前記第３のコンタクト用のコンタクト孔の底部に残存するコンタクトストッパー膜をエッチングにより除去する工程を含み、前記第２のコンタクト用のコンタクト孔は、前記第２のコンタクト用のコンタクト孔の側面が前記基板にほぼ垂直となるように形成され、前記第１のコンタクト用のコンタクト孔及び前記第３のコンタクト用のコンタクト孔は、前記第１のコンタクト用のコンタクト孔の側面の傾きの平均及び前記第３のコンタクト用のコンタクト孔の側面の傾きの平均が、前記第２のコンタクト用のコンタクト孔の側面の傾きの平均よりも大きくなるように形成される。
【0014】
好ましくは、前記第１のソース又はドレイン領域上に第２のコンタクトを形成する工程と、前記ゲート電極から延在するゲート配線上に第３のコンタクトを形成する工程をさらに含み、前記第１のコンタクトを形成する工程、前記第２のコンタクトを形成する工程及び前記第３のコンタクトを形成する工程は、第１のレジストを塗布し、リソグラフィーを用いて第１のレジストにより前記第１のコンタクトのパターンを形成する工程と、前記第１のコンタクトのパターンを用いて前記コンタクト層間膜を前記コンタクトストッパー膜までエッチングすることにより、前記第１のコンタクト用のコンタクト孔を形成する工程と、第２のレジストを塗布し、リソグラフィーを用いて第２のレジストにより前記第２のコンタクトのパターン及び前記第３のコンタクトのパターンを形成する工程と、前記第２のコンタクトのパターンを用いて前記コンタクト層間膜を前記コンタクトストッパー膜までエッチングすることにより、第２のコンタクト用のコンタクト孔及び第３のコンタクト用のコンタクト孔を形成する工程と、前記第１のコンタクト用のコンタクト孔、前記第２のコンタクト用のコンタクト孔及び前記第３のコンタクト用のコンタクト孔の底部に残存するコンタクトストッパー膜をエッチングにより除去する工程を含み、前記第２のコンタクト用のコンタクト孔及び前記第３のコンタクト用のコンタクト孔は、前記第２のコンタクト用のコンタクト孔の側面及び前記第３のコンタクト用のコンタクト孔が前記基板にほぼ垂直となるように形成され、前記第１のコンタクト用のコンタクト孔は、前記第１のコンタクト用のコンタクト孔の側面の傾きの平均が、前記第２のコンタクト用のコンタクト孔の側面の傾きの平均及び前記第３のコンタクト用のコンタクト孔の側面の傾きの平均よりも大きくなるように形成される。
【0015】
好ましくは、前記柱状半導体層の上部側壁にサイドウォール状に酸化膜を形成する工程と、前記コンタクトストッパー膜としてシリコン窒化膜を成膜する工程とを含む。
【0016】
本発明の第２の態様は、基板と、前記基板上に形成された平面状半導体層と、前記平面状半導体層上に形成された柱状半導体層と、前記柱状半導体層の底部に形成された第１のソース又はドレイン領域と、前記柱状半導体層の上部に形成された第２のドレイン又はソース領域と、前記柱状半導体層の周囲に形成されたゲート絶縁膜およびゲート電極と、前記第２のドレイン又はソース領域上に形成した第１のコンタクトと、前記第１のソース又はドレイン領域上に形成した第２のコンタクトと、前記ゲート電極から延在するゲート配線上に形成した第３のコンタクトとを含み、前記第２のコンタクトの側面が前記基板にほぼ垂直であり、前記第１のコンタクトの側面の傾きの平均が、前記第２のコンタクトの側面の傾きの平均よりも大きいことを特徴とする半導体装置を提供するものである。
【0017】
好ましくは、前記第１のコンタクトの側面の傾きの平均が、前記第２のコンタクトの側面の傾きの平均よりも大きいことに加えて、前記第３のコンタクトの側面の傾きの平均も、前記第２のコンタクトの側面の傾きの平均よりも大きい。
【0018】
好ましくは、前記第２のコンタクトの側面が前記基板にほぼ垂直であることに加えて、前記第３のコンタクトの側面も前記基板にほぼ垂直であり、かつ前記第１のコンタクトの側面の傾きの平均が前記第２のコンタクトの側面の傾きの平均よりも大きいことに加えて、前記第１のコンタクトの側面の傾きの平均が前記第３のコンタクトの側面の傾きよりも大きい。
【0019】
本発明の第３の態様は、基板と、前記基板の上方に形成された柱状半導体層と、前記柱状半導体層の底部に形成された第１のソース又はドレイン領域と、前記柱状半導体層の上部に形成された第２のドレイン又はソース領域と、前記柱状半導体層の周囲に形成されたゲート絶縁膜およびゲート電極と、前記第２のドレイン又はソース領域上に形成した第１のコンタクトと、前記第１のソース又はドレイン領域上に形成した第２のコンタクトと、前記ゲート電極から延在するゲート配線上に形成した第３のコンタクトとを含み、前記柱状半導体層の上部側壁に第１の絶縁膜サイドウォールが形成されており、前記第１のコンタクトの底面の前記基板への投影面が、前記第１の絶縁膜サイドウォールの前記基板への投影形状の外周内に位置していることを特徴とする半導体装置を提供するものである。
【0020】
好ましくは、前記第１の絶縁膜サイドウォール上にコンタクトストッパー膜が形成されており、前記第１の絶縁膜サイドウォールはシリコン酸化膜で形成され、前記コンタクトストッパー膜がシリコン窒化膜である。
【0021】
ここで、基板の「上方」とは、基板上又は基板上に形成された何らかの層を介した基板の上方をいう。
【発明の効果】
【0022】
本発明によれば、縦型トランジスタにおいて、柱状半導体層上のコンタクトと柱状半導体層の周囲に形成されるゲート電極のショートを抑制することができる。
【図面の簡単な説明】
【0023】
【図1】（ａ）はこの発明に係る半導体装置の製造例を示す平面図であり、（ｂ）はＡ−Ａ’断面工程図である。
【図2】（ａ）はこの発明に係る半導体装置の製造例を示す平面図であり、（ｂ）はＡ−Ａ’断面工程図である。
【図3】（ａ）はこの発明に係る半導体装置の製造例を示す平面図であり、（ｂ）はＡ−Ａ’断面工程図である。
【図4】（ａ）はこの発明に係る半導体装置の製造例を示す平面図であり、（ｂ）はＡ−Ａ’断面工程図である。
【図5】（ａ）はこの発明に係る半導体装置の製造例を示す平面図であり、（ｂ）はＡ−Ａ’断面工程図である。
【図6】（ａ）はこの発明に係る半導体装置の製造例を示す平面図であり、（ｂ）はＡ−Ａ’断面工程図である。
【図7】（ａ）はこの発明に係る半導体装置の製造例を示す平面図であり、（ｂ）はＡ−Ａ’断面工程図である。
【図8】（ａ）はこの発明に係る半導体装置の製造例を示す平面図であり、（ｂ）はＡ−Ａ’断面工程図である。
【図9】（ａ）はこの発明に係る半導体装置の製造例を示す平面図であり、（ｂ）はＡ−Ａ’断面工程図である。
【図10】（ａ）はこの発明に係る半導体装置の製造例を示す平面図であり、（ｂ）はＡ−Ａ’断面工程図である。
【図11】（ａ）はこの発明に係る半導体装置の製造例を示す平面図であり、（ｂ）はＡ−Ａ’断面工程図である。
【図12】（ａ）はこの発明に係る半導体装置の製造例を示す平面図であり、（ｂ）はＡ−Ａ’断面工程図である。
【図13】（ａ）はこの発明に係る半導体装置の製造例を示す平面図であり、（ｂ）はＡ−Ａ’断面工程図である。
【図14】（ａ）はこの発明に係る半導体装置の製造例を示す平面図であり、（ｂ）はＡ−Ａ’断面工程図である。
【図15】（ａ）はこの発明に係る半導体装置の製造例を示す平面図であり、（ｂ）はＡ−Ａ’断面工程図である。
【図16】（ａ）はこの発明に係る半導体装置の製造例を示す平面図であり、（ｂ）はＡ−Ａ’断面工程図である。
【図17】（ａ）はこの発明に係る半導体装置の製造例を示す平面図であり、（ｂ）はＡ−Ａ’断面工程図である。
【図18】（ａ）はこの発明に係る半導体装置の製造例を示す平面図であり、（ｂ）はＡ−Ａ’断面工程図である。
【図19】（ａ）はこの発明に係る半導体装置の製造例を示す平面図であり、（ｂ）はＡ−Ａ’断面工程図である。
【図20】（ａ）はこの発明に係る半導体装置の製造例を示す平面図であり、（ｂ）はＡ−Ａ’断面工程図である。
【図21】（ａ）はこの発明に係る半導体装置の製造例を示す平面図であり、（ｂ）はＡ−Ａ’断面工程図である。
【図22】（ａ）はこの発明に係る半導体装置の製造例を示す平面図であり、（ｂ）はＡ−Ａ’断面工程図である。
【図23】（ａ）はこの発明に係る半導体装置の製造例を示す平面図であり、（ｂ）はＡ−Ａ’断面工程図である。
【図24】（ａ）はこの発明に係る半導体装置の製造例を示す平面図であり、（ｂ）はＡ−Ａ’断面工程図である。
【図25】（ａ）はこの発明に係る半導体装置の製造例を示す平面図であり、（ｂ）はＡ−Ａ’断面工程図である。
【図26】（ａ）はこの発明に係る半導体装置の製造例を示す平面図であり、（ｂ）はＡ−Ａ’断面工程図である。
【図27】（ａ）はこの発明に係る半導体装置の製造例を示す平面図であり、（ｂ）はＡ−Ａ’断面工程図である。
【図28】（ａ）はこの発明に係る半導体装置の製造例を示す平面図であり、（ｂ）はＡ−Ａ’断面工程図である。
【図29】（ａ）はこの発明に係る半導体装置の製造例を示す平面図であり、（ｂ）はＡ−Ａ’断面工程図である。
【図30】（ａ）はこの発明に係る半導体装置の製造例を示す平面図であり、（ｂ）はＡ−Ａ’断面工程図である。
【図31】（ａ）はこの発明に係る半導体装置の製造例を示す平面図であり、（ｂ）はＡ−Ａ’断面工程図である。
【図32】（ａ）はこの発明に係る半導体装置の製造例を示す平面図であり、（ｂ）はＡ−Ａ’断面工程図である。
【図33】（ａ）はこの発明に係る半導体装置の製造例を示す平面図であり、（ｂ）はＡ−Ａ’断面工程図である。
【図34】（ａ）はこの発明に係る半導体装置の製造例を示す平面図であり、（ｂ）はＡ−Ａ’断面工程図である。
【図35】（ａ）はこの発明に係る半導体装置の製造例を示す平面図であり、（ｂ）はＡ−Ａ’断面工程図である。
【図36】（ａ）はこの発明に係る半導体装置の製造例を示す平面図であり、（ｂ）はＡ−Ａ’断面工程図である。
【図37】（ａ）はこの発明に係る半導体装置の製造例を示す平面図であり、（ｂ）はＡ−Ａ’断面工程図である。
【図38】（ａ）はこの発明に係る半導体装置の製造例を示す平面図であり、（ｂ）はＡ−Ａ’断面工程図である。
【図39】（ａ）はこの発明に係る半導体装置の製造例を示す平面図であり、（ｂ）はＡ−Ａ’断面工程図である。
【図40】（ａ）はこの発明に係る半導体装置の製造例を示す平面図であり、（ｂ）はＡ−Ａ’断面工程図である。
【図41】（ａ）はこの発明に係る半導体装置の製造例を示す平面図であり、（ｂ）はＡ−Ａ’断面工程図である。
【図42】（ａ）はこの発明に係る半導体装置の製造例を示す平面図であり、（ｂ）はＡ−Ａ’断面工程図である。
【図43】（ａ）はこの発明に係る半導体装置の製造例を示す平面図であり、（ｂ）はＡ−Ａ’断面工程図である。
【図45】この発明に係る柱状シリコン層上部形状の断面図。
【図46】（ａ）はこの発明に係る柱状シリコン層近傍の平面図であり、（ｂ）（ｃ）はこの発明に係る柱状シリコン層上部形状の断面図である。
【図47】（ａ）はこの発明に係る柱状シリコン層近傍の平面図であり、（ｂ）は上部形状の断面図である。
【図48】この発明に係る柱状シリコン層上部形状の断面図。
【発明を実施するための形態】
【0024】
図４３（ａ）は、本発明を用いて形成されたＮＭＯＳ ＳＧＴの平面図であり、図４３（ｂ）は、図４３（ａ）のカットラインＡ−Ａ'に沿った断面図である。また、図４４は、図４３（ａ）のカットラインB−B'に沿った断面図である。以下に図４３、図４４を参照して、本発明を用いて形成されたＮＭＯＳ ＳＧＴについて説明する。
【0025】
基板であるシリコン基板１１０上に、平面状半導体層である平面状シリコン層１１２が形成され、平面状シリコン層１１２上に柱状半導体層である柱状シリコン層１１３が形成され、柱状シリコン層１１３の下部と平面状シリコン層１１２には、ソース拡散層２００が形成され、柱状シリコン層１１３の上部にはドレイン拡散層２０１が形成されている。柱状シリコン層１１３の下部と平面状シリコン層１１２に形成されたソース拡散層２００と柱状シリコン層１１３の上部に形成されたドレイン拡散層２０１の間にボディ３０９が形成されている。柱状シリコン層１１３の周囲にゲート絶縁膜１２４およびゲート電極１４１ａが形成されている。
【0026】
また、ゲート電極１４１ａとソース拡散層２００の間には、ゲート絶縁膜より厚い酸化膜すなわち第１の絶縁膜３０３が形成されている。ゲート電極１４１ａ及びゲート電極１４１ａから延在するゲート配線１４１ｂとソース拡散層２００の間に、ゲート絶縁膜より厚い酸化膜すなわち第１の絶縁膜を形成することにより、ゲート、ソース間の寄生容量を低減することができる。
【0027】
ゲート電極１４１ａの上部且つ柱状シリコン層１１３の上部側壁にサイドウォール状に形成された絶縁膜すなわち第１の絶縁膜サイドウォール１３４が形成され、ゲート電極１４１ａ及びゲート配線１４１ｂの側壁にサイドウォール状に形成された絶縁膜すなわち第２の絶縁膜サイドウォール１３３が形成されている。柱状シリコン層１１３の上部側壁の第１の絶縁膜サイドウォール１３４が酸化膜で形成されている場合には、柱状シリコン層１１３の上部のコンタクトエッチング時に窒化膜で形成されるコンタクトストッパーと酸化膜で形成される上記第１の絶縁膜サイドウォール１３４との選択比が高いエッチング条件を使用することにより、コンタクトのオーバーエッチングを抑制することができる。
【0028】
ソース拡散層２００の上部表面に金属と半導体の化合物１５３が形成され、ドレイン拡散層２０１の上部表面に金属と半導体の化合物１５２が形成されている。
【0029】
ソース拡散層２００上には第２のコンタクト１７４が形成され、ドレイン拡散層２０１上には第１のコンタクト１７３が形成され、ゲート電極１４１aより延在するゲート配線１４１ｂ上には第３のコンタクト１７２が形成されている。ここで、ドレイン拡散層である柱状シリコン層上に形成される第１のコンタクト１７３の形状については後述する。
【0030】
ソース拡散層をＧＮＤ電位に接続し、ドレイン拡散層をＶｃｃ電位に接続し、ゲート電極に０〜Ｖｃｃの電位を与えることにより上記ＳＧＴはトランジスタ動作を行う。
【0031】
なお、柱状シリコン層の上部に形成される拡散層がソース拡散層であり、柱状シリコン層下部に形成される拡散層がドレイン拡散層でもよい。
【0032】
以下に本発明のＳＧＴを形成するための製造方法の一例を図１〜図４３を参照して説明する。なお、これらの図面では、同一の構成要素に対しては同一の符号が付されている。図１〜図４３は、この発明に係るＳＧＴの製造例を示している。（ａ）は平面図、（ｂ）はＡ−Ａ’の断面図を示している。
【0033】
図１を参照して、シリコン基板１１０上にパッド酸化膜１２１を成膜する。
【0034】
図２を参照して、第１の窒化膜１３０を成膜し、続いて第１のアモルファスシリコンもしくはポリシリコン１４０を成膜する。
【0035】
図３を参照して、第１のレジスト３０１を塗布し、リソグラフィーを用いて第１のレジストにより柱状シリコン層パターンを形成する。
【0036】
図４を参照して、第１のアモルファスシリコンもしくはポリシリコン１４０をエッチングし、第１の窒化膜１３０をエッチングし、第１のハードマスクを作成し、パッド酸化膜１２１をエッチングする。
【0037】
図５を参照して、第１のレジストを除去する。
【0038】
図６を参照して、第１のハードマスクである第１の窒化膜１３０及び第１のアモルファスシリコンあるいはポリシリコン１４０をマスクにして、柱状シリコン層１１３をドライエッチングにより形成する。ドライエッチング時には、第１のハードマスクのアモルファスシリコンあるいはポリシリコン１４０もエッチングされ、第１のアモルファスシリコンあるいはポリシリコン１４０が全てエッチングされると、ドライエッチング装置において検出することが可能なプラズマ発光強度が変化するため、このプラズマ発光強度の変化を検出することにより、エッチングの終点検出が可能になり、エッチングレートによらず安定して柱状シリコン層１１３の高さを制御することができる。
【0039】
上記の終点検出方法を用いるためには、柱状シリコン層ドライエッチング前のアモルファスシリコンあるいはポリシリコン１４０の膜厚が、柱状シリコン層の高さより小さく形成されている必要がある。
【0040】
図７を参照して、チャネル部となる柱状シリコン層１１３の側壁の凹凸の緩和や、ドライエッチング中にカーボンなどが打ち込まれたシリコン表面の除去のため、柱状シリコン層１１３及びシリコン基板１１０表面を犠牲酸化し、犠牲酸化膜１２３を形成する。
【0041】
図８を参照して、第２のレジスト１５０を塗布し、リソグラフィーを用いて第２のレジストにより平面状シリコン層のパターンを形成する。このときに、柱状シリコン層１１３及びシリコン基板１１０上には上記の犠牲酸化により形成された犠牲酸化膜１２３により、次工程のドライエッチング時に生じる副生成物等の汚染からシリコン表面が保護される。
【0042】
図９を参照して、シリコン基板１１０をドライエッチングにより加工して、平面状シリコン層１１２を形成する。
【0043】
図１０を参照して、第２のレジストを除去する。
【0044】
図１１を参照して、埋め込み酸化膜１２０を堆積し、平坦化を行う。
【0045】
図１２を参照して、平坦化を行った埋め込み酸化膜１２０をエッチングし、平面状シリコン層１１２を露出する。
【0046】
図１３を参照して、注入時に柱状シリコン層１１３の側壁から不純物が打ち込まれないために、オフセットスペーサ３０７を形成する。
【0047】
図１４を参照して、平面状シリコン層１１２に砒素やリンといった不純物を注入し、柱状シリコン層１１３下部と平面状シリコン層１１２にソース拡散層２００を形成する。
【0048】
また、本工程においては柱状シリコン層１１３上に形成される第１の窒化膜１３０により、柱状シリコン層１１３の上部への注入は行われない。上記のように平面状シリコン層に形成されるソース拡散層と柱状シリコン層上部に形成されるドレイン拡散層への注入を別々に行うことにより、それぞれの注入条件を容易に最適化できるため、ショートチャネル効果を抑制しリーク電流を抑制することができる。
【0049】
図１５を参照して、オフセットスペーサ３０７をエッチングする。
【0050】
図１６を参照して、酸化膜といった第１の絶縁膜３０３を堆積する。柱状シリコン層の下部、ソース拡散層上、柱状シリコン層上部に厚く第１の絶縁膜を堆積し、柱状シリコン層の側壁に薄く第１の絶縁膜を堆積する。
【0051】
図１７を参照して、エッチングにより、柱状シリコン層の側壁の酸化膜といった第１の絶縁膜をエッチングする。エッチングは等方性エッチングが好ましい。柱状シリコン層の底部、ソース拡散層上、柱状シリコン層上部に厚く絶縁膜を堆積し、柱状シリコン層の側壁に薄く絶縁膜を堆積したため、柱状シリコン層の側壁の絶縁膜をエッチング後も、柱状シリコン層の底部ソース拡散層上に第１の絶縁膜３０３が、柱状シリコン層上部に絶縁膜３０６が残る。この絶縁膜が、後に形成されるゲート電極及びゲート配線とソース拡散層の間に、ゲート絶縁膜より厚い第１の絶縁膜３０３となる。この第１の絶縁膜により後に形成されるゲート、ソース間の寄生容量を低減することができる。
【0052】
なお、このゲート電極及びゲート配線と平面状シリコン層の間に形成されることとなる第１の絶縁膜は、絶縁膜を柱状シリコン層が埋没するように堆積し、平坦化し、エッチバックを行うことで形成してもよい。
【0053】
図１８を参照して、酸化膜やシリコン酸窒化膜といったゲート絶縁膜１２４を形成し、図１９を参照して、ゲート導電膜である第２のアモルファスシリコンあるいはポリシリコン１４１を、柱状シリコン層１１３を埋め込むように成膜する。
【0054】
図２０を参照して、ＣＭＰ（化学機械研磨）により第２のアモルファスシリコンあるいはポリシリコン１４１を研磨し、ゲート導電膜の上面を平坦化する。ＣＭＰにおいて、第１のハードマスクである窒化膜１３０をＣＭＰのストッパーとして使用することにより、再現性よくＣＭＰ研磨量を制御することができる。
【0055】
図２１を参照して、ゲート導電膜である第２のアモルファスシリコンあるいはポリシリコン１４１をエッチバックすることにより、ゲート長を決定する。
【0056】
図２２を参照して、第１の酸化膜１２５を堆積し、第２の窒化膜１３１を堆積する。この第１の酸化膜１２５により、後工程において行われるウェット処理またはドライ処理からゲート電極上面が保護されるため、ゲート長の変動、つまりゲート長のばらつきやゲート電極上面からのゲート絶縁膜１２４へのダメージを抑制することができる。
【0057】
図２３を参照して、第２の窒化膜１３１をエッチバックすることにより第３の絶縁膜サイドウォールを形成する。このとき、第１の酸化膜１２５もエッチングされる。第３の絶縁膜サイドウォールの膜厚がゲート電極の膜厚となるため、第２の窒化膜１３１の成膜膜厚及びエッチバック条件を調整することによって、所望の膜厚のゲート電極を形成することができる。
【0058】
図２４を参照して、ゲート導電膜である第２のアモルファスシリコンあるいはポリシリコン１４１にリン（Ｐ）といった不純物を注入し、活性化する。
【0059】
図２５を参照して、反射防止膜（ＢＡＲＣ）層１６１及び第３のレジスト１６０等を塗布し、リソグラフィーを用いて第３のレジスト１６０によりゲート配線パターンを形成する。
【0060】
図２６を参照して、第３のレジスト１６０をマスクとして、ＢＡＲＣ層１６１及びゲート導電膜である第２のアモルファスシリコンあるいはポリシリコン１４１をエッチングして、ゲート電極１４１a及びゲート配線１４１ｂを形成する。
【0061】
図２７を参照して、第１の絶縁膜３０３の一部を、ソース拡散層２００の表面が露出するよう、ドライエッチングもしくはウェットエッチングにより除去する。
【0062】
図２８を参照して、第３のレジスト１６０及びＢＡＲＣ層１６１を除去し、後工程において行われる第１の窒化膜１３０及び第２の窒化膜１３１を除去する際、ゲート電極を保護するため、第４の酸化膜３０５を形成する。
【0063】
図２９を参照して、柱状シリコン層１１３上部の第１の窒化膜１３０及び第２の窒化膜１３１をドライエッチングもしくはウェットエッチングにより除去する。
【0064】
図３０を参照して、ドライエッチングもしくはウェットエッチングによりパッド酸化膜１２１、第１の酸化膜１２５、第４の酸化膜３０５を除去し、ソース拡散層２００を露出する。
【0065】
図３１を参照して、第３の絶縁膜１３２を成膜する。
【0066】
図３２を参照して、第３の絶縁膜１３２をエッチバックして、ソース拡散層２００の上面および柱状シリコン層１１３上部の表面を露出させ、柱状シリコン層１１３の側壁およびゲート電極１４１側壁に、第１の絶縁膜サイドウォール１３４、第２の絶縁膜サイドウォール１３３を形成、すなわち第２の絶縁膜をサイドウォール状に形成する。この第１の絶縁膜サイドウォール１３４、第２の絶縁膜サイドウォール１３３によりゲート電極１４１ａ及びゲート配線１４１ｂとソース拡散層２００及び第１の柱状シリコン上部に後に形成されるドレイン拡散層が分離されるため、金属と半導体の化合物によるゲート電極１４１ａ及びゲート配線１４１ｂとソース拡散層２００及びドレイン拡散層のショートを防止できる。また、柱状シリコン層１１３上部の側壁を第１の絶縁膜サイドウォール１３４で覆うことにより、柱状シリコン層１１３の側壁からの金属と半導体の化合物化を制御することができる。
【0067】
図３３を参照して、不純物注入等により柱状シリコン層１１３の上部にＰやＡｓなどの不純物を導入し、ドレイン拡散層２０１を形成する。ソース拡散層とドレイン拡散層との間はボディ３０９となる。
【0068】
図３４を参照して、ＮｉもしくはＣｏ等の第１の金属膜をスパッタし、熱処理を加えることでソース拡散層２００表面及びドレイン拡散層２０１表面に、金属と半導体の化合物を形成し、未反応の金属膜を除去することによってドレイン拡散層２０１上の金属と半導体の化合物１５２、およびソース拡散層２００上の金属と半導体の化合物１５３を形成する。
【0069】
柱状シリコン層を囲むゲート電極１４１ａ上に金属と半導体の化合物１５１が形成されることにより、ゲート電極１４１ａの寄生抵抗が減少する。ゲート電極１４１ａ上に金属と半導体の化合物１５１が形成されるためには、ゲート電極１４１ａの膜厚Ｗｇと第１の絶縁膜サイドウォール１３４の膜厚Ｗｓの膜厚において、Ｗｇ＞Ｗｓとなっており、ゲート電極１４１ａの表面が露出していればよい。
【0070】
図３５を参照して、窒化膜等のコンタクトストッパー膜１３５を成膜する。
【0071】
図３６を参照して、酸化膜等のコンタクト層間膜１２６を成膜後、ＣＭＰにより平坦化する。
【0072】
図３７を参照して、第４のレジストを塗布し、リソグラフィーを用いて第４のレジスト１８０により柱状シリコン層１１３の上部に形成されるコンタクトのパターンを形成する。
【0073】
図３８を参照して、柱状シリコン層１１３の上部に形成されるコンタクトのパターンを用いて層間絶縁膜１２６をエッチングし、柱状シリコン層上のコンタクト（第１のコンタクト）用のコンタクト孔１８１を形成する。このときの、コンタクト孔１８１の形状については後に詳述する。エッチングにはコンタクト層間膜とコンタクトストッパー膜の選択比が高い条件を用いることによって、コンタクトストッパー窒化膜１３５にてエッチングを停止させる。
【0074】
図３９を参照して、第５のレジストを塗布し、リソグラフィーを用いて第５のレジスト１８２により平面状シリコン層上に形成されるコンタクトのパターン、およびゲート配線１４１ｂ上に形成されるコンタクトのパターンを形成する。
【0075】
図４０を参照して、平面状シリコン層上に形成されるコンタクトのパターン、およびゲート配線１４１ｂ上に形成されるコンタクトのパターンを用いて層間絶縁膜１２６をエッチングし、平面状シリコン層のソース拡散層上のコンタクト（第２のコンタクト）用のコンタクト孔１８３、およびゲート配線層上のコンタクト（第３のコンタクト）用のコンタクト孔１８４を形成する。このとき、コンタクト孔の側面が基板にほぼ垂直となるようにコンタクト孔を形成すると、最も深い平面状シリコン層のソース拡散層上のコンタクト用のコンタクト孔１８３を確実に開口することができ、形成されるコンタクトのコンタクト抵抗を安定したものとすることができる。エッチングにはコンタクト層間膜とコンタクトストッパー膜の選択比が高い条件を用いることによって、コンタクトストッパー膜１３５にてエッチングを停止させる。
【0076】
図４１を参照して、柱状シリコン層上のコンタクト孔１８１、平面状シリコン層のソース拡散層上のコンタクト孔１８３、およびゲート配線層上のコンタクト孔１８４の底部に残存するコンタクトストッパー膜１３５をエッチングにより除去する。
【0077】
図４２を参照して、コンタクト孔にバリアメタル１７１であるタンタル（Ｔａ）や窒化タンタル（ＴａＮ）などを成膜後、銅（Ｃｕ）といった金属１７０をスパッタやめっきにより成膜して、ＣＭＰによってコンタクト１７２、１７３、１７４を形成する。バリアメタルとしてチタン（Ｔｉ）や窒化チタン（ＴｉＮ）を用いてもよい。また、タングステン（Ｗ）を用いてもよい。また、銅を含む合金を用いてもよい。
【0078】
図４３及び図４４を参照して、レジスト（図示されない）を塗布し、リソグラフィーを用いて第１層配線１７７、１７８、１７９のパターンを形成し、第１層配線１７７、１７８、１７９をバリアメタル１７５及び金属１７６を用いて形成する。
【0079】
上記の製造方法では、ゲート配線上のコンタクト孔１８４を平面状シリコン上のコンタクト孔１８３と同一工程にて形成しているが、ゲート配線上コンタクト孔１８４を柱状シリコン層上コンタクト孔１８１と同一工程にて形成してもよい。
【0080】
以下に本発明における柱状シリコン層上のコンタクト形状と柱状シリコン層上部の形状の関係について詳しく述べる。本発明に用いているＳＧＴは柱状シリコン層の寸法が小さいほどショートチャネル効果が抑制されるため、柱状シリコン層は最小寸法付近の寸法でリソグラフィーによりパターニングされた後、エッチング時における寸法シュリンクや犠牲酸化等により寸法が縮小され、最終的な柱状シリコン層の寸法はパターニング可能な最小寸法より小さく形成される。したがって、柱状シリコン層上部の寸法より、コンタクトの寸法は大きく形成されることが多い。
【0081】
図４５（ａ）はコンタクト層間膜エッチング後の柱状シリコン層上部の断面形状を示している。
【0082】
図４５（ａ）のようにコンタクト孔底部の寸法が柱状シリコン層上部及び側壁に成膜されるコンタクトストッパー膜の上面の寸法より大きい場合には、後工程のコンタクトストッパー膜エッチング時に、図４５（ｂ）のようにコンタクトストッパー膜エッチング後に柱状シリコン層上のコンタクト孔はゲート配線表面まで到達し、コンタクトとゲート配線はショートしてしまう。したがって、柱状シリコン層上のコンタクトとゲート配線層のショートを抑制するためには、コンタクト底部の寸法は柱状シリコン層上部及び側壁に成膜されるコンタクトストッパー膜の上面の寸法より小さく形成される必要がある。
【0083】
図４６〜図４８はコンタクト層間膜エッチング後の柱状シリコン層近傍の拡大図であり、図４６（ａ）、４７（ａ）はその平面図であり、図４６（ｂ）、４７（ｂ）〜図４８（ｃ）はＡ−Ａ’の断面図であって柱状シリコン層の上部近傍の拡大図である。
【0084】
図４６（ａ）〜（ｃ）のようにコンタクト底面の寸法が柱状シリコン層上部及び側壁に成膜されるコンタクトストッパー膜上面の寸法より小さい場合、すなわち第１のコンタクト用のコンタクト孔の底面の基板への投影面１８１ａが、柱状半導体層の上面及び側面に形成されたコンタクトストッパー膜の基板への投影形状の外周１３５ａ内に位置する場合には、コンタクトストッパー膜のゲート電極表面から第１のコンタクト用のコンタクト孔の底面まで縦方向の膜厚が、柱状シリコン層上部の膜厚より厚いため、１００％程度のオーバーエッチングが加わっても、ゲートとコンタクトのショートは発生しづらくなる。したがって、第１のコンタクト用のコンタクト孔１８１の形成においては、第１のコンタクト用のコンタクト孔の底面の基板への投影面が、柱状半導体層の上面及び側面に形成されたコンタクトストッパー膜の基板への投影形状の外周内に位置するように形成する。
【0085】
ここで、柱状シリコン層の上面及び側面に形成されたコンタクトストッパー膜は実際には図４７（ｂ）に示されるように、その上面の角部は直角ではなく丸まっている。コンタクトストッパー膜の上面の角部が丸まっている箇所においては、コンタクトストッパー膜として窒化膜、コンタクト層間膜として酸化膜を採用した場合、そのエッチングの選択比が低いため、コンタクト層間膜エッチング後において、コンタクトストッパー膜がよりエッチングされる場合がある。このため、図４７（ａ）、（ｂ）のようにコンタクト孔の底面の寸法が柱状シリコン層上部及び側壁に成膜されるコンタクトストッパー膜上面の寸法より小さく、さらにコンタクト孔の底面が上面よりも小さくなるように形成すると、コンタクト孔の底面はストッパー膜の上面の比較的平坦な部分に形成されるため、コンタクト層間膜エッチング時のコンタクト層間膜とコンタクトストッパー膜との選択比は高く、コンタクトストッパー膜がエッチングされる量が少なくなり、さらにコンタクトとゲートがショートしづらい構造とすることができる。そして、第１のコンタクト用のコンタクト孔の側面の傾きの平均がより大きいほどショートを抑制することができる。特に、柱状シリコン層上の第１のコンタクト用のコンタクト孔底面の寸法が柱状シリコン層の側壁上部に形成される第１の絶縁膜サイドウォール１３４より小さい場合、すなわち第１のコンタクト用のコンタクト孔の底面の基板への投影面１８１ａが、絶縁膜サイドウォールの基板への投影形状の外周１３４ａ内に位置している場合には、第１のコンタクト用のコンタクト孔の底面はストッパー膜上面が平坦な部分に形成されるため、コンタクトとゲートのショートは発生しづらい。
【0086】
ここで、より厳密には、コンタクト孔の形成において、コンタクト孔の側面が基板に垂直になるように形成しようとしても、エッチングの性質上コンタクト孔の上面よりも底面が若干小さくなり、コンタクト孔の深さが深いほど底面は小さくなる。したがって、コンタクト孔の側面がほぼ垂直になるように形成する第２のコンタクト用のコンタクト孔の側面の傾きの平均よりも第１のコンタクト用のコンタクト孔の側面の側面の傾きの平均が大きくなるように形成すればよい。すなわち、第１のコンタクト用のコンタクト孔の断面は図４７に示されるテーパー形状以外にも、図４８（ａ）、（ｂ）、（ｃ）等の形状であってもよく、図４８（ａ）、（ｂ）、（ｃ）のαとβを結ぶ線分と基板に対する垂線とがなす角度θがコンタクト孔の側面の傾きの平均であるところ、コンタクト孔の側面がほぼ垂直になるように形成する第２のコンタクト用のコンタクト孔の側面の傾きの平均よりも第１のコンタクト用のコンタクト孔の側面の側面の傾きの平均が大きくなるように形成すればよい。
【0087】
なお、第１のコンタクト用のコンタクト孔は、平面状シリコン層上の第２のコンタクト用のコンタクト孔１８３より浅いため、エッチングが途中で停止したり、抵抗値がバラつくなどの問題が発生しづらく、エッチング条件を調整することにより、このコンタクト孔を、コンタクト孔の側面がほぼ垂直になるように形成する第２のコンタクト用のコンタクト孔の側面の傾きの平均よりも第１のコンタクト用のコンタクト孔の側面の側面の傾きの平均が大きくなるように形成することは比較的容易である。
【0088】
また、変形例として、コンタクト孔の側面が基板にほぼ垂直になるように形成する第２のコンタクト用のコンタクト孔の側面の傾きの平均よりも第１のコンタクト用のコンタクト孔の側面の側面の傾きの平均が大きくなるように第１のコンタクト用のコンタクト孔形成する代わりに、柱状シリコン層上の第１のコンタクト用のコンタクト孔１８１をその側面が基板にほぼ垂直に形成し、その底面を小さく形成することにより同様の効果を得ることができる。上記実施例と同様に、特に、柱状シリコン層上の第１のコンタクト用のコンタクト孔の底面の寸法が柱状シリコン層の側壁上部に形成される第１の絶縁膜サイドウォール１３４より小さい場合、すなわち第１のコンタクトの底面の基板への投影面が、絶縁膜サイドウォールの基板への投影形状の外周内に位置している場合には、第１のコンタクト用のコンタクト孔の底面はストッパー膜上面が平坦な部分に形成されるため、コンタクトとゲートのショートは発生しづらい。柱状シリコン層上の第１のコンタクト用のコンタクト孔１８１は平面状シリコン層のソース拡散層上のコンタクト孔１８３より浅いため、深いコンタクトに比べ小さいコンタクトをパターニングすることは容易である。このとき、コンタクト層間膜をできるだけ薄く形成するとより小さなコンタクトをパターニングすることができる。
【0089】
ここで、上述のように、柱状シリコン層上のコンタクトは平面状シリコン層のソース拡散層上のコンタクトに比べて浅いため形成が容易であり、寸法が小さくても安定したコンタクト抵抗を得ることができる。 一方、平面状シリコン層のソース拡散層上のコンタクトは柱状シリコン層上コンタクトより深いためテーパー形状に形成した場合には、コンタクト底部が小さいためコンタクトは高抵抗であり、コンタクト抵抗のばらつきが大きくなるなどの不具合が生じやすい。したがって、平面状シリコン層上の第２のコンタクト用のコンタクト孔をその側面が基板にほぼ垂直となるように形成して第２のコンタクト用のコンタクト孔の底面の面積を維持しつつ、柱状シリコン層上の第１のコンタクト用のコンタクト孔の底面を小さく形成する構成とすると、柱状シリコン層上のコンタクトとゲート配線層のショートを抑制し、かつ安定して平面状シリコン層のソース拡散層上のコンタクト抵抗を得ることができ、より効果的である。
【0090】
また、第１の絶縁膜サイドウォール１３４が酸化膜で形成されている場合には、柱状シリコン層状のコンタクトとゲート電極のショートに加え柱状シリコン層側壁のエッチングを抑制することができる。第１の絶縁膜サイドウォール１３４が窒化膜で形成されている場合には、柱状シリコン層上部側壁からのエッチングが大きくなる場合があるが、絶縁膜サイドウォール１３４が酸化膜で形成されている場合には、コンタクトストッパー窒化膜エッチング時に酸化膜と選択比の高い条件を用いることにより、柱状シリコン層上部側壁部における過剰なエッチングを抑制できる。
【0091】
上記の実施例においては、コンタクト層間膜として酸化膜、コンタクトストッパー膜として窒化膜を例に示したが、コンタクト層間絶縁膜はＬｏｗ−ｋ膜等の他の膜絶縁膜であり、コンタクトストッパー膜はＬｏｗ−ｋ膜等の他の絶縁膜に対してエッチングの選択比をとれる他の絶縁膜であってもよい。
【0092】
また、上記の実施例においては、基板上に平面状半導体層が形成されていたが、ＳＯＩ基板等の基板上に絶縁膜が形成された基板を用いて、基板上の絶縁膜上に平面状半導体層が形成される構成とする等基板上に形成された何らかの層を介した基板の上方に平面状半導体層が形成される構成とすることができることは、当業者に明らかであろう。
【符号の説明】
【0093】
１１０．シリコン基板１１２．平面状シリコン層
１１３．柱状シリコン層
１２０．酸化膜
１２１．酸化膜
１２３．酸化膜
１２４．ゲート絶縁膜
１２５．酸化膜
１２６．コンタクト層間膜
１３０．窒化膜
１３１．窒化膜
１３２．絶縁膜
１３３．第２の絶縁膜サイドウォール
１３４．第１の絶縁膜サイドウォール
１３５．.コンタクトストッパー膜
１３５ａ．柱状半導体層の上面及び側面に形成されたコンタクトストッパー膜の基板への投影形状の外周
１４０．第１のアモルファスシリコンもしくはポリシリコン
１４１．第２のアモルファスシリコンもしくはポリシリコン（ゲート導電膜）
１４１ａ．ゲート電極
１４１ｂ．ゲート配線
１５０．第２のレジスト
１５１．金属と半導体の化合物
１５２．金属と半導体の化合物
１５３．金属と半導体の化合物
１６０．第３のレジスト
１６１．反射防止膜層（ＢＡＲＣ層）
１７０．金属
１７１．バリアメタル
１７２．コンタクト
１７３．コンタクト
１７４．コンタクト
１７５．バリアメタル
１７６．金属
１７７．第１層配線
１７８．第１層配線
１７９．第１層配線
１８０．第４のレジスト
１８１．柱状シリコン層上コンタクト孔
１８１ａ．第１のコンタクトの底面の前記基板への投影面
１８２．第５のレジスト
１８３．平面状シリコン層上コンタクト孔
１８４．ゲート配線上コンタクト孔
２００．ソース拡散層
２０１．ドレイン拡散層
３０１．レジスト
３０３．第１の絶縁膜
３０５．第４の酸化膜
３０６．絶縁膜
３０７．オフセットスペーサ
３０９．ボディ