特許 5946304 基準電圧回路

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】5946304

(24)【登録日】2016年6月10日

(45)【発行日】2016年7月6日

(54)【発明の名称】基準電圧回路

(51)【国際特許分類】

   G05F 3/30 20060101AFI20160623BHJP

【ＦＩ】

   G05F3/30

【請求項の数】1

【全頁数】8

(21)【出願番号】特願2012-65977(P2012-65977)

(22)【出願日】2012年3月22日

(65)【公開番号】特開2013-196621(P2013-196621A)

(43)【公開日】2013年9月30日

【審査請求日】2015年1月13日

(73)【特許権者】

【識別番号】715010864

【氏名又は名称】エスアイアイ・セミコンダクタ株式会社

(72)【発明者】

【氏名】大塚 直央

(72)【発明者】

【氏名】高田 幸輔

【審査官】 三澤 哲也

(56)【参考文献】

【文献】 特開昭６１−０４９２２４（ＪＰ，Ａ）

【文献】 特開昭６２−０６６７０８（ＪＰ，Ａ）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｇ０５Ｆ ３／３０

(57)【特許請求の範囲】

【請求項1】

複数のＰＮ接合素子の順方向電圧の差を電圧電流変換し、温度依存の少ない電圧を発生することができる基準電圧回路において、
前記ＰＮ接合素子へ流す電流を制御する電圧電流変換回路と
前記電圧電流変換回路に電力を供給するソースフォロア回路とを含み、
前記ソースフォロア回路は、
ゲートが前記基準電圧回路の出力端子に接続され、ソースが前記電圧電流変換回路の電源端子に接続されるデプレッション型ＭＯＳトランジスタで構成され、
前記電圧電流変換回路は、アンプと出力トランジスタを備え、
前記出力トランジスタは、バックゲートとソースが抵抗を介して前記基準電圧回路の出力端子に接続される
ことを特徴とする基準電圧回路。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、基準電圧を生成するバンドギャップ基準電圧回路に関する。

【背景技術】

【0002】

図３に、従来のバンドギャップ基準電圧回路の回路図を示す。従来のバンドギャップ基準電圧回路は、ＰＭＯＳトランジスタ３１１、３１２、３１３と、バイポーラトランジスタ３０１、３０２、３０３と、抵抗１０６、１０７、１０８、１０９、１１０、３３１、３３２と、アンプ１０２、３２１と、電源端子１０１と、グラウンド端子１００で構成されている。

【0003】

接続について説明する。アンプ１０２は、反転入力端子はバイポーラトランジスタ３０１のエミッタと抵抗１０７の接続点と抵抗１１０に接続され、非反転入力端子は抵抗１０８と抵抗１０６の接続点と抵抗１０９に接続され、出力はＰＭＯＳトランジスタ３１１のゲートに接続される。抵抗１０７のもう一方は抵抗３３２と抵抗１０８のもう一方に接続される。バイポーラトランジスタ３０１は、ベース及びコレクタはグラウンド端子１００に接続される。バイポーラトランジスタ３０２は、エミッタは抵抗１０６のもう一方に接続され、ベース及びコレクタはグラウンド端子１００に接続される。バイポーラトランジスタ３０３は、エミッタは抵抗１０９のもう一方と抵抗１１０のもう一方に接続され、ベース及びコレクタはグラウンド端子１００に接続される。ＰＭＯＳトランジスタ３１１は、ドレインは抵抗３３２のもう一方とアンプ３２１の反転入力端子に接続され、ソースは電源端子１０１に接続される。アンプ３２１は、非反転入力端子はＰＭＯＳトランジスタ３１３のドレインと抵抗３３１に接続され、出力はＰＭＯＳトランジスタ３１２のゲートとＰＭＯＳトランジスタ３１３のゲートに接続される。ＰＭＯＳトランジスタ３１２は、ドレインはバイポーラトランジスタ３０３のエミッタに接続され、ソースは電源端子１０１に接続される。ＰＭＯＳトランジスタ３１３のソースは電源端子１０１に接続される。抵抗３３１のもう一方はグラウンド端子１００に接続される。

【先行技術文献】

【非特許文献】

【0004】

【非特許文献1】ISSCC 2010/SESSION 4/ANALOG TECHNIQUES/4.3 (Figure 4.3.3)

【発明の概要】

【発明が解決しようとする課題】

【0005】

しかしながら従来の技術では、アンプ３２１が電源端子に供給される電源電圧の変動の影響を受け、基準電圧回路の出力電圧の電源電圧変動除去比（ＰＳＲＲ）を低下させるという課題があった。
本発明は、以上のような課題を解決するために考案されたものであり、電源電圧の変動やノイズの影響を受けることなく高いＰＳＲＲを得ることができる基準電圧回路を提供するものである。

【課題を解決するための手段】

【0006】

従来の課題を解決するために、本発明の基準電圧回路は以下のような構成とした。
ＰＮ接合素子における順方向電圧及びその差を電圧電流変換し、電圧を発生することができる基準電圧回路において、出力端子の電圧の温度特性を制御するアンプと、アンプに電力を供給するソースフォロア回路と、ＰＮ接合素子へ流す電流を制御するＰＭＯＳトランジスタとを備える。

【発明の効果】

【0007】

本発明によれば、電源電圧の変動やノイズの影響を低減して出力電圧のＰＳＲＲを向上させることができる。

【図面の簡単な説明】

【0008】

【図1】第一の実施形態の基準電圧回路を示す回路図である。

【図2】第二の実施形態の基準電圧回路を示す回路図である。

【図3】従来の基準電圧回路を示す回路図である。

【発明を実施するための形態】

【0009】

以下、本発明の実施形態について図面を参照して説明する。
＜第一の実施形態＞
図１は、第一の実施形態の基準電圧回路の回路図である。
第一の実施形態の基準電圧回路は、ＰＭＯＳトランジスタ１２２、１２３、１２４と、ＮＭＯＳトランジスタ１２５、１２６と、Ｎｃｈデプレッショントランジスタ１２１と、抵抗１０６、１０７、１０８、１０９、１１０、１３１、１３２、１３３と、ＰＮ接合素子１０３、１０４、１０５と、アンプ１０２と、定電流回路１４１と、グラウンド端子１００と、電源端子１０１と、出力端子１５１と、を備えている。ＰＭＯＳトランジスタ１２２、１２３、１２４と、ＮＭＯＳトランジスタ１２５、１２６と、定電流回路１４１で電圧電流変換回路１６１を構成し、ＰＭＯＳトランジスタ１２２は電圧電流変換回路１６１の出力トランジスタとして動作する。

【0010】

接続に関して説明する。アンプ１０２は、非反転入力端子はＰＮ接合素子１０３のアノードと抵抗１０７と抵抗１０９に接続され、反転入力端子は抵抗１０８と抵抗１０６の接続点と抵抗１１０に接続され、出力は抵抗１０７のもう一方と抵抗１０８のもう一方と出力端子１５１に接続される。ＰＮ接合素子１０３のカソードはグラウンド端子１００に接続される。ＰＮ接合素子１０４は、アノードは抵抗１０６のもう一方に接続され、カソードはグラウンド端子１００に接続される。ＰＮ接合素子１０５は、アノードは抵抗１０９のもう一方と抵抗１１０のもう一方とＰＭＯＳトランジスタ１２２のドレインに接続され、カソードはグラウンド端子１００に接続される。ＰＭＯＳトランジスタ１２２は、ゲートはＮＭＯＳトランジスタ１２５のドレインに接続され、ソースは抵抗１３１に接続され、バックゲートはソースに接続される。ＮＭＯＳトランジスタ１２５は、ゲートはＰＭＯＳトランジスタ１２２のソースに接続され、ソースは定電流回路１４１に接続され、バックゲートはグラウンド端子１００に接続される。定電流回路１４１のもう一方はグラウンド端子１００に接続される。ＮＭＯＳトランジスタ１２６は、ゲートは抵抗１３２と抵抗１３３の接続点に接続され、ドレインはＰＭＯＳトランジスタ１２４のゲート及びドレインに接続され、ソースはＮＭＯＳトランジスタ１２５のソースに接続され、バックゲートはグラウンド端子１００に接続される。抵抗１３３のもう一方はグラウンド端子１００に接続され、抵抗１３２のもう一方は出力端子１５１に接続される。ＰＭＯＳトランジスタ１２３は、ゲートはＰＭＯＳトランジスタ１２４のゲートに接続され、ドレインはＮＭＯＳトランジスタ１２５のドレインに接続され、ソースはＮｃｈデプレッショントランジスタ１２１のソースに接続され、バックゲートはソースに接続される。ＰＭＯＳトランジスタ１２４は、ソースはＰＭＯＳトランジスタ１２３のソースに接続され、バックゲートはソースに接続される。Ｎｃｈデプレッショントランジスタ１２１は、ゲートは出力端子１５１と抵抗１３１のもう一方に接続され、ドレインは電源端子１０１に接続され、バックゲートはグラウンド端子１００に接続される。

【0011】

次に、本実施形態の基準電圧回路の動作について説明する。ＰＮ接合素子１０３、１０４は適当な面積比（たとえば１対４等）で構成され、アンプ１０２の出力から出力端子１５１に電圧ＶＢＧを出力する。抵抗１３２と抵抗１３３の接続点をノードＸ、抵抗１３１とＰＭＯＳトランジスタ１２２のソースの接続点をノードＹとする。電圧電流変換回路１６１は出力電圧ＶＢＧを抵抗分割したノードＸの電圧とノードＹの電圧が同じになるようにＰＭＯＳトランジスタ１２２を制御する。

【0012】

電圧ＶＢＧはＰＮ接合素子１０３のアノードの電圧に抵抗１０７の両端の電圧を加算したものである。ＰＮ接合素子１０３のアノードの電圧は、温度の上昇に対して線形に減少する成分と非線形に減少する成分とを持つ。一方、抵抗１０７に流れる電流は温度の上昇に対して線形に増加する。結果として電圧ＶＢＧの温度特性はＰＮ接合素子１０３のアノード電圧による非線形性を持つ。ＰＮ接合素子１０５は、電圧ＶＢＧを温度に依存しない電圧とするために追加されたＰＮ接合素子である。ＰＮ接合素子１０５にはＰＮ接合素子１０３と異なる温度特性の電流が流れている。この場合、ＰＮ接合素子１０５のアノード電圧の温度特性の非線形成分は、ＰＮ接合素子１０３のアノード電圧の非線形成分と異なる係数を持つ。そのため、ＰＮ接合素子１０３のアノードとＰＮ接合素子１０５のアノードには温度に対して非線形な電位差が生じる。その電位差による電流は、アンプ１０２から供給され、抵抗１０７と抵抗１１０とを流れる。抵抗１０７を非線形な温度特性の電流が流れることで、抵抗１０７の両端には非線形な温度特性の電圧が生じる。この非線形な成分の大きさは、抵抗１１０の抵抗値の変更によって調節することができる。上記の調節により、抵抗１０７の両端の電圧の非線形な温度特性を、ＰＮ接合素子１０３のアノード電圧の非線形な温度特性を打ち消す向きに生じさせることで、電圧ＶＢＧを温度によらない一定電圧とすることができる。

【0013】

Ｎｃｈデプレッショントランジスタ１２１はソースフォロアを形成している。ゲートが出力端子に接続されているため、Ｎｃｈデプレッショントランジスタ１２１の閾値をＶｔｎｄとするとソース電圧はＶＢＧ＋｜Ｖｔｎｄ｜となり、電圧電流変換回路１６１を駆動するのに十分な電圧を出力することができる。この電圧を用いて電圧電流変換回路１６１は駆動され、電源による変動や電源ノイズの影響を受けることなく動作させることが可能となる。

【0014】

なお、ＰＮ接合素子はダイオードやバイポーラトランジスタを飽和結線して用いてもよい。また、他の構成でソースフォロアを形成してもよい。電流源１４１は抵抗であっても良い。

【0015】

以上に説明したように、第一の実施形態の基準電圧回路によれば、アンプの電源にゲートを出力端子に接続したＮｃｈデプレッショントランジスタのソースフォロアを用いることで、電源電圧の変動やノイズの影響を低減して出力電圧のＰＳＲＲを向上させることができる。

【0016】

＜第二の実施形態＞
図２は、第二の実施形態の基準電圧回路の回路図である。
第二の実施形態の基準電圧回路は、ＮＭＯＳトランジスタ２２２、２２３、２２４と、ＰＭＯＳトランジスタ２２５、２２６と、Ｐｃｈデプレッショントランジスタ２２１と、抵抗２０６、２０７、２０８、２０９、２１０、２３１、２３２、２３３と、ＰＮ接合素子２０３、２０４、２０５と、アンプ２０２と、定電流回路２４１と、グラウンド端子１００と、電源端子１０１と、出力端子２５１と、を備えている。ＮＭＯＳトランジスタ２２２、２２３、２２４と、ＰＭＯＳトランジスタ２２５、２２６と、定電流回路２４１で電圧電流変換回路２６１を構成し、ＮＭＯＳトランジスタ２２２は電圧電流変換回路２６１の出力トランジスタとして動作する。

【0017】

接続に関して説明する。アンプ２０２は、非反転入力端子はＰＮ接合素子２０３のカソードと抵抗２０７と抵抗２０９に接続され、反転入力端子は抵抗２０８と抵抗２０６の接続点と抵抗２１０に接続され、出力は抵抗２０７のもう一方と抵抗２０８のもう一方と出力端子２５１に接続される。ＰＮ接合素子２０３のアノードは電源端子１０１に接続される。ＰＮ接合素子２０４は、カソードは抵抗２０６のもう一方に接続され、アノードは電源端子１０１に接続される。ＰＮ接合素子２０５は、カソードは抵抗２０９のもう一方と抵抗２１０のもう一方とＮＭＯＳトランジスタ２２２のドレインに接続され、アノードは電源端子１０１に接続される。ＮＭＯＳトランジスタ２２２は、ゲートはＰＭＯＳトランジスタ２２５のドレインに接続され、ソースは抵抗２３１に接続され、バックゲートはソースに接続される。ＰＭＯＳトランジスタ２２５は、ゲートはＮＭＯＳトランジスタ２２２のソースに接続され、ソースは定電流回路２４１に接続され、バックゲートは電源端子１０１に接続される。定電流回路２４１のもう一方は電源端子１０１に接続される。ＰＭＯＳトランジスタ２２６は、ゲートは抵抗２３２と抵抗２３３の接続点に接続され、ドレインはＮＭＯＳトランジスタ２２４のゲート及びドレインに接続され、ソースはＰＭＯＳトランジスタ２２５のソースに接続され、バックゲートは電源端子１０１に接続される。抵抗２３３のもう一方は電源端子１０１に接続され、抵抗２３２のもう一方は出力端子２５１に接続される。ＮＭＯＳトランジスタ２２３は、ゲートはＮＭＯＳトランジスタ２２４のゲートに接続され、ドレインはＰＭＯＳトランジスタ２２５のドレインに接続され、ソースはＰｃｈデプレッショントランジスタ２２１のソースに接続され、バックゲートはソースに接続される。ＮＭＯＳトランジスタ２２４は、ソースはＮＭＯＳトランジスタ２２３のソースに接続され、バックゲートはソースに接続される。Ｐｃｈデプレッショントランジスタ２２１は、ゲートは出力端子２５１と抵抗２３１のもう一方に接続され、ドレインはグラウンド端子１００に接続され、バックゲートは電源端子１０１に接続される。

【0018】

次に、本実施形態の基準電圧回路の動作について説明する。ＰＮ接合素子２０３、２０４は適当な面積比（たとえば１対４等）で構成され、アンプ２０２の出力から出力端子２５１に電圧ＶＢＧを出力する。抵抗２３２と抵抗２３３の接続点をノードＸ、抵抗２３１とＮＭＯＳトランジスタ２２２のソースの接続点をノードＹとする。電圧電流変換回路２６１は出力電圧ＶＢＧを抵抗分割したノードＸの電圧とノードＹの電圧が同じになるようにＮＭＯＳトランジスタ２２２を制御する。

【0019】

電圧ＶＢＧはＰＮ接合素子２０３のカソードの電圧に抵抗２０７の両端の電圧を加算したものである。ＰＮ接合素子２０３のカソードの電圧は、温度の上昇に対して線形に増加する成分と非線形に増加する成分とを持つ。一方、抵抗２０７に流れる電流は温度の上昇に対して線形に増加する。結果として電圧ＶＢＧの温度特性はＰＮ接合素子２０３のカソード電圧による非線形性を持つ。ＰＮ接合素子２０５は、電圧ＶＢＧを温度に依存しない電圧とするために追加されたＰＮ接合素子である。ＰＮ接合素子２０５にはＰＮ接合素子２０３と異なる温度特性の電流が流れている。この場合、ＰＮ接合素子２０５のカソード電圧の温度特性の非線形成分は、ＰＮ接合素子２０３のカソード電圧の非線形成分と異なる係数を持つ。そのため、ＰＮ接合素子２０３のカソードとＰＮ接合素子２０５のカソードには温度に対して非線形な電位差が生じる。その電位差による電流は、アンプ２０２から供給され、抵抗２０７と抵抗２１０とを流れる。抵抗２０７を非線形な温度特性の電流が流れることで、抵抗２０７の両端には非線形な温度特性の電圧が生じる。この非線形な成分の大きさは、抵抗２１０の抵抗値の変更によって調節することができる。上記の調節により、抵抗２０７の両端の電圧の非線形な温度特性を、ＰＮ接合素子２０３のカソード電圧の非線形な温度特性を打ち消す向きに生じさせることで、電圧ＶＢＧを温度によらない一定電圧とすることができる。

【0020】

Ｐｃｈデプレッショントランジスタ２２１はソースフォロアを形成している。ゲートが出力端子に接続されているため、Ｐｃｈデプレッショントランジスタ２２１の閾値をＶｔｐｄとするとソース電圧はＶＢＧ＋｜Ｖｔｐｄ｜となり、電圧電流変換回路２６１を駆動するのに十分な電圧を出力することができる。この電圧を用いて電圧電流変換回路２６１は駆動され、電源による変動や電源ノイズの影響を受けることなく動作させることが可能となる。

【0021】

なお、ＰＮ接合素子はダイオードやバイポーラトランジスタを飽和結線して用いてもよい。また、他の構成でソースフォロアを形成してもよい。電流源２４１は抵抗であっても良い。

【0022】

以上に説明したように、第二の実施形態の基準電圧回路によれば、アンプの電源にゲートを出力端子に接続したＰｃｈデプレッショントランジスタのソースフォロアを用いることで、電源電圧の変動やノイズの影響を低減して出力電圧のＰＳＲＲを向上させることができる。

【符号の説明】

【0023】

１００ グラウンド端子
１０１ 電源端子
１５１ 出力端子
１０３、１０４、１０５、２０３、２０４、２０５ ＰＮ接合素子
１０２、２０２、３２１ アンプ
１４１、２４１ 定電流回路
１６１、２６１ 電圧電流変換回路

【図1】

【図2】

【図3】