特許 5951773 有機薄膜トランジスタのアレイ基板及び、その製造方法、並びに表示装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】5951773

(24)【登録日】2016年6月17日

(45)【発行日】2016年7月13日

(54)【発明の名称】有機薄膜トランジスタのアレイ基板及び、その製造方法、並びに表示装置

(51)【国際特許分類】

   G02F 1/1368 20060101AFI20160630BHJP

   H01L 21/336 20060101ALI20160630BHJP

   H01L 29/786 20060101ALI20160630BHJP

   H01L 21/28 20060101ALI20160630BHJP

   H01L 21/283 20060101ALI20160630BHJP

   H01L 51/05 20060101ALI20160630BHJP

   G02F 1/1343 20060101ALI20160630BHJP

【ＦＩ】

   G02F1/1368

   H01L29/78 612D

   H01L29/78 618B

   H01L29/78 617T

   H01L21/28 301B

   H01L21/28 301R

   H01L21/283 C

   H01L29/78 616U

   H01L29/78 617M

   H01L29/28 100A

   G02F1/1343

【請求項の数】18

【全頁数】13

(21)【出願番号】特願2014-526371(P2014-526371)

(86)(22)【出願日】2012年8月13日

(65)【公表番号】特表2014-529099(P2014-529099A)

(43)【公表日】2014年10月30日

(86)【国際出願番号】CN2012080026

(87)【国際公開番号】WO2013026360

(87)【国際公開日】20130228

【審査請求日】2015年6月5日

(31)【優先権主張番号】201110247820.7

(32)【優先日】2011年8月24日

(33)【優先権主張国】CN

(73)【特許権者】

【識別番号】510280589

【氏名又は名称】京東方科技集團股▲ふん▼有限公司

【氏名又は名称原語表記】ＢＯＥ ＴＥＣＨＮＯＬＯＧＹ ＧＲＯＵＰ ＣＯ．，ＬＴＤ．

(74)【代理人】

【識別番号】100108453

【弁理士】

【氏名又は名称】村山 靖彦

(74)【代理人】

【識別番号】100089037

【弁理士】

【氏名又は名称】渡邊 隆

(74)【代理人】

【識別番号】100110364

【弁理士】

【氏名又は名称】実広 信哉

(72)【発明者】

【氏名】▲張▼ 学▲輝▼

(72)【発明者】

【氏名】薛 建▲設▼

(72)【発明者】

【氏名】▲劉▼ 翔

【審査官】 弓指 洋平

(56)【参考文献】

【文献】 中国特許出願公開第１０２１４８１９６（ＣＮ，Ａ）

【文献】 特開２００５−２０３７２８（ＪＰ，Ａ）

【文献】 特開２００６−０１３４６８（ＪＰ，Ａ）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｇ０２Ｆ １／１３６８

Ｇ０２Ｆ １／１３４３

Ｈ０１Ｌ ２９／２８

Ｈ０１Ｌ ２９／７８

(57)【特許請求の範囲】

【請求項1】

１回目のパターニング工程によって、透明基板上に、ソース電極、ドレイン電極、データライン及び画素電極を有するパターンを形成する工程と、
２回目のパターニング工程によって、前記１回目のパターニング工程を行った前記透明基板上に、有機半導体パターン、ゲート絶縁層パターン、ゲート電極及びゲートラインを有するパターンを形成する工程と、
前記２回目のパターニング工程を行った前記透明基板上にパッシベーション層を堆積し、３回目のパターニング工程によって、データライン・インターフェイス、ゲートライン・インターフェイス及び画素インターフェイスを有するパターンを形成する工程と、
４回目のパターニング工程によって、前記３回目のパターニング工程を行った前記透明基板上に、共通電極のパターンを形成する工程と、を備えることを特徴とする有機薄膜トランジスタのアレイ基板の製造方法。

【請求項2】

前記１回目のパターニング工程によって、前記透明基板上に、前記ソース電極、前記ドレイン電極、前記データライン及び前記画素電極を有するパターンを形成する工程は、前記透明基板上に、第一の透明導電層、第一の金属層及びフォトレジストを順に堆積し、露光・現像した後、フォトレジストパターンによってエッチングし、チャンネルを形成し、前記フォトレジストをアッシングした後、残りのフォトレジストパターンによってエッチングし、前記第一の金属層からなる前記ソース電極、前記ドレイン電極、前記データライン及び前記第一の透明導電層からなる画素電極を有するパターンを形成することを特徴とする請求項１に記載の有機薄膜トランジスタのアレイ基板の製造方法。

【請求項3】

前記２回目のパターニング工程によって、前記１回目のパターニング工程を行った前記透明基板上に、前記有機半導体パターン、前記ゲート絶縁層パターン、前記ゲート電極及び前記ゲートラインを有するパターンを形成する工程は、
前記１回目のパターニング工程を行った前記透明基板上に有機半導体層を堆積する工程と、
前記透明基板上にゲート絶縁層を塗布する工程と、
前記透明基板上に第二の金属層を堆積する工程と、
前記透明基板上にフォトレジストを塗布し、露光・現像してからエッチングし、前記有機半導体層からなる前記有機半導体パターン、前記ゲート絶縁層からなる前記ゲート絶縁層パターン、前記第二の金属層からなるゲート電極及びゲートラインを有するパターンを形成する工程と、を備えることを特徴とする請求項１または２に記載の有機薄膜トランジスタのアレイ基板の製造方法。

【請求項4】

前記堆積した有機半導体層の厚みは３０〜１５０ｎｍであることを特徴とする請求項３に記載の有機薄膜トランジスタのアレイ基板の製造方法。

【請求項5】

前記堆積した有機半導体層の厚みは５０ｎｍであることを特徴とする請求項４に記載の有機薄膜トランジスタのアレイ基板の製造方法。

【請求項6】

前記堆積した有機半導体層はバナジルフタロシアニン有機半導体層であることを特徴とする請求項３〜５のいずれか１項に記載の有機薄膜トランジスタのアレイ基板の製造方法。

【請求項7】

前記堆積したゲート絶縁層は、６０〜１００℃になる前に、５〜２５分間ベークされ、１００〜１８０℃になった後、５〜２５分間ベークされ、前記ゲート絶縁層の厚みが２５０〜６００ｎｍであることを特徴とする請求項３〜６のいずれか１項に記載の有機薄膜トランジスタのアレイ基板の製造方法。

【請求項8】

前記堆積したゲート絶縁層は、１００℃になる前に２０分間ベークされ、１３０℃になった後２０分間ベークされ、前記ゲート絶縁層の厚みが５５０ｎｍであることを特徴とする請求項７に記載の有機薄膜トランジスタのアレイ基板の製造方法。

【請求項9】

前記堆積したゲート絶縁層はポリビニルピロリドン絶縁層であることを特徴とする請求項３〜８のいずれか１項に記載の有機薄膜トランジスタのアレイ基板の製造方法。

【請求項10】

前記堆積した第二の金属層はＭｏを用いることを特徴とする請求項３〜８のいずれか１項に記載の有機薄膜トランジスタのアレイ基板の製造方法。

【請求項11】

透明基板と、
画素電極と、
前記透明基板上に分布するソース電極、ドレイン電極及びデータラインと、
有機半導体パターンと、
ゲート絶縁層パターンと、
ゲート電極及びゲートラインと、
パッシベーション層、並びに前記パッシベーション層から形成されるデータライン・インターフェイス、ゲートライン・インターフェイス及び画素インターフェイスと、
共通電極と、を備え、
前記画素電極及び前記有機半導体パターンが前記透明基板と接触し；前記ゲート絶縁層パターンが前記有機半導体パターン上に分布し；前記ゲート電極が前記ゲート絶縁層パターン上に分布し；前記パッシベーション層が前記ゲート電極上に分布し；前記共通電極が前記パッシベーション層上に分布することを特徴とする有機薄膜トランジスタのアレイ基板。

【請求項12】

前記有機半導体パターンの厚みが３０〜１５０ｎｍであることを特徴とする請求項１１に記載の有機薄膜トランジスタのアレイ基板。

【請求項13】

前記有機半導体パターンの厚みは５０ｎｍであることを特徴とする請求項１２に記載の有機薄膜トランジスタのアレイ基板。

【請求項14】

前記有機半導体パターンはバナジルフタロシアニン有機半導体を用いることを特徴とする請求項１１〜１３のいずれか１項に記載の有機薄膜トランジスタのアレイ基板。

【請求項15】

前記ゲート絶縁層の厚みは２５０〜６００ｎｍであることを特徴とする請求項１１〜１４のいずれか１項に記載の有機薄膜トランジスタのアレイ基板。

【請求項16】

前記ゲート絶縁層の厚みは５５０ｎｍであることを特徴とする請求項１５に記載の有機薄膜トランジスタのアレイ基板。

【請求項17】

前記ゲート絶縁層はポリビニルピロリドン絶縁層であることを特徴とする請求項１１〜１６のいずれか１項に記載の有機薄膜トランジスタのアレイ基板。

【請求項18】

請求項１１〜１７のいずれか１項に記載の有機薄膜トランジスタのアレイ基板を備えることを特徴とする表示装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明の実施例は、有機薄膜トランジスタのアレイ基板及び、その製造方法、並びに表示装置に関する。

【背景技術】

【0002】

有機薄膜トランジスタ（ＯＴＦＴ）は、有機半導体を活性層とするロジックユニットであり、大面積に加工でき、フレキシブル基板に応用でき、プロセスコストが低い等のメリットを有し、フラットパネルディスプレイ、センサ、メモリカード、ＲＦＩＤタグ等の分野で広い将来性がある。よって、有機薄膜トランジスタの研究及び開発は、世界中に注目されている。

【0003】

従来技術では、一般的に、パターニング工程によって有機薄膜トランジスタのアレイ基板を製造する。パターニング工程毎に、マスクパターンを薄膜パターンに移し、かつ各層のパターンを他層の薄膜パターン上に正確に覆う必要がある。現在、５回以上のパターニング工程によって有機薄膜トランジスタのアレイ基板を製造することは普通である。これによって、用いられるマスクの数が多くなり、生産効率が低く、生産コストが高くなる。

【発明の概要】

【発明が解決しようとする課題】

【0004】

本発明は、有機薄膜トランジスタのアレイ基板の生産効率を向上し、生産コストを低下できる有機薄膜トランジスタのアレイ基板及び、その製造方法、並びに表示装置を提供することを目的とする。

【課題を解決するための手段】

【0005】

本発明の一側面によれば、１回目のパターニング工程によって、透明基板上に、ソース電極、ドレイン電極、データライン及び画素電極を有するパターンを形成する工程と、２回目のパターニング工程によって、前記１回目のパターニング工程を行った前記透明基板上に、有機半導体パターン、ゲート絶縁層パターン、ゲート電極及びゲートラインを有するパターンを形成する工程と、前記２回目のパターニング工程を行った前記透明基板上にパッシベーション層を堆積し、３回目のパターニング工程によって、データライン・インターフェイス、ゲートライン・インターフェイス及び画素インターフェイスを有するパターンを形成する工程と、４回目のパターニング工程によって、前記３回目のパターニング工程を行った前記透明基板上に、共通電極のパターンを形成する工程と、を備える、有機薄膜トランジスタのアレイ基板の製造方法を提供する。

【0006】

本発明の他の側面によれば、透明基板と、前記透明基板上に分布する画素電極と、前記透明基板上に分布するソース電極、ドレイン電極及びデータラインと、前記透明基板上に分布する有機半導体パターンと、前記透明基板上に分布するゲート絶縁層パターンと、前記透明基板上に分布するゲート電極及びゲートラインと、前記透明基板上に分布するパッシベーション層、並びにパッシベーション層から形成されるデータライン・インターフェイス、ゲートライン・インターフェイス及び画素インターフェイスと、前記透明基板上に分布する共通電極と、を備える、有機薄膜トランジスタのアレイ基板を提供する。

【発明の効果】

【0007】

４回のパターニング工程によって有機薄膜トランジスタのアレイ基板を製造し、１回のパターニング工程でソース・ドレイン電極、データライン及び画素電極を形成し、１回のパターニング工程で有機半導体パターン、ゲート電極、ゲートライン及び絶縁層パターンを形成することによって、有機薄膜トランジスタのアレイ基板は、製造工程が簡単化になり、製造コストが低下され、製造時間が短縮され、製造効率が向上された。

【図面の簡単な説明】

【0008】

以下、本発明の実施例をさらに明確に説明するように、実施例の図面を簡単に説明する。当然ながら、以下に説明する図面は、本発明の一部の実施例に関するものに過ぎず、本発明を限定するものではない。

【図1】本発明の実施例に係る有機薄膜トランジスタのアレイ基板（ＯＴＦＴ）の製造方法を示すフローチャートである。

【図2】本発明の実施例に係る有機薄膜トランジスタのアレイ基板の構造概略図である。

【図3a】本発明の実施例において、透明基板に第一の透明導電層及び第一の金属層が形成された状態を示す断面概略図である。

【図3b】本発明の実施例における１回目のパターニング工程において、ハーフトーンまたはグレートーンマスクによって露光・現像されたＯＴＦＴアレイ基板の断面概略図である。

【図3c】本発明の実施例における１回目のパターニング工程において、１回目のエッチングがされたＯＴＦＴアレイ基板の断面概略図である。

【図3d】本発明の実施例における１回目のパターニング工程において、フォトレジストをアッシングしたＯＴＦＴアレイ基板の断面概略図である。

【図3e】本発明の実施例における１回目のパターニング工程において、２回目のエッチングがされたＯＴＦＴアレイ基板の断面概略図である。

【図3f】本発明の実施例における１回目のパターニング工程において、フォトレジストをアッシングしたＯＴＦＴアレイ基板の断面概略図である。

【図3g】本発明の実施例における１回目のパターニング工程において、フォトレジストをアッシングしたＯＴＦＴアレイ基板の平面概略図である。

【図4a】本発明の実施例において、有機半導体層、絶縁層及び第二の金属層を製造したＯＴＦＴアレイ基板の断面概略図である。

【図4b】本発明の実施例における２回目のパターニング工程において、露光・現像したＯＴＦＴアレイ基板の断面概略図である。

【図4c】本発明の実施例における２回目のパターニング工程において、エッチングされたＯＴＦＴアレイ基板の断面概略図である。

【図4d】本発明の実施例において、２回目のパターニング工程を行ったＯＴＦＴアレイ基板の断面概略図である。

【図4e】本発明の実施例において、２回目のパターニング工程を行ったＯＴＦＴアレイ基板の平面概略図である。

【図5】本発明の実施例において、３回目のパターニング工程を行った前記ＯＴＦＴアレイ基板の断面概略図である。

【図6a】本発明の実施例において、第二の透明導電層を形成したＯＴＦＴアレイ基板の断面概略図である。

【図6b】本発明の実施例における４回目のパターニング工程において、露光・現像されたＯＴＦＴアレイ基板の断面概略図である。

【図6c】本発明の実施例における４回目のパターニング工程において、エッチングされたＯＴＦＴアレイ基板の断面概略図である。

【図6d】本発明の実施例における４回目のパターニング工程において、フォトレジストをアッシングしたＯＴＦＴアレイ基板の断面概略図である。

【図6e】本発明の実施例における４回目のパターニング工程において、フォトレジストをアッシングしたＯＴＦＴアレイ基板の平面概略図である。

【発明を実施するための形態】

【0009】

以下、本発明が解决しようとする技術的課題、技術的手段及び効果をさらに明確にするために、図面及び具体的な実施例を参照して詳しく説明する。

【0010】

（第１の実施例）
本発明の実施例は、従来技術に係る有機薄膜トランジスタのアレイ基板を製造するとき、マスクが比較的多く用いられ、生産効率が低く、生産コストが比較的高い問題に鑑みて、有機薄膜トランジスタのアレイ基板の生産効率を向上し、生産コストを低下できる有機薄膜トランジスタのアレイ基板の製造方法を提供する。

【0011】

図１は本発明の実施例に係る有機薄膜トランジスタのアレイ基板の製造方法を示すフローチャートである。図１に示すように、本実施例は、１回目のパターニング工程によって、透明基板上に、ソース電極、ドレイン電極、データライン及び画素電極を有するパターンを形成するステップ１０１と、２回目のパターニング工程によって、１回目のパターニング工程を行った透明基板上に、有機半導体パターン、ゲート絶縁層パターン、ゲート電極及びゲートラインを有するパターンを形成するステップ１０２と、２回目のパターニング工程を行った透明基板上に、パッシベーション層を堆積し、３回目のパターニング工程によって、データライン・インターフェイス、ゲートライン・インターフェイス及び画素インターフェイスを有するパターンを形成するステップ１０３と、４回目のパターニング工程によって、３回目のパターニング工程を行った透明基板上に、共通電極のパターンを形成するステップ１０４と、を備える。

【0012】

有機半導体パターンは、製造しようとする薄膜トランジスタの活性層（ａｃｔｉｖｅ ｌａｙｅｒ）パターンである。

【0013】

本実施例に係る有機薄膜トランジスタのアレイ基板の製造方法は、四回のパターニング工程によって有機薄膜トランジスタのアレイ基板を製造する方法であり、１回のパターニング工程でソース電極、ドレイン電極、データライン及び画素電極を形成し、１回のパターニング工程で有機半導体パターン、ゲート電極、ゲートライン及び絶縁層のパターンを形成することによって、有機薄膜トランジスタのアレイ基板は、製造工程が簡単化になり、製造コストが低下され、製造時間が短縮され、製造効率が向上された。

【0014】

以下、図面を参照しながら、上記有機薄膜トランジスタのアレイ基板の製造方法の実施例の例示例を説明する。本実施例は、以下のステップを備える。

【0015】

ステップ１では、まず、スパッタリング法によって、透明基板１上に、第一の透明導電層である透明導電薄膜２を一層堆積し、そして、透明導電薄膜２上に、第一の金属層であるソース・ドレイン金属薄膜３を形成する。図３ａは、透明基板１上に、透明導電薄膜２及びソース・ドレイン金属薄膜３が形成された断面概略図である。透明基板１は、例えば、ガラス基板またはプラスチック基板である。透明導電薄膜２の材料は、例えば、酸化インジウムスズ（ＩＴＯ）、酸化インジウム亜鉛（ＩＺＯ）等である。第一の金属層は、例えば、アルミニウムまたはアルミニウム合金である。

【0016】

そして、フォトレジスト８を一層塗布し、ハーフトーンまたはグレートーンマスクによってフォトレジスト８を露光・現像する。図３ｂは、本発明の実施例における１回目のパターニング工程において、ハーフトーンまたはグレートーンマスクによって露光・現像したＯＴＦＴアレイ基板の断面概略図である。図３ｂにおいて、領域Ａは、フォトレジスト除去領域であり、領域Ｃは、フォトレジスト一部保留領域であり、領域Ｂはフォトレジスト完全保留領域であり、領域Ａ〜Ｃは、フォトレジストの厚みが互いに異なる。フォトレジスト完全保留領域は、ソース電極、ドレイン電極及びデータラインが形成されるパターン領域に対応し、フォトレジスト一部保留領域は、画素電極が形成されるパターン領域に対応し、フォトレジスト完全除去領域は、フォトレジスト完全保留領域及びフォトレジスト一部保留領域以外の領域に対応し、薄膜トランジスタのチャンネル領域を形成するための領域を備える。

【0017】

図３ｂに示すＯＴＦＴアレイ基板に１回目のエッチングをすることによって、フォトレジスト完全除去領域における透明導電薄膜、及びソース・ドレイン電極の金属層薄膜をエッチングする。図３ｃは、本発明の実施例における１回目のパターニング工程において、１回目のエッチングを行った後のＯＴＦＴアレイ基板の断面概略図である。

【0018】

そして、図３ｃに示すＯＴＦＴアレイ基板上のフォトレジストをアッシングすることによって、フォトレジストの一部保留領域におけるフォトレジストが除去される。図３ｄは、本発明の実施例における１回目パターニング工程において、フォトレジストをアッシングした後のＯＴＦＴアレイ基板の断面概略図である。

【0019】

そして、図３ｄに示すＯＴＦＴアレイ基板に２回目のエッチングをすることによって、フォトレジストの一部保留領域におけるソース・ドレインの金属層薄膜が除去され、画素電極２２（図３ｇも参照）が得られる。図３ｅは、本発明の実施例における１回目のパターニング工程において、２回目のエッチングを行った後のＯＴＦＴアレイ基板の断面概略図であり、２回目のエッチングをすることで、ソース電極２３ａ、ドレイン電極２３ｂ及びデータライン２３ｃが形成される（図３ｇも参照）。

【0020】

図３ｆは、本発明の実施例における１回目のパターニング工程において、フォトレジストがアッシングされたＯＴＦＴアレイ基板の断面概略図である。図３ｇは、本発明の実施例における１回目のパターニング工程において、フォトレジストをアッシングしたＯＴＦＴアレイ基板の平面図である。

【0021】

ステップ２では、ステップ１が完了した後、有機半導体薄膜４を堆積する。真空蒸発などの方法によって有機半導体薄膜４を堆積してもよい。有機半導体層の材料は、バナジルフタロシアニン有機半導体であってもよい。本実施例における有機半導体層は、厚みが３０〜１５０ｎｍであり、特に５０ｎｍであることが好ましい。厚みが５０ｎｍであると、有機半導体層に形成される有機半導体パターン（活性層）は、キャリヤーの移動度がよくなり、表示効果も比較的よくなる。

【0022】

そして、スピンオン法によってゲート絶縁層薄膜５を製造する。ゲート絶縁層薄膜５の材料は、ポリビニルピロリドン（ＰＶＰ）等であってもよい。ゲート絶縁層薄膜５は、スピンオン法の他に、本領域の他の通常方法によって製造してもよい。本実施例におけるゲート絶縁層は、６０〜１００℃になる前に、５〜２５分間ベークされ、１００〜１８０℃になった後、５〜２５分間ベークされた後、厚みが２５０〜６００ｎｍになる。ゲート絶縁層薄膜は、１００℃になる前に２０分間ベークされ、１３０℃になる後２０分間ベークされた後、厚みが５５０ｎｍになることが好ましい。このときのゲート絶縁層薄膜は、絶縁効果及び層の厚みを両立でき、技術的効果が比較的よくなる。

【0023】

そして、スパッタリング法によって、例えば、Ｍｏ金属薄膜を第二の金属層であるゲート金属薄膜６として堆積する。図４ａは、本発明の実施例における有機半導体層、ゲート絶縁層及びゲート電極薄膜が形成された後の断面概略図である。

【0024】

フォトレジスト８を一層スピンオンし、フォトレジスト８を露光・現像する。図４ｂは、本発明の実施例における２回目のパターニング工程において、露光・現像されたＯＴＦＴアレイ基板の断面概略図である。

【0025】

図４ｂに示すＯＴＦＴアレイ基板をエッチングすることによって、フォトレジスト完全除去領域における、ゲート電極の金属層薄膜、絶縁層薄膜、及び有機半導体層薄膜がエッチングされる。図４ｃは、本発明の実施例における２回目のパターニング工程において、エッチングされたＯＴＦＴアレイ基板の断面概略図である。

【0026】

図４ｄは、本発明の実施例において、図４ｃに示すＯＴＦＴアレイ基板におけるフォトレジストをアッシングし、２回目のパターニング工程をしたＯＴＦＴアレイ基板の断面概略図である。これによって、パターニングされた有機半導体パターン２４、ゲート絶縁層パターン２５、ゲート電極２６及びそれに接続されるゲートライン２６ｂ（図４ｅも参照）が得られる。図４ｅは、本発明の実施例において、２回目のパターニング工程を行ったＯＴＦＴアレイ基板の平面図である。

【0027】

ステップ３では、ステップ２が完了した透明基板上に、パッシベーション層７を堆積し、パッシベーション層薄膜を堆積した後、３回目のパターニング工程によって、データラインパッド領域、ゲートラインパッド領域及びドレイン電極領域の一部におけるパッシベーション層が全て除去され、データラインパッド領域及びゲートラインパッド領域が露出され、パターニングされたパッシベーション層２７が形成される。図５は、本発明の実施例において、３回目のパターニング工程を行った後のＯＴＦＴアレイ基板の断面概略図である。

【0028】

ステップ４では、ステップ３が完了した透明基板上に、第二の透明導電層である透明導電薄膜９を一層堆積する。図６ａは、本発明の実施例において、透明導電薄膜が形成された断面概略図である。

【0029】

そして、フォトレジスト８をスピンオンし、フォトレジストを露光・現像する。図６ｂは、本発明の実施例における４回目のパターニング工程において、露光・現像されたＯＴＦＴアレイ基板の断面概略図である。

【0030】

フォトレジスト完全除去領域における透明導電薄膜をエッチングする。図６ｃは、本発明の実施例における４回目のパターニング工程において、エッチングされたＯＴＦＴアレイ基板の断面概略図である。

【0031】

そして、図６ｃに示すＯＴＦＴアレイ基板に対してフォトレジストをアッシングし、共通電極２８を得る、図６ｄは、本発明の実施例における４回目のパターニング工程において、フォトレジストをアッシングした後のＯＴＦＴアレイ基板の断面概略図である。図６ｅは、本発明の実施例における４回目のパターニング工程において、フォトレジストをアッシングした後のＯＴＦＴアレイ基板の平面図である。共通電極２８は、例えば、櫛歯電極またはスリットが形成された板状電極である。

【0032】

本実施例において、４回のパターニング工程によって、製造された有機薄膜トランジスタのアレイ基板は、ゲートライン及びデータラインを有し、ゲートラインとデータラインとに画成される画素領域内に、画素電極及び有機薄膜トランジスタが形成される。本実施例に係る有機薄膜トランジスタのアレイ基板は、トップゲートのボトム接触構造であり、ソース電極、ドレイン電極及び画素電極が絶縁基板上に形成され、有機半導体層がソース・ドレイン電極上に形成され、絶縁層が有機半導体層上に形成され、ゲート電極が絶縁層上に形成され、パッシベーション層がゲート電極上に形成され、共通電極がパッシベーション層上に形成される。製造中に、ソース・ドレイン電極、データライン及び画素電極を１回のパターニング工程で形成して、有機半導体パターン、ゲート電極、ゲートライン及び絶縁層パターンを１回のパターニング工程で形成することによって、有機薄膜トランジスタのアレイ基板は、製造工程が簡単化され、製造コストが低下され、製造時間が短縮され、製造効率が向上された。

【0033】

（第２の実施例）
本実施例は、例えば、第１の実施例に記載の４回のパターニング工程によって製造される有機薄膜トランジスタのアレイ基板を提供する。

【0034】

図２は、本発明の実施例に係る有機薄膜トランジスタのアレイ基板の構造を示す概略図である。図２（図６ｅも参照）に示すように、本実施例に係る有機薄膜トランジスタのアレイ基板は、透明基板２１と、透明基板２１上に分布され、第一の透明導電層からなる画素電極２２と、透明基板２１上に分布され、第一の金属層からなるソース電極２３ｂ、ドレイン電極２３ａ、及びデータライン２３ｃと、透明基板２１上に分布され、有機半導体層からなる有機半導体パターン２４と、透明基板２１上に分布され、ゲート絶縁層からなるゲート絶縁層パターン２５と、透明基板２１上に分布され、第二の金属層からなるゲート電極２６及びゲートラインと、透明基板２１上に分布するパッシベーション層２７、パッシベーション層からなるデータライン・インターフェイス、ゲートライン・インターフェイス及び画素インターフェイスと、透明基板２１上に分布され、第二の透明導電層からなる共通電極２８と、を備える。

【0035】

透明基板２１は、例えば、ガラスまたはプラスチック基板である。ソース電極２３ｂは、画素電極２２上に形成され、ドレイン電極２３ａ及びデータライン（図示しない）は、一体に形成され、その下方に透明導電材料層が残される。有機半導体パターン２４は、ソース電極２３ｂとドレイン電極２３ａとの間のチャンネル領域の上方に形成される。ゲート絶縁層パターン２５は、有機半導体パターン２４上に形成される。ゲート電極２６及びゲートライン（図示しない）は、有機半導体パターン２４上に一体に形成される。パッシベーション層２７は、基板２１全体上を覆い、共通電極２８は、パッシベーション層上に形成され、例えば、櫛歯電極又はスリットが形成される板状電極である。

【0036】

さらに、有機半導体層は、厚みが例えば３０〜１５０ｎｍである。

【0037】

有機半導体層は、厚みが例えば５０ｎｍであることが好ましい。このとき、有機半導体層に形成される有機半導体パターン（活性層）は、キャリヤー移動度が比較的よくなり、表示効果も比較的よくなる。

【0038】

さらに、有機半導体層は、例えば、バナジルフタロシアニン有機半導体層である。

【0039】

さらに、ゲート絶縁層は、厚みが例えば２５０〜６００ｎｍである。ゲート絶縁層は、厚みが５５０ｎｍであることが好ましい。このときのゲート絶縁層薄膜は、絶縁効果と膜層の厚みとを両立でき、技術効果がよくなる。

【0040】

さらに、ゲート絶縁層は、例えばポリビニルピロリドン絶縁層である。

【0041】

本実施例に係る有機薄膜トランジスタのアレイ基板は、４回のパターニング工程によって製造してもよい。製造中に、ソース・ドレイン電極、データライン及び画素電極を１回のパターニング工程で形成し、有機半導体パターン、ゲート電極、ゲートライン及び絶縁層パターンを１回のパターニング工程で形成することによって、有機薄膜トランジスタのアレイ基板は、製造工程が簡単化され、製造コストが低下され、製造時間が短縮され、製造効率が向上される。

【0042】

本発明の実施例は、上述した有機薄膜トランジスタのアレイ基板を備える表示装置をさらに提供する。表示装置には、液晶パネル、液晶テレビ、液晶表示ディバイス、デジタルフォトフレーム、電子ペーパー、携帯電話等が含まれる。

【0043】

以上は本発明の好ましい実施方式に過ぎない。当業者にとって、本発明の技術範囲を逸脱しない前提で行われる改善や変更は、本発明の保護範囲に入る。

【符号の説明】

【0044】

１ 透明基板
２ 透明導電薄膜
３ ソース・ドレイン金属薄膜
４ 有機半導体薄膜
５ ゲート絶縁層薄膜
６ ゲート金属薄膜
７ パッシベーション層
８ フォトレジスト
９ 透明導電薄膜
Ａ フォトレジスト除去領域
Ｂ フォトレジスト完全保留領域
Ｃ フォトレジスト一部保留領域
２２ 画素電極
２３ａ ソース電極
２３ｂ ドレイン電極
２３ｃ データライン
２４ 有機半導体パターン
２５ ゲート絶縁層パターン
２６ ゲート電極
２６ｂ ゲートライン
２７ パッシベーション層
２８ 共通電極

【図1】

【図2】

【図3a】

【図3b】

【図3c】

【図3d】

【図3e】

【図3f】

【図3g】

【図4a】

【図4b】

【図4c】

【図4d】

【図4e】

【図5】

【図6a】

【図6b】

【図6c】

【図6d】

【図6e】