特許 5952035 ローパスフィルタ回路及びボルテージレギュレータ

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】5952035

(24)【登録日】2016年6月17日

(45)【発行日】2016年7月13日

(54)【発明の名称】ローパスフィルタ回路及びボルテージレギュレータ

(51)【国際特許分類】

   G05F 1/56 20060101AFI20160630BHJP

【ＦＩ】

   G05F1/56 310H

【請求項の数】4

【全頁数】8

(21)【出願番号】特願2012-54844(P2012-54844)

(22)【出願日】2012年3月12日

(65)【公開番号】特開2013-190855(P2013-190855A)

(43)【公開日】2013年9月26日

【審査請求日】2015年1月13日

(73)【特許権者】

【識別番号】715010864

【氏名又は名称】エスアイアイ・セミコンダクタ株式会社

(72)【発明者】

【氏名】坂口 薫

【審査官】 安食 泰秀

(56)【参考文献】

【文献】 特開２０１１−０２２６８９（ＪＰ，Ａ）

【文献】 特開２０１１−１１３３２１（ＪＰ，Ａ）

【文献】 特開２００７−２０６９４８（ＪＰ，Ａ）

【文献】 特開２００４−０９４７８８（ＪＰ，Ａ）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｇ０５Ｆ １／５６

(57)【特許請求の範囲】

【請求項1】

第一のＰＭＯＳトランジスタと、第二のＰＭＯＳトランジスタと、容量と電流源を有するローパスフィルタ回路であって、
前記第一のＰＭＯＳトランジスタは、ソースを入力端子に接続され、ドレインを出力端子に接続され、ゲートを前記電流源の一方の端子に接続され、
前記第二のＰＭＯＳトランジスタは、ソースを前記入力端子に接続され、ゲートおよびドレインを前記電流源の一方の端子に接続され、
前記容量は、前記出力端子と接地端子の間に接続され、
前記電流源の他方の端子は接地され、
前記第一のＰＭＯＳトランジスタと前記第二のＰＭＯＳトランジスタのバックゲート端子の電位は同電位で、前記第一のＰＭＯＳトランジスタと前記第二のＰＭＯＳトランジスタのソースの電位よりも高い、
ことを特徴とするローパスフィルタ回路。

【請求項2】

基準電圧発生回路と、アンプと、出力トランジスタと、請求項１記載のローパスフィルタ回路を有するボルテージレギュレータであって、
前記基準電圧発生回路は、第一の基準電圧と、前記第一の基準電圧よりも高い第二の基準電圧と、を発生し、
前記ローパスフィルタ回路は、前記入力端子に前記第一の基準電圧が入力され、前記出力端子が前記アンプの第一の入力端子に接続され、
前記出力トランジスタは、ゲートが前記アンプの出力端子に接続され、ソースが電源に接続され、ドレインが前記ボルテージレギュレータの出力端子及び前記アンプの第二の入力端子に接続され、
前記第一のＰＭＯＳトランジスタと前記第二のＰＭＯＳトランジスタの基板に前記第二の基準電圧が接続される、
ことを特徴とするボルテージレギュレータ。

【請求項3】

前記基準電圧発生回路は、直列接続された複数の抵抗を備え、前記第一の基準電圧と前記第二の基準電圧は前記複数の抵抗から出力される、
ことを特徴とする請求項２記載のボルテージレギュレータ。

【請求項4】

前記基準電圧発生回路は、ゲートが共通に接続された第一のＮＭＯＳデプレッショントランジスタと第二のＮＭＯＳデプレッショントランジスタとＮＭＯＳエンハンスメントトランジスタを有し、
前記第一のＮＭＯＳデプレッショントランジスタは、ドレインが電源に接続され、ソースが前記第二のＮＭＯＳデプレッショントランジスタのドレインに接続され、
前記第二のＮＭＯＳデプレッショントランジスタは、ゲートとソースが前記ＮＭＯＳエンハンスメントトランジスタのゲートとドレインと接続され、
前記ＮＭＯＳエンハンスメントトランジスタは、ソースが接地され、
前記ＮＭＯＳエンハンスメントトランジスタのドレインから前記第一の基準電圧が出力され、前記第二のＮＭＯＳデプレッショントランジスタのドレインから前記第二の基準電圧が出力される、
ことを特徴とする請求項２記載のボルテージレギュレータ。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、半導体集積回路におけるローパスフィルタ回路、及び、ローパスフィルタ回路を備えたボルテージレギュレータに関する。

【背景技術】

【0002】

高周波回路や無線装置を搭載した電子機器においては低ノイズ電源が必要とされ、ノイズ特性の良好なＬＤＯ（低ドロップアウト電圧）ボルテージレギュレータが用いられる。ボルテージレギュレータの出力ノイズは、内部基準電圧回路で発生する１／ｆノイズと、出力電圧を決定するための抵抗分圧回路で発生する抵抗熱雑音が主要因である。近年携帯電子機器の使用時間の延長が求められていることに合わせて、バイポーラトランジスタ集積回路よりも、より消費電流の小さいＣＭＯＳトランジスタ集積回路が使用される傾向が高まっているが、バイポーラトランジスタ回路よりもＣＭＯＳトランジスタ回路の方が１／ｆノイズが大きいことが知られている。そのため、ＣＭＯＳトランジスタ回路のボルテージレギュレータのノイズを抑制することが求められている。一般に１／ｆノイズはＭＯＳトランジスタのチャネルの界面効果に因ると考えられており、低周波数領域で大きいことが特徴である。より低ノイズ電圧を得るため、内部基準電圧回路の出力にローパスフィルタ回路を接続した構成が用いることが知られている（特許文献１参照）。ただし、１／ｆノイズは低周波数領域で大きいため、ローパスフィルタ回路でノイズを十分に抑えるためには、カットオフ周波数を例えば数Ｈｚから数１０Ｈｚ程度の非常に低い周波数にしなければならない。

【0003】

先ず、従来のローパスフィルタ回路について説明する。図４は、従来のローパスフィルタ回路を備えたボルテージレギュレータを示す図である。
従来のローパスフィルタ回路を備えたボルテージレギュレータは、グラウンド端子１００、電源端子１０１、出力端子１０２、ローパスフィルタ回路４０３、アンプ１０５、出力トランジスタ１０６と基準電圧発生回路４０７を、備えている。（例えば、特許文献２参照）

【0004】

従来のローパスフィルタ回路を備えたボルテージレギュレータの動作を説明する。
基準電圧発生回路４０７において、基準電圧源１０８の出力電圧Ｖｒｅｆと、出力電圧Ｖｒｅｆを抵抗１５１、１５２で分圧した分圧電圧Ｖｆｂとの電圧が等しくなるように、アンプ１０４はＰＭＯＳトランジスタ１２０のゲートの端子の電圧を制御する。ＶｆｂとＶｒｅｆが等しいことから、抵抗１５１と１５２の抵抗値をそれぞれＲ１、Ｒ２とすると、ＰＭＯＳトランジスタ１２０のドレイン端子の電圧Ｖｒｅｆ２は式（１）のようにＲ１とＲ２の分圧比で決定される。

【0005】

Ｖｒｅｆ２＝Ｖｒｅｆ・（Ｒ１＋Ｒ２）／Ｒ２ ・・・ （１）
一般に集積回路において、抵抗素子の絶対値のばらつきは大きいが、抵抗比は比較的精度を良くすることが可能なため、抵抗１５１と１５２の抵抗比を調整することで、Ｖｒｅｆ２の電圧は任意の値に精度良く設定することが出来る。ローパスフィルタ回路４０３の入力端子１１２と出力端子の１１３の定常状態における電圧は等しいため、アンプ１０５の反転入力端子の電圧は基準電圧Ｖｒｅｆ２と等しくなる。

【0006】

ローパスフィルタ回路４０３の出力端子１１３の電圧とボルテージレギュレータの出力端子１０２の電圧Ｖｏｕｔが等しくなるように、アンプ１０５は出力トランジスタ１０６のゲート端子の電圧を制御する。よって、出力電圧ＶｏｕｔはＶｒｅｆ２と等しくなる。先述のように、Ｖｒｅｆ２は抵抗１５１、１５２の抵抗比で決定されるため、出力電圧Ｖｏｕｔは抵抗の抵抗比の調整により任意に調整できる。

【0007】

次に、ローパスフィルタ回路の動作を説明する。電流源１１１は例えばサブｎＡから数ｎＡ程度の非常に小さな電流Ｉ１を流すように設計する。電流Ｉ１とＰＭＯＳトランジスタ１２２のドレイン電流は等しくなるため、ＰＭＯＳトランジスタ１２２は弱反転領域で動作すると共に、オン抵抗は例えば数１００ＭΩ程度と非常に大きくなる。ＰＭＯＳトランジスタ１２２とカレントミラー接続したＰＭＯＳトランジスタ１２１のオン抵抗Ｒｏｎも同様に非常に大きくなるため、オン抵抗Ｒｏｎと容量１６１で決定されるローパスフィルタのカットオフ周波数ｆｃは非常に低くなる。

【0008】

ローパスフィルタ回路４０３により、基準電圧Ｖｒｅｆ２に含まれる基準電圧発生回路４０７で発生する１／ｆノイズと抵抗１５１、１５２の抵抗分圧回路で発生する熱雑音が抑えられるため、出力端子１０２に現れるノイズは小さくなる。よって、出力雑音が小さいボルテージレギュレータが得られる。

【先行技術文献】

【特許文献】

【0009】

【特許文献1】特開平５−１２７７６１号公報

【特許文献2】米国特許第７３９７２２６号明細書

【発明の概要】

【発明が解決しようとする課題】

【0010】

しかしながら、従来のローパスフィルタ回路を備えたボルテージレギュレータでは、高温において出力電圧がシフトするという課題があった。原因は、ローパスフィルタ回路に用いるＰＭＯＳトランジスタの基板リーク電流である。

【0011】

ＰＭＯＳトランジスタのｐ型導電性のソース、チャネル、ドレインの各領域と、ｎ型導電性のウェルとの間の寄生ダイオードが形成され、ここに熱励起電流がダイオードの順方向に流れる。熱励起電流は温度の上昇に応じて指数関数的に増大するため、高温で順方向電流は大きくなる。ＰＭＯＳトランジスタにおいては順方向電流により正孔がｎ型導電性ウェルに流入する。ｎ型導電性ウェルに流入した正孔はウェルとｐ型導電性基板間の逆方向の寄生ダイオードを通してグラウンドに流れるか、Ｎウェル中の多数キャリアである電子と再結合消滅すること再結合電流を生じさせ、合算して基板リーク電流となる。特に、ローパスフィルタ回路のカットオフ周波数を十分に小さくするために、ＰＭＯＳトランジスタを弱反転領域で動作させると、ソースとウェル間の電位差よりもチャネル領域のとウェル間との電位差が小さくなるため、チャネル領域からの基板リーク電流が大きくなる。従来の回路ではローパスフィルタの入力端子の電位、即ち、ローパスフィルタのＰＭＯＳトランジスタのソース電位が一定になるように制御されるが、チャネル領域からリーク電流が流れた場合、チャネル、及び、ドレインの電位は低下する。ドレインの電位が低下するとローパスフィルタ回路の出力電圧が低下するため、前記ボルテージレギュレータの動作に従い、ボルテージレギュレータの出力電圧も低下する。
上記のメカニズムは正孔について述べたものであるが、電子についても同様である。

【課題を解決するための手段】

【0012】

従来の課題を解決するために、ローパスフィルタ回路内のＰＭＯＳトランジスタのバックゲート端子を、ＰＭＯＳトランジスタのソースよりも高い電位に固定する構成とした。また、ローパスフィルタ回路を組み込んだボルテージレギュレータにおいて、バックゲート端子電位を既存の基準電圧回路、または、分圧回路より生成することを特徴とする構成とした。

【発明の効果】

【0013】

本発明のローパスフィルタ回路を備えたボルテージレギュレータでは、高温でローパスフィルタ回路におけるリーク電流が小さくなるため、従来よりも高温環境での出力電圧精度が良くなる。また、本発明では低ノイズボルテージレギュレータ回路内の既存の回路よりローパスフィルタ回路内のＰＭＯＳトランジスタのバックゲート電位を生成するため、バックゲート電位を生成するための専用の回路が不要であり、ＩＣのチップ面積が殆ど増大せず、製造コストが大きくなることが無い。

【図面の簡単な説明】

【0014】

【図1】本実施形態のローパスフィルタ回路を示す回路図である。

【図2】本実施形態のローパスフィルタ回路を備えたボルテージレギュレータを示す回路図である。

【図3】第二の実施形態のローパスフィルタ回路を備えたボルテージレギュレータを示

【図4】従来のローパスフィルタ回路を備えたボルテージレギュレータを示す回路図である。

【発明を実施するための形態】

【0015】

図１は、本発明のローパスフィルタ回路を示す図である。
本発明のローパスフィルタ回路１０３は、ＰＭＯＳトランジスタ１２１、１２２、電流源１１１、容量１６１、入力端子１１２、バックゲート入力端子１１４と出力端子１１３を備えている。

【0016】

ＰＭＯＳトランジスタ１２１、１２２のソース端子は入力端子１１２と、基板端子はバックゲート入力端子１１４と、ゲート端子は電流源１１１の一方の端子と、ＰＭＯＳトランジスタ１２２のドレイン端子と接続する。電流源１１１の他方の端子は、グラウンド端子１００に接続する。ＰＭＯＳトランジスタ１２１のドレイン端子は、出力端子１１３と、容量１６１の一方の端子と、に接続する。容量１６１の他方の端子はグラウンド端子に接続する。

【0017】

また、入力端子１１２とバックゲート入力端子１１４の間にはバックゲート電圧源１０９が接続される。
従来技術との違いは、ＰＭＯＳトランジスタ１２１と１２２のバックゲート端子が、ソース端子よりも高い電位になることである。

【0018】

ＰＭＯＳトランジスタ１２１の強反転動作条件において、ｐ型導電性のチャネル領域が形成される。熱エネルギーによりチャネル領域の正孔が熱励起され、Ｎウェルに流れ込む確率Ｐは、近似的に下記の式（２）で与えられる。

【0019】

Ｐ＝Ｐ₀・ｅｘｐ｛−Ｖｃｗ／（Ｋｂ・Ｔ）｝ ・・・ （２）
ここで、Ｐ₀は規格化定数、Ｔは温度、Ｋｂはボルツマン定数、Ｖｃｗはチャネル−Ｎウェル間の電位差である。式（２）から、高温、且つ、Ｖｃｗが小さい程熱励起確率が大きくなり、リーク電流は式（２）の確率Ｐに比例して大きくなる。本発明の回路では、チャネル−Ｎウェル間Ｖｃｗが大きくなるため、リーク電流が小さくなる。リーク電流が小さいと、ローパスフィルタ回路の入出力端子間に電位差は殆ど発生しないことから、ローパスフィルタ回路の出力電圧のシフトは殆ど生じないという効果が得られる。

【0020】

また、図示しないが、電圧源１０９からのノイズ信号が出力端子１１３に伝播することを防ぐために、電圧源１０９とＰＭＯＳトランジスタ１２１のバックゲート端子の間に抵抗、または、ローパスフィルタ回路を接続してもよい。

【0021】

図２は、上記本発明のローパスフィルタ回路を備えたボルテージレギュレータを示す回路図である。
本発明のボルテージレギュレータは、グラウンド端子１００、電源端子１０１、出力端子１０２、ローパスフィルタ回路１０３、アンプ１０５、出力トランジスタ１０６と基準電圧発生回路１０７を、備えている。

【0022】

基準電圧発生回路１０７は、基準電圧源１０８，アンプ１０４、ＰＭＯＳトランジスタ１２０、抵抗１５１、１５２、１５３を備える。ＰＭＯＳトランジスタ１２０はソースを電源１０１に接続され、ドレインが抵抗１５３の一方の端子に接続され、抵抗１５３の他方の端子は抵抗１５１に直列接続され、抵抗１５１は更に直列接続された抵抗１５２を介して接地される。抵抗１５３と抵抗１５１の接点はローパスフィルタ回路１０３の入力端子１１２に接続され、ＰＭＯＳトランジスタ１２０、抵抗１５３の接点はローパスフィルタ回路１０３の入力端子１１４に接続される。
ここで、抵抗１５３の両端に発生する電圧が、ローパスフィルタ回路１０３内のＰＭＯＳトランジスタ１２１、１２２のソース・バックゲート端子間電圧となる。

【0023】

本実施例のボルテージレギュレータの構成を用いることで、ローパスフィルタ回路の高温でのリーク電流を抑えることが可能となり、低ノイズのボルテージレギュレータの出力電圧の低下を防ぐことが出来る。また、ローパスフィルタ回路のＰＭＯＳトランジスタのバックゲート電位を基準電圧発生回路１０７内の抵抗分割により生成することから、バックゲート電圧を生成するための専用の回路の追加が必要なく、チップ面積の増大が抑えられることから、製造コストにも影響を与えない。

【0024】

図３は、本発明のローパスフィルタ回路を備えたボルテージレギュレータの第二の実施例を示す回路図である。
第二の実施例のボルテージレギュレータは、ローパスフィルタ回路１０３、アンプ１０５、出力トランジスタ１０６、基準電圧発生回路３０７を備えている。基準電圧発生回路３０７は、ＥＤ型基準電圧回路を構成しており、ＮＭＯＳデプレッショントランジスタ１２３と１２４と、ＮＭＯＳエンハンスメントトランジスタ１２５と、を備えている。

【0025】

基準電圧発生回路３０７の接続について説明する。
ＮＭＯＳエンハンスメントトランジスタ１２５のソース端子はグラウンド端子に、ゲート端子とドレイン端子はローパスフィルタ回路１０３の入力端子１１２に接続する。ＮＭＯＳデプレッショントランジスタ１２４のソース端子とゲート端子はＮＭＯＳエンハンスメントトランジスタ１２５のドレイン端子とＮＭＯＳデプレッショントランジスタ１２３のゲート端子に、ドレイン端子はＮＭＯＳデプレッショントランジスタ１２３のソース端子と、ローパスフィルタ回路１０３のバックゲート入力端子１１４と、に接続する。ＮＭＯＳデプレッショントランジスタ１２３のドレイン端子は、電源端子１０１に接続する。

【0026】

また、抵抗３５１の一方の端子は出力端子１０２に、他方の端子は抵抗３５２の一方の端子と、アンプ１０５の非反転入力端子に接続する。抵抗３５２の他方の端子は、グラウンド端子１００に接続する。

【0027】

第二の実施例のボルテージレギュレータの特徴を説明する。
ＮＭＯＳデプレッショントランジスタ１２４の両端に発生する電位差が、ローパスフィルタ回路１０３内のＰＭＯＳトランジスタのソース・バックゲート端子間電圧となる。ここで、直列に接続したＮＭＯＳデプレッショントランジスタ１２３と１２４は、バックゲート入力端子１１４に接続するのでなければ本来は単一の素子で形成されている。そのため、素子を分割した分だけ素子レイアウトは異なるが、チップ面積の増大には殆ど寄与しない。

【0028】

ＥＤ型基準電圧回路ではＮＭＯＳエンハンスメントトランジスタとＮＭＯＳデプレッショントランジスタにおいて１／ｆノイズが発生し、ボルテージレギュレータの出力ノイズの主要因となる。図３の構成では、ローパスフィルタ回路１０３により、１／ｆノイズを抑えることが可能である。

【符号の説明】

【0029】

１００ グラウンド端子
１０１ 電源端子
１０２ 出力端子
１０３ ローパスフィルタ回路
１０４、１０５ アンプ
１０６ 出力トランジスタ
１０７、３０７ 基準電圧発生回路

【図1】

【図2】

【図3】

【図4】