特許 5952072 符号化装置、復号化装置及び伝送システム

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】5952072

(24)【登録日】2016年6月17日

(45)【発行日】2016年7月13日

(54)【発明の名称】符号化装置、復号化装置及び伝送システム

(51)【国際特許分類】

   H04L 25/49 20060101AFI20160630BHJP

   H04L 7/033 20060101ALI20160630BHJP

   H03M 7/14 20060101ALI20160630BHJP

【ＦＩ】

   H04L25/49 P

   H04L7/033

   H03M7/14 B

【請求項の数】18

【全頁数】33

(21)【出願番号】特願2012-100626(P2012-100626)

(22)【出願日】2012年4月26日

(65)【公開番号】特開2013-229776(P2013-229776A)

(43)【公開日】2013年11月7日

【審査請求日】2015年2月19日

(73)【特許権者】

【識別番号】302062931

【氏名又は名称】ルネサスエレクトロニクス株式会社

(74)【代理人】

【識別番号】100103894

【弁理士】

【氏名又は名称】家入 健

(72)【発明者】

【氏名】降旗 弘史

(72)【発明者】

【氏名】能勢 崇

【審査官】 柳下 勝幸

(56)【参考文献】

【文献】 特開２０００−２２４２４２（ＪＰ，Ａ）

【文献】 特開昭６３−３１２７５５（ＪＰ，Ａ）

【文献】 特開平０４−００２２３４（ＪＰ，Ａ）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｈ０４Ｌ ２５／４９

Ｈ０３Ｍ ７／１４

Ｈ０４Ｌ ７／０３３

(57)【特許請求の範囲】

【請求項1】

クロックエンベデッド符号化方式である所定の符号化方式に従って符号化を行う符号化部と、
前記所定の符号化方式に規定されず、かつ、前記所定の符号化方式に従って符号化する場合よりもビット変化率の高い特殊コードを生成する生成部と、
前記符号化部による符号化前の第１及び第２の入力データが同じデータの場合、前記第１の入力データを前記符号化部により符号化した第１の符号化データと、前記第１の符号化データに連続して、前記第２の入力データを符号化した第２の符号化データとして前記特殊コードとを出力する符号化出力部と、
を備える符号化装置。

【請求項2】

前記第１及び第２の入力データは、表示装置に画像を表示するための表示データであり、
前記符号化出力部は、前記表示装置に前記表示データを表示させるための表示期間を除いたブランキング期間では、前記ブランキング期間を示すブランキング信号を出力し、
前記表示期間では、前記特殊コードとして前記ブランキング信号と同じ信号、または前記ブランキング信号の論理を反転した信号を出力する、
請求項１に記載の符号化装置。

【請求項3】

前記符号化出力部は、前記第１及び第２の入力データが異なるデータの場合、前記第２の符号化データとして、前記第２の入力データを前記符号化部により符号化したデータを出力する、
請求項１に記載の符号化装置。

【請求項4】

順次入力される前記第１及び第２の入力データのうち、前記第１の入力データを保持する保持部と、
前記第２の入力データと、前記保持部に保持された前記第１の入力データとを比較する比較部とを有し、
前記符号化出力部は、前記比較部の比較結果に基づいて、前記第１及び第２の符号化データを出力する、
請求項１に記載の符号化装置。

【請求項5】

前記符号化出力部は、前記符号化部による符号化前の第３の入力データが前記第１の入力データと同じデータの場合、前記第２の符号化データに連続して、前記第３の入力データを符号化した第３の符号化データとして、前記特殊コードとは異なる第２の特殊コードを出力する、
請求項１に記載の符号化装置。

【請求項6】

前記符号化出力部は、前記第１及び第３の入力データが異なるデータの場合、前記第３の符号化データとして、前記第３の入力データを前記符号化部により符号化したデータを出力する、
請求項５に記載の符号化装置。

【請求項7】

順次入力される前記第１、第２及び第３の入力データのうち、前記第１の入力データを保持する保持部と、
前記第３の入力データと、前記保持部に保持された前記第１の入力データとを比較する比較部とを有し、
前記符号化出力部は、前記比較部の比較結果に基づいて、前記第１及び第３の符号化データを出力する、
請求項５に記載の符号化装置。

【請求項8】

前記所定の符号化方式は、ｍビットのデータをｍビットより大きいｎビットに符号化するｍＢｎＢ符号化方式である、
請求項１に記載の符号化装置。

【請求項9】

クロックエンベデッド符号化方式である所定の符号化方式に対応して復号化を行う復号化部と、
前記復号化部による復号化後の復号化データを保持する保持部と、
前記復号化部による復号化前の連続する第１及び第２の符号化データにおいて、前記第２の符号化データが、前記所定の符号化方式に規定されず、かつ、前記所定の符号化方式に従って符号化する場合よりもビット変化率の高い特殊コードである場合、前記第１の符号化データを前記復号化部により復号化した第１の復号化データと、前記第２の符号化データを復号化した第２の復号化データとして前記保持部が保持する前記第１の復号化データと同じデータを出力する復号化出力部と
を備える復号化装置。

【請求項10】

前記復号化出力部は、前記第２の符号化データが前記特殊コードとは異なる場合、前記第２の復号化データとして、前記第２の符号化データを前記復号化部により復号化したデータを出力する、
請求項９に記載の復号化装置。

【請求項11】

前記第１及び第２の復号化データは、表示装置に画像を表示するための表示データであり、
前記復号化出力部は、前記表示装置に前記表示データを表示させるための表示期間において、前記前記第１及び第２の符号化データに応じた前記第１及び第２の復号化データを出力する、
請求項９に記載の復号化装置。

【請求項12】

前記復号化出力部は、前記表示期間の開始を示すデータスタート信号が入力された場合、前記データスタート信号から一定期間を前記表示期間として、前記前記第１及び第２の符号化データに応じた前記第１及び第２の復号化データを出力する、
請求項１１に記載の復号化装置。

【請求項13】

前記復号化出力部は、前記第１及び第２の符号化データに第３の符号化データが連続し、前記第３の符号化データが、前記特殊コードとは異なる第２の特殊コードである場合、前記第３の符号化データを復号化した第３の復号化データとして前記保持部が保持する前記第１の復号化データと同じデータを出力する、
請求項９に記載の復号化装置。

【請求項14】

前記復号化出力部は、前記第３の符号化データが前記特殊コードとは異なる場合、前記第３の復号化データとして、前記第３の符号化データを前記復号化部により復号化したデータを出力する、
請求項１３に記載の復号化装置。

【請求項15】

前記所定の符号化方式は、ｍビットのデータをｍビットより大きいｎビットに符号化するｍＢｎＢ符号化方式である、
請求項９に記載の復号化装置。

【請求項16】

符号化装置と復号化装置が伝送路を介して接続された伝送システムであって、
前記符号化装置は、
クロックエンベデッド符号化方式である所定の符号化方式に従って符号化を行う符号化部と、
前記所定の符号化方式に規定されず、かつ、前記所定の符号化方式に従って符号化する場合よりもビット変化率の高い特殊コードを生成する生成部と、
前記符号化部による符号化前の第１及び第２の入力データが同じデータの場合、前記第１の入力データを前記符号化部により符号化した第１の符号化データと、前記第１の符号化データに連続して、前記第２の入力データを符号化した第２の符号化データとして前記特殊コードとを前記伝送路へ出力する符号化出力部と、を備え、
前記復号化装置は、
前記所定の符号化方式に対応して復号化を行う復号化部と、
前記復号化部による復号化後の復号化データを保持する保持部と、
前記伝送路を介して入力される前記第１及び第２の符号化データにおいて、前記第２の符号化データが、前記特殊コードである場合、前記第１の符号化データを前記復号化部により復号化した第１の復号化データと、前記第２の符号化データを復号化した第２の復号化データとして前記保持部が保持する前記第１の復号化データと同じデータを出力する復号化出力部と、を備える、
伝送システム。

【請求項17】

前記符号化出力部は、前記第１及び第２の入力データが異なるデータの場合、前記第２の符号化データとして、前記第２の入力データを前記符号化部により符号化したデータを出力する、
請求項１６に記載の伝送システム。

【請求項18】

前記復号化出力部は、前記第２の符号化データが前記特殊コードとは異なる場合、前記第２の復号化データとして、前記第２の符号化データを前記復号化部により復号化したデータを出力する、
請求項１６に記載の伝送システム。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、符号化装置、復号化装置及び伝送システムに関し、例えば、連続する第１及び第２の符号化データへ符号化する符号化装置、復号化装置及び伝送システムに好適に利用できるものである。

【背景技術】

【0002】

近年、様々な伝送システムにおいて、高速伝送の要求が高まっているため、パラレルデータ伝送よりも高速なデータ伝送を可能にする高速シリアルインタフェースが広く利用されている。

【0003】

例えば、液晶パネルなどの表示装置は、高精細化、多色化と共に、動画表示及び、３Ｄ表示のために、フレーム周波数の増加が進んでいる。そのため、タイミングコントローラから表示ドライバＩＣへ転送するデータ量は、年々増加しており、タイミングコントローラと表示ドライバＩＣに使用されるＩ／Ｆの高速化が必要とされている。そこで、クロックエンベデッドデータをシリアル伝送するクロックエンベデッドシリアルデータ伝送方式が多く提案されている。

【0004】

一般的にクロックエンベデッドシリアルデータ伝送においては、受信部において受信した信号からクロック成分を抽出し、クロックを再生するクロック再生方式が採用されている。クロック再生方式による伝送では、同一レベルの信号が連続して受信されるとクロック成分を精度よく再生することができないため、同一レベルの信号が連続して現れないような符号化方式を採用する必要がある。すなわち、ハイレベルが「１」、ローレベルが「０」のビットからなるデジタル信号の符号化データへ符号化した場合に、同じビットが連続しないようにする必要がある。

【0005】

同一レベルの信号が連続しないような符号化方式として、ｍＢｎＢ符号に符号化するｍＢｎＢ符号化方式が知られている。これは、ある変換テーブルに基づき、ｍ（ｍは自然数）ビットの信号をｎ（ｎは自然数かつｎ＞ｍ）ビットの信号に符号化して伝送することで、符号化後の各ｎビットにおいて同一レベルの信号の連続を抑えるものである。４Ｂ５Ｂ符号化方式や、８Ｂ１０Ｂ符号化方式などが広く採用されており、一例としてイーサネット（登録商標）の規格であるＩＥＥＥ８０２．３ｕでも４Ｂ５Ｂ符号化方式が採用されている。

【0006】

ｍＢｎＢ符号化を行う従来技術として、例えば、特許文献１や２が知られている。

【0007】

図１８は、特許文献１に記載された従来の伝送システムを示している。特許文献１では、データ転送においてクロックを認識しやすくするために、ｍＢｎＢブロック符号化し、これにノーリターンインバースＮＲＺｘ変換を施して転送することにより、一定レベル信号の連続を抑制している。

【0008】

すなわち、図１８に示す従来の伝送システムでは、送信部において、４Ｂ５Ｂ変換器９０１は、４ビットの送信データを、１対１対応の符号化規則に従って５ビットに変換する。パラレル／シリアル変換器９０２は、４ビットから５ビットに変換されたパラレルデータをシリアルデータに変換する。さらに、ＮＲＺ１変換器９０３は、このシリアルデータをノーリターンインバース変換する。

【0009】

ＮＲＺ１変換器９０３では、入力値が「０」の場合、次の出力は変化せず、「１」の場合、次の出力は前ビットの反転となる。従って、一定レベルの信号が連続して入力した場合の最長ビット数は、ＮＲＺ１変換器９０３に入力する「０」の連続＋１ビットとなる。１対１対応の符号化規則を適用することにより、「０」の連続は最長２ビットとなる。従って、一定信号レベルの連続は最長３ビットとなる。

【0010】

また、図１８に示す従来の伝送システムでは、受信部において、クロック抽出回路９０８は、送信部より送信される受信データからクロックを再生する。ＮＲＺ１逆変換器９０５は、この再生クロックを使用して、現在の受信データと１クロック前の受信データの排他的論理和を取る逆変換を施される。シリアル／パラレル変換器９０６は、この変換結果を５ビットのパラレルデータに変換する。４Ｂ５Ｂ逆変換器９０７は、パラレル変換された５ビットデータを、送信側において使用した１対１対応の符号化規則に従って逆変換を施し、４ビットの送信データを再生する。

【0011】

図１９は、特許文献２に記載された従来の送信装置を示している。特許文献２では、シリアルデータ転送において、ビット位置合わせのための同期キャラクタをデータの中に埋め込むことで、同期キャラクタの転送期間を削減し、転送レートの削減を可能にする。同期キャラクタを埋め込む際に、２回同じデータが続いたら２回目を同期キャラクタとし、ビットの位置あわせおよび、同じデータを出力する処理を行っている。

【0012】

すなわち、図１９に示す送信装置では、タイミング生成回路９１１は、所定のクロック周期の一連のクロックを生成する。データラッチ９１２は、タイミング生成回路９１１に接続され、一連のクロックを順次受信する毎に、ｍビットパラレルの入力データを、ｍビットパラレルのラッチデータとしてラッチする。ｍＢｎＢ変換回路９１３は、データラッチ９１２に接続され、ｍビットパラレルのラッチデータを、対応するｎビットパラレルの変換データに変換する。同期キャラクタ生成回路９１４は、ｎビットパラレルの変換データに一致することのないｎビットパラレルの同期キャラクタを生成する。

【0013】

ラッチデータ比較回路９１７は、タイミング生成回路９１１及びデータラッチ９１２に接続され、一連のクロックを順次今回のクロックとして受信する毎に、データラッチ９１２が今回のクロックを受信した際に今回のラッチデータとしてラッチしたｍビットパラレルのラッチデータを、データラッチ９１２が該今回のクロックの一つ前のクロックである前回のクロックを受信した際に前回のラッチデータとしてラッチしたｍビットパラレルのラッチデータと比較し、今回のラッチデータが前回のラッチデータと一致している間は、一致信号を出力する。

【0014】

セレクタ９１５は、ｍＢｎＢ変換回路９１３、同期キャラクタ生成回路９１４、及びラッチデータ比較回路９１７に接続され、ｎビットパラレルの変換データ及び同期キャラクタを受け、一致信号を受信していない時は、ｎビットパラレルの変換データを、ｎビットパラレルの出力データとして選択的に出力し、一致信号を受信している間は、ｎビットパラレルの同期キャラクタを、ｎビットパラレルの出力データとして選択的に出力する。パラレル／シリアル変換回路９１６は、セレクタ９１５に接続され、ｎビットパラレルの出力データをシリアルデータに変換する。

【先行技術文献】

【特許文献】

【0015】

【特許文献1】特開２００１−６９１８１号公報

【特許文献2】特開２０００−２２４２４２号公報

【発明の概要】

【発明が解決しようとする課題】

【0016】

上記のように、従来技術では、受信装置においてクロックの再生を可能とするために、ｍＢｎＢ符号化方式などのクロックエンベデッド符号化方式により符号化された符号化データが伝送されている。

【0017】

しかしながら、例えば、ｍＢｎＢ符号化方式では、ｍビット毎の入力データのそれぞれを、１対１の変換テーブルに従って、ｎビット毎の符号化データに変換する。そうすると、変換後の複数のｎビットをシリアルデータとして連続して伝送すると、変換後の符号化データの組み合わせによっては、精度よくクロックを再生できない恐れがあるという問題がある。

【0018】

その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。

【課題を解決するための手段】

【0019】

一実施の形態によれば、伝送システムは、伝送路を介して接続された符号化装置及び復号化装置を構成備えている。この符号化装置は、符号化部、生成部及び符号化出力部を備えている。符号化部は、クロックエンベデッド符号化方式である所定の符号化方式に従って符号化を行う。生成部は、所定の符号化方式に規定されず、かつ、所定の符号化方式に従って符号化する場合よりもビット変化率の高い特殊コードを生成する。符号化出力部は、符号化部による符号化前の第１及び第２の入力データが同じデータの場合、第１の入力データを符号化部により符号化した第１の符号化データと、第１の符号化データに連続して、第２の入力データを符号化した第２の符号化データとして特殊コードを出力する。

【0020】

また、復号化装置は、復号化部、保持部及び復号化出力部を備えている。復号化部は、クロックエンベデッド符号化方式である所定の符号化方式に対応して復号化を行う。保持部は、復号化部による復号化後の復号化データを保持する。復号化出力部は、復号化部による復号化前の連続する第１及び第２の符号化データにおいて、第２の符号化データが、所定の符号化方式に規定されず、かつ、所定の符号化方式に従って符号化する場合よりもビット変化率の高い特殊コードである場合、第１の符号化データを前記復号化部により復号化した第１の復号化データと、第２の符号化データを復号化した第２の復号化データとして前記保持部が保持する前記第１の復号化データと同じデータを出力する。

【発明の効果】

【0021】

前記一実施の形態によれば、精度よくクロックを再生することができる。

【図面の簡単な説明】

【0022】

【図1】実施の形態に係る伝送システムの主要な特徴を示す構成図である。

【図2】実施の形態に係る変換テーブルの一例を示す図である。

【図3】実施の形態に係るＰＬＬ回路の構成例を示すブロック図である。

【図4】実施の形態の課題を説明するための説明図である。

【図5】実施の形態１に係る符号化方法を説明するための説明図である。

【図6】実施の形態１に係る伝送システムの構成を示す構成図である。

【図7】実施の形態１に係る伝送システムの表示動作を示すフローチャートである。

【図8】実施の形態１に係る転送データ変換回路の構成を示すブロック図である。

【図9】実施の形態１に係る受信データ変換回路の構成を示すブロック図である。

【図10】実施の形態１に係る伝送システムの表示期間を示すタイミングチャートである。

【図11】実施の形態１に係る伝送システムの送信動作を示すフローチャートである。

【図12】実施の形態１に係る伝送システムの受信動作を示すフローチャートである。

【図13】実施の形態２に係る符号化方法を説明するための説明図である。

【図14】実施の形態２に係る転送データ変換回路の構成を示すブロック図である。

【図15】実施の形態２に係る受信データ変換回路の構成を示すブロック図である。

【図16】実施の形態２に係る伝送システムの送信動作を示すフローチャートである。

【図17】実施の形態２に係る伝送システムの受信動作を示すフローチャートである。

【図18】従来技術の構成を示す構成図である。

【図19】従来技術の構成を示す構成図である。

【発明を実施するための形態】

【0023】

（実施の形態の概要）
まず、図１を用いて実施の形態の概要について説明する。図１に示すように、実施の形態に係る伝送システム１は、伝送路３０を介して符号化装置１０と復号化装置２０とが接続されている。

【0024】

符号化装置１０は、符号化部１１、生成部１２及び符号化出力部１３（比較器及び選択回路に相当）を備えている。符号化部１１は、クロックエンベデッド符号化方式である所定の符号化方式に従って符号化を行う。生成部１２は、所定の符号化方式に規定されず、かつ、所定の符号化方式に従って符号化する場合よりもビット変化率の高い特殊コード１２ａを生成する。符号化出力部１３は、符号化部１１による符号化前の入力データ１ａ及び１ｂが同じデータの場合、入力データ１ａを符号化部１１により符号化した符号化データ２ａと、符号化データ２ａに連続して、入力データ１ｂを符号化した符号化データ２ｂとして特殊コード１２ａとを出力する。符号化データ２ａ及び２ｂは伝送路３０により伝送される。

【0025】

また、復号化装置２０は、復号化部２１、保持部２２及び復号化出力部２３（状態判断回路及び選択回路に相当）を備えている。復号化部２１は、符号化装置１０と同様のクロックエンベデッド符号化方式である所定の符号化方式に対応して復号化を行う。保持部２２は、復号化部２１による復号化後の復号化データを保持する。復号化出力部２３は、復号化部２１による復号化前の連続する符号化データ２ａ及び２ｂにおいて、符号化データ２ｂが、特殊コード１２ａである場合、符号化データ２ａを復号化部２１により復号化した復号化データ３ａと、符号化データ２ｂを復号化した復号化データ３ｂとして保持部２２が保持する復号化データ３ａと同じデータを出力する。

【0026】

伝送システム１では、入力データ１ａ及び２ｂ、復号化データ３ａ及び３ｂはパラレルデータであり、伝送路３０を通過するデータはシリアルデータである。したがって、符号化装置１０では、符号化出力部１３から出力された符号化データ２ａ及び２ｂをパラレルシリアル変換し、変換したシリアルデータが伝送路３０を介して転送される。このため、符号化装置１０は、符号化出力部１３と伝送路３０の間にパラレルシリアル変換回路（Ｐ／Ｓ変換回路）１４も有している。また、復号化装置２０では、伝送路３０から入力されるシリアルデータをシリアルパラレル変換し、変換したパラレルデータが復号化部２０及び復号化出力部２３に入力される。このため、復号化装置２０は、伝送路３０と復号化部２１及び復号化出力部２３との間にシリアルパラレル変換回路（Ｓ／Ｐ変換回路）２４も有している。
伝送システム１では、クロックエンベデッドシリアルデータ伝送を行うために、所定の符号化方式として、例えば、４Ｂ５ＢなどのｍＢｎＢ符号化方式に従って符号化／復号化を行う。

【0027】

図２（ａ）は、符号化部１１が４Ｂ５Ｂ符号化を行うための４Ｂ５Ｂ符号化テーブル（エンコードテーブル）の例を示しており、図２（ｂ）は、復号化部２１が４Ｂ５Ｂ復号化を行うための５Ｂ４Ｂ復号化テーブル（デコードテーブル）の例を示している。

【0028】

図２（ａ）に示すように、符号化テーブルは、符号化前のパラレルデータの４ビットと、符号化後のシリアルデータの５ビットが１対１で対応付けられている。図２（ａ）の例では、テーブルの最下段に示された４ビットの最大値４Ｂ＝１１１１（Ｈｅｘ＝Ｆ）には、５ビットのビットパターン５Ｂ＝０１１０１が割り当てられている。従って、符号化部１１は、入力データ「ＦＦｈ、ＦＦｈ、・・・、ＦＦｈ」を、「０１１０１０１１０１、０１１０１０１１０１、・・・、０１１０１０１１０１」へ符号化する。

【0029】

図２（ｂ）に示すように、復号化テーブルは、復号化前のシリアルデータの５ビットと、復号化後のパラレルデータの４ビットが１対１で対応付けられている。図２（ｂ）の復号化テーブルは、図２（ａ）の変換テーブルに対し逆変換テーブルとなっており、５ビットのビットパターンのそれぞれが元の４ビットのビットパターンに復号化される。例えば、復号化部２１は、符号化データ「０１１０１０１１０１、０１１０１０１１０１、・・・、０１１０１０１１０」を、「ＦＦｈ、ＦＦｈ、・・・、ＦＦｈ」へ復号化する。

【0030】

また、復号化装置２０のシリアルパラレル変換回路２４は、クロックエンベデッドデータであるシリアルデータ（符号化データ）からクロックを再生するためのクロックデータリカバリ回路ＣＤＲとしてＰＬＬ（Phase Locked Loop）回路を有している。図３はこのＰＬＬ回路の構成例を示している。

【0031】

図３に示すように、ＰＬＬ回路は、周波数検出回路（Frequency Detector）ＦＤ、位相検出回路（Phase Detector）ＰＤ、周波数制御チャージポンプ（Frequency Control Charge Pump）ＦＣＰ、位相制御チャージポンプＰＣＰ（Phase Control Charge Pump）、ループフィルタ（Loop Filter）ＬＦ、電圧制御発振回路（Voltage Controlled Oscillator）ＶＣＯを備えている。

【0032】

周波数検出回路ＦＤには、図１の伝送路３０を介してシリアルデータｓｄ（符号化データ）が入力される。周波数検出回路ＦＤは、入力されるシリアルデータｓｄと、再生したリカバリクロックｃｌｋｒとの周波数差を検出する。つまり、受信したシリアルデータｓｄからクロック周波数情報を抽出する。周波数検出回路ＦＤでは、リカバリクロックｃｌｋｒの周波数の粗調を実施する。

【0033】

リカバリクロックｃｌｋｒの周波数が受信したシリアルデータｓｄの周波数よりも低ければ、周波数検出回路ＦＤは、リカバリクロックｃｌｋｒの周波数を上げるための信号ｆｕｐを生成し、周波数制御チャージポンプＦＣＰに出力する。リカバリクロックｃｌｋｒの周波数が受信したシリアルデータｓｄの周波数よりも高ければ、周波数検出回路ＦＤは、リカバリクロックｃｌｋｒの周波数を下げるための信号ｆｄｎを生成し、周波数制御チャージポンプＦＣＰに出力する。

【0034】

位相検出回路ＰＤは、タイミングコントローラから伝送されたシリアルデータｓｄと、リカバリクロックｃｌｋｒとの位相差を検出する。つまり、受信したシリアルデータｓｄからクロック位相情報を抽出する。位相検出回路ＰＤでは、リカバリクロックｃｌｋｒの周波数の微調を実施する。

【0035】

リカバリクロックｃｌｋｒの位相が受信したシリアルデータｓｄの位相よりも遅れていれば、位相検出回路ＰＤは、リカバリクロックｃｌｋｒの位相を進めるための信号ｐｕｐを生成し、位相制御チャージポンプＰＣＰに出力する。リカバリクロックｃｌｋｒの位相が受信したシリアルデータｓｄの位相よりも進んでいれば、位相検出回路ＰＤは、リカバリクロックｃｌｋｒの位相を遅らせるための信号ｐｄｎを生成し、位相制御チャージポンプＰＣＰに出力する。

【0036】

周波数制御チャージポンプＦＣＰは、入力された信号ｆｕｐ又は信号ｆｄｎからアナログ電流信号を生成し、ループフィルタＬＦに出力する。同様に、位相制御チャージポンプＰＣＰは、入力された信号ｐｕｐ又は信号ｐｄｎからアナログ電流信号を生成し、ループフィルタＬＦに出力する。ループフィルタＬＦは、周波数制御チャージポンプＦＣＰ及び位相制御チャージポンプＰＣＰから入力されたアナログ電流信号に基づいて制御電圧信号を生成する。

【0037】

そして、電圧制御発振回路ＶＣＯは、ループフィルタＬＦから入力された制御電圧信号に応じた周波数のリカバリクロックｃｌｋｒを生成する。このリカバリクロックｃｌｋｒは、復号化部２１の復号化に使用されると共に、周波数検出回路ＦＤ及び位相検出回路ＰＤへフィードバックされる。また、リカバリクロックｃｌｋｒは復号化装置２０のシリアルパラレル変換回路にも供給される。

【0038】

すなわち、ＰＬＬ回路は、入力されるデータと、ＰＬＬ回路に内蔵された電圧制御発振回路ＶＣＯのリカバリクロックｃｌｋｒとを比較することで、入力されるデータに周波数を合わせることが可能である。

【0039】

具体的な動作例としては、リカバリクロックｃｌｋｒよりも入力されたデータの変化が多ければ、電圧制御発振回路ＶＣＯの周波数が遅いとみなし、また、リカバリクロックｃｌｋｒよりも入力されたデータの変化が少なければ、電圧制御発振回路ＶＣＯの周波数が速いとみなし、リカバリクロックｃｌｋｒの周波数を調整する。

【0040】

例えば、入力データ「０１０１」からＰＬＬ回路が２倍の周波数のクロックを生成する場合、発振回路の生成するクロックデータが「００１１００１１」なら同じ周波数であり、ＰＬＬ回路はロックした状態である。また、発振回路のクロックデータが、「０００１１１０００１１１」ならば、発振回路のクロックが速いと判断し、発振回路のクロック周波数を低く制御する。発振回路のクロックデータが「０１０１」ならば、発振回路のクロックが遅いと判断し、発信回路のクロック周波数を高く制御する。

【0041】

このようにクロックエンベデッド方式の伝送システムでは、ＰＬＬ回路により信号の変化点を検出しクロックを再生している。このため、「０００００」や「１１１１１」といった固定のデータのように同一レベルの信号が連続すると、ＰＬＬ回路がロックできなくなり、クロックを再生することができない。このため、同一レベルの信号が連続しないように、図２のような４Ｂ５Ｂ符号化方式が採用されている。

【0042】

しかしながら、４Ｂ５Ｂ符号化方式を採用した場合でもクロックの再生に問題が生じる場合がある。すなわち、４Ｂ５Ｂ符号化方式で符号化しても、同じデータが連続する場合があるため、ＰＬＬ回路がクロックを再生できない可能性がある。また、入力データが「００１１００１１」のように違う周波数のクロックに見える信号が続くと間違った周波数にロックしてしまう恐れがある（２倍の周波数でとった結果は「００００１１１１００００１１１１」である）。

【0043】

図４は、問題が生じ得るビットパターンの具体例を示している。図４は、図２（ａ）の符号化テーブルを用いて、８ビットの入力データを４ビット単位に符号化データに符号化した例である。図４では、入力データ「ＥＣｈ、ＤＤｈ、ＤＤｈ、７９ｈ、７９ｈ」を、符号化テーブルに従って符号化している。

【0044】

ここで、「ＤＤｈ」は「１１０１１ １１０１１」に符号化される。このため、図４のように、入力データに「ＤＤｈ」が連続すると、符号化データは「１１０１１ １１０１１ １１０１１ １１０１１」となる。この場合、「１１１１」と固定のデータが４ビット連続し、「０」の頻度が少ないため（「０」が孤立した孤立パターンとなる）、ＰＬＬ回路がロックできず、クロックを再生できない恐れがある。ＰＬＬは「０」から「１」のデータ変化、及び「１」から「０」へのデータ変化を検出して、ＰＬＬ自身の周波数（clkr）と比較を行う事でクロックの周波数を調整している。このため、孤立パターンのように「０」と「１」の変化が少ない場合、クロック周波数の調整回数が減る事になり、結果として、ロックが外れる恐れがある。

【0045】

また、「７９ｈ」は「１１００１ １００１１」に符号化される。このため、図４のように、入力データに「７９ｈ」が連続すると、符号化データは「１１００１ １００１１ １１００１ １００１１」となる。この場合、「１」と「０」が２ビット周期で繰り返されるため、ＰＬＬ回路は、１／２の周波数にロックしてしまい、間違った周波数にロックする恐れがある。

【0046】

さらに説明すると、伝送システムが画像データを伝送するシステムとすると、通常画像データは６ｂｉｔ単位、８ｂｉｔ単位、１０ｂｉｔ単位と、偶数であることが一般的である。そこに、ｍＢｎＢ変換を行うと、４Ｂ５Ｂや６Ｂ７Ｂというように奇数に変換してデータを送ることになる。これは、常に「０」のデータや常に「１」のデータが転送されないように、ｂｉｔを増やすことで、「０」や「１」の連続が出ないコードにマッピングするためであり、転送時に追加されるｂｉｔが少ない方が、転送効率が良いためである。

【0047】

このとき、奇数ｂｉｔ単体が連続しても、別のクロックに見える信号は生成されない。たとえば、４Ｂ５Ｂ符号化方式でデータ転送をする場合、「１１００１」が連続するときは、「１１００１１１００１」となり、連続データがデューティー比５０％の繰り返しにはならない（「１１００１１００」や「１１１０００１１１０００」のデータにはならない）。したがって、ＰＬＬ回路が別の周波数だと誤認識する恐れは少ない。これは、転送データが奇数であれば「０」と「１」の数が偏るためである。

【0048】

ところが、図４のように、２コード単位でデータが連続する場合、たとえば、「１１００１」と「１００１１」が続くと、「１１００１１００１１」となるため、２倍の周波数のようなデータが生成される。さらに、「１１００１１００１１」を２回繰り返すと「１１００１１００１１１１００１１００１１」となるため、２ｂｉｔ単位でしかデータが切り替わらない。これの頻度が高いと１／２の周波数だとＰＬＬ回路が誤認識しやすくなる。

【0049】

また、４つの繰り返しコードの例として「１１００１ １００１１ ００１１０ ０１１００」が繰り返されると、１／２の周波数のクロックと同じ信号になるため、ＰＬＬ回路はより誤認識しやすくなる。

【0050】

なお、上記特許文献１では、ノーリターンインバースＮＲＺｘ変換により、一定レベル信号の連続を抑制しているが、データ「７１」（４Ｂ５Ｂデータ＝１０１０１ ０１０１０）を連続して転送し続ける場合、「１１００１１００１１００」となり、１／２周波数と同じデータになってしまう。そのため、ＰＬＬ回路が１／２の周波数だと誤動作をしてしまい、ロックが外れてしまう欠点がある。

【0051】

また、上記特許文献２では、同期キャラクタをデータの中に埋め込んでおり、この同期キャラクタは「０００００」または「１１１１１」である。これは、ビットの先頭をどのタイミングかを認識するために、転送するビットの変化の位置を利用して認識するためである。特許文献２の方法では、連続して同じデータが続けば「０」が続くことになり、ＰＬＬ回路のロックが外れてしまう欠点がある。

【0052】

また、特許文献２では、同期キャラクタをビット変化率の高いものにすると、どこがビットの先頭かを認識できなくなるため、同期キャラクタは必然的にビット変化率の低いものとなる。そのため、ＰＬＬ回路のロックが外れやすくなる。

【0053】

また、特許文献２には、前に送ったデータの反転を送ると記載されているため、それを利用しても「０００００１１１１１」と１／５の周波数のクロックが入力される形と同じデータが入力されるため、ＰＬＬ回路が誤認識をしてしまい、ロックが外れてしまう欠点がある。

【0054】

そこで、実施の形態では、図１に示したように、符号化装置において、同じデータを続けて入力された場合、ビット変化率の高い特殊コード（１０１０１や０１０１０）を符号化データとして符号化する。そして、復号化装置では、特殊コードを受けると、前に復号化した復号化データをコピーして復号化する。これにより、同じデータが連続する場合、特殊コードに置き換えるため、特殊コード以外のコードが連続する事がなくなる。したがって、図４のような誤動作しやすいコードの発生を削減でき、符号化データのビット変化率を高くすることができるため、精度よくクロックを再生することができる。

【0055】

（実施の形態１）
以下、図面を参照して実施の形態１について説明する。本実施の形態は、図５に示すように、同じデータを続けて転送する際、ビット変化率の高い特殊コードにより符号化して転送しておき、特殊コードを受けると２コード単位で、前の復号化データをコピーとして扱うことにより、転送時に使用されるデータのビット変化率を高くすることを主要な特徴とする。

【0056】

すなわち、図５のように、１０ビット単位を１データとして、同じデータが繰り返し入力された場合、２回目以降に繰り返されるデータを特殊コードに符号化する。本実施の形態の特殊コードは、上位５ｂｉｔが「１０１０１」であり、特殊コードの下位５ｂｉｔが「０１０１０」である「１０１０１ ０１０１０」として、ビット変化率の高いコードとしている。

【0057】

図５では、入力データ「ＥＣｈ、ＤＤｈ、ＤＤｈ、７９ｈ、７９ｈ」を、図２（ａ）の符号化テーブルと特殊コードを用いて符号化する。すなわち、入力データ「ＤＤｈ」は符号化データ「１１０１１ １１０１１」に符号化され、入力データ「７９ｈ」は符号化データ「１１００１ １００１１」に符号化される。

【0058】

そして、入力データに「ＤＤｈ」が連続するため、２つ目の「ＤＤｈ」を特殊コード「１０１０１ ０１０１０」に変換する。同様に、入力データに「７９ｈ」が連続するため、２つ目の「７９ｈ」を特殊コード「１０１０１ ０１０１０」に変換する。これにより、「０」や「１」の発生が少ない孤立パターンや、「０」や「１」が連続する連続パターンの頻度を減らすことができる。

【0059】

次に、図６を用いて、本実施の形態に係る表示装置用データ伝送システム１００の構成について説明する。図６に示すように、この表示装置用データ伝送システム１００は、画像データ（表示データ）送信側のタイミングコントローラ１１０、画像データ受信側の表示ドライバ１２０、画像データの画像を表示する表示ディスプレイ１３０を備えている。例えば、タイミングコントローラ１１０及び表示ドライバ１２０は、それぞれ別々のＩＣチップから構成されている。

【0060】

タイミングコントローラ１１０は、表示ドライバ１２０へ表示データやコマンドを送信するデータ送信回路１１１を備えている。データ送信回路１１１は、転送データ変換回路２１１、パラレルシリアル変換回路（Ｐ／Ｓ）２１２、ＰＬＬ回路２１３、送信アンプ２１４を備えている。

【0061】

ＰＬＬ回路２１３は、クロック生成回路であり、パラレルシリアル変換回路２１２に生成したクロックを供給する。図６では、パラレルシリアル変換回路２１２内にＰＬＬ回路２１３を設けているが、ＰＬＬ回路２１３は、必要に応じて転送データ変換回路２１１やその他の回路にもクロックを供給する。

【0062】

転送データ変換回路２１１は、ｍＢｎＢエンコーダであり、この例では、４Ｂ５Ｂエンコーダである。例えば、転送データ変換回路２１１は、図２（ａ）のような符号化テーブルにしたがって符号化を行う。転送データ変換回路２１１は、ＰＬＬ回路２１３のクロックに従って動作し、入力されるパラレル画像データｐｄｔ１（入力データとも称する）を４Ｂ５Ｂ符号化して、パラレル送信データｐｄｔ２（転送データもしくは符号化データとも称する）に変換する。また、後述するように、本実施の形態に係る転送データ変換回路２１１は、ｍＢｎＢ符号化を行うとともに、同じデータが連続する場合、特殊コードを用いて符号化を行う。

【0063】

パラレルシリアル変換回路２１２は、ＰＬＬ回路２１３のクロックに従って動作し、転送データ変換回路２１１が生成したパラレル送信データｐｄｔ１をシリアルデータｓｄに変換する。シリアルデータｓｄは、送信アンプ２１４を介して、伝送路ＴＬへ出力される。

【0064】

表示ドライバ１２０は、データ受信回路１２１、データラッチ１２２、表示用データラッチ１２３、デジタルアナログコンバータ（ＤＡＣ：Digital Analog Converter）１２４、ソース電圧出力アンプ１２５を備えている。データ受信回路１２１は、受信データ変換回路２２１、シリアルパラレル変換回路（Ｓ／Ｐ）２２２、ＰＬＬ回路２２３、受信アンプ２２４、コマンド認識回路２２５を備えている。

【0065】

タイミングコントローラ１１０から送信されたシリアルデータｓｄは、伝送路ＴＬから受信アンプ２２４を介して、シリアルパラレル変換回路２２２及びＰＬＬ回路２２３へ供給される。

【0066】

ＰＬＬ回路２２３は、クロックデータリカバリ回路（クロック再生回路）であり、例えば、図３と同様の回路構成である。ＰＬＬ回路２２３は、受信したシリアルデータｓｄからリカバリクロックを再生し、再生したリカバリクロックをシリアルパラレル変換回路２２２に供給する。図６では、シリアルパラレル変換回路２２２内にＰＬＬ回路２２３を設けているが、ＰＬＬ回路２２３は、必要に応じて受信データ変換回路２２１やコマンド認識回路２２５等にもリカバリクロックを供給する。

【0067】

シリアルパラレル変換回路２２２、ＰＬＬ回路２２３のリカバリクロックに従って動作し、シリアルデータｓｄをパラレル受信データｐｄｒ１に変換する。

【0068】

コマンド認識回路２２５は、ＰＬＬ回路２２３のリカバリクロックに従って動作し、シリアルパラレル変換回路２２２が生成したパラレル受信データｐｄｒ１に含まれるコマンドを認識する。コマンド認識回路２２５は、認識したコマンドにしたがって、受信データ変換回路２２１、データラッチ１２２、表示用データラッチ１２３、ソース電圧出力アンプ１２５へ制御信号ｃｔｌ１、ｃｔｌ２、ｃｔｌ３を出力する。コマンド認識回路２２５は、受信データ変換回路２２１へ制御信号ｃｔｌ１として、ブランキング期間のタイミングを示すブランキング制御信号を出力する。

【0069】

コマンド認識回路２２５は、データラッチ１２２へ制御信号ｃｔｌ２として、データスタートのタイミングを示すデータスタート信号を出力する。コマンド認識回路２２５は、表示用データラッチ１２３及びソース電圧出力アンプ１２５へ制御信号ｃｔｌ３として、出力タイミングを示す出力タイミング信号、極性を制御する極性制御信号を出力する。

【0070】

受信データ変換回路２２１は、ｎＢｍＢデコーダであり、この例では、５Ｂ４Ｂデコーダである。例えば、受信データ変換回路２２１は、図２（ｂ）のような復号化テーブルにしたがって復号化を行う。受信データ変換回路２２１は、ＰＬＬ回路２２３のリカバリクロックに従って動作し、受信データに含まれたパラレル画像データｄａｔａ１（転送データ変換回路２１１が出力した転送データでもある）を５Ｂ４Ｂ復号化してパラレル画像データｐｄｒ２（画像データもしくは表示データとも称する）をデータラッチ１２２へ出力する。

【0071】

受信データ変換回路２２１は、ブランキング制御信号に基づいて、ブランキング期間及び表示期間を判断し復号化を行う。また、後述するように、本実施の形態に係る受信データ変換回路２２１は、ｎＢｍＢ復号化を行うとともに、データに特殊コードが含まれる場合、１つ前に復号化した復号化データを用いて復号化を行う。

【0072】

データラッチ１２２は、受信データ変換回路２２１が復号化したパラレル画像データｐｄｒ２をラッチする。データラッチ１２２は、コマンド認識回路２２５からのデータスタート信号に従って、データのラッチを開始する。

【0073】

表示用データラッチ１２３は、データラッチ１２２がラッチした画像データを、コマンド認識回路２２５からの出力タイミング信号に合わせてラッチし、ＤＡＣ１２４へ出力する。ＤＡＣ１２４は、表示用データラッチ１２３から出力されたデジタル信号である画像データをアナログ電圧信号（γ電圧）に変換する。

【0074】

ソース電圧出力アンプ１２５は、表示ディスプレイ１３０においてマトリクス状に配置されたＴＦＴ（Thin Film Transistor）の複数のソース線のそれぞれに対応する複数のアンプから構成されている（不図示）。ソース電圧出力アンプ１２５は、ＤＡＣ１２４のアナログ電圧信号を増幅することにより階調電圧を生成し、この階調電圧を表示ディスプレイ１３０のソース線に出力する。また、ソース電圧出力アンプ１２５は、コマンド認識回路２２５からの極性制御信号にしたがって極性の反転等を行う。

【0075】

表示ディスプレイ１３０は、例えば液晶表示パネルである。図６には図示されていないが、表示ディスプレイ１３０は、周知の通り、マトリクス状に配置された多数の画素から構成されている。各画素は、スイッチング素子としてＴＦＴを有している。ＴＦＴは、上下方向に延設された複数のソース線と、左右方向に延設された複数のゲート線との各交差部に設けられている。

【0076】

次に、図７を用いて、本実施の形態に係る表示装置用データ伝送システム１００における、画像表示動作について説明する。図７は、タイミングコントローラ１１０に画像データが入力されて、表示ディスプレイ１３０に画像が表示されるまでの動作を示している。

【0077】

まず、タイミングコントローラ１１０に画像データが入力されるとともに、画像データの表示に必要なコマンドが生成される（Ｓ１１）。例えば、タイミングコントローラ１１０には、画像データの他に同期信号等が入力される。タイミングコントローラ１１０は、同期信号等に基づいて、表示ドライバ１２０のアンプ出力期間の制御やデータのスタートタイミングの制御するコマンドを生成する。データスタート後、表示ドライバの出力アンプ数だけ画像データを送り、そのあとはブランキング期間とするように、コマンドを生成する。例えば、画像データとコマンドを含むデータが、表示ドライバ１２０へ転送する転送データとなる。

【0078】

続いて、タイミングコントローラ１１０は、画像データ及びコマンドを転送データとして送信するために、４Ｂ５Ｂ符号化し変換する（Ｓ１２）。タイミングコントローラ１１０の転送データ変換回路２１１は、画像データを４Ｂ５Ｂ符号に符号化するとともに、データが連続する場合に特殊コード（コピーコマンド）により符号化を行う。また、コマンドをそのまま転送、もしくは、符号化して転送する。

【0079】

続いて、タイミングコントローラ１１０から表示ドライバ１２０へシリアルデータが転送される（Ｓ１３）。タイミングコントローラ１１０のパラレルシリアル変換回路２１２は、転送データ変換回路２１１により変換されたパラレルの転送データをシリアルデータに変換し、伝送路ＴＬを介して転送される。さらに、表示ドライバ１２０では、ＰＬＬ回路２２３が転送されたシリアルデータに基づいてクロックを生成するとともに、シリアルパラレル変換回路２２２がシリアルデータをパラレルデータに変換する。

【0080】

続いて、表示ドライバ１２０は、コマンドを認識するとともに、画像データを再生する（Ｓ１５）。表示ドライバ１２０のコマンド認識回路２２５は、パラレルの受信データに含まれるコマンドを解析し、データスタートタイミング、画像データ及び特殊コード（コピーコマンド）、表示ドライバのアンプ出力期間を判断し、各ブロックへ信号を出力する。コマンド認識回路２２５は、データスタートタイミング信号から、ソースアンプ分の数だけ表示期間とし、それ以外をブランキングと判断し、ブランキング期間信号を受信データ変換回路２２１へ出力する。受信データ変換回路２２１は、ブランキング期間信号、画像データ及び特殊コード（コピーコマンド）を受けて、画像データに変換し、データラッチ１２２へデータを転送する。

【0081】

続いて、表示ドライバ１２０は、表示ディスプレイ１３０のソース線を駆動し画像が表示される（Ｓ１６）。表示ドライバ１２０のデータラッチ１２２は、データスタート信号を受けて、データのラッチを開始する。表示出力タイミングに合わせて、データラッチ１２２のデータを表示用データラッチ１２３へ転送し、ＤＡＣ１２４を介して電圧に変換し、ソース電圧出力アンプ１２５により表示ディスプレイ１３０へ所望の電圧を供給し、表示ディスプレイ１３０に画像が表示される。

【0082】

次に、図８を用いて、本実施の形態に係る転送データ変換回路２１１の構成について説明する。図８に示すように、転送データ変換回路２１１は、４Ｂ５Ｂ符号化回路３１１及び３１２、上位特殊コード保持回路３１３、下位特殊コード保持回路３１４、データ保持回路３１５及び３１６、比較器３１７、選択回路３１８を備えている。

【0083】

４Ｂ５Ｂ符号化回路３１１及び３１２は、入力データに対しｍＢｎＢ符号化を行うｍＢｎＢ符号化回路の一例であり、上位４ビットを符号化するための４Ｂ５Ｂ符号化回路３１１と、下位４ビットを符号化するための４Ｂ５Ｂ符号化回路３１２とを備えている。これにより、８ビットの画像データを４ビットずつ２コード単位で処理できる。４Ｂ５Ｂ符号化を行うことにより、８Ｂ１０Ｂ符号化する場合に比べて、符号化テーブルのサイズを小さくすることができる。

【0084】

すなわち、４Ｂ５Ｂ符号化回路３１１は、８ビットの入力データのうち上位４ビットが入力され、上位４ビットを４Ｂ５Ｂ符号化した５ビットの符号化データを選択回路３１８へ出力する。４Ｂ５Ｂ符号化回路３１２は、８ビットの入力データのうち下位４ビットが入力され、下位４ビットを４Ｂ５Ｂ符号化した５ビットの符号化データを選択回路３１８へ出力する。

【0085】

上位特殊コード保持回路３１３及び下位特殊コード保持回路３１４は、特殊コードを保持するための回路であり、特殊コードを生成し選択回路３１８へ供給するための回路とも言える。特殊コードは、他のコードと区別するために、ｍＢｎＢ符号化方式に規定されていない、すなわち、４Ｂ５Ｂ符号化の場合、図２の符号化テーブル／復号化テーブルに定義されていないコードである。さらに、特殊コードは、クロックを精度よく再生するために、ビット変化率が高いコードでもある。特に、コードを連結（連続）させた場合に、一方のコードと他方のコードとが隣接する隣接ビット（最上位ビットや最下位ビット）近傍におけるビット変化率が高いコードである。すなわち、ビット変化率とは、隣接ビットを含む数ビットの変化率を含む。

【0086】

この例では、４Ｂ５Ｂ符号化回路３１１及び３１２に対応して、特殊コードの上位ビット側を保持する上位特殊コード保持回路３１３と、特殊コードの下位ビット側を保持する下位特殊コード保持回路３１４とを備えている。すなわち、上位特殊コード保持回路３１３は、８ビットの入力データのうち上位４ビットを変換するための上位特殊コードを保持し、上位特殊コードを選択回路３１８へ供給する。上位特殊コードは、上位４ビットを符号化した５ビットに対応して、５ビットのコードであり、この例では「１０１０１」である。下位特殊コード保持回路３１４は、８ビットの入力データのうち下位４ビットを変換するための下位特殊コードを保持し、下位特殊コードを選択回路３１８へ供給する。下位特殊コードは、下位４ビットを符号化した５ビットに対応して、５ビットのコードであり、この例では「０１０１０」である。

【0087】

データ保持回路３１５及び３１６は、同じ入力データが連続することを検出するために、１つ前のタイミングで入力された入力データ（１つ前のタイミングで符号化の対象となった入力データ）を保持するための回路である。この例では、４Ｂ５Ｂ符号化回路３１１及び３１２に対応して、入力データの上位４ビットを保持するためのデータ保持回路３１５と、入力データの下位４ビットを保持するためのデータ保持回路３１６とを備えている。すなわち、データ保持回路３１５は、最初のクロックのタイミングで入力された入力データの上位４ビットを保持し、保持した上位４ビットを次のクロックのタイミングで比較器３１７へ出力する。データ保持回路３１６は、最初のクロックのタイミングで入力された入力データの下位４ビットを保持し、保持した下位４ビットを次のクロックのタイミングで比較器３１７へ出力する。

【0088】

比較器３１７は、現在の入力データと、データ保持回路３１５及び３１６に保持されている１つ前の入力データとが同じデータかどうか比較し、比較結果を選択回路３１８へ出力する。比較器３１７は、入力データの上位４ビットをデータ保持回路３１５の４ビットと比較して比較結果を出力し、入力データの下位４ビットをデータ保持回路３１６の４ビットと比較して比較結果を出力する。また、比較器３１７は、ブランキング期間制御信号が入力され、ブランキング期間の場合は比較動作せず、ブランキング期間以外の表示期間の場合に比較動作を行う。

【0089】

選択回路３１８は、比較器３１７の比較結果に基づいて、４Ｂ５Ｂ符号化回路３１１及び３１２により符号化された符号化データ、もしくは、上位特殊コード保持回路３１３及び下位特殊コード保持回路３１４に保持されている特殊コードを選択し転送データとして出力する。

【0090】

選択回路３１８は、比較器３１７の比較結果により、現在の入力データの上位４ビットと１つ前の入力データの上位４ビットが異なる場合、４Ｂ５Ｂ符号化回路３１１の符号化した符号化データを出力し、現在の入力データの上位４ビットと１つ前の入力データの上位４ビットが同じ場合、上位特殊コード保持回路３１３の上位特殊コードを出力する。

【0091】

また、選択回路３１８は、比較器３１７に比較結果により、現在の入力データの下位４ビットと１つ前の入力データの下位４ビットが異なる場合、４Ｂ５Ｂ符号化回路３１２の符号化した符号化データを出力し、現在の入力データの下位４ビットと１つ前の入力データの下位４ビットが同じ場合、下位特殊コード保持回路３１４の下位特殊コードを出力する。また、選択回路３１８は、表示タイミング制御やコマンドが入力され、コマンド等を選択して転送データとして出力する。

【0092】

次に、図９を用いて、本実施の形態に係る受信データ変換回路２２１の構成について説明する。図９に示すように、受信データ変換回路２２１は、５Ｂ４Ｂ復号化回路３２１及び３２２、上位データ保持回路３２３、下位データ保持回路３２４、状態判断回路３２５、選択回路３２６を備えている。

【0093】

５Ｂ４Ｂ復号化回路３２１及び３２２は、転送データに対しｎＢｍＢ復号化を行うｍＢｎＢ復号化回路の一例であり、上位５ビットを復号化するための５Ｂ４Ｂ復号化回路３２１と、下位５ビットを復号化するための５Ｂ４Ｂ復号化回路３２２とを備えている。これにより、１０ビットの転送データを５ビットずつ２コード単位で処理できる。５Ｂ４Ｂ復号化を行うことにより、１０Ｂ８Ｂ復号化する場合に比べて、復号化テーブルのサイズを小さくすることができる。

【0094】

すなわち、５Ｂ４Ｂ復号化回路３２１は、１０ビットの転送データのうち上位５ビットが入力され、上位５ビットを５Ｂ４Ｂ復号化した４ビットの復号化データ（画像データの上位４ビット）を選択回路３２６へ出力する。５Ｂ４Ｂ復号化回路３２２は、１０ビットの入力データのうち下位５ビットが入力され、下位５ビットを５Ｂ４Ｂ符号化した４ビットの復号化データ（画像データの下位４ビット）を選択回路３２６へ出力する。

【0095】

上位データ保持回路３２３及び下位データ保持回路３２４は、特殊コードを受信した場合に復号化を行うために、１つ前のタイミングで復号化された復号化データ（表示データ）を保持するための回路である。この例では、５Ｂ４Ｂ復号化回路３２１及び３２２に対応して、復号化データの上位４ビットを保持するための上位データ保持回路３２３と、復号化データの下位４ビットを保持するための下位データ保持回路３２４とを備えている。すなわち、上位データ保持回路３２３は、最初のクロックのタイミングで復号化された復号化データの上位４ビットを保持し、保持した上位４ビットを次のクロックのタイミングで選択回路３２６へ出力する。下位データ保持回路３２４は、最初のクロックのタイミングで復号化された復号化データの下位４ビットを保持し、保持した下位４ビットを次のクロックのタイミングで選択回路３２６へ出力する。

【0096】

なお、転送データとして特殊コードが入力される場合に、上位データ保持回路３２３及び下位データ保持回路３２４を更新しないように制御すると、毎回更新される構成よりも低消費電力化を実現できる。

【0097】

状態判断回路３２５は、転送データ（１０ビット）が入力され、転送データに基づいて復号化を行うための状態を判断し、判断結果を選択回路３２６へ出力する。状態判断回路３２５は、転送データが特殊コードであるか否か判定し、判定結果を出力する。また、状態判断回路３２５は、転送データにデータスタート信号が含まれる場合、データスタート信号から一定期間を表示期間として判断し、判断結果を出力する。

【0098】

選択回路３２６は、状態判断回路３２５の判断結果に基づいて、５Ｂ４Ｂ復号化回路３２１及び３２２により復号化された復号化データ、もしくは、上位データ保持回路３２３及び下位データ保持回路３２４に保持されている復号化データを選択し表示データとして出力する。

【0099】

選択回路３２６は、状態判断回路３２５の判断結果により、転送データが特殊コードではない場合、５Ｂ４Ｂ復号化回路３２１及び３２２の復号化した復号化データを出力し、転送データが特殊コードである場合、上位データ保持回路３２３及び下位データ保持回路３２４に保持されている１つ前の復号化データを出力する。また、選択回路３２６は、状態判断回路３２５の判断結果により、表示期間の場合、５Ｂ４Ｂ復号化回路３２１及び３２２、もしくは、上位データ保持回路３２３及び下位データ保持回路３２４の復号化データを出力する。

【0100】

次に、図１０〜図１２を用いて、本実施の形態に係るタイミングコントローラ１１０のデータ送信回路１１１、及び表示ドライバ１２０のデータ受信回路１２１の動作について説明する。

【0101】

図１０は、本実施の形態における表示データの表示タイミングを示している。表示ディスプレイ１３０では、１水平期間毎に１行分の表示画素が駆動されて表示が行われる。１水平期間では、表示を行わないブランキング期間の後、表示データを表示する表示期間となり、その後ブランキング期間となる。本実施の形態では、表示期間でのみ、特殊コードを用いた符号化及び復号化を行う。これにより無駄に特殊コードを使用することがない。

【0102】

ブランキング期間では、タイミングコントローラ１１０から表示ドライバ１２０へブランキング信号が送信される。このブランキング信号は「１０１０１０１０１０」である。また、本実施の形態では、表示期間において、データが連続する場合、タイミングコントローラ１１０から表示ドライバ１２０へ特殊コードを送信する。この例では、特殊コードは、ブランキング信号と同じ「１０１０１０１０１０」とする。これにより、無駄なコードの割り当てを防ぎ、また、ブランキング信号として使用されているビット変化率の高いコードを特殊コードに使用できる。なお、特殊コードにその他のコードを割り当ててもよいし、ブランキング信号と異なるコードを割り当ててもよい。

【0103】

図１１（ａ）は、図８の転送データ変換回路２１１を含むデータ送信回路１１１における上位ビットの送信処理を示し、図１１（ｂ）は、その下位ビットの送信処理を示している。

【0104】

図１１（ａ）に示すように、上位ビットの送信処理では、まず、転送データ変換回路２１１は、ブランキング期間かどうか判定する（Ｓ１０１）。転送データ変換回路２１１は、入力されるブランキング期間制御信号に応じて判定し、ブランキング期間の場合、データスタート信号、ソース出力イネーブル信号（出力タイミング信号）、極性信号及びブランキング信号を、選択回路３１８から出力する（Ｓ１０２）。この時、ブランキング信号の上位ビット「１０１０１」が出力される。

【0105】

また、Ｓ１０１において、転送データ変換回路２１１は、ブランキング期間ではない場合、すなわち、表示期間の場合、入力データの上位４ビットと１つ前の入力データの上位４ビットが同じかどうか判定する（Ｓ１０３）。転送データ変換回路２１１の比較器３１７の比較により、入力データの上位４ビットと１つ前の入力データの上位４ビットが同じ、すなわち、同じデータが連続する場合、選択回路３１８は、特殊コードの上位５ビットである上位特殊コード「１０１０１」を出力する（Ｓ１０４）。

【0106】

また、Ｓ１０３において、転送データ変換回路２１１の比較器３１７の比較により、入力データの上位４ビットと１つ前の入力データの上位４ビットが異なる場合、選択回路３１８は、入力データの上位４ビットを４Ｂ５Ｂ符号化した符号化データを出力する（Ｓ１０５）。

【0107】

図１１（ｂ）に示すように、下位ビットの送信処理では、まず、転送データ変換回路２１１は、ブランキング期間かどうか判定する（Ｓ１１１）。転送データ変換回路２１１は、入力されるブランキング期間制御信号に応じて判定し、ブランキング期間の場合、データスタート信号、ソース出力イネーブル信号（出力タイミング信号）、極性信号及びブランキング信号を、選択回路３１８から出力する（Ｓ１１２）。この時、ブランキング信号の下位ビット「０１０１０」が出力される。

【0108】

また、Ｓ１１１において、転送データ変換回路２１１は、ブランキング期間ではない場合、すなわち、表示期間の場合、入力データの下位４ビットと１つ前の入力データの下位４ビットが同じかどうか判定する（Ｓ１１３）。転送データ変換回路２１１の比較器３１７の比較により、入力データの下位４ビットと１つ前の下位データの下位４ビットが同じ、すなわち、同じデータが連続する場合、選択回路３１８は、特殊コードの下位５ビットである下位特殊コード「０１０１０」を出力する（Ｓ１１４）。

【0109】

また、Ｓ１１３において、転送データ変換回路２１１の比較器３１７の比較により、入力データの下位４ビットと１つ前の入力データの下位４ビットが異なる場合、選択回路３１８は、入力データの下位４ビットを４Ｂ５Ｂ符号化した符号化データを出力する（Ｓ１１５）。

【0110】

図１２（ａ）は、図９の受信データ変換回路２２１を含むデータ受信回路１２１における上位ビットの受信処理を示し、図１２（ｂ）は、その下位ビットの受信処理を示している。

【0111】

図１２（ａ）に示すように、上位ビットの受信処理では、まず、受信データ変換回路２２１は、データスタート信号から一定期間内かどうか判定する（Ｓ１２１）。受信データ変換回路２２１は、データスタート信号を受信した後、表示ドライバの出力分のデータは表示データと判断し、それ以外をブランキングと判断する。これにより、データスタート信号のみで表示期間及びブランキング期間を判定することができる。受信データ変換回路２２１の状態判断回路３２５により、データスタート信号から一定期間ではない、すなわち、ブランキング期間であると判断された場合、データスタート信号、ソース出力イネーブル信号（出力タイミング信号）、極性信号及びブランキング信号を出力する（Ｓ１２２）。なお、これらの制御信号は、コマンド認識回路２２５から各ブロックへ出力してもよいし、受信データ変換回路２２１から各ブロックへ出力してもよい。

【0112】

また、Ｓ１２１において、受信データ変換回路２２１の状態判断回路３２５により、データスタート信号から一定期間内、すなわち、表示期間であると判断された場合、転送データの上位５ビットが上位特殊コード「１０１０１」であるかどうかか判定する（Ｓ１２３）。状態判断回路３２５により転送データの上位５ビットが上位特殊コードであると判断された場合、選択回路３２６は、１つ前に復号化した復号化データの上位４ビットを出力する（Ｓ１２４）。

【0113】

また、Ｓ１２３において、受信データ変換回路２２１の状態判断回路３２５により、転送データの上位５ビットが上位特殊コードではないと判断された場合、選択回路３２６は、転送データの上位５ビットを５Ｂ４Ｂ復号化した復号化データを出力する（Ｓ１２５）。

【0114】

図１２（ｂ）に示すように、下位ビットの受信処理では、まず、受信データ変換回路２２１は、データスタート信号から一定期間内かどうか判定する（Ｓ１３１）。受信データ変換回路２２１は、データスタート信号を受信した後、表示ドライバの出力分のデータは表示データと判断し、それ以外をブランキングと判断する。受信データ変換回路２２１の状態判断回路３２５により、データスタート信号から一定期間ではない、すなわち、ブランキング期間であると判断された場合、データスタート信号、ソース出力イネーブル信号（出力タイミング信号）、極性信号及びブランキング信号を出力する（Ｓ１３２）。

【0115】

また、Ｓ１３１において、受信データ変換回路２２１の状態判断回路３２５により、データスタート信号から一定期間内、すなわち、表示期間であると判断された場合、転送データの下位５ビットが下位特殊コード「０１０１０」であるかどうかか判定する（Ｓ１３３）。状態判断回路３２５により転送データの下位５ビットが下位特殊コードであると判断された場合、選択回路３２６は、１つ前に復号化した復号化データの下位４ビットを出力する（Ｓ１３４）。

【0116】

また、Ｓ１３３において、受信データ変換回路２２１の状態判断回路３２５により、転送データの下位５ビットが下位特殊コードではないと判断された場合、選択回路３２６は、転送データの下位５ビットを５Ｂ４Ｂ復号化した復号化データを出力する（Ｓ１３５）。

【0117】

以上のように、本実施の形態では、２コード単位で同じデータが繰り返し入力された場合に、２つ目のデータを特殊コードに変換する。これにより、図４のように、同じビットが連続するパターンや、周波数を誤認識してしまうパターンが連続して生成されることを防ぐことができる。

【0118】

また、特殊コードの上位５ｂｉｔを「１０１０１」とし、特殊コードの下位５ｂｉｔを「０１０１０」とする。そうすると特殊データは「１０１０１ ０１０１０」 となるため、ｂｉｔ変化率の高いデータになる。また、転送する際、上位５ｂｉｔと下位５ｂｉｔが違うデータにしてあるため、よりビット変化率が高くなっている。もし、「１０１０１」だけにすると「１０１０１ １０１０１」と１が連続してしまう。したがって、デューティー比が５０％となる連続データの繰り返しを削減し、ビット変化率の高いデータを転送することが出来るため、安定した高速転送が可能になる。

【0119】

また、実施の形態では、入力データが「０１０１０１０１０１」といったビット変化率の高い信号が多く入ってくれば、ロックはずれの発生を低減することができ、周波数を誤認識することも抑制できる。

【0120】

すなわち、このような構成及び動作にすることで、特殊コード以外のデータが連続して転送されることがなくなる。したがって、受信側のＰＬＬ回路は様々なｂｉｔの位置でエッジを受けることができロック外れが起き難くなる。また、「１１００１１００１１」という違う周波数のクロックにみえる信号も減るため、周波数を誤検出する確率が減る。よって、ＰＬＬ回路のロックがはずれ難くなり、転送周波数をより高速にできる。

【0121】

また、同じコードでも、ブランキング期間中ではブランキング信号とし、表示期間中では特殊コードとして、コマンド内容を変えることができるため、無駄なコードの割り当てを防ぐことができる。

【0122】

（実施の形態２）
以下、図面を参照して実施の形態２について説明する。本実施の形態は、図１３に示すように２つ前と同じデータが繰り返される場合、１つ前のデータをコピーするときとは異なる第２の特殊コードに置き換えることを主要な特徴とする。これにより、２つのデータの組み合わせによって生成される誤動作しやすい条件が連続することを解消できる。なお、本実施の形態では、２つ前のコードと同じ場合に特殊コードを使用する例について説明するが、その他、３つ前や４つ前などのコードと同じ場合でも、同様に本実施の形態を適用できる。

【0123】

上記誤動作しやすい条件とは、「１１００１ １００１１ ００１１０ ０１１００」のように２倍の周波数に見えやすい条件など、４つのコードを組み合わせることでエッジが少ない状態が発生するか、異なる周波数と間違えやすいコードが発生することである。

【0124】

すなわち、図１３のように、２つのコード単位で繰り返しデータが入力された場合、２回目以降に繰り返される転送データを特殊コードに符号化する。本実施の形態では、１つ前のデータが繰り返される場合、実施の形態１と同じ第１の特殊コード「１０１０１ ０１０１０」とし、２つ前のデータが繰り返される場合、第２の特殊コード「０１０１０ １０１０１」とする。実施の形態１と同様に第１の特殊コード「１０１０１０１０１０」はブランキング信号「１０１０１０１０１０」と同じ信号である。また、第２の特殊コード「０１０１０１０１０１」はブランキング信号「１０１０１０１０１０」の論理を反転した信号である。

【0125】

図１３では、入力データ「ＥＣｈ、７９ｈ、０３ｈ、７９ｈ、０３ｈ」を、図２（ａ）の符号化テーブルと第１及び第２の特殊コードを用いて符号化する。すなわち、入力データ「７９ｈ」は符号化データ「１１００１ １００１１」に符号化され、入力データ「０３ｈ」は符号化データ「００１１１ １０１００」に符号化される。

【0126】

そして、１つおきに入力データ「７９ｈ」が繰り返されるため、２つ目の「７９Ｄｈ」を第２の特殊コード「０１０１０ １０１０１」に変換する。同様に、１つおきに入力データ「０３ｈ」が繰り返されるため、２つ目の「０３ｈ」を特殊コード「０１０１０ １０１０１」に変換する。これにより、誤検出しやすい連続パターンの頻度を減らすことができる。

【0127】

表示装置用データ伝送システム１００の全体の構成は、実施の形態１の図６と同様であるため、図１４及び図１５を用いて、転送データ変換回路と受信データ変換回路の構成について説明する。

【0128】

図１４は、本実施の形態に係る転送データ変換回路２１１の構成を示している。実施の形態１の図８と比べて、図１４では、２つ前のデータを保持するためのデータ保持回路を有し、２つ前のデータを繰り返すための特殊コードを保持する特殊コード保持回路を有する。その他の構成は図８と同様である。

【0129】

すなわち、図１４に示すように、転送データ変換回路２１１は、４Ｂ５Ｂ符号化回路３１１及び３１２、上位特殊コード保持回路３１３ａ、下位特殊コード保持回路３１４ａ、上位特殊コード保持回路３１３ｂ、下位特殊コード保持回路３１４ｂ、データ保持回路３１５ａ及び３１６ａ、データ保持回路３１５ｂ及び３１６ｂ、比較器３１７、選択回路３１８を備えている。

【0130】

上位特殊コード保持回路３１３ａ及び下位特殊コード保持回路３１４ａは、実施の形態１と同様の第１の特殊コードを保持するための回路であり、第１の特殊コードを生成し選択回路３１８へ供給するための回路とも言える。第１の特殊コードは、入力データが１つ前の入力データと同じ場合に出力されるコードである。上位特殊コード保持回路３１３ａに保持される第１の特殊コードの上位５ビットは「１０１０１」であり、下位特殊コード保持回路３１４ａに保持される第１の特殊コードの下位５ビットは「０１０１０」である。

【0131】

上位特殊コード保持回路３１３ｂ及び下位特殊コード保持回路３１４ｂは、第２の特殊コードを保持するための回路であり、第２の特殊コードを生成し選択回路３１８へ供給するための回路とも言える。第２の特殊コードは、入力データが２つ前の入力データと同じ場合に出力されるコードである。第２の特殊コードは、４Ｂ５Ｂ符号化方式に規定されていないコードであり、かつ、ビット変化率が高いコードであり、第１の特殊コードと異なるコードである。

【0132】

上位特殊コード保持回路３１３ｂは、８ビットの入力データのうち上位４ビットを変換するための第２の特殊コードの上位５ビットを保持し、選択回路３１８へ供給する。第２の特殊コードの上位５ビットは、この例では「０１０１０」である。下位特殊コード保持回路３１４ｂは、８ビットの入力データのうち下位４ビットを変換するための第２の特殊コードの下位５ビットを保持し、選択回路３１８へ供給する。第２の特殊コードの下位５ビットは、この例では「１０１０１」である。

【0133】

データ保持回路３１５ａ及び３１６ａは、実施の形態１と同様に、１つ前のタイミングで入力された入力データ（１つ前のタイミングで符号化の対象となった入力データ）を保持するための回路である。データ保持回路３１５ｂ及び３１６ｂは、２つ前のタイミングで入力された入力データ（２つ前のタイミングで符号化の対象となった入力データ）を保持するための回路である。

【0134】

データ保持回路３１５ａは、最初のクロックのタイミングで入力された入力データの上位４ビットを保持し、保持した上位４ビットを次のクロックのタイミングで比較器３１７へ出力する。このタイミングで、データ保持回路３１５ｂは、データ保持回路３１５ａから出力される入力データの上位４ビットを保持し、保持した上位４ビットをさらに次のクロックのタイミングで比較器３１７へ出力する。

【0135】

データ保持回路３１６ａは、最初のクロックのタイミングで入力された入力データの下位４ビットを保持し、保持した下位４ビットを次のクロックのタイミングで比較器３１７へ出力する。このタイミングで、データ保持回路３１６ｂは、データ保持回路３１６ａから出力される入力データの下位４ビットを保持し、保持した下位４ビットをさらに次のクロックのタイミングで比較器３１７へ出力する。

【0136】

比較器３１７は、現在の入力データと、データ保持回路３１５ａ及び３１６ａに保持されている１つ前の入力データとが同じデータかどうか比較して、比較結果を選択回路３１８へ出力し、さらに、現在の入力データと、データ保持回路３１５ｂ及び３１６ｂに保持されている２つ前の入力データとが同じデータかどうか比較して、比較結果を選択回路３１８へ出力する。

【0137】

選択回路３１８は、比較器３１７の比較結果に基づいて、４Ｂ５Ｂ符号化回路３１１及び３１２により符号化された符号化データ、上位特殊コード保持回路３１３ａ及び下位特殊コード保持回路３１４ａに保持されている第１の特殊コード、もしくは、上位特殊コード保持回路３１３ｂ及び下位特殊コード保持回路３１４ｂに保持されている第２の特殊コードを選択し転送データとして出力する。

【0138】

選択回路３１８は、比較器３１７の比較結果により、現在の入力データの上位４ビットと１つ前の入力データ及び２つ前の入力データの上位４ビットが異なる場合、４Ｂ５Ｂ符号化回路３１１の符号化した符号化データを出力する。選択回路３１８は、現在の入力データの上位４ビットと１つ前の入力データの上位４ビットが同じ場合、上位特殊コード保持回路３１３ａの第１の特殊コードの上位５ビットを出力し、現在の入力データの上位４ビットと２つ前の入力データの上位４ビットが同じ場合、上位特殊コード保持回路３１３ｂの第２の特殊コードの上位５ビットを出力する。

【0139】

また、選択回路３１８は、比較器３１７の比較結果により、現在の入力データの下位４ビットと１つ前の入力データ及び２つ前の入力データの下位４ビットが異なる場合、４Ｂ５Ｂ符号化回路３１２の符号化した符号化データを出力する。選択回路３１８は、現在の入力データの下位４ビットと１つ前の入力データの下位４ビットが同じ場合、下位特殊コード保持回路３１４ａの第１の特殊コードの下位５ビットを出力し、現在の入力データの下位４ビットと２つ前の入力データの下位４ビットが同じ場合、下位特殊コード保持回路３１４ｂの第２の特殊コードの下位５ビットを出力する。

【0140】

図１５は、本実施の形態に係る受信データ変換回路２２１の構成を示している。実施の形態１の図９と比べて、図１５では、２つ前のデータを保持するためのデータ保持回路を有し、第２の特殊コードに対応して２つ前のデータを選択する選択回路を有している。その他の構成は図９と同様である。

【0141】

すなわち、図１５に示すように、受信データ変換回路２２１は、５Ｂ４Ｂ復号化回路３２１及び３２２、上位データ保持回路３２３ａ、下位データ保持回路３２４ａ、上位データ保持回路３２３ｂ、下位データ保持回路３２４ｂ、状態判断回路３２５、選択回路３２６を備えている。

【0142】

上位データ保持回路３２３ａ及び下位データ保持回路３２４ａは、実施の形態１と同様に、１つ前のタイミングで復号化された復号化データ（表示データ）を保持するための回路である。上位データ保持回路３２３ｂ及び下位データ保持回路３２４ｂは、２つ前のタイミングで復号化された復号化データ（表示データ）を保持するための回路である。

【0143】

上位データ保持回路３２３ａは、最初のクロックのタイミングで復号化された復号化データの上位４ビットを保持し、保持した上位４ビットを次のクロックのタイミングで選択回路３２６へ出力する。このタイミングで、上位データ保持回路３２３ｂは、上位データ保持回路３２３ａから出力された復号化データの上位４ビットを保持し、保持した上位４ビットをさらに次のクロックのタイミングで選択回路３２６へ出力する。

【0144】

下位データ保持回路３２４ａは、最初のクロックのタイミングで復号化された復号化データの下位４ビットを保持し、保持した下位４ビットを次のクロックのタイミングで選択回路３２６へ出力する。このタイミングで、下位データ保持回路３２４ｂは、下位データ保持回路３２４ａから出力された復号化データの下位４ビットを保持し、保持した下位４ビットをさらに次のクロックのタイミングで選択回路３２６へ出力する。

【0145】

状態判断回路３２５は、入力される転送データが第１の特殊コードであるか否か判定して、判定結果を出力し、また、入力される転送データが第２の特殊コードであるか否か判定して、判定結果を出力する。

【0146】

選択回路３２６は、状態判断回路３２５の判断結果に基づいて、５Ｂ４Ｂ復号化回路３２１及び３２２により復号化された復号化データ、上位データ保持回路３２３ａ及び下位データ保持回路３２４ａ、もしくは、上位データ保持回路３２３ｂ及び下位データ保持回路３２４ｂに保持されている復号化データを選択し表示データとして出力する。

【0147】

選択回路３２６は、状態判断回路３２５の判断結果により、転送データが第１及び第２の特殊コードではない場合、５Ｂ４Ｂ復号化回路３２１及び３２２の復号化した復号化データを出力する。選択回路３２６は、転送データが第１の特殊コードである場合、上位データ保持回路３２３ａ及び下位データ保持回路３２４ａに保持されている１つ前の復号化データを出力し、転送データが第２の特殊コードである場合、上位データ保持回路３２３ｂ及び下位データ保持回路３２４ｂに保持されている２つ前の復号化データを出力する。

【0148】

次に、図１６及び図１７を用いて、本実施の形態に係るタイミングコントローラ１１０のデータ送信回路１１１、及び表示ドライバ１２０のデータ受信回路１２１の動作について説明する。

【0149】

実施の形態１との違いは、２つ前に同じコードが連続する場合、１つ前のデータをコピーするときとは異なる第２の特殊コードに置き換える事である。ここでは、１つ前のデータのコピーに対する第１の特殊コードを「１０１０１ ０１０１０」とし、２つ前のデータのコピーに対する第２の特殊コードを「０１０１０ １０１０１」とする。

【0150】

図１６（ａ）は、図１４の転送データ変換回路２１１を含むデータ送信回路１１１における上位ビットの送信処理を示し、図１６（ｂ）は、その下位ビットの送信処理を示している。

【0151】

図１６（ａ）に示すように、上位ビットの送信処理では、まず、転送データ変換回路２１１は、ブランキング期間かどうか判定し（Ｓ２０１）、ブランキング期間の場合、データスタート信号、ソース出力イネーブル信号（出力タイミング信号）、極性信号及びブランキング信号を、選択回路３１８から出力する（Ｓ２０２）。

【0152】

また、Ｓ２０１において、転送データ変換回路２１１は、ブランキング期間ではない場合、すなわち、表示期間の場合、入力データの上位４ビットと１つ前の入力データの上位４ビットが同じかどうか判定する（Ｓ２０３）。入力データの上位４ビットと１つ前の入力データの上位４ビットが同じ場合、選択回路３１８は、第１の特殊コードの上位５ビットである上位特殊コード「１０１０１」を出力する（Ｓ２０４）。

【0153】

また、Ｓ２０３において、入力データの上位４ビットと１つ前の入力データの上位４ビットが異なる場合、転送データ変換回路２１１は、入力データの上位４ビットと２つ前の入力データの上位４ビットが同じかどうか判定する（Ｓ２０５）。入力データの上位４ビットと２つ前の入力データの上位４ビットが同じ場合、選択回路３１８は、第２の特殊コードの上位５ビットである上位特殊コード「０１０１０」を出力する（Ｓ２０６）。

【0154】

また、Ｓ２０５において、入力データの上位４ビットと２つ前の入力データの上位４ビットが異なる場合、選択回路３１８は、入力データの上位４ビットを４Ｂ５Ｂ符号化した符号化データを出力する（Ｓ２０７）。

【0155】

図１６（ｂ）に示すように、下位ビットの送信処理では、まず、転送データ変換回路２１１は、ブランキング期間かどうか判定し（Ｓ２１１）、ブランキング期間の場合、データスタート信号、ソース出力イネーブル信号（出力タイミング信号）、極性信号及びブランキング信号を、選択回路３１８から出力する（Ｓ２１２）。

【0156】

また、Ｓ２１１において、転送データ変換回路２１１は、ブランキング期間ではない場合、すなわち、表示期間の場合、入力データの下位４ビットと１つ前の入力データの下位４ビットが同じかどうか判定する（Ｓ２１３）。入力データの下位４ビットと１つ前の下位データの下位４ビットが同じ場合、選択回路３１８は、第１の特殊コードの下位５ビットである下位特殊コード「０１０１０」を出力する（Ｓ２１４）。

【0157】

また、Ｓ２１３において、入力データの下位４ビットと１つ前の入力データの下位４ビットが異なる場合、転送データ変換回路２１１は、入力データの下位４ビットと２つ前の入力データの下位４ビットが同じかどうか判定する（Ｓ２１５）。入力データの下位４ビットと２つ前の入力データの下位４ビットが同じ場合、選択回路３１８は、第２の特殊コードの下位５ビットである上位特殊コード「１０１０１」を出力する（Ｓ２１６）。

【0158】

また、Ｓ２１５において、入力データの下位４ビットと２つ前の入力データの下位４ビットが異なる場合、選択回路３１８は、入力データの下位４ビットを４Ｂ５Ｂ符号化した符号化データを出力する（Ｓ２１７）。

【0159】

図１７（ａ）は、図１５の受信データ変換回路２２１を含むデータ受信回路１２１における上位ビットの受信処理を示し、図１７（ｂ）は、その下位ビットの受信処理を示している。

【0160】

図１７（ａ）に示すように、上位ビットの受信処理では、まず、受信データ変換回路２２１は、データスタート信号から一定期間内かどうか判定し（Ｓ２２１）、データスタート信号から一定期間ではない、すなわち、ブランキング期間であると判断された場合、データスタート信号、ソース出力イネーブル信号（出力タイミング信号）、極性信号及びブランキング信号を出力する（Ｓ２２２）。

【0161】

また、Ｓ２２１において、データスタート信号から一定期間内、すなわち、表示期間であると判断された場合、転送データの上位５ビットが第１の特殊コードの上位５ビット「１０１０１」であるかどうかか判定する（Ｓ２２３）。転送データの上位５ビットが第１の特殊コードの上位５ビットであると判断された場合、選択回路３２６は、１つ前に復号化した復号化データの上位４ビットを出力する（Ｓ２２４）。

【0162】

また、Ｓ２２３において、転送データの上位５ビットが第１の特殊コードの上位５ビットではないと判断された場合、転送データの上位５ビットが第２の特殊コードの上位５ビット「０１０１０」であるかどうかか判定する（Ｓ２２５）。転送データの上位５ビットが第２の特殊コードの上位５ビットであると判断された場合、選択回路３２６は、２つ前に復号化した復号化データの上位４ビットを出力する（Ｓ２２６）。

【0163】

また、Ｓ２２５において、転送データの上位５ビットが第１の特殊コードの上位５ビットではないと判断された場合、選択回路３２６は、転送データの上位５ビットを５Ｂ４Ｂ復号化した復号化データを出力する（Ｓ２２７）。なお、このとき、上位データ保持回路３２３ａ及び３２３ｂに保持する復号化データの上位４ビットを更新する。

【0164】

図１７（ｂ）に示すように、下位ビットの受信処理では、まず、受信データ変換回路２２１は、データスタート信号から一定期間内かどうか判定し（Ｓ２３１）、ブランキング期間であると判断された場合、データスタート信号、ソース出力イネーブル信号（出力タイミング信号）、極性信号及びブランキング信号を出力する（Ｓ２３２）。

【0165】

また、Ｓ２３１において、データスタート信号から一定期間内、すなわち、表示期間であると判断された場合、転送データの下位５ビットが第１の特殊コードの下位５ビット「０１０１０」であるかどうかか判定する（Ｓ２３３）。転送データの下位５ビットが第１の特殊コードの下位５ビットであると判断された場合、選択回路３２６は、１つ前に復号化した復号化データの下位４ビットを出力する（Ｓ２３４）。

【0166】

また、Ｓ２３３において、転送データの下位５ビットが第１の特殊コードの下位５ビットではないと判断された場合、転送データの下位５ビットが第２の特殊コードの下位５ビット「１０１０１」であるかどうかか判定する（Ｓ２３５）。転送データの下位５ビットが第２の特殊コードの下位５ビットであると判断された場合、選択回路３２６は、２つ前に復号化した復号化データの下位４ビットを出力する（Ｓ２３６）。

【0167】

また、Ｓ２３５において、転送データの下位５ビットが第２の特殊コードの下位５ビットではないと判断された場合、選択回路３２６は、転送データの下位５ビットを５Ｂ４Ｂ復号化した復号化データを出力する（Ｓ２３７）。なお、このとき、下位データ保持回路３２４ａ及び３２４ｂに保持する復号化データの下位４ビットを更新する。

【0168】

なお、第１または第２の特殊コードの上位５ビット、または下位５ビットのみで判断して繰り返し出力しても良いし、第１または第２の特殊コードの上位５ビットと下位５ビットが２つ揃った場合に繰り返し出力（コピー）してもよい。

【0169】

以上のように、本実施の形態では、実施の形態１の構成に加えて、２つ前のデータが連続している場合に、第２の特殊コードにより符号化することした。これより、４Ｂ５Ｂコードが連続する事がなくなるため、実施の形態１に対して、より誤動作しやすい条件が連続することを解消できる。

【0170】

２コード単位で転送を行う場合で２つ前に転送したデータが現在送るデータと同じ場合、第１の特殊コードとは別のビット変化率が高いデータを第２の特殊コードとして割り当てることで、２つ前のデータ（４コード前）をコピーする事ができる。上位ビットが「０１０１０」、下位ビットが「１０１０１」というように第１の特殊コードと反対になっている場合、２個前のデータが連続していると判断する。これにより、「１１００１ １００１１ ００１１０ ０１１００」というデータは、次に送るコードから「０１０１０ １０１０１ ０１０１０ １０１０１」となる。

【0171】

したがって、デューティー比が５０％となる連続データの繰り返しを削減し、ビット変化率の高いデータを転送することが出来るため、安定した高速転送が可能になる。

【0172】

以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で 種々変更可能であることはいうまでもない。

【0173】

例えば、上記実施の形態では、符号化前の入力データが同じデータの場合に、特殊コードを使用して符号化を行ったが、必要な場合にのみ特殊コードを使用してもよい。入力データのビット変化率を検出し、入力データのビット変化率が小さい場合に特殊コードを使用して符号化し、入力データのビット変化率が大きい場合は特殊コードを使用せずに通常の符号化方式で符号化してもよい。この場合、特殊コードの使用を抑えつつ、上記実施の形態と同様の効果を得ることができる。

【0174】

また、上記実施の形態では、符号化前の入力データが同じか否か判定し、同じ場合に特殊コードをして符号化を行ったが、符号化後の符号化データを判定してもよい。連続する符号化データが同じ場合に、符号化データを特殊コードに置き換えてもよい。この場合でも、上記実施の形態と同様の効果を得ることができる。

【0175】

また、上記実施の形態では、クロックエンベデッド符号化方式として、４Ｂ５ＢなどのｍＢｎＢ符号化方式の例ついて説明したが、その他のクロックエンベデッド符号化方式でもよい。さらに、クロックエンベデッド符号化方式以外の符号化方式に適用してもよい。

【符号の説明】

【0176】

１ 伝送システム
１ａ、１ｂ 入力データ
２ａ、２ｂ 符号化データ
３ａ、３ｂ 復号化データ
１０ 符号化装置
１１ 符号化部
１２ 生成部
１２ａ 特殊コード
１３ 符号化出力部
１４ パラレルシリアル変換回路
２０ 復号化装置
２１ 復号化部
２２ 保持部
２３ 復号化出力部
２４ シリアルパラレル変換回路
３０ 伝送路
１００ 表示装置用データ伝送システム
１１０ タイミングコントローラ
１１１ データ送信回路
１２０ 表示ドライバ
１２１ データ受信回路
１２２ データラッチ
１２３ 表示用データラッチ
１２４ ＤＡＣ
１２５ ソース電圧出力アンプ
１３０ 表示ディスプレイ
２１１ 転送データ変換回路
２１２ パラレルシリアル変換回路
２１３ ＰＬＬ回路
２１４ 送信アンプ
２２１ 受信データ変換回路
２２２ シリアルパラレル変換回路
２２３ ＰＬＬ回路
２２４ 受信アンプ
２２５ コマンド認識回路
３１１、３１２ ４Ｂ５Ｂ符号化回路
３１３ 上位特殊コード保持回路
３１３ａ、３１３ｂ 上位特殊コード保持回路
３１４ 下位特殊コード保持回路
３１４ａ、３１４ｂ 下位特殊コード保持回路
３１５ データ保持回路
３１５ａ、３１５ｂ データ保持回路
３１６ データ保持回路
３１６ａ、３１６ｂ データ保持回路
３１７ 比較器
３１８ 選択回路
３２１、３２２ ５Ｂ４Ｂ復号化回路
３２３ 上位データ保持回路
３２３ａ、３２３ｂ 上位データ保持回路
３２４ 下位データ保持回路
３２４ａ、３２４ｂ 下位データ保持回路
３２５ 状態判断回路
３２６ 選択回路

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】

【図15】

【図16】

【図17】

【図18】

【図19】