特許 5955167 交流電源装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】5955167

(24)【登録日】2016年6月24日

(45)【発行日】2016年7月20日

(54)【発明の名称】交流電源装置

(51)【国際特許分類】

   H02M 7/48 20070101AFI20160707BHJP

【ＦＩ】

   H02M7/48 F

【請求項の数】4

【全頁数】9

(21)【出願番号】特願2012-194202(P2012-194202)

(22)【出願日】2012年9月4日

(65)【公開番号】特開2014-50304(P2014-50304A)

(43)【公開日】2014年3月17日

【審査請求日】2015年8月12日

(73)【特許権者】

【識別番号】500350829

【氏名又は名称】富士電機エフテック株式会社

(74)【代理人】

【識別番号】100161562

【弁理士】

【氏名又は名称】阪本 朗

(72)【発明者】

【氏名】宮川 圭介

(72)【発明者】

【氏名】山田 慎也

(72)【発明者】

【氏名】大島 宏一

【審査官】 北嶋 賢二

(56)【参考文献】

【文献】 特開２０００−２６２０７１（ＪＰ，Ａ）

【文献】 国際公開第２０１１／１３２２６９（ＷＯ，Ａ１）

【文献】 特開２００３−１２５５９７（ＪＰ，Ａ）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｈ０２Ｍ ７／４８

(57)【特許請求の範囲】

【請求項1】

それぞれダイオードを逆並列接続した第１及び第２の半導体スイッチを直列接続した第1の半導体スイッチ直列回路と、それぞれダイオードを逆並列接続した第３及び第４の半導体スイッチを直列接続した第２の半導体スイッチ直列回路と、それぞれダイオードを逆並列接続した第５及び第６の半導体スイッチを直列接続した第３の半導体スイッチ直列回路と、スイッチング時のサージ電圧を吸収するスナバとを並列接続した交流−交流変換回路と、前記第３の半導体スイッチ直列回路の直列接続点と前記第２の半導体スイッチ直列回路の直列接続点との間に接続したフィルタリアクトルとフィルタコンデンサからなる交流フィルタと、前記第３の半導体スイッチ直列回路を構成する第５及び第６の半導体スイッチのオン期間同士の重なりを防止するためのデッドタイムを設けたオンオフ信号を生成するパルス生成手段と、を備え、前記第１の半導体スイッチ直列回路の直列接続点と前記第２の半導体スイッチ直列回路の直列接続点との間には単相交流電源を、前記フィルタコンデンサと並列に負荷を、それぞれ接続した交流電源装置において、
前記パルス生成手段は、出力電圧指令値と同期信号とを入力とし、前記出力電圧指令値と搬送波とを比較してパルス幅を求めるパルス幅変調（PWM）回路と、前記出力電圧指令値を前記搬送波のピーク値より小さい値に制限するリミッタと、前記出力電圧指令値が前記リミッタの値を越えた場合に必要なオン信号幅を演算する過変調幅演算手段と、デッドタイム付加機能を備えたパルス分配回路と、前記出力電圧指令値が前記リミッタの制限値を越えた場合に前記リミッタにより制限された前記出力電圧指令値の制限値と前記搬送波とを比較して得られる信号と前記過変調幅演算手段の出力とから得られる信号との論理和を求める論理和演算器と、前記論理和演算器の出力信号にデッドタイム機能を付加して前記第５及び第６の半導体スイッチ用の信号を生成する前記パルス分配回路と、を備え、前記過変調幅演算手段の出力信号は前記同期信号に同期して出力することを特徴とする交流電源装置。

【請求項2】

請求項１に記載の交流電源装置において、前記同期信号との同期点は前記単相交流電源の電圧の半周期における９０度とし、前記過変調幅演算手段の出力信号は前記同期点９０度を中心として０度側及び１８０度側へそれぞれ出力することを特徴とする交流電源装置。

【請求項3】

請求項１に記載の交流電源装置において、前記同期信号との同期点は前記単相交流電源の電圧の半周期における０度及び１８０度とし、前記過変調幅演算手段の出力信号は前記同期点０度から９０度側及び前記同期点１８０度から９０度側へそれぞれ出力することを特徴とする交流電源装置。

【請求項4】

前記請求項１〜３の何れかに記載の交流電源装置を２台用いて、それぞれの交流電源装置の入出力共通線同士の接続点とそれぞれの交流電源装置の他の交流入力点それぞれに３相交流電源を、それぞれの交流電源装置の入出力共通線同士の接続点とそれぞれの交流電源装置の他の交流出力点それぞれに３相交流負荷を、それぞれ接続することを特徴とする交流電源装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、交流入力を電圧制御又は電力制御して負荷へ交流を供給する交流電源装置に関し、特に最大電圧を出力する時の制御安定性の改善に関する。

【背景技術】

【0002】

図４に特許文献１に記載された交流−交流変換回路の主回路接続図を、図６に図４の主回路を駆動するための制御回路ブロック図を、図７に図４と図６の動作波形を、各々示す。
図４は単相交流入力電圧を周波数が等しく電圧の異なる単相交流出力電圧に変換する交流−交流変換回路の主回路図である。変換回路部は半導体スイッチとしてＩＧＢＴを使用した単相交流入力電圧を周波数が等しく電圧の異なる単相交流出力電圧に変換する交流−交流変換回路である。変換回路部はそれぞれダイオードが逆並列接続されたＩＧＢＴＴｕとＩＧＢＴＴｘとが直列接続された第１のＩＧＢＴ直列回路と、それぞれダイオードが逆並列接続されたＩＧＢＴＴｖとＩＧＢＴＴｙとが直列接続された第２のＩＧＢＴ直列回路と、それぞれダイオードが逆並列接続されたＩＧＢＴＴｗとＩＧＢＴＴｚとが直列接続された第３のＩＧＢＴ直列回路と、スイッチング時のサージ電圧を抑制するスナバコンデンサＣｓとが並列接続された回路構成である。

【0003】

第１のＩＧＢＴ直列回路のＩＧＢＴＴｕとＩＧＢＴＴｘとの直列接続点と第２のＩＧＢＴ直列回路のＩＧＢＴＴｖとＩＧＢＴＴｙとの直列接続点との間には単相交流電源と入力フィルタとしてのコンデンサＣｉ１が、それぞれ接続される。第３のＩＧＢＴ直列回路のＩＧＢＴＴｗとＩＧＢＴＴｚとの直列接続点と第２のＩＧＢＴ直列回路のＩＧＢＴＴｖとＩＧＢＴＴｙとの直列接続点との間には出力リアクトルＬｏ１と出力コンデンサＣｏ１とから構成された波形整形用の出力交流フィルタが、出力コンデンサＣｏ１と並列に負荷ＬＤ１が、各々接続された構成である。

【0004】

このような構成における制御回路ブロック図を図６に示す。交流出力電圧の平均値を制御するための制御ブロック図である。出力電圧は整流回路ｒｅｃｔで整流平滑され、この値と電圧設定器ＡＪとの偏差を加算器ＡＤで求め、この偏差が零になるように電圧調節器ＡＶＲで調節する。この電圧調節器ＡＶＲの出力Ｖｏｒ（出力電圧指令値）はコンパレータＣＰと搬送波ＣＷで構成されたいわゆるパルス幅変調（ＰＷＭ）回路でオンオフ信号に変換される。コンパレータＣＰの出力Ｐｗはデッドタイム付加機能を備えたパルス分配回路ＰＤで各ＩＧＢＴ用のオンオフ信号に整形され、ゲート駆動回路ＧＤを介して、各ＩＧＢＴのゲートに供給される。

【0005】

図7に、各部の動作波形を示す。搬送波ＣＷとして三角波を用い出力電圧指令Ｖｏｒとして直流量を用いたいわゆる降圧形交流チョッパの動作波形である。オンオフパルス波形Ｐｗは図６におけるコンパレータＣＰの出力で、交流電源の正の半周期はＩＧＢＴＴｕとＴｙがオンの状態でＩＧＢＴＴｗを高周波スイッチングさせ、負の半周期ではＩＧＢＴＴｘとＴｖがオンの状態で、ＩＧＢＴＴｚのスイッチングで出力電圧を制御する。ここでＩＧＢＴＴｗ用の信号とＩＧＢＴＴｚ用の信号とはお互いの信号が反転された排他的信号であるが、交流電源又はスナバコンデンサＣｓの短絡を防止するために二つのオン期間が重ならないように両方の信号が同時にオフとなるデッドタイム期間を設ける。図８にデッドタイムとＩＧＢＴＴｗとＴｚのオンオフ信号の関係を示す。デッドタイムＴｄはオン信号の立上がり時間を遅延させる構成であるため、デッドタイムＴｄを付加した後のオンオフ波形は、デッドタイムを付加する前（Ｔａ）に比べてオフ信号期間は長く（Ｔｂ）なり、オン信号期間は短くなる。

【0006】

出力電圧Ｖｏは交流電圧をチョッピングした波形となり、この波形を出力リアクトルＬｏ１と出力コンデンサＣｏ１とから構成された出力交流フィルタを通すことにより、交流電源の電圧より低い電圧で、歪の小さな正弦波状の電圧が得られる。出力電圧を高くするには出力電圧指令を搬送波ＣＷのピーク値に近づけ、出力電圧を低くするには出力電圧指令を搬送波ＣＷのボトム値に近づける。出力電圧指令Ｖｏｒを搬送波ＣＷのピーク値に近づけるとコンパレータＣＰの出力ＰｗのＨレベルの比率が大きくなり、出力電圧を高くすることができ、出力電圧指令Ｖｏｒを搬送波ＣＷのボトム値に近づけるとコンパレータＣＰの出力ＰｗのＨレベルの比率が小さくなり、出力電圧を低くすることができる。

【0007】

図５は、図4の回路を２回路用いて３相入出力にした時の回路構成で、特許文献２に基づいて、本提案の降圧形の回路に変更した回路図である。２台の交流−交流変換回路を用い、各変換回路の入出力共通線同士を接続し、３相交流電源ＡＣＰ２と３相交流負荷ＬＤ２をＶ結線接続する構成である。各変換回路の制御と動作は図４の従来例と同じである。

【先行技術文献】

【特許文献】

【0008】

【特許文献1】特開平８−９６６０号公報

【特許文献2】特開平９−２８０３８号公報

【発明の概要】

【発明が解決しようとする課題】

【0009】

上述のように、ＩＧＢＴＴｗとＴｚのスイッチングにより、交流出力電圧を制御することができるが、出力電圧として交流電源電圧値に近い最大電圧を出力するために、出力電圧指令Ｖｏｒを搬送波ＣＷのピーク値に近づけると、デッドタイム分により出力電圧が不安定状態となる問題が生じる。これを解決するため、出力電圧指令値に制限をかけて出力電圧の安定化を図る制御方法があるが、出力電圧として１００％の電圧（交流入力電圧）を出力できなくなる。

【0010】

従って、本発明の課題は、最大出力電圧指令値を搬送波のピーク値より低い値に制限をかけた場合にも出力電圧として１００％の電圧を安定して出力可能な交流電源装置を提供することである。

【課題を解決するための手段】

【0011】

上述の課題を解決するために、第１の発明においては、それぞれダイオードを逆並列接続した第１及び第２の半導体スイッチを直列接続した第1の半導体スイッチ直列回路と、それぞれダイオードを逆並列接続した第３及び第４の半導体スイッチを直列接続した第２の半導体スイッチ直列回路と、それぞれダイオードを逆並列接続した第５及び第６の半導体スイッチを直列接続した第３の半導体スイッチ直列回路と、スイッチング時のサージ電圧を抑制するスナバとを並列接続した交流−交流変換回路と、前記第３の半導体スイッチ直列回路の直列接続点と前記第２の半導体スイッチ直列回路の直列接続点との間に接続したフィルタリアクトルとフィルタコンデンサからなる交流フィルタと、前記第３の半導体スイッチ直列回路を構成する第５及び第６の半導体スイッチのオン期間同士の重なりを防止するためのデッドタイムを設けたオンオフ信号を生成するパルス生成手段と、を備え、前記第１の半導体スイッチ直列回路の直列接続点と前記第２の半導体スイッチ直列回路の直列接続点との間には単相交流電源を、前記フィルタコンデンサと並列に負荷を、それぞれ接続した交流電源装置において、前記パルス生成手段は、出力電圧指令値と同期信号とを入力とし、前記出力電圧指令値と搬送波とを比較してパルス幅を求めるパルス幅変調（PWM）回路と、前記出力電圧指令値を前記搬送波のピーク値より小さい値に制限するリミッタと、前記出力電圧指令値が前記リミッタの値を越えた場合に必要なオン信号幅を演算する過変調幅演算手段と、デッドタイム付加機能を備えたパルス分配回路と、前記出力電圧指令値が前記リミッタの制限値を越えた場合に前記リミッタにより制限された前記出力電圧指令値の制限値と前記搬送波とを比較して得られる信号と前記過変調幅演算手段の出力とから得られる信号との論理和を求める論理和演算器と、前記論理和演算器の出力信号にデッドタイム機能を付加して前記第５及び第６の半導体スイッチ用の信号を生成する前記パルス分配回路と、を備え、前記過変調幅演算手段の出力信号は前記同期信号に同期して出力する。

【0012】

第２の発明においては、第１の発明における前記同期信号との同期点は前記単相交流電源の電圧の半周期における９０度とし、前記過変調幅演算手段の出力信号は前記同期点９０度を中心として０度側及び１８０度側へそれぞれ出力する。

【0013】

第３の発明においては、第１の発明における前記同期信号との同期点は前記単相交流電源の電圧の半周期における０度及び１８０度とし、前記過変調幅演算手段の出力信号は前記同期点０度から９０度側及び前記同期点１８０度から９０度側へそれぞれ出力する。

【0014】

第４の発明においては、前記請求項１〜３の何れかに記載の交流電源装置を２台用いて、それぞれの交流電源装置の入出力共通線同士の接続点とそれぞれの交流電源装置の他の交流入力点それぞれに３相交流電源を、それぞれの交流電源装置の入出力共通線同士の接続点とそれぞれの交流電源装置の他の交流出力点それぞれに３相交流負荷を、それぞれ接続する。

【発明の効果】

【0015】

本発明では、第１〜第３の半導体スイッチ直列回路とスイッチング時のサージ電圧を抑制するスナバとを並列接続した交流電源装置の出力電圧制御回路として、出力電圧指令値にリミッタで制限を掛けた信号と搬送波とを比較して得られる信号と、出力電圧指令値が前記リミッタによる制限値より大きい場合に必要なオン信号幅を演算する過変調幅演算手段の出力信号との論理和を求め、前記過変調幅演算手段の出力信号の出力同期点は交流電源の半周期の９０度又は０度と１８０度としている。

【0016】

この結果、出力電圧指令値へのリミッタによる制限値も設けることにより出力電圧の安定性を確保し、出力電圧指令値へのリミッタによる制限による電圧低下を過変調幅演算手段の出力信号で補うことにより１００％の電圧の出力が可能となる。

【図面の簡単な説明】

【0017】

【図1】本発明の実施例を示す制御回路ブロック図である。

【図2】本発明の実施例の第１の動作波形図である。

【図3】本発明の実施例の第２の動作波形図である。

【図4】本発明が対象とする単相交流電源装置の主回路図である。

【図5】本発明が対象とする３相交流電源装置の主回路図である。

【図6】従来の制御回路ブロック図である。

【図7】図６の動作波形図である。

【図8】デッドタイム付加によるオンオフ波形説明図である。

【発明を実施するための形態】

【0018】

本発明の要点は、第１〜第３の半導体スイッチ直列回路とスナバを並列接続した交流電源装置の出力電圧制御回路として、出力電圧指令値にリミッタで制限を掛けた信号と搬送波を比較して得られる信号と、出力電圧指令値が前記リミッタによる制限値より大きい場合に必要なオン信号幅を演算する過変調幅演算手段の出力信号との論理和を求め、前記過変調幅演算手段の出力信号の出力同期点は交流電源の半周期の９０度、又は０度及び１８０度とし、同期点が９０度の場合は演算された過変調幅信号は０度側及び１８０度側へ出力され、同期点が０度及び１８０度の場合は演算された過変調幅信号はそれぞれ９０度側へ出力される点である。

【実施例1】

【0019】

図１に、本発明の第１の実施例を示す。主回路構成は図４と同じであるので説明は省略する。尚、スイッチング時のサージ電圧を抑制するスナバとしてはコンデンサを用いた例を示したが、ダイオードと抵抗との並列回路とコンデンサとを直列接続したＲＣＤスナバや抵抗とコンデンサとを直列接続したＲＣスナバなども適用可能である。図１において、出力電圧設定値と出力電圧検出値の偏差を零にする調節器などから得られる出力電圧指令ＶｏｒはリミッタＬＭを介してコンパレータＣＰの一方の入力に、コンパレータＣＰの他方の入力には搬送波ＣＷ（この例では三角波）が、各々接続され、コンパレータＣＰの出力は論理和演算器ＯＲの一方の端子に入力される。また、出力電圧指令Ｖｏｒは過変調幅（連続ＯＮ領域の時間）を演算する過変調幅演算手段ＶＴＣへ入力され、過変調幅演算手段ＶＴＣの出力はスイッチＳＷを介して論理和演算器ＯＲの他方の端子に入力される。ここで、過変調幅演算手段ＶＴＣには演算結果を出力する時の同期点を決めるための同期信号ＳＳが入力される。論理和演算器ＯＲの出力はデッドタイム付加機能を備えたパルス分配回路ＰＤに入力され、ＩＧＢＴＴｗ、Ｔｚのオンオフ信号に加工され、ゲート駆動回路ＧＤを介して、ＩＧＢＴＴｗ及びＴｚのゲートに接続される。

【0020】

過変調幅（連続ＯＮ領域の時間）を演算する過変調幅演算手段ＶＴＣでは、下記の（式１）に基づいて過変調幅τを演算する。
τ＝Ｔ／４×（λ−λ_ＬＭ）／（１−λ_ＬＭ） （式１）
ここで、Ｔは交流電源の１周期の時間、λ_ＬＭは出力電圧指令値のリミット値の変調率、λは出力電圧指令値の変調率である。
リミット値の変調率λ_ＬＭは出力電圧リミット値と搬送波との比較で得られるコンパレータＣＰの出力パルスＰｗの幅がデッドタイムＴｄ以上となるような変調率を選ぶ。
例えば、交流電源の１周期の時間を２０ｍｓ、搬送波の周波数を２０ｋＨｚ、必要なデッドタイムを５μｓとすると、λ_ＬＭ＝０．９以下であればよい。仮にλ_ＬＭ＝０．９で、出力電圧指令値の変調率λを０．９とすると、τ＝０で過変調幅は零となり、全領域λ_ＬＭ＝０．９で決まるオンオフ波形となる。
また、λ_ＬＭ＝０．９で、出力電圧指令値の変調率λを０．９５とすると、τ＝Ｔ／４／２＝２．５ｍｓとなり、１／４周期の１／２が過変調幅で残りはλ_ＬＭ＝０．９で決まるオンオフ波形となる。
さらに、λ_ＬＭ＝０．９で、出力電圧指令値の変調率λを１．０とすると、τ＝Ｔ／４＝５ｍｓとなり、全領域を過変調幅とすることになる。即ち交流入力電圧をスイッチング動作なしで、交流出力とすることになる。

【0021】

ここで、過変調幅τの計算は交流電源の１／４周期の時間Ｔ／４を例に計算例を示したが、半周期の時間Ｔ／２を用いても可能である。
図２に、上述の計算に基づいて、過変調幅（連続ＯＮ領域の時間）を計算し、同期信号との同期点を単相交流電源の電圧の半周期における９０度とし、過変調幅演算手段の出力信号を前記同期点９０度を中心として０度側及び１８０度側へそれぞれ出力した波形例を示す。連続ＯＮ領域では交流電源の電圧波形がそのまま出力され、その他の領域では変調率λ_ＬＭでＰＷＭ制御されたオンオフ波形となることがわかる。

【0022】

図３に、上述の計算に基づいて、過変調幅（連続ＯＮ領域の時間）を計算し、同期信号との同期点を単相交流電源の電圧の半周期における０度及び１８０度とし、過変調幅演算手段ＶＴＣの出力信号を前記同期点０度から９０度側及び１８０度から９０度側へ、それぞれ出力した波形例を示す。連続ＯＮ領域では交流電源の電圧波形がそのまま出力され、その他の領域では変調率λ_ＬＭでＰＷＭ制御されたオンオフ波形となることがわかる。

【実施例2】

【0023】

図５に、本発明の第２の実施例を示す。図４に示す実施例１が対象とする回路を２台用いて、３相入出力に対応させる回路構成である。図４に示す回路の入出力共通線同士を接続して３相交流電源ＡＣＰ２の１相に、その他の交流入力をそれぞれ３相交流電源ＡＣＰ２の他の相にそれぞれ接続する。交流出力部においても交流入力部と同様に入出力共通線同士の接続線を３相負荷ＬＤ２の１端に、その他の交流出力をそれぞれ３相交流負荷ＬＤ２の他の端子にそれぞれ接続する。制御方式は実施例１と同じであるので、説明は省略する。

【0024】

尚、上記実施例には交流出力電圧を制御する例を示したが、交流出力の電力を制御する場合や交流出力の電流を制御する場合でも実現可能である。

【産業上の利用可能性】

【0025】

本発明は、交流入力電源電圧から安定した１００％の交流電圧を出力する時の制御に関する提案であり、交流安定化電源装置（ＡＶＲ）、交流電力調整装置（ＡＰＲ）などへの適用が可能である。

【符号の説明】

【0026】

ＡＣＰ１・・・単相交流電源 ＡＣＰ２・・・３相交流電源
ＬＤ１・・・単相負荷 ＬＤ２・・・３相負荷
Ｃｉ１、Ｃｉ２、Ｃｏ１、Ｃｏ２・・・フィルタコンデンサ
Ｌｏ１、Ｌｏ２・・・フィルタリアクトル
Ｃｓ、Ｃｓ１、Ｃｓ２・・・スナバコンデンサ
Ｔｕ，Ｔｖ，Ｔｗ、Ｔｘ，Ｔｙ、Ｔｚ・・・ＩＧＢＴ
Ｔｕ１，Ｔｖ１，Ｔｗ１、Ｔｘ１，Ｔｙ１、Ｔｚ１・・・ＩＧＢＴ
Ｔｕ２，Ｔｖ２，Ｔｗ２、Ｔｘ２，Ｔｙ２、Ｔｚ２・・・ＩＧＢＴ
ｒｅｃｔ・・・整流回路 ＡＤ・・・加算器
ＡＪ・・・電圧設定器 ＡＶＲ・・・電圧調節器
ＣＰ・・・コンパレータ ＣＷ・・・搬送波
ＰＤ・・・パルス分配回路 ＧＤゲート駆動回路
ＯＲ・・・論理和演算器 ＳＷ・・・スイッチ
ＬＭ・・・リミッタ ＶＴＣ・・・過変調幅演算手段

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】