特許 5957181 薄膜トランジスタの製造方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】5957181

(24)【登録日】2016年6月24日

(45)【発行日】2016年7月27日

(54)【発明の名称】薄膜トランジスタの製造方法

(51)【国際特許分類】

   H01L 29/786 20060101AFI20160714BHJP

   H01L 21/336 20060101ALI20160714BHJP

   H01L 21/20 20060101ALI20160714BHJP

【ＦＩ】

   H01L29/78 618B

   H01L29/78 618Z

   H01L29/78 618A

   H01L29/78 627G

   H01L29/78 618F

   H01L29/78 618G

   H01L21/20

【請求項の数】13

【全頁数】32

(21)【出願番号】特願2011-41406(P2011-41406)

(22)【出願日】2011年2月28日

(65)【公開番号】特開2011-181929(P2011-181929A)

(43)【公開日】2011年9月15日

【審査請求日】2014年2月21日

(31)【優先権主張番号】10-2010-0018421

(32)【優先日】2010年3月2日

(33)【優先権主張国】KR

(73)【特許権者】

【識別番号】512187343

【氏名又は名称】三星ディスプレイ株式會社

【氏名又は名称原語表記】Ｓａｍｓｕｎｇ Ｄｉｓｐｌａｙ Ｃｏ．，Ｌｔｄ．

(74)【代理人】

【識別番号】100121382

【弁理士】

【氏名又は名称】山下 託嗣

(72)【発明者】

【氏名】朴 在 佑

(72)【発明者】

【氏名】李 制 勳

(72)【発明者】

【氏名】延 聖 珍

(72)【発明者】

【氏名】金 連 洪

【審査官】 岩本 勉

(56)【参考文献】

【文献】 特開平１０−０９２７４７（ＪＰ，Ａ）

【文献】 特開２００３−３３２５８４（ＪＰ，Ａ）

【文献】 特開２００６−２３７５８７（ＪＰ，Ａ）

【文献】 特開２００２−２５２１７４（ＪＰ，Ａ）

【文献】 特開平０９−１７２１８３（ＪＰ，Ａ）

【文献】 特開２００５−０９３９７４（ＪＰ，Ａ）

【文献】 特開２００１−１８９２７５（ＪＰ，Ａ）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｈ０１Ｌ ２１／３３６

Ｈ０１Ｌ ２１／８２２

Ｈ０１Ｌ ２７／０４

Ｈ０１Ｌ ２９／７６

Ｈ０１Ｌ ２９／７７２

Ｈ０１Ｌ ２９／７８−２９／７８６

(57)【特許請求の範囲】

【請求項1】

基板上に形成されたゲート電極を形成する段階と、
前記ゲート電極と重なり、第１２族元素及び第１６族元素（但し、酸素元素は除く）または第１３族元素及び第１５族元素を含む非結晶質の多元系化合物（ｍｕｌｔｉ−ｅｌｅｍｅｎｔｓ ｃｏｍｐｏｕｎｄ）を含んでおり、電子移動度が０．８ｃｍ２／Ｖｓ以上であり、２５０度以上３００度以下の温度で蒸着される半導体パターンを形成する段階と、
前記半導体パターンの第１端部と重なるソース電極と、前記半導体パターンの前記第１端部とは別の第２端部と重なり、前記ソース電極と離隔されたドレイン電極と、を形成する段階と、を含む薄膜トランジスタの製造方法。

【請求項2】

前記多元系化合物は、
ガリウムヒ素（ＧａＡｓ）、ガリウムアンチモン（ＧａＳｂ）、ガリウムビスマス（ＧａＢｉ）、リン化ガリウム（ＧａＰ）、リン化インジウム（ＩｎＰ）、インジウムヒ素（ＩｎＡｓ）、インジウムアンチモン（ＩｎＳｂ）、インジウムビスマス（ＩｎＢｉ）、硫化カドミウム（ＣｄＳ）、カドミウムセレン（ＣｄＳｅ）、カドミウムテルル（ＣｄＴｅ）、硫化亜鉛（ＺｎＳ）、亜鉛セレン（ＺｎＳｅ）、亜鉛テルル（ＺｎＴｅ）、硫化水銀（ＨｇＳ）、水銀セレン（ＨｇＳｅ）、水銀テルル（ＨｇＴｅ）、リン化アルミニウム（ＡｌＰ）、アルミニウムヒ素（ＡｌＡｓ）、アルミニウムアンチモン（ＡｌＳｂ）及びアルミニウムビスマス（ＡｌＢｉ）からなる群から選択された一つを含むことを特徴とする請求項１に記載の薄膜トランジスタの製造方法。

【請求項3】

前記多元系化合物は、
インジウムガリウムリン（ＩｎＧａＰ）、インジウムガリウムヒ素（ＩｎＧａＡｓ）、インジウムガリウムアンチモン（ＩｎＧａＳｂ）、インジウムアルミニウムリン（ＩｎＡｌＰ）、インジウムアルミニウムヒ素（ＩｎＡｌＡｓ）、インジウムアルミニウムアンチモン（ＩｎＡｌＳｂ）、アルミニウムガリウムリン（ＡｌＧａＰ）、アルミニウムガリウムヒ素（ＡｌＧａＡｓ）、アルミニウムガリウムアンチモン（ＡｌＧａＳｂ）、リン化ガリウムヒ素（ＧａＡｓＰ）、ガリウムヒ素アンチモン（ＧａＡｓＳｂ）、ガリウムヒ素ビスマス（ＧａＡｓＢｉ）、リン化ガリウムアンチモン（ＧａＳｂＰ）、ガリウムアンチモンビスマス（ＧａＳｂＢｉ）、リン化ガリウムアンチモン（ＧａＳｂＰ）、リン化ガリウムビスマス（ＧａＢｉＰ）、アルミニウムヒ素リン（ＡｌＡｓＰ）、アルミニウムヒ素アンチモン（ＡｌＡｓＳｂ）、アルミニウムヒ素ビスマス（ＡｌＡｓＢｉ）、アルミニウムアンチモンリン（ＡｌＳｂＰ）、アルミニウムアンチモンビスマス（ＡｌＳｂＢｉ）、アルミニウムアンチモンリン（ＡｌＳｂＰ）、アルミニウムビスマスリン（ＡｌＢｉＰ）、インジウムヒ素リン（ＩｎＡｓＰ）、インジウムヒ素アンチモン（ＩｎＡｓＳｂ）、インジウムヒ素ビスマス（ＩｎＡｓＢｉ）、インジウムアンチモンリン（ＩｎＳｂＰ）、インジウムアンチモンビスマス（ＩｎＳｂＢｉ）、インジウムアンチモンリン（ＩｎＳｂＰ）、及びインジウムビスマスリン（ＩｎＢｉＰ）からなる群から選択された一つを含むことを特徴とする請求項１に記載の薄膜トランジスタの製造方法。

【請求項4】

前記多元系化合物は、
第２族元素、第３族元素、第４族元素、第５族元素、第６族元素、第７族元素、第８族元素、第９族元素、第１０族元素、第１１族元素、及び第１４族元素からなる群から選択された少なくとも一つの元素をドーパントとしてさらに含むことを特徴とする請求項１から３のいずれか１項に記載の薄膜トランジスタの製造方法。

【請求項5】

前記ドーパントは、ベリリウム（Ｂｅ）、マグネシウム（Ｍｇ）、カルシウム（Ｃａ）、ストロンチウム（Ｓｒ）、バリウム（Ｂａ）、ラジウム（Ｒａ）、スカンジウム（Ｓｃ）、イットリウム（Ｙ）、チタン（Ｔｉ）、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）、バナジウム（Ｖ）、ニオビウム（Ｎｂ）、タンタル（Ｔａ）、クロム（Ｃｒ）、モリブデン（Ｍｏ）、タングステン（Ｗ）、マンガン（Ｍｎ）、テクネチウム（Ｔｃ）、レニウム（Ｒｅ）、炭素（Ｃ）、シリコン（Ｓｉ）、ゲルマニウム（Ｇｅ）、錫（Ｓｎ）、鉛（Ｐｂ）、銅（Ｃｕ）、銀（Ａｇ）、金（Ａｕ）、鉄（Ｆｅ）、ルテニウム（Ｒｕ）、オスミウム（Ｏｓ）、コバルト（Ｃｏ）、ロジウム（Ｒｈ）、イリジウム（Ｉｒ）、ニッケル（Ｎｉ）、パラジウム（Ｐｄ）、及び白金（Ｐｔ）からなる群から選択された少なくとも一つの元素を含むことを特徴とする請求項４に記載の薄膜トランジスタの製造方法。

【請求項6】

前記多元系化合物は、前記多元系化合物１ｃｍ³に対して各々１×１０¹³個以上１×１０¹⁹個以下の炭素原子、水素原子、または酸素原子をさらに含むことを特徴とする請求項１から５のいずれか１項に記載の薄膜トランジスタの製造方法。

【請求項7】

基板上に形成されたゲート電極を形成する段階と、
第１２族元素及び第１６族元素（但し、酸素元素は除く）または第１３族元素及び第１５族元素を含む結晶質と、第１２族元素及び第１６族元素（但し、酸素元素は除く）または第１３族元素及び第１５族元素を含む非結晶質とが混合された混合相を有して、多元系化合物を含み、２５０度以上３００度以下の温度で蒸着される前記ゲート電極と重なる半導体パターンを形成する段階と、
前記半導体パターンの第１端部と重なるソース電極と、前記半導体パターンの前記第１端部とは別の第２端部と重なり、前記ソース電極と離隔されたドレイン電極を形成する段階と、を含む薄膜トランジスタの製造方法。

【請求項8】

前記結晶質は、
グレ−ンサイズ（ｇｒａｉｎ ｓｉｚｅ）が０．１ｎｍ以上１ｕｍ未満である複数のグレーン（ｇｒａｉｎｓ）を含むことを特徴とする請求項７に記載の薄膜トランジスタの製造方法。

【請求項9】

前記多元系化合物は、
ガリウムヒ素（ＧａＡｓ）、ガリウムアンチモン（ＧａＳｂ）、ガリウムビスマス（ＧａＢｉ）、リン化ガリウム（ＧａＰ）、リン化インジウム（ＩｎＰ）、インジウムヒ素（ＩｎＡｓ）、インジウムアンチモン（ＩｎＳｂ）、インジウムビスマス（ＩｎＢｉ）、硫化カドミウム（ＣｄＳ）、カドミウムセレン（ＣｄＳｅ）、カドミウムテルル（ＣｄＴｅ）、硫化亜鉛（ＺｎＳ）、亜鉛セレン（ＺｎＳｅ）、亜鉛テルル（ＺｎＴｅ）、硫化水銀（ＨｇＳ）、水銀セレン（ＨｇＳｅ）、水銀テルル（ＨｇＴｅ）、リン化アルミニウム（ＡｌＰ）、アルミニウムヒ素（ＡｌＡｓ）、アルミニウムアンチモン（ＡｌＳｂ）、及びアルミニウムビスマス（ＡｌＢｉ）からなる群から選択された一つを含むことを特徴とする請求項７または８に記載の薄膜トランジスタの製造方法。

【請求項10】

前記多元系化合物は、
インジウムガリウムリン（ＩｎＧａＰ）、インジウムガリウムヒ素（ＩｎＧａＡｓ）、インジウムガリウムアンチモン（ＩｎＧａＳｂ）、インジウムアルミニウムリン（ＩｎＡｌＰ）、インジウムアルミニウムヒ素（ＩｎＡｌＡｓ）、インジウムアルミニウムアンチモン（ＩｎＡｌＳｂ）、アルミニウムガリウムリン（ＡｌＧａＰ）、アルミニウムガリウムヒ素（ＡｌＧａＡｓ）、アルミニウムガリウムアンチモン（ＡｌＧａＳｂ）、リン化ガリウムヒ素（ＧａＡｓＰ）、ガリウムヒ素アンチモン（ＧａＡｓＳｂ）、ガリウムヒ素ビスマス（ＧａＡｓＢｉ）、リン化ガリウムアンチモン（ＧａＳｂＰ）、ガリウムアンチモンビスマス（ＧａＳｂＢｉ）、リン化ガリウムアンチモン（ＧａＳｂＰ）、リン化ガリウムビスマス（ＧａＢｉＰ）、アルミニウムヒ素リン（ＡｌＡｓＰ）、アルミニウムヒ素アンチモン（ＡｌＡｓＳｂ）、アルミニウムヒ素ビスマス（ＡｌＡｓＢｉ）、アルミニウムアンチモンリン（ＡｌＳｂＰ）、アルミニウムアンチモンビスマス（ＡｌＳｂＢｉ）、アルミニウムアンチモンリン（ＡｌＳｂＰ）、アルミニウムビスマスリン（ＡｌＢｉＰ）、インジウムヒ素リン（ＩｎＡｓＰ）、インジウムヒ素アンチモン（ＩｎＡｓＳｂ）、インジウムヒ素ビスマス（ＩｎＡｓＢｉ）、インジウムアンチモンリン（ＩｎＳｂＰ）、インジウムアンチモンビスマス（ＩｎＳｂＢｉ）、インジウムアンチモンリン（ＩｎＳｂＰ）、及びインジウムビスマスリン（ＩｎＢｉＰ）からなる群から選択された一つを含むことを特徴とする請求項７または８に記載の薄膜トランジスタの製造方法。

【請求項11】

前記多元系化合物は、
第２族元素、第３族元素、第４族元素、第５族元素、第６族元素、第７族元素、第８族元素、第９族元素、第１０族元素、第１１族元素、及び第１４族元素からなる群から選択された少なくとも一つの元素をドーパントとしてさらに含むことを特徴とする請求項７から１０のいずれか１項に記載の薄膜トランジスタの製造方法。

【請求項12】

前記ドーパントは、ベリリウム（Ｂｅ）、マグネシウム（Ｍｇ）、カルシウム（Ｃａ）、ストロンチウム（Ｓｒ）、バリウム（Ｂａ）、ラジウム（Ｒａ）、スカンジウム（Ｓｃ）、イットリウム（Ｙ）、チタン（Ｔｉ）、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）、バナジウム（Ｖ）、ニオビウム（Ｎｂ）、タンタル（Ｔａ）、クロム（Ｃｒ）、モリブデン（Ｍｏ）、タングステン（Ｗ）、マンガン（Ｍｎ）、テクネチウム（Ｔｃ）、レニウム（Ｒｅ）、炭素（Ｃ）、シリコン（Ｓｉ）、ゲルマニウム（Ｇｅ）、錫（Ｓｎ）、鉛（Ｐｂ）、銅（Ｃｕ）、銀（Ａｇ）、金（Ａｕ）、鉄（Ｆｅ）、ルテニウム（Ｒｕ）、オスミウム（Ｏｓ）、コバルト（Ｃｏ）、ロジウム（Ｒｈ）、イリジウム（Ｉｒ）、ニッケル（Ｎｉ）、パラジウム（Ｐｄ）、及び白金（Ｐｔ）からなる郡から選択された少なくとも一つの元素を含むことを特徴とする請求項１１に記載の薄膜トランジスタの製造方法。

【請求項13】

前記半導体パターンの電子移動度は０．８ｃｍ²／Ｖｓ以上３５００ｃｍ²／Ｖｓ以下であることを特徴とする請求項７から１２のいずれか１項に記載の薄膜トランジスタの製造方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は薄膜トランジスタ及びその製造方法に関し、より詳しくは駆動特性を向上させるための薄膜トランジスタ及びその製造方法に関する。

【背景技術】

【0002】

一般的に、表示パネルは、各画素領域を駆動するためのスイッチング素子が形成された表示基板と、前記表示基板と対向する対向基板とを含む。前記スイッチング素子としては、薄膜トランジスタ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ；ＴＦＴ）を利用することができる。前記薄膜トランジスタは、ゲート電極と、ソース電極及びドレイン電極と、前記ソース電極と前記ドレイン電極との間のチャネルを形成する半導体パターンを含む。前記半導体パターンは非結晶質シリコン（Ａｍｏｒｐｈｏｕｓ Ｓｉｌｉｃｏｎ；ａ−Ｓｉ）、多結晶シリコン（Ｐｏｌｙ−Ｓｉｌｉｃｏｎ；ｐｏｌｙ−Ｓｉ）、酸化物半導体などで形成されている。

【先行技術文献】

【特許文献】

【0003】

【特許文献1】特開平１０−０９２７４７号公報

【特許文献2】韓国特許第０８５９７２３号明細書

【特許文献3】米国特許出願公開第２００８／０２９６５６９号

【発明の概要】

【発明が解決しようとする課題】

【0004】

非結晶質シリコン層は、大型基板上に均一に形成できる長所がある反面、電子移動度が約０．５平方ｃｍ^２／Ｖｓであるため薄膜トランジスタの駆動特性が低い。電子移動度が数十〜数百平方ｃｍ^２／Ｖｓの多結晶シリコン層を前記薄膜トランジスタに利用する場合、電子移動度が前記非結晶質シリコンに比べて良いが、前記多結晶シリコン層は非結晶質シリコン層を決定化させる工程が必須となり、大型基板上に前記多結晶シリコン層を均一に形成しにくく、製造費用が高い。

【0005】

一方、表示装置が段々大型化されるのに伴い信号配線は長くなるため、電気抵抗が増加する。前記電気抵抗の増加はＲＣ信号の遅延を発生させる。これを解決するためには、前記信号配線が電気抵抗の低い物質から形成されなければならないが、前記信号配線を形成できる物質は限定的である。また、前記ＲＣ信号の遅延を防止するためには、各画素に電圧が充電されるのにかかる時間を減らさなければならない。前記充電時間を減らすために前記画素の薄膜トランジスタの駆動速度が速くなければならない。従って、前記薄膜トランジスタの半導体パターンの電子移動度が高くなければならないが、前記多結晶シリコン層を大型表示装置に適用しにくく、前記酸化物半導体は製造信頼性が低いという問題点がある。

【0006】

そこで、本発明ではこのような点に着目し、本発明の目的は、電子移動度が向上し、大型表示装置に適用される薄膜トランジスタを提供することにある。

【0007】

本発明の他の目的は前記薄膜トランジスタを製造する方法を提供することにある。

【課題を解決するための手段】

【0008】

上述の本発明の目的を実現するための一実施形態に係る薄膜トランジスタは、ゲート電極、半導体パターン、ソース電極、及びドレイン電極を含む。ゲート電極は、基板上に形成されている。前記半導体パターンは、前記ゲート電極と重なり、第１２族元素及び第１６族元素（但し、酸素元素は除く）または第１３族元素及び第１５族元素を含む非結晶質の多元系化合物（ｍｕｌｔｉ−ｅｌｅｍｅｎｔｓ ｃｏｍｐｏｕｎｄ）を含んでおり、電子移動度が約０．８ｃｍ^２／Ｖｓ以上である。前記ソース電極は前記半導体パターンの第１端部と重なり、前記ドレイン電極は前記半導体パターンの前記第１端部とは別の第２端部と重なり、前記ソース電極と離隔される。

【0009】

前記多元系化合物の具体的な例としては、ガリウムヒ素（ＧａＡｓ）、ガリウムアンチモン（ＧａＳｂ）、ガリウムビスマス（ＧａＢｉ）、リン化ガリウム（ＧａＰ）、リン化インジウム（ＩｎＰ）、インジウムヒ素（ＩｎＡｓ）、インジウムアンチモン（ＩｎＳｂ）、インジウムビスマス（ＩｎＢｉ）、硫化カドミウム（ＣｄＳ）、カドミウムセレン（ＣｄＳｅ）、カドミウムテルル（ＣｄＴｅ）、硫化亜鉛（ＺｎＳ）、亜鉛セレン（ＺｎＳｅ）、亜鉛テルル（ＺｎＴｅ）、硫化水銀（ＨｇＳ）、水銀セレン（ＨｇＳｅ）、水銀テルル（ＨｇＴｅ）、リン化アルミニウム（ＡｌＰ）、アルミニウムヒ素（ＡｌＡｓ）、アルミニウムアンチモン（ＡｌＳｂ）またはアルミニウムビスマス（ＡｌＢｉ）等を挙げることができる。

【0010】

前記多元系化合物は、第２族元素、第３族元素、第４族元素、第５族元素、第６族元素、第７族元素、第８族元素、第９族元素、第１０族元素、第１１族元素または第１４族元素をドーパントとしてさらに含むことができる。

【0011】

前記多元系化合物は、前記多元系化合物１ｃｍ^３に対し１×１０^１３個以上１×１０^１９個以下の炭素原子、水素原子、または酸素原子をさらに含むことができる。

【0012】

上述の本発明の目的を実現するための他の実施形態に係る薄膜トランジスタは、半導体パターンが、第１２族元素及び第１６族元素（但し、酸素元素は除く）、または第１３族元素及び第１５族元素を含む結晶質と、第１２族元素及び第１６族元素（但し、酸素元素は除く）、または第１３族元素及び第１５族元素を含む非結晶質とが混合された混合相を有する多元系化合物を含む。

【0013】

前記結晶質はグレーンサイズ（ｇｒａｉｎ ｓｉｚｅ）が約０．１ｎｍ以上約１ｕｍ未満である複数のグレーン（ｇｒａｉｎｓ）を含むことができる。

【0014】

前記半導体パターンの電子移動度は、約０．８ｃｍ^２／Ｖｓ以上約３５００ｃｍ^２／Ｖｓ以下であることができる。

【0015】

上述の本発明の目的を実現するためのまた他の実施形態に係る薄膜トランジスタは、半導体パターンが、第１２族元素及び第１６族元素（但し、酸素元素は除く）または第１３族元素及び第１５族元素を含んでおり、グレーンサイズが約０．１ｎｍ以上約１ｕｍ未満である複数のグレーン（ｇｒａｉｎｓ）を含む結晶質の多元系化合物を含む。

【0016】

上述の本発明の他の目的を実現するための一実施形態に係る薄膜トランジスタの製造方法では、以下の段階が含まれる。
・基板上にゲート電極を形成する段階
・基板に第１２族元素及び第１６族元素（但し、酸素元素は除く）または、第１３族元素及び第１５族元素を含む多元系化合物のソースを蒸着して、多元系化合物を含む半導体層を形成する段階
・前記半導体層をパターニングして前記ゲート電極と重なった半導体パターンを形成段階
・前記半導体パターンの第１端部と重なったソース電極を形成する段階
・前記半導体パターンの第１端部とは別の第２端部と重なっており、かつ前記ソース電極と離隔されたドレイン電極を形成する段階。

【0017】

一実施形態において、前記半導体層は非結晶質であることができる。他の実施形態において、前記半導体層は非結晶質及び結晶質が混合された混合であることができる。また他の実施形態において、グレーンサイズ（ｇｒａｉｎ ｓｉｚｅ）が約０．１ｎｍ以上約１ｕｍ未満である複数のグレーン（ｇｒａｉｎｓ）を含む結晶質であることができる。

【0018】

前記半導体層は、パルスレーザー蒸着法（ｐｕｌｓｅ ｌａｓｅｒ ｄｅｐｏｓｉｔｉｏｎ；ＰＬＤ）、熱蒸着法（ｔｈｅｒｍａｌ ｅｖａｐｏｒａｔｉｏｎ）、分子ビームエピタキシー（ｍｏｌｅｃｕｌａｒ ｂｅａｍ ｅｐｉｔａｘｙ；ＭＢＥ）、スパッタ法、化学気相蒸着法（ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ；ＣＶＤ）、金属有機物化学気相蒸着法（ｍｅｔａｌ−ｏｒｇａｎｉｃ ｃｈｅｍｉｃａｌ ｖａｐｏｕｒ ｄｅｐｏｓｉｔｉｏｎ；ＭＯＣＶＤ）、及び原子層蒸着法（ａｔｏｍｉｃ ｌａｙｅｒ ｄｅｐｏｓｉｔｉｏｎ；ＡＬＤ）のうちいずれか一つの方法で形成されることができる。これとは異なって、前記半導体層はプラズマ化学気相蒸着法（ｐｌａｓｍａ ｅｎｈａｎｃｅｄ ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ；ＰＥＣＶＤ）またはプラズマ金属有機物化学気相蒸着法（ｐｌａｓｍａ ｅｎｈａｎｃｅｄ ｍｅｔａｌ−ｏｒｇａｎｉｃ ｃｈｅｍｉｃａｌ ｖａｐｏｕｒ ｄｅｐｏｓｉｔｉｏｎ；ＰＥＭＯＣＶＤ）で形成されることができる。

【発明の効果】

【0019】

このような薄膜トランジスタ及びその製造方法によると、超高速動作特性を有し、製造費用が節減される薄膜トランジスタを形成することができる。前記薄膜トランジスタを表示装置用アレイ基板で適用することによって高解像度の大型表示装置に要求される高周波数駆動特性を得ることができる。

【図面の簡単な説明】

【0020】

【図1】本発明の第１の実施形態に係る表示基板の平面図である。

【図2】図１に示した回路トランジスタ及び画素トランジスタの平面図である。

【図3】図２のＩ−Ｉ’ラインに沿って切断した断面図である。

【図4】図２のＡ部分を拡大した拡大断面図である。

【図5】図３に示した表示基板の製造方法を説明するための断面図である。

【図6】図３に示した表示基板の製造方法を説明するための断面図である。

【図7】本発明の第２の実施形態に係る表示基板の拡大断面図である。

【図8】本発明の第３の実施形態に係る表示基板の拡大断面図である。

【図9】本発明の第４の実施形態に係る表示基板の平面図である。

【図10】図９のＩＩ−ＩＩ’ライン及びＩＩＩ−ＩＩＩ’ラインに沿って切断した断面図である。

【図11】図１０に示した表示基板の製造方法を説明するための断面図である。

【図12】図１０に示した表示基板の製造方法を説明するための断面図である。

【図13】本発明の第５の実施形態に係る表示基板の断面図である。

【図14】図１３に示した表示基板の製造方法を説明するための断面図である。

【図15】図１３に示した表示基板の製造方法を説明するための断面図である。

【図16】本発明の第６の実施形態に係る表示基板の断面図である。

【図17】図１６に示した表示基板の製造方法を説明するための断面図である。

【図18】図１６に示した表示基板の製造方法を説明するための断面図である。

【図19】本発明の第７の実施形態に係る表示基板の断面図である。

【図20】図１９に示した表示基板の製造方法を説明するための断面図である。

【図21】図１９に示した表示基板の製造方法を説明するための断面図である。

【図22】本発明の第８の実施形態に係る表示基板の断面図である。

【図23】本発明の第９の実施形態に係る表示基板の断面図である。

【図24】図２３に示した表示基板の製造方法を説明するための断面図である。

【図25】図２３に示した表示基板の製造方法を説明するための断面図である。

【図26】インジウム−ガリウム−ヒ素半導体層の成膜温度による表面状態を示したＳＥＭ写真である。

【図27】インジウム−ガリウム−ヒ素半導体層の成膜温度による表面状態を示したＳＥＭ写真である。

【図28】インジウム−ガリウム−ヒ素半導体層の成膜温度による表面状態を示したＳＥＭ写真である。

【図29】インジウム−ガリウム−ヒ素半導体層の成膜温度による電圧−電流特性を示したグラフである。

【図30】インジウム−ガリウム−ヒ素半導体層の成膜温度による電圧−電流特性を示したグラフである。

【図31】インジウム−ガリウム−ヒ素半導体層の成膜温度による電圧−電流特性を示したグラフである。

【図32】インジウム−ガリウム−ヒ素半導体層の成膜の厚さによる電圧−電流特性を示したグラフである。

【図33】インジウム−ガリウム−ヒ素半導体層の成膜の厚さによる電圧−電流特性を示したグラフである。

【図34】インジウム−ガリウム−ヒ素半導体層の成膜の厚さによる電圧−電流特性を示したグラフである。

【図35】インジウム−ガリウム−ヒ素半導体層の成膜の厚さによる電圧−電流特性を示したグラフである。

【図36】インジウム−ガリウム−ヒ素の結晶相に対するＸ線分析グラフである。

【図37】インジウム−ガリウム−ヒ素半導体層のＸＰＳ分析グラフである。

【図38】図３７に示した分析ピークの拡大グラフである。

【図39】熱処理時間によるインジウム−ガリウム−ヒ素半導体層を有する電圧−電流特性を示したグラフである。

【図40】熱処理時間によるインジウム−ガリウム−ヒ素半導体層を有する電圧−電流特性を示したグラフである。

【図41】熱処理時間によるインジウム−ガリウム−ヒ素半導体層を有する電圧−電流特性を示したグラフである。

【発明を実施するための形態】

【0021】

以下、添付した図面を参照して本発明の望ましい実施形態をより詳細に説明する。

【0022】

＜第１の実施形態＞
図１は本発明の第１の実施形態に係る表示基板の平面図である。

【0023】

図１を参照すると、本実施形態に係る表示基板１０１は、表示領域ＤＡに形成された画素部と、前記表示領域ＤＡを囲む周辺領域ＰＡに形成されたゲート駆動部ＧＤ、及びデータ駆動部ＤＤを含む。

【0024】

前記画素部は、画素トランジスタＰＳＷ及び前記画素トランジスタＰＳＷと電気的に接続された画素電極ＰＥを含む。前記画素部は、前記表示領域ＤＡに形成されたゲートラインＧＬ及びデータラインＤＬによって囲まれることができる。前記ゲート駆動部ＧＤは、前記画素部にゲート駆動信号を伝達し、複数の第１回路トランジスタＴＲ１を含む。前記データ駆動部ＤＤは、前記画素部にデータ駆動信号を伝達し、複数の第２回路トランジスタＴＲ２を含む。前記画素トランジスタＰＳＷは薄膜トランジスタ（ｔｈｉｎ ｆｉｌｍ ｔｒａｎｓｉｓｔｏｒ；ＴＦＴ）であり、前記第１回路トランジスタＴＲ１及び第２回路トランジスタＴＲ２の各々も薄膜トランジスタである。

【0025】

以下、図２及び図３を参照して、前記画素トランジスタＰＳＷ及び前記トランジスタＴＲについて具体的に説明する。なお、前記第２回路トランジスタＴＲ２は、接続された信号ラインを除いてはその構成が前記第１回路トランジスタＴＲ１と実質的に同一であるため、前記第２回路トランジスタＴＲ２に対する説明は省略し、前記第１回路トランジスタＴＲ１についての説明を行う。

【0026】

図２は図１に示した第１回路トランジスタＴＲ１及び画素トランジスタＰＳＷの平面図であり、図３は図２のＩ−Ｉ’ラインに沿って切断した断面図である。

【0027】

図２及び図３を参照すると、前記画素トランジスタＰＳＷは、前記ゲートラインＧＬと接続された第１ゲート電極Ｇ１、前記データラインＤＬと接続された第１ソース電極Ｓ１、前記第１ソース電極Ｓ１と離隔された第１ドレイン電極Ｄ１、及び第１半導体パターンＡＰ１を含む。

【0028】

前記第１半導体パターンＡＰ１は前記第１ゲート電極Ｇ１上に形成されて前記第１ゲート電極Ｇ１と重なる。前記第１半導体パターンＡＰ１は非結晶質（ａｍｏｒｐｈｏｕｓ）の多元系化合物（ｍｕｌｔｉ−ｅｌｅｍｅｎｔｓ ｃｏｍｐｏｕｎｄ）を含む第１半導体層１３０ａを含む。前記非結晶質の多元系化合物は、互いに異なる２つ以上の元素が化学的に結合された化合物であってその相（ｐｈａｓｅ）が非結晶であると定義する。前記多元系化合物は、互いに異なる２つの元素を含む二元系化合物、互いに異なる３つの元素を含む三元系化合物、または互いに異なる４つの元素を含む四元系化合物等であることができる。

【0029】

一例として、前記多元系化合物は、第１２族元素と第１６族元素を含むかまたは、第１３族元素と第１５族元素を含む二元系化合物を含むことができる。なお、前記二元系化合物に酸素が含まれる場合、絶縁層の水素によって前記二元系化合物が還元されて前記第１半導体パターンＡＰ１の固有特性を変質させることがあるため、前記第１６族元素のうち酸素は除く。前記二元系化合物の具体的な例としては、ガリウムヒ素（ＧａＡｓ）、ガリウムアンチモン（ＧａＳｂ）、ガリウムビスマス（ＧａＢｉ）、リン化ガリウム（ＧａＰ）、リン化インジウム（ＩｎＰ）、インジウムヒ素（ＩｎＡｓ）、インジウムアンチモン（ＩｎＳｂ）、インジウムビスマス（ＩｎＢｉ）、硫化カドミウム（ＣｄＳ）、カドミウムセレン（ＣｄＳｅ）、カドミウムテルル（ＣｄＴｅ）、硫化亜鉛（ＺｎＳ）、亜鉛セレン（ＺｎＳｅ）、亜鉛テルル（ＺｎＴｅ）、硫化水銀（ＨｇＳ）、水銀セレン（ＨｇＳｅ）、水銀テルル（ＨｇＴｅ）、リン化アルミニウム（ＡｌＰ）、アルミニウムヒ素（ＡｌＡｓ）、アルミニウムアンチモン（ＡｌＳｂ）またはアルミニウムビスマス（ＡｌＢｉ）等を挙げることができる。

【0030】

前記二元系化合物中で、ガリウムヒ素（ＧａＡｓ）、ガリウムアンチモン（ＧａＳｂ）、リン化インジウム（ＩｎＰ）、インジウムヒ素（ＩｎＡｓ）、インジウムアンチモン（ＩｎＳｂ）、硫化カドミウム（ＣｄＳ）、カドミウムセレン（ＣｄＳｅ）、カドミウムテルル（ＣｄＴｅ）、硫化亜鉛（ＺｎＳ）、亜鉛セレン（ＺｎＳｅ）、及び亜鉛テルル（ＺｎＴｅ）が単結晶の時の電子移動度、有効質量、イオン化度、及び非結晶質である時の電子移動度は下記の表１のようである。

【0031】

＜表１＞

【0032】

前記表１を参照すると、前記二元系化合物は非結晶質でも約０．８ｃｍ^２／Ｖｓ以上の電子移動度を有することが分かる。前記二元系化合物の電子移動度は約０．８ｃｍ^２／Ｖｓ以上３５００ｃｍ^２／Ｖｓ以下であり、ドーピング元素の追加可否により変わることができる。また、非結晶質と結晶質が混合された混合相の二元系化合物の場合、電子移動度はより一層向上されることができる。前記電子移動度は高いほど前記第１半導体パターンＡＰ１を通じて前記第１ソース電極Ｓ１から前記第１ドレイン電極Ｄ１に電子が移動する速度が速いことを示す。これによって、前記画素トランジスタＰＳＷに非結晶質を含む前記二元系化合物を利用することによって、前記画素トランジスタＰＳＷのＲＣ遅延を最小化させることができる。
なお、非結晶質と結晶質が混合された混合相の二元系化合物とは、非結晶質及び結晶質が共に第１２族元素及び第１６族元素の組み合わせまたは第１３族元素及び第１５族元素の組み合わせからなっており、これらが混合されたものを言う。

【0033】

また、表１に示した前記二元系化合物は、シリコン化合物またはゲルマニウム化合物に比べて相対的にイオン化度が高いことが分かる。元素同士の共有結合のみで連結される共有結合性化合物は前記イオン化度が０であり、前記共有結合性化合物は、非結晶質状態で元素が不規則に配列されることによって互いに隣接する元素間の化学的結合が弱い。具体的に、前記共有結合性化合物の場合には各元素の軌道形態が四面体構造を有することになり、非結晶質状態では各元素が結晶質状態を基準として位置が少しでも変化しても元素間の連結が崩れる。これによって、電子の移動経路が無秩序になり電子が前記共有結合性化合物内部での移動が難しくなることによって、前記共有結合性化合物の非結晶質状態では電子移動度が低くなる。反面、これに比べて相対的に高イオン化度を有する前記二元化化合物は、各元素の軌道形態が球形を有することによって非結晶質状態で各元素が結晶質状態を基準として位置が変化しても互いに隣接した元素の軌道が互いに重なる領域があるので、前記電子移動度の減少が前記共有結合性化合物に比べて顕著に少ないことが分かる。

【0034】

前記三元系化合物は、互いに異なる２つの元素を含む前記二元系化合物に更に他の１つの元素を含む化合物である。前記他の１つの元素は、前記二元系化合物に含まれる２つの元素と異なる元素として第１３族元素または第１５族元素を含むことができる。前記三元系化合物の具体的な例としては、インジウムガリウムリン（ＩｎＧａＰ）、インジウムガリウムヒ素（ＩｎＧａＡｓ）、インジウムガリウムアンチモン（ＩｎＧａＳｂ）、インジウムアルミニウムリン（ＩｎＡｌＰ）、インジウムアルミニウムヒ素（ＩｎＡｌＡｓ）、インジウムアルミニウムアンチモン（ＩｎＡｌＳｂ）、アルミニウムガリウムリン（ＡｌＧａＰ）、アルミニウムガリウムヒ素（ＡｌＧａＡｓ）、アルミニウムガリウムアンチモン（ＡｌＧａＳｂ）、リン化ガリウムヒ素（ＧａＡｓＰ）、ガリウムヒ素アンチモン（ＧａＡｓＳｂ）、ガリウムヒ素ビスマス（ＧａＡｓＢｉ）、リン化ガリウムアンチモン（ＧａＳｂＰ）、ガリウムアンチモンビスマス（ＧａＳｂＢｉ）、リン化ガリウムアンチモン（ＧａＳｂＰ）、リン化ガリウムビスマス（ＧａＢｉＰ）、アルミニウムヒ素リン（ＡｌＡｓＰ）、アルミニウムヒ素アンチモン（ＡｌＡｓＳｂ）、アルミニウムヒ素ビスマス（ＡｌＡｓＢｉ）、アルミニウムアンチモンリン（ＡｌＳｂＰ）、アルミニウムアンチモンビスマス（ＡｌＳｂＢｉ）、アルミニウムアンチモンリン（ＡｌＳｂＰ）、アルミニウムビスマスリン（ＡｌＢｉＰ）、インジウムヒ素リン（ＩｎＡｓＰ）、インジウムヒ素アンチモン（ＩｎＡｓＳｂ）、インジウムヒ素ビスマス（ＩｎＡｓＢｉ）、インジウムアンチモンリン（ＩｎＳｂＰ）、インジウムアンチモンビスマス（ＩｎＳｂＢｉ）、インジウムアンチモンリン（ＩｎＳｂＰ）、及びインジウムビスマスリン（ＩｎＢｉＰ）等を挙げることができる。

【0035】

前記四元系化合物は、互いに異なる３つの元素を含む前記三元系化合物に、更に他の１つの元素を含む化合物である。前記他の１つの元素は、前記三元系化合物に含まれる３つの元素と異なる元素として第１３族元素または第１５族元素を含むことができる。前記四元系化合物の具体的な例としては、インジウムガリウムヒ素リン（ＩｎＧａＡｓＰ）、アルミニウムガリウムヒ素リン（ＡｌＧａＡｓＰ）、またはアルミニウムインジウムガリウムヒ素リン（ＡｌＩｎＡｓＰ）等を挙げることができる。

【0036】

これとは異なって、前記多元系化合物は互いに異なる５つ以上の元素を含むこともできる。

【0037】

一方、前記二元系化合物または前記三元系化合物は、各化合物を構成する元素と他のドーパントをさらに含むことができる。前記ドーパントは、第２族元素、第３族元素、第４族元素、第５族元素、第６族元素、第７族元素、第８族元素、第９族元素、第１０族元素、第１１族元素、または第１４族元素を含むことができる。前記ドーパントの具体的な例としては、ベリリウム（Ｂｅ）、マグネシウム（Ｍｇ）、カルシウム（Ｃａ）、ストロンチウム（Ｓｒ）、バリウム（Ｂａ）、ラジウム（Ｒａ）、スカンジウム（Ｓｃ）、イットリウム（Ｙ）、チタン（Ｔｉ）、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）、バナジウム（Ｖ）、ニオビウム（Ｎｂ）、タンタル（Ｔａ）、クロム（Ｃｒ）、モリブデン（Ｍｏ）、タングステン（Ｗ）、マンガン（Ｍｎ）、テクネチウム（Ｔｃ）、レニウム（Ｒｅ）、炭素（Ｃ）、シリコン（Ｓｉ）、ゲルマニウム（Ｇｅ）、錫（Ｓｎ）、鉛（Ｐｂ）、銅（Ｃｕ）、銀（Ａｇ）、金（Ａｕ）、鉄（Ｆｅ）、ルテニウム（Ｒｕ）、オスミウム（Ｏｓ）、コバルト（Ｃｏ）、ロジウム（Ｒｈ）、イリジウム（Ｉｒ）、ニッケル（Ｎｉ）、パラジウム（Ｐｄ）、または白金（Ｐｔ）等を挙げることができる。

【0038】

再び、図２及び図３を参照すると、前記第１ソース電極Ｓ１は、前記第１半導体パターンＡＰ１上に形成され、前記第１半導体パターンＡＰ１の第１端部と重なる。前記第１ドレイン電極Ｄ１は前記第１半導体パターンＡＰ１上に形成されて、前記第１半導体パターンＡＰ１の第２端部と重なる。前記第１ソース電極Ｓ１及び第１ドレイン電極Ｄ１が前記第１半導体パターンＡＰ１と直接的に接触するので、前記第１ソース電極Ｓ１及び第１ドレイン電極Ｄ１の各々と前記第１半導体層１３０ａの接触抵抗を低くするために、前記第１半導体パターンＡＰ１は、前記第１半導体層１３０ａと前記第１ソース電極Ｓ１との間及び前記第１半導体層１３０ａと前記第１ドレイン電極Ｄ１との間に配置された第１オーミックコンタクト層１３０ｂをさらに含むことができる。

【0039】

前記第１オーミックコンタクト層１３０ｂは、不純物を前記第１半導体層１３０ａの表面に高濃度でドーピングして形成することができる。前記不純物の具体的な例としては、第２族元素、第３族元素、第４族元素、第５族元素、第６族元素、第７族元素、第１１族元素、第１４族元素、第８族元素、第９族元素、または第１０族元素などを挙げることができる。これとは異なって、前記第１オーミックコンタクト層１３０ｂは、前記第１半導体層１３０ａと独立的に別途層を前記第１半導体層１３０ａ上に蒸着することによって形成することができる。前記独立的な別途層は例えば、テルル（Ｔｅ）、セレン（Ｓｅ）等の第１６族元素を含むことができる。

【0040】

一方、前記第１回路トランジスタＴＲ１は、制御信号ラインＬ１と接続された第２ゲート電極Ｇ２、入力信号ラインＬ２と接続された第２ソース電極Ｓ２、出力信号ラインＬ３と接続された第２ドレイン電極Ｄ２、及び第２半導体パターンＡＰ２を含む。前記第２半導体パターンＡＰ２は前記第１半導体パターンＡＰ１と実質的に同一物質で形成される。前記第２半導体パターンＡＰ２は前記第１半導体パターンＡＰ１が形成される工程において同時に形成されることができる。前記第１回路トランジスタＴＲ１は、接続された信号ラインと形成された領域が前記表示基板１０１の前記周辺領域ＰＡであることを除いては、前記画素トランジスタＰＳＷと同一である。従って、重複する説明は省略する。本発明に係る前記第１回路トランジスタＴＲ１及び第２回路トランジスタＴＲ２に、電子移動度の比較的高い前記非結晶質の多元系化合物を半導体パターンとして利用することによって、前記第１回路トランジスタＴＲ１及び第２回路トランジスタＴＲ２の駆動速度を向上させることができる。

【0041】

第１絶縁層１２０は前記第１ゲート電極Ｇ１及び前記第２ゲート電極Ｇ２を含むベース基板１１０上に形成される。前記第１絶縁層１２０は、酸化シリコン、酸化アルミニウム、酸化チタニウム、酸化タンタル及び酸化ジルコニウムのうち少なくとも一つを含む酸化物または窒化シリコンを含む窒化物で形成されることができる。または、前記第１絶縁層１２０は、酸化物と窒化物が積層された構造を有することができる。前記第１絶縁層１２０は、その上に形成される前記第１半導体パターンＡＰ１及び第２半導体パターンＡＰ２と直接的に接触するが、前記酸化物または窒化物は前記第１半導体パターンＡＰ１及び第２半導体パターンＡＰ２と化学反応しないので前記第１半導体パターンＡＰ１及び第２半導体パターンＡＰ２の特性が変質することを防止することができる。尚、従来においては、チャネル物質として酸化物半導体を用いた場合に、チャネル層と絶縁層との間の還元反応により半導体パターンの特性が変質するといった問題が生じていた。

【0042】

第２絶縁層１４０は、前記第１ソース電極Ｓ１及び第２ソース電極Ｓ２並びに前記第１ドレイン電極Ｄ１及び第２ドレイン電極Ｄ２を含む前記ベース基板１１０上に形成される。前記第２絶縁層１４０も前記第１絶縁層１２０のように酸化シリコン、酸化アルミニウム、酸化チタニウム、酸化タンタル、及び酸化ジルコニウムのうち少なくとも一つを含む酸化物または窒化シリコンを含む窒化物で形成されることができる。または、前記第２絶縁層１４０は酸化物と窒化物が積層される構造を有することができる。

【0043】

前記画素電極ＰＥは前記第２絶縁層１４０上に形成される。前記画素電極ＰＥは前記第１絶縁層１２０及び第２絶縁層１４０を貫通するコンタクトホールを通じて前記第１ドレイン電極Ｄ１と直接的にコンタクトする。これによって、前記画素トランジスタＰＳＷは前記画素電極ＰＥと電気的に連結される。前記第１半導体パターンＡＰ１の電気伝導度が向上することによって前記第１ソース電極Ｓ１を通じて前記第１ドレイン電極Ｄ１に移動する電子の速度が向上し、これによって、前記ＲＣ遅延が減少する。前記ＲＣ遅延の最小化によって、前記画素電極ＰＥに充電しようとする目標電荷量を前記画素電極ＰＥに電荷を充電することができる。

【0044】

図４は図２のＡ部分を拡大した拡大断面図である。

【0045】

図４を参照すると、前記第１半導体パターンＡＰ１においては、前記多元系化合物は非結晶質であるため、前記多元系化合物が格子を成して定義するグレーン（ｇｒａｉｎ、つまりは結晶粒）を前記第１半導体パターンＡＰ１は含まない。言い換えれば、前記第１半導体パターンＡＰ１は元素が無秩序に配列されている前記多元系化合物を含むので、前記第１半導体パターンＡＰ１はグレーンサイズ（ｇｒａｉｎ ｓｉｚｅ）がほとんど０ｎｍに近いと言える。前記多元系化合物が非結晶質にもかかわらず、前記多元系化合物が本質的にイオン結合と類似な性質を有しているので、共有結合性化合物の非結晶質状態に比べて電子移動度の減少が少なく、従って前記画素トランジスタＰＳＷ並びに前記第１回路トランジスタＴＲ１及び第２回路トランジスタＴＲ２の駆動速度を向上させることができる。

【0046】

以下、図５、図６及び図３を参照して本実施形態に係る表示基板の製造方法に対して説明する。

【0047】

図５及び図６は図３に示した表示基板の製造方法を説明するための断面図である。

【0048】

図５を参照すると、前記ベース基板１１０上に前記第１ゲート電極Ｇ１及び第２ゲート電極Ｇ２を形成する。前記第１ゲート電極Ｇ１及び第２ゲート電極Ｇ２を含む前記ベース基板１１０上に前記第１絶縁層１２０を形成する。

【0049】

続いて、前記第１絶縁層１２０を含む前記ベース基板１１０を、薄膜を形成するためのチャンバ内部に配置させる。前記チャンバ内部に配置された前記ベース基板１１０に前記多元系化合物のソース（ｓｏｕｒｃｅ）を提供する。前記ソースは前記多元系化合物を形成するための元素を含む化合物を含む。つまり、本実施形態に係るソースは、第１２族元素及び第１６族元素の組み合わせ、または第１３族元素及び第１５族元素の組み合わせからなる化合物で構成されている。
一例として、「ＸＹ」という二元系化合物を製造するためにはＸ元素を含む第１化合物ＡＴＳ１と、Ｙ元素を含む第２化合物ＡＴＳ２を前記ベース基板１１０に提供することができる。前記ソースの種類によって二元系化合物、三元系化合物、四元系化合物などを製造することができる。前記第１化合物ＡＴＳ１及び第２化合物ＡＴＳ２の相（ｐｈａｓｅ）により液状ソース、固相ソース、及び気相ソースで分類することができる。前記チャンバ内部の温度は約１００℃〜約５００℃であることができる。前記チャンバ内部の温度により前記多元系化合物の状態が非結晶質か、結晶質か、または結晶質と非結晶質が混合された混合相かに決まる。

【0050】

具体的に、前記液状ソースを利用する場合、前記液状ソースが前記ベース基板１１０の表面について流れることによって前記液状ソースと前記ベース基板１１０とを接触させることができる。これとは異なって、前記液状ソースを受け入れる容器に前記ベース基板１１０を漬けることによって前記液状ソースと前記ベース基板１１０とを接触させることもできる。前記ベース基板１１０が前記液状ソースと接触するようにした後、前記ベース基板１１０の温度を徐々に低くすることによって非結晶質の前記多元系化合物を含む前記第１半導体層１３０ａを形成することができる。前記固相ソースを利用する場合、パルスレーザー蒸着法（ｐｕｌｓｅ ｌａｓｅｒ ｄｅｐｏｓｉｔｉｏｎ；ＰＬＤ）、熱蒸着法（ｔｈｅｒｍａｌ ｅｖａｐｏｒａｔｉｏｎ）、分子ビームエピタキシー（ｍｏｌｅｃｕｌａｒ ｂｅａｍ ｅｐｉｔａｘｙ；ＭＢＥ）、またはスパッタ法等によって前記ベース基板１１０に前記固相ソースを提供して前記第１半導体層１３０ａを形成する。前記気相ソースを利用する場合、化学気相蒸着法（ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ；ＣＶＤ）、金属有機物化学気相蒸着法（ｍｅｔａｌ−ｏｒｇａｎｉｃ ｃｈｅｍｉｃａｌ ｖａｐｏｕｒ ｄｅｐｏｓｉｔｉｏｎ；ＭＯＣＶＤ）、または原子層蒸着法（ａｔｏｍｉｃ ｌａｙｅｒ ｄｅｐｏｓｉｔｉｏｎ；ＡＬＤ）を通じて前記気相ソースを前記ベース基板１１０に提供して前記第１半導体層１３０ａを形成することができる。これとは異なって、前記第１半導体層１３０ａはプラズマを利用するプラズマ化学気相蒸着法（ｐｌａｓｍａ ｅｎｈａｎｃｅｄ ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ；ＰＥＣＶＤ）またはプラズマ金属有機物化学気相蒸着法（ｐｌａｓｍａ ｅｎｈａｎｃｅｄ ｍｅｔａｌ−ｏｒｇａｎｉｃ ｃｈｅｍｉｃａｌ ｖａｐｏｕｒ ｄｅｐｏｓｉｔｉｏｎ；ＰＥＭＯＣＶＤ）を利用して形成することができる。前記プラズマを利用する場合には、プラズマを利用しない蒸着方法に比べて相対的に低い温度で前記第１半導体層１３０ａを形成することができる。

【0051】

このように、本発明によると、前記チャンバの温度を調節することによって前記非結晶質の前記多元系化合物を容易に前記ベース基板１１０上に形成することができる。上述の蒸着法は一般的に大型基板に薄膜を形成する時に利用する装備を用いるので本発明によると大型基板に前記第１半導体層１３０ａを容易に形成することができる。

【0052】

図６を参照すると、前記第１半導体層１３０ａを含む前記ベース基板１１０上に前記第１オーミックコンタクト層１３０ｂを形成する。前記第１オーミックコンタクト層１３０ｂは前記第１半導体層１３０ａと独立的な別途の層であることができる。これとは異なって、前記第１オーミックコンタクト層１３０ｂは前記第１半導体層１３０ａの表面に不純物を高濃度でドーピングすることで形成することもできる。

【0053】

前記第１半導体層１３０ａ及び前記第１オーミックコンタクト層１３０ｂをパターニングして前記第１半導体パターンＡＰ１及び第２半導体パターンＡＰ２を形成する。前記第１半導体パターンＡＰ１は前記第１ゲート電極Ｇ１と重複して形成され、前記第２半導体パターンＡＰ２は前記第２ゲート電極Ｇ２と重複して形成される。

【0054】

前記第１半導体パターンＡＰ１及び第２半導体パターンＡＰ２を含む前記ベース基板１１０上に前記第１ソース電極Ｓ１及び第２ソース電極Ｓ２並びに前記第１ドレイン電極Ｄ１及び第２ドレイン電極Ｄ２を形成する。前記第１ソース電極Ｓ１及び第２ソース電極Ｓ２並びに前記第１ドレイン電極Ｄ１及び第２ドレイン電極Ｄ２は、前記第１半導体パターンＡＰ１及び第２半導体パターンＡＰ２を含む前記ベース基板１１０上にデータ金属層を形成して前記データ金属層をパターニングすることによって形成できる。前記第１ソース電極Ｓ１及び前記第１ドレイン電極Ｄ１は、前記第１半導体パターンＡＰ１と重なって形成され、前記第２ソース電極Ｓ２及び前記第２ドレイン電極Ｄ２は、前記第２半導体パターンＡＰ２と重なって形成される。前記データ金属層は金属を含むことができる。前記金属の具体的な例として、クロム（ＣＲ）、アルミニウム（Ａｌ）、モリブデン（Ｍｏ）、チタン（Ｔｉ）、銅（Ｃｕ）等を挙げることができる。これらは各々単独または混合して使うことができる。前記データ金属層は電気伝導性を有する有機物または無機物を含むことができる。前記有機物の具体的な例としては、ポーリ（硫黄ニトリル）［Ｐｏｌｙ（ｓｕｌｆｕｒｎｉｔｒｉｌｅ）］、ポリピロール（Ｐｏｌｙｐｙｒｒｏｌｅ）、ポリ（ｐ−フェニレン）［Ｐｏｌｙ（ｐ−ｐｈｅｎｙｌｅｎｅ）］、ポリ（フェニレンサルファイド）［Ｐｏｌｙ（ｐｈｅｎｙｌｅｎｅ ｓｕｌｆｉｄｅ）］、ポリアニリン（Ｐｏｌｙａｎｉｌｉｎｅ）、ポリ（ｐ−フェニレンビニレン）［Ｐｏｌｙ（ｐ−ｐｈｅｎｙｌｅｎｅ ｖｉｎｙｌｅｎｅ）］などを含む伝導性ポリマーを挙げることができる。前記無機物の具体的な例としては炭素ナノチューブ（Ｃａｒｂｏｎ ｎａｎｏ ｔｕｂｅ；ＣＮＴ）を挙げることができる。

【0055】

前記第１ソース電極Ｓ１及び第２ソース電極Ｓ２並びに前記第１ドレイン電極Ｄ１及び第２ドレイン電極Ｄ２を含む前記ベース基板１１０上に前記第２絶縁層１４０を形成する。前記第１ドレイン電極Ｄ１上の前記第１絶縁層１２０及び第２絶縁層１４０を除去して前記コンタクトホールを形成する。前記コンタクトホールが形成された前記第１絶縁層１２０及び第２絶縁層１４０を含む前記ベース基板１１０上に前記画素電極ＰＥを形成する。これによって、本実施形態に係る前記表示基板１０１を製造することができる。

【0056】

本実施形態によると、前記非結晶質の多元系化合物含む前記半導体層１３０ａは対面性を有する前記表示基板１０１に均一に形成され、非結晶質の共有結合性半導体に比べて相対的に前記画素トランジスタＰＳＷ並びに前記第１回路トランジスタＴＲ１及び第２回路トランジスタＴＲ２の駆動速度を向上させることができる。また、酸化物半導体の場合、前記第１絶縁層１２０と反応して前記第１半導体パターンＡＰ１及び第２半導体パターンＡＰ２が変質する問題を根本的に防止することができる。従って、前記画素トランジスタＰＳＷ並びに前記第１回路トランジスタＴＲ１及び第２回路トランジスタＴＲ２の駆動信頼性を向上させ、前記表示基板１０１の生産性を向上させることができる。

【0057】

＜第２の実施形態＞
本実施形態に係る表示基板１０２は、第３半導体パターンＡＰ３を除いては図１〜図３に示した表示基板１０１と実質的に同一である。従って、本実施形態では、図１〜図３と、前記第３半導体パターンＡＰ３を示した図７を参照して表示基板１０２について説明し、図１〜図３で説明したことと重複する説明は省略する。

【0058】

図７は本発明の第２の実施形態に係る表示基板の拡大断面図である。

【0059】

図１、図２及び図７を参照すると、本実施形態に係る表示基板１０２は、表示領域ＤＡに形成された画素トランジスタＰＳＷを含む。前記画素トランジスタＰＳＷは第３半導体パターンＡＰ３を含む。前記第３半導体パターンＡＰ３は第２半導体層１３０ｃ及び第１オーミックコンタクト層１３０ｂを含む。

【0060】

前記第２半導体層１３０ｃは結晶質及び非結晶質の多元系化合物を含む。即ち、前記第２半導体層１３０ｃにおける前記多元系化合物は、結晶質と非結晶質が混合された混合相を有する。前記第２半導体層１３０ｃにおいては、前記結晶質と前記非結晶質の含有量比は約１：９９〜約９９：１であることができる。前記結晶質は複数のグレーン（ｇｒａｉｎｓ、つまりは結晶粒）を含む多結晶で定義する。説明の便宜のために図７で前記グレーンを「ＣＲ」と示し、非結晶質は「ＡＭ」と示す。なお、非結晶質と結晶質が混合された混合相の二元系化合物とは、非結晶質及び結晶質が共に第１２族元素及び第１６族元素の組み合わせまたは第１３族元素及び第１５族元素の組み合わせからなっており、これらが混合されたものを言う。

【0061】

図７に示した通り、前記第２半導体層１３０ｃは前記グレーンＣＲと前記非結晶質ＡＭが混合されている。前記グレーンＣＲは前記多元系化合物を構成する元素が規則的に配列されたものであり、互いに隣接したグレーンＣＲ間の配列方向性が異なると、互いに隣接したグレーンＣＲ間にはグレーン境界（ｇｒａｉｎ ｂｏｕｎｄａｒｙ、つまりは結晶粒界）が形成される。また、互いに隣接したグレーンＣＲの間に非結晶質の前記多元系化合物が配置された場合には、グレーンＣＲと前記非結晶質の前記多元系化合物との間でも前記グレーン境界が形成される。前記グレーンＣＲのそれぞれのグレーンサイズ（つまりは、結晶粒径）は数〜数十マイクロメーターまたはナノメートルであることができる。望ましく、前記グレーンサイズは約０．１ｎｍ以上約１ｕｍ未満であることができる。

【0062】

前記第２半導体層１３０ｃは、前記第１半導体層１３０ａと比較すると、結晶質の多元系化合物をさらに含むことによって前記第１半導体層１３０ａに比べて相対的により高い電子移動度を有することができる。即ち、電子は、非結晶質状態の前記多元系化合物内を移動するのに比べて前記混合相の前記多元系化合物内を移動する方が、速度がより大きい場合がある。

【0063】

本実施形態に係る表示基板１０２の製造方法は、図５及び図６で説明した表示基板１０１の製造方法と前記第２半導体層１３０ｃを形成するためのチャンバ内部の温度を除いては実質的に同一である。従って、重複する説明は省略する。前記第２半導体層１３０ｃを形成するためのチャンバ内部の温度は、図５での前記非結晶質の前記多元系化合物を形成する第１温度より高い第２温度であることができる。前記第２温度は約１００℃〜約５００℃であることができる。

【0064】

これとは異なって、前記第２半導体層１３０ｃは、図５で説明した第１半導体層１３０ａを予備層で形成した後、前記予備層にレーザーを照射して形成することができる。具体的に、前記非結晶質の多元系化合物を含む予備層を前記ベース基板１１０上に形成し、前記予備層に前記レーザーを照射することによって前記非結晶質の一部を結晶質にすることができる（即ち、非結晶質の多元系化合物の決定化）。前記レーザーを加える時間が長いほど、前記結晶質を成すグレーンのグレーンサイズが大きくなることができる。これによって、非結晶質及び結晶質の混合相を有する前記多元系化合物を含む前記第２半導体層１３０ｃを形成することができる。

【0065】

本実施形態によれば、前記多元系化合物の別途の結晶質化工程無しでも容易に結晶質と非結晶質が混合された混合相の前記多元系化合物を形成することができる。前記画素トランジスタＰＳＷと周辺領域ＰＡに形成される第１回路トランジスタＴＲ１及び第２回路トランジスタＴＲ２の駆動信頼性を向上させ、前記表示基板１０２の生産性を向上させることができる。

【0066】

＜第３の実施形態＞
本実施形態に係る表示基板１０３は、第４半導体パターンＡＰ４を除いては図１〜図３に示した表示基板１０１と実質的に同一である。従って、本実施形態では、図１〜図３と、前記第４半導体パターンＡＰ４を示した図８を参照して表示基板１０３について説明し、図１〜図３で説明したのと重複する説明は省略する。

【0067】

図８は本発明の第３の実施形態に係る表示基板の拡大断面図である。

【0068】

図１、図２及び図８を参照すると、本実施形態に係る表示基板１０３は表示領域ＤＡに形成された画素トランジスタＰＳＷを含む。前記画素トランジスタＰＳＷは第４半導体パターンＡＰ４を含む。前記第４半導体パターンＡＰ４は第３半導体層１３０ｄ及び第１オーミックコンタクト層１３０ｂを含む。

【0069】

前記第３半導体層１３０ｄは結晶質の多元系化合物を含む。前記結晶質は複数のグレーン（ｇｒａｉｎｓ、つまりは結晶粒）を含む多結晶で定義する。説明の便宜のために図８で前記グレーンを「ＣＲ」と示す。前記グレーンＣＲそれぞれのグレーンサイズ（つまりは、結晶粒径）は約０．１ｎｍ以上約１ｕｍ未満である。前記第３半導体層１３０ｄは、前記第２半導体層１３０ｃと比較すると、結晶質の多元系化合物の含有量が多いことによって前記第２半導体層１３０ｃに比べて相対的により高い電子移動度を有することができる。前記第３半導体層１３０ｄの電子移動度は約０．８ｃｍ^２／Ｖｓ以上であることが望ましい。一例として、前記第３半導体層１３０ｄが結晶質のガリウムヒ素を含む時、前記ガリウムヒ素の電子移動度は約１ｃｍ^２／Ｖｓ以上である。
なお、結晶質の二元系化合物とは、第１２族元素及び第１６族元素の組み合わせ、または第１３族元素及び第１５族元素の組み合わせからなる結晶質の化合物を言う。

【0070】

また、前記ガリウムヒ素は微量の炭素元素、酸素元素、及び水素元素をさらに含むことができる。前記炭素元素、酸素元素、及び水素元素の各々は、前記ガリウムヒ素を製造する工程上の特性によって、ガリウムヒ素約１ｃｍ^３に対して約１×１０^１３個／ｃｍ^３が含まれる。前記炭素元素が約１×１０^１９個／ｃｍ^３超過すると、ガリウムヒ素のキャリア量が相対的に多くなって半導体よりは導体に近くなる。前記水素元素または酸素元素が約１×１０^１９個／ｃｍ^３超過すると、逆にガリウムヒ素のキャリア量より不純物量が多くなり、前記キャリアの移動を邪魔して半導体特性が低下する。従って、前記ガリウムヒ素に含まれる前記炭素元素、酸素元素、及び水素元素の含有量は、各々ガリウムヒ素１ｃｍ^３に対し約１×１０^１３個／ｃｍ^３以上約１×１０^１９個／ｃｍ^３以下であることが望ましい。

【0071】

本実施形態に係る表示基板１０３の製造方法は、図５及び図６で説明した表示基板１０１の製造方法と前記第３半導体層１３０ｄを形成するためのチャンバ内部の温度を除いては実質的に同一である。従って、重複する説明は省略する。前記第３半導体層１３０ｄを形成するためのチャンバ内部の温度は、図５での前記非結晶質の前記多元系化合物を形成する第１温度より高く、前記第２半導体層１３０ｃを形成する第２温度よりも高い第３温度であることができる。前記第３温度は約１００℃〜約５００℃であることができる。

【0072】

これとは異なって、前記第３半導体層１３０ｄは、図５で説明した第１半導体層１３０ａを予備層で形成した後、前記予備層にレーザーを照射して形成することができる。具体的に、前記非結晶質の多元系化合物を含む予備層を前記ベース基板１１０上に形成し、前記予備層に前記レーザーを照射することによって前記非結晶質を結晶質に変換させることができる。これによって、結晶質の前記多元系化合物を含む前記第３半導体層１３０ｄを形成することができる。前記非結晶質の多元系化合物は、前記レーザーの照射時間が長いほど結晶質に変化する比率がより高いこともある。

【0073】

本実施形態によると、前記多元系化合物の別途の結晶質化工程無しでも容易に結晶質の前記多元系化合物を形成することができる。前記画素トランジスタＰＳＷと周辺領域ＰＡに形成される前記第１回路トランジスタＴＲ１及び第２回路トランジスタＴＲ２の駆動信頼性を向上させ、前記表示基板１０３の生産性を向上させることができる。

【0074】

＜第４の実施形態＞
図９は本発明の第４の実施形態に係る表示基板の平面図である。

【0075】

図１０は図９のＩＩ−ＩＩ’ライン及びＩＩＩ−ＩＩＩ’ラインに沿って切断した断面図である。

【0076】

図９及び図１０を参照すると、本実施形態に係る表示基板２０１はゲートラインＧＬ、データラインＤＬ、電源供給ラインＶＬ、スイッチングトランジスタＱｓ、駆動トランジスタＱｄ、ストレージキャパシタＣｓｔ、隔壁ＷＡ、及び電界発光素子２６０を含む。前記スイッチングトランジスタＱｓ及び前記駆動トランジスタＱｄの各々は薄膜トランジスタである。

【0077】

前記スイッチングトランジスタＱｓは前記ゲートラインＧＬ及び前記データラインＤＬと電気的に接続される。前記スイッチングトランジスタＱｓはスイッチングゲート電極ＧＥ１、スイッチングソース電極ＳＥ１、スイッチングドレイン電極ＤＥ１及び第５半導体パターンＡＰ５を含む。前記第５半導体パターンＡＰ５は前記スイッチングゲート電極ＧＥ１上の第３絶縁層２２０上に形成される。前記第５半導体パターンＡＰ５は第４半導体層２３０ａ及び第２オーミックコンタクト層２３０ｂを含む。前記第４半導体層２３０ａは、結晶質及び非結晶質の混合相の多元系化合物を含むことができる。前記第４半導体層２３０ａは図７で説明した第２半導体層１３０ｃと実質的に同一である。また、前記第２オーミックコンタクト層２３０ｂは図４で説明した第１オーミックコンタクト層１３０ｂと実質的に同一である。従って、重複する説明は省略する。

【0078】

前記駆動トランジスタＱｄは前記スイッチングトランジスタＱｓ及び前記電源供給ラインＶＬと電気的に接続される。前記駆動トランジスタＱｄは駆動ゲート電極ＧＥ２、駆動ソース電極ＳＥ２、駆動ドレイン電極ＤＥ２、及び第６半導体パターンＡＰ６を含む。前記駆動ゲート電極ＧＥ２は前記スイッチングドレイン電極ＤＥ１と電気的に接続される。前記第６半導体パターンＡＰ６は前記駆動ゲート電極ＧＥ２上の前記第３絶縁層２２０上に形成される。前記第６半導体パターンＡＰ６は前記第５半導体パターンＡＰ５と実質的に同一である。従って、重複する説明は省略する。

【0079】

前記駆動トランジスタＱｄは有機発光電界素子（ｏｒｇａｎｉｃ ｌｉｇｈｔ ｅｍｉｔｔｉｎｇ ｄｉｏｄｅ；ＯＬＥＤ）の特性上、前記スイッチングトランジスタＱｓに比べて相対的に多い量の電子を前記電界発光素子２６０に提供しなければならない。本発明によると、前記駆動トランジスタＱｄの第６半導体パターンＡＰ６は前記多元系化合物を用いて形成されているため、前記駆動トランジスタＱｄは、電子移動度の速い前記第６半導体パターンＡＰ６を通じて前記電界発光素子２６０に十分な電子を提供することができる。

【0080】

前記電界発光素子２６０は、前記駆動トランジスタＱｄと電気的に接続された画素電極ＰＥ、発光層ＯＬ、及びカソードＣＭＥを含む。前記画素電極ＰＥは、前記電界発光素子２６０のアノードとして、前記発光層ＯＬに正孔（ｈｏｌｅ）を提供し、前記カソードＣＭＥは前記発光層ＯＬに電子を提供し、前記正孔及び前記電子は前記発光層ＯＬで結合してエキシトン（ｅｘｃｉｔｏｎ、つまりは励起子）を形成する。前記画素電極ＰＥは反射電極、前記カソードＣＭＥは透過電極であることができる。これとは異なって、前記画素電極ＰＥが透過電極、前記カソードＣＭＥが反射電極であることができる。

【0081】

前記スイッチングソース電極ＳＥ１及びドレイン電極ＤＥ１と前記駆動ソース電極ＳＥ２及びドレイン電極ＤＥ２を含むベース基板２１０上に第４絶縁層２４０が形成される。前記隔壁ＷＡは前記ゲートラインＧＬ、前記データラインＤＬ、前記スイッチングトランジスタＱｓ、及び前記駆動トランジスタＱｄ上の前記第４絶縁層２４０上に形成され、前記画素電極ＰＥの一部を露出させる。前記隔壁ＷＡを通じて露出した前記画素電極ＰＥ上に前記発光層ＯＬが形成され、前記カソードＣＭＥは、前記隔壁ＷＡ及び前記発光層（ＯＬ）と接触して形成されることができる。

【0082】

図１１及び図１２は図１０に示した表示基板の製造方法を説明するための断面図である。

【0083】

図１１を参照すると、ベース基板２１０上に前記スイッチングゲート電極ＧＥ１及び前記駆動ゲート電極ＧＥ２を形成する。前記第３絶縁層２２０を前記スイッチングゲート電極ＧＥ１及び前記駆動ゲート電極ＧＥ２を含む前記ベース基板２１０上に形成する。

【0084】

前記第３絶縁層２２０上に前記第５半導体パターンＡＰ５及び第６半導体パターンＡＰ６を形成する。前記第５半導体パターンＡＰ５及び第６半導体パターンＡＰ６を形成する工程は、第２の実施形態で説明した第３半導体パターンＡＰ３を形成する工程と実質的に同一である。従って、重複する説明は省略する。本実施形態によると、前記スイッチングトランジスタＱｓの前記第５半導体パターンＡＰ５と前記駆動トランジスタＱｄの前記第６半導体パターンＡＰ６を電子移動度が良く且つ大面的に形成できる前記多元系化合物を利用して単一な工程を通じて形成することができる。

【0085】

図１２を参照すると、前記第５半導体パターンＡＰ５及び第６半導体パターンＡＰ６を含む前記ベース基板２１０上に前記スイッチングソース電極ＳＥ１及びドレイン電極ＤＥ１並びに前記駆動ソース電極ＳＥ２及びドレイン電極ＤＥ２を形成する。続いて、前記第４絶縁層２４０、前記画素電極ＰＥ及び前記隔壁ＷＡを次々と形成し、前記隔壁ＷＡのホールＨに前記発光層ＯＬを形成する。前記発光層ＯＬが形成された前記ベース基板２１０上に前記カソードＣＭＥを形成する。

【0086】

本実施形態によると、前記多元系化合物の別途の結晶質化工程無しでも容易に混合相の前記多元系化合物を形成することができる。前記スイッチングトランジスタＱｓ及び前記駆動トランジスタＱｄの駆動信頼性を向上させ、前記表示基板２０１の生産性を向上させることができる。特に、前記電界発光素子２６０と連結されて前記電界発光素子２６０を駆動する前記駆動トランジスタＱｄの電気的特性を向上させることができる。

【0087】

本実施形態では、前記第５半導体パターンＡＰ５及び前記第６半導体パターンＡＰ６が結晶質及び非結晶質の混合相の多元系化合物を含むことを一例として説明したが、前記第５半導体パターンＡＰ５及び第６半導体パターンＡＰ６の各々は結晶質の多元系化合物を含み、非結晶質の多元系化合物を含むことができる。

【0088】

以下、第５の実施形態〜第７の実施形態を通じて前記で説明した薄膜トランジスタと異なった構造を有する薄膜トランジスタを説明する。以下では、画素トランジスタの構造を一例として説明するが、前記画素トランジスタの構造は図１及び図２に示した第１回路トランジスタＴＲ１及び第２回路トランジスタＴＲ２、並びに図９及び図１０に示したスイッチングトランジスタＱｓ及び駆動トランジスタＱｄにも同一に適用することができる。

【0089】

＜第５の実施形態＞
図１３は本発明の第５の実施形態に係る表示基板の断面図である。

【0090】

図１３を参照すると、本実施形態に係る表示基板３０１は第３ソース電極Ｓ３、第３ドレイン電極Ｄ３、第７半導体パターンＡＰ７、及び第３ゲート電極Ｇ３を含む画素トランジスタＰＳＷと、画素電極ＰＥとを含む。

【0091】

前記第３ソース電極Ｓ３及び第３ドレイン電極Ｄ３は、ベース基板３１０上に形成される。前記第７半導体パターンＡＰ７は前記第３ソース電極Ｓ３及び第３ドレイン電極Ｄ３上に形成される。前記第７半導体パターンＡＰ７は第５半導体層３３０ｂ及び第３オーミックコンタクト層３３０ａを含む。前記第３オーミックコンタクト層３３０ａが前記第５半導体層３３０ｂの下部に形成される。前記第５半導体層３３０ｂは、結晶質及び非結晶質の混合相の多元系化合物を含むことができる。これとは異なって、前記第５半導体層３３０ｂは結晶質の多元系化合物を含み、非結晶質の多元系化合物を含むことができる。

【0092】

前記第７半導体パターンＡＰ７上に第５絶縁層３４５が形成され、前記第５絶縁層３４５上に前記第３ゲート電極Ｇ３が形成される。前記第３ゲート電極Ｇ３上に第６絶縁層３５０が形成され、前記第６絶縁層３５０上に前記画素電極ＰＥが形成される。

【0093】

図１４及び図１５は図１３に示した表示基板の製造方法を説明するための断面図である。

【0094】

図１４を参照すると、前記ベース基板３１０上に前記第３ソース電極Ｓ３及び前記第３ドレイン電極Ｄ３を形成する。前記第３ソース電極Ｓ３及び前記第３ドレイン電極Ｄ３を含む前記ベース基板３１０上に前記第３オーミックコンタクト層３３０ａを形成する。前記第３オーミックコンタクト層３３０ａはテルル（Ｔｅ）または、セレン（Ｓｅ）を含むことができる。前記第３オーミックコンタクト層３３０ａが形成された前記ベース基板３１０上に前記第５半導体層３３０ｂを形成する。前記第５半導体層３３０ｂを形成する段階は、蒸着対象になる前記ベース基板３１０に前記第３オーミックコンタクト層３３０ａが形成されたことを除いては第２の実施形態で説明した第２半導体層１３０ｃを形成する工程と実質的に同一である。従って、重複する説明は省略する。

【0095】

図１５を参照すると、パターニングされた前記第５半導体層３３０ｂを含む前記第７半導体パターンＡＰ７上に前記第５絶縁層３４５を形成する。前記第５絶縁層３４５が形成された前記ベース基板３１０上に前記第３ゲート電極Ｇ３を形成する。前記第３ゲート電極Ｇ３上に前記第６絶縁層３５０を形成し、前記画素電極ＰＥを形成する。

【0096】

本実施形態では、前記第７半導体パターンＡＰ７が結晶質及び非結晶質の混合相の多元系化合物を含むことを一例として説明したが前記第７半導体パターンＡＰ７は結晶質の多元系化合物を含み、非結晶質の多元系化合物を含むことができる。

【0097】

＜第６の実施形態＞
図１６は本発明の第６の実施形態に係る表示基板の断面図である。

【0098】

図１６を参照すると、本実施形態に係る表示基板３０２は第４ソース電極Ｓ４、第４ドレイン電極Ｄ４、第８半導体パターンＡＰ８及び第４ゲート電極Ｇ４を含む画素トランジスタＰＳＷと、画素電極ＰＥとを含む。

【0099】

前記第８半導体パターンＡＰ８はベース基板３１０上に形成される。前記第８半導体パターンＡＰ８は形成位置を除いては図１３で説明した第７半導体パターンＡＰ７と実質的に同一である。従って、重複する説明は省略する。前記第８半導体パターンＡＰ８は、図１３に示した第５半導体層３３０ｂのみを含み、第３オーミックコンタクト層３３０ａは省略することができる。前記第８半導体パターンＡＰ８上には第７絶縁層３４７が形成される。

【0100】

前記第４ゲート電極Ｇ４は前記第７絶縁層３４７上に形成される。前記第４ゲート電極Ｇ４上に第８絶縁層３５５が形成され、前記第８絶縁層３５５上に前記第４ソース電極Ｓ４及び前記第４ドレイン電極Ｄ４が形成される。前記第４ソース電極Ｓ４及び前記第４ドレイン電極Ｄ４は前記第７絶縁層３４７及び第８絶縁層３５５を貫通するホールを通じて前記第８半導体パターンＡＰ８と直接的にコンタクトする。前記第４ソース電極Ｓ４及び前記第４ドレイン電極Ｄ４上に第９絶縁層３６０が形成され、前記第９絶縁層３６０のホールを通じて露出した前記第４ドレイン電極Ｄ４が前記画素電極ＰＥとコンタクトする。

【0101】

図１７及び図１８は、図１６に示した表示基板の製造方法を説明するための断面図である。

【0102】

図１７を参照すると、前記ベース基板３１０上に前記第８半導体パターンＡＰ８を形成する。前記第８半導体パターンＡＰ８を形成する工程は、前記ベース基板３１０上に直接形成するのを除いては図１４で説明した第５半導体層３３０ｂを形成する工程と実質的に同一である。従って、重複する説明は省略する。

【0103】

前記第８半導体パターンＡＰ８を含む前記ベース基板３１０上に前記第７絶縁層３４７を形成して、前記第７絶縁層３４７上に前記第４ゲート電極Ｇ４を形成する。続いて、前記第８絶縁層３５５を形成する。

【0104】

図１８を参照すると、前記第７絶縁層３４７及び第８絶縁層３５５を貫通して前記第８半導体パターンＡＰ８の一部を露出させるホールを形成した後、前記第８絶縁層３５５上に前記第４ソース電極Ｓ４及び第４ドレイン電極Ｄ４を形成する。続いて、前記第４ソース電極Ｓ４及び前記第４ドレイン電極Ｄ４上に第９絶縁層３６０を形成し、前記第９絶縁層３６０上に前記画素電極ＰＥを形成する。

【0105】

本実施形態では、前記第８半導体パターンＡＰ８が結晶質及び非結晶質の混合相の多元系化合物を含むことを一例として説明したが前記第８半導体パターンＡＰ８は結晶質の多元系化合物を含み、非結晶質の多元系化合物を含むことができる。

【0106】

＜第７の実施形態＞
図１９は本発明の第７の実施形態に係る表示基板の断面図である。

【0107】

図１９を参照すると、本実施形態に係る表示基板３０３は第５ソース電極Ｓ５、第５ドレイン電極Ｄ５、第９半導体パターンＡＰ９、及び第５ゲート電極Ｇ５を含む画素トランジスタＰＳＷと、画素電極ＰＥとを含む。

【0108】

前記第９半導体パターンＡＰ９はベース基板３１０上に形成される。前記第９半導体パターンＡＰ９は図１６で説明した前記第８半導体パターンＡＰ８と実質的に同一である。従って、重複する説明は省略する。前記第９半導体パターンＡＰ９は図１３に示した第５半導体層３３０ｂのみを含み、第３オーミックコンタクト層３３０ａは省略されることができる。

【0109】

前記第９半導体パターンＡＰ９上には前記第５ソース電極Ｓ５及び前記第５ドレイン電極Ｄ５が形成される。前記第５ソース電極Ｓ５及び前記第５ドレイン電極Ｄ５上に第１０絶縁層３４９が形成され、前記第１０絶縁層３４９上に前記第５ゲート電極Ｇ５が形成される。前記第５ゲート電極Ｇ５上に第１１絶縁層３５０が形成され、前記第１１絶縁層３５０上に前記画素電極ＰＥが形成される。

【0110】

図２０及び図２１は、図１９に示した表示基板の製造方法を説明するための断面図である。

【0111】

図２０を参照すると、前記ベース基板３１０上に前記第９半導体パターンＡＰ９を形成する。前記第９半導体パターンＡＰ９を形成する工程は、前記第８半導体パターンＡＰ８を形成する工程と実質的に同一である。従って、重複する説明は省略する。

【0112】

前記第９半導体パターンＡＰ９を含む前記ベース基板３１０上に前記第５ソース電極Ｓ５及び第５ドレイン電極Ｄ５を形成する。前記第５ソース電極Ｓ５及び第５ドレイン電極Ｄ５を含む前記ベース基板３１０上に前記第１０絶縁層３４９を形成する。

【0113】

図２１を参照すると、前記第１０絶縁層３４９を含む前記ベース基板３１０上に前記第５ゲート電極Ｇ５及び前記第１１絶縁層３５０を次々と形成する。前記第１１絶縁層３５０及び前記第１０絶縁層３４９を貫通して前記第５ドレイン電極Ｄ５の一部を露出させるホールを形成した後、前記第１１絶縁層３５０上に前記画素電極を形成する。

【0114】

本実施形態では、前記第９半導体パターンＡＰ９が結晶質及び非結晶質の混合相の多元系化合物を含むことを一例として説明したが、前記第９半導体パターンＡＰ９は、結晶質の多元系化合物を含むかまたは非結晶質の多元系化合物を含むことができる。

【0115】

＜第８の実施形態＞
図２２は本発明の第８の実施形態に係る表示基板の断面図である。

【0116】

図２２を参照すると、本実施形態に係る表示基板３０４は第６ゲート電極Ｇ６、第１０半導体パターンＡＰ１０、第６ソース電極Ｓ６及び第６ドレイン電極Ｄ６を含む画素トランジスタＰＳＷと、画素電極ＰＥとを含む。前記画素トランジスタＰＳＷは前記第１０半導体パターンＡＰ１０を除いては、図３で説明した画素トランジスタＰＳＷと実質的に同一である。従って、重複する説明は省略する。

【0117】

前記第１０半導体パターンＡＰ１０はオーミックコンタクト層が省略されることによって前記第６ゲート電極Ｇ６をカバーする第１絶縁層３２０と直接的に接触して形成され、前記第６ソース電極Ｓ６及び第６ドレイン電極Ｄ６は前記第１０半導体パターンＡＰ１０上に前記第１０半導体パターンＡＰ１０と直接的に接触して形成された半導体層を含む。前記半導体層は非結晶質の多元系化合物を含む。前記画素トランジスタＰＳＷ上に第２絶縁層３４０が形成されて、前記画素電極ＰＥは前記第２絶縁層３４０上に形成される。

【0118】

図２２に示した表示基板３０４の製造方法は、図６に示した第１オーミックコンタクト層１３０ｂを第１半導体層１３０ａ上に形成する段階を省略したことを除いては図３に示した表示基板１０１の製造方法と実質的に同一である。従って、重複する説明は省略する。

【0119】

本実施形態では、前記第１０半導体パターンＡＰ１０が非結晶質の多元系化合物を含むことを一例として説明したが、前記第１０半導体パターンＡＰ１０は、結晶質の多元系化合物を含むかまたは、結晶質及び非結晶質の混合相を有する多元系化合物を含むことができる。

【0120】

一方、図示はしなかったが、図７、図８、図１０及び図１３に示した画素トランジスタＰＳＷの各々もオーミックコンタクト層が省略されて半導体パターンが半導体層のみを含むことができる。

【0121】

＜第９の実施形態＞
図２３は本発明の第９の実施形態に係る表示基板の断面図である。

【0122】

図２３を参照すると、本実施形態に係る表示基板３０５は第７ゲート電極Ｇ７、第１１半導体パターンＡＰ１１、エッチストッパＥＳ、第７ソース電極Ｓ７及び第７ドレイン電極Ｄ７を含む画素トランジスタＰＳＷと、画素電極ＰＥとを含む。前記画素トランジスタＰＳＷは、前記エッチストッパＥＳをさらに含むのを除いては図３で説明した画素トランジスタＰＳＷと実質的に同一である。従って、重複する説明は省略する。

【0123】

前記第１１半導体パターンＡＰ１１は前記第７ゲート電極Ｇ７上に形成された第１絶縁層３２０上に形成された第６半導体層３３２ａ及び第４オーミックコンタクト層３３２ｂを含む。前記第６半導体層３３２ａは非結晶質、結晶質、または前記非結晶質と前記結晶質との混合相の多元系化合物を含む。

【0124】

前記エッチストッパＥＳは、前記第１１半導体パターンＡＰ１１における前記第６半導体層３３２ａと前記第４オーミックコンタクト層３３２ｂとの間に形成される。前記エッチストッパＥＳは、前記第４オーミックコンタクト層３３２ｂとは異なる他の物質で形成され、前記第４オーミックコンタクト層３３２ｂをパターニングする工程において前記第６半導体層３３２ａが除去されないよう、保護する役割を担う。前記エッチストッパＥＳは前記第７ソース電極Ｓ７及び第７ドレイン電極Ｄ７が互いに離隔された領域に形成される。

【0125】

図２４及び図２５は図２３に示した表示基板の製造方法を説明するための断面図である。

【0126】

図２４を参照すると、ベース基板３１０上に前記第７ゲート電極Ｇ７を形成し、前記第７ゲート電極Ｇ７を含むベース基板３１０上に前記第１絶縁層３２０、前記第６半導体層３３２ａ、前記エッチストッパＥＳ及び前記第４オーミックコンタクト層３３２ｂを次々と形成する。具体的に、前記第１絶縁層３２０及び前記第６半導体層３３２ａを次々と形成した後、窒化シリコンまたは酸化シリコンを含む保護膜を形成する。または、前記保護膜は酸化アルミニウム、酸化チタン、酸化タンタル、または酸化ジルコニウムを含むことができる。前記保護膜をパターニングして前記エッチストッパＥＳを形成する。前記保護膜と前記第６半導体層３３２ａの形成物質が互いに異なるので、前記エッチストッパＥＳを形成する工程で前記第６半導体層３３２ａは損傷しない。前記エッチストッパＥＳを含む前記ベース基板３１０上に前記第４オーミックコンタクト層３３２ｂを形成する。前記第６半導体層３３２ａ及び前記第４オーミックコンタクト層３３２ｂを形成する工程は、図５及び図６で説明したのと実質的に同一である。従って、重複する説明は省略する。

【0127】

図２５を参照すると、前記第４オーミックコンタクト層３３２ｂ及び前記第６半導体層３３２ａを一つのマスクを利用してパターニングすることによって前記第１１半導体パターンＡＰ１１を形成することができる。前記第４オーミックコンタクト層３３２ｂ及び前記第６半導体層３３２ａをパターニングする工程において、前記エッチストッパＥＳにより前記エッチストッパＥＳの下部に配置された前記第６半導体層３３２ａは除去されない。パターニングされた前記第４オーミックコンタクト層３３２ｂにより前記エッチストッパＥＳが露出される。

【0128】

続いて、前記第１１半導体パターンＡＰ１１を含む前記ベース基板３１０上に前記第７ソース電極Ｓ７及び第７ドレイン電極Ｄ７を形成し、第２絶縁層３４０を形成した後前記画素電極ＰＥを形成する。前記第７ソース電極Ｓ７及び第７ドレイン電極Ｄ７の間を通じて前記エッチストッパＥＳが露出される。

【0129】

本実施形態では、前記第１１半導体パターンＡＰ１１が非結晶質の多元系化合物を含むことを一例として説明したが、前記第１１半導体パターンＡＰ１１は結晶質の多元系化合物を含むか、または結晶質及び非結晶質の混合相を有する多元系化合物を含むことができる。

【0130】

以下では、三元系半導体化合物を含む半導体層の特性及びそれを含む薄膜トランジスタの電気的特性を実験を通じて具体的に説明する。

【0131】

＜温度による表面状態評価＞
Ｎ+タイプのシリコンウェハ上に約１０００Åの酸化シリコン層を形成し、インジウム−ガリウム−ヒ素（Ｉｎ−Ｇａ−Ａｓ）を含む半導体層をＭＯＣＶＤ（ｍｅｔａｌ ｏｒｇａｎｉｃ ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ）方式で約４５０℃、約３００℃、及び約２５０℃で約１８０Åの厚さで形成し、その表面状態を観察した。その結果を図２６、図２７、及び図２８に各々現わす。

【0132】

図２６〜図２８はインジウム−ガリウム−ヒ素の半導体層の成膜温度による表面状態を示したＳＥＭ写真である。

【0133】

図２６は半導体層を約４５０℃で成膜した場合の半導体層表面状態であり、図２７は半導体層を約３００℃で成膜した場合の半導体層表面状態であり、図２８は半導体層を約２５０℃で成膜した場合の半導体層表面状態を現わす。図２６〜図２８を参照すると、成膜温度が低いほどグレーン（ｇｒａｉｎ、つまりは結晶粒）の大きさがますます小さくなって、空き空間（ｖｏｉｄ）もまた減少し、表面の粗度（ｒｏｕｇｈｎｅｓｓ）も減少することが分かる。

【0134】

＜半導体層の成膜温度によるトランジスタ特性評価＞
約４５０℃、約３００℃及び約２５０℃の各々で成膜された半導体層をパターニングして前記酸化シリコン層上に半導体パターンを形成し、前記半導体パターン上にチタン／金（Ｔｉ／Ａｕ）の金属層を含むソース電極及びドレイン電極を形成してトランジスタを製造した。前記ウェハに約０Ｖ、約１０Ｖ、約２０Ｖ、及び約３０Ｖの電圧Ｖ_ｇを印加する時、前記ドレイン電極に印加される電圧Ｖ_ｄｓにより前記ソース電極で出力される電流Ｉ_ｄｓを測定した。その結果を図２９、図３０、及び図３１に現わす。

【0135】

図２９〜図３１はインジウム−ガリウム−ヒ素の半導体層の成膜温度による電圧−電流特性を示したグラフである。

【0136】

図２９は約４５０℃で成膜された半導体パターンを有するトランジスタのグラフであり、図３０は約３００℃で成膜された半導体パターンを有するトランジスタのグラフであり、図３１は約２５０℃で成膜された半導体パターンを有するトランジスタのグラフである。
図２９〜図３１を参照すると、半導体層を成膜する温度が低いほどＶ_ｇが０Ｖの場合の電圧−電流曲線に比べて、相対的にＶ_ｇが増加するほど電圧−電流曲線の傾きが大きくなることが分かる。即ち、前記半導体層を成膜する温度が約４５０℃の場合より約２５０℃の場合に変調特性（ｍｏｄｕｌａｔｉｏｎ ｃｈａｒａｃｔｅｒｉｓｔｉｃ）が向上したことが分かる。

【0137】

＜半導体層の成膜の厚さによるトランジスタの特性評価＞
Ｎ+タイプのシリコンウェハ上に約１０００Åの酸化シリコン層を形成し、インジウム−ガリウム−ヒ素（Ｉｎ−Ｇａ−Ａｓ）を含む半導体層をＭＯＣＶＤ（ｍｅｔａｌ ｏｒｇａｎｉｃ ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ）方式で約２５０℃で約１５０Å、約１２０Å、約９０Å、及び約６０Åの厚さで形成し、前記半導体層の各々をパターニングして前記酸化シリコン層上に半導体パターンを形成し、前記半導体パターン上にチタン／金（Ｔｉ／Ａｕ）金属層を含むソース電極及びドレイン電極を形成してトランジスタを製造した。前記ウェハに約０Ｖ、約１０Ｖ、約２０Ｖ、及び約３０Ｖの電圧Ｖ_ｇを印加する時、前記ドレイン電極に印加される電圧Ｖ_ｄｓにより前記ソース電極で出力される電流Ｉ_ｄｓを測定した。その結果を図３２、図３３、図３４、及び図３５に示す。

【0138】

図３２〜図３５はインジウム−ガリウム−ヒ素半導体層の成膜の厚さによる電圧−電流特性を示したグラフである。

【0139】

図３２は前記半導体層の厚さが約１５０Åのトランジスタのグラフであり、図３３は前記半導体層の厚さが約１２０Åのトランジスタのグラフであり、図３４は前記半導体層の厚さが約９０Åのトランジスタのグラフであり、図３５は前記半導体層の厚さが約６０Åのトランジスタのグラフである。図３２〜図３５を参照すると、前記半導体層の厚さが減少するほど抵抗が増加して電流の大きさは減少するが、ピンチオフ（ｐｉｎｃｈ−ｏｆｆ）特性によってＶ_ｇが０Ｖの場合の電圧−電流曲線に比べて、相対的にＶｇが増加するほど電圧−電流曲線の傾きが大きくなることが分かる。即ち、前記半導体層の厚さが約１５０Åの場合より約６０Åの場合に変調特性（ｍｏｄｕｌａｔｉｏｎ ｃｈａｒａｃｔｅｒｉｓｔｉｃ）が向上することが分かる。

【0140】

＜インジウム−ガリウム−ヒ素の結晶相分析＞
約２５０℃でＭＯＣＶＤ方式でインジウム−ガリウム−ヒ素の薄膜を形成し、前記薄膜をＸ線分析した。その結果を図３６に示す。

【0141】

図３６はインジウム−ガリウム−ヒ素の結晶相に対するＸ線分析グラフである。

【0142】

図３６を参照すると、インジウム−ガリウム−ヒ素の薄膜は２シータ（２ｔｈｅｔａ）値が約２５、約４２、及び約５０付近でピークを現わし、これを通じてインジウム−ガリウム−ヒ素の結晶相は結晶化度の低い多結晶（ｐｏｌｙｃｒｙｓｔａｌｌｉｎｅ）であることが分かる。

【0143】

＜インジウム−ガリウム−ヒ素の薄膜造成分析＞
約２５０℃でＭＯＣＶＤ方式でインジウム−ガリウム−ヒ素の薄膜を形成し、前記薄膜をＸＰＳで分析した。その結果を図３７及び図３８に示す。

【0144】

図３７はインジウム−ガリウム−ヒ素の半導体層のＸＰＳ分析グラフであり、図３８は図３７に示した分析ピークの拡大グラフである。

【0145】

図３７及び図３８を参照すると、前記インジウム−ガリウム−ヒ素の薄膜に対するＸＰＳ分析グラフにおいて、約２８５ｅＶ、約４４４５ｅＶ、約４１．５ｅＶ、及び約１８．３ｅＶ付近でピークが現れる。これを通じて、炭素原子の１ｓ軌道、インジウム原子の３ｄ軌道、ヒ素原子の３ｄ軌道、及びインジウム原子の４ｄ軌道を確認することができる。また、ガリウム原子の２ｐ軌道及び３ｄ軌道を確認することができる。これによって、前記薄膜はガリウム対比インジウムの含量が高いインジウム−ガリウム−ヒ素、即ち、インジウム−ヒ素（Ｉｎ−Ａｓ）に近い造成比を現わす。インジウム−ヒ素の原子含有量はインジウムが約５３ａｔ％、ヒ素が約４７ａｔ％であるので、インジウムとヒ素はほとんど１：１であることが分かる。

【0146】

＜インジウム−ガリウム−ヒ素のトランジスタの熱処理特性評価＞
Ｎ+型シリコンウェハ上にインジウム−ガリウム−ヒ素を含む半導体パターンを含む同一の３つのトランジスタを製造し、これらのうちいずれか一つは熱処理せず、他の約３５０℃の質素雰囲気の対流オーブン（ｃｏｎｖｅｃｔｉｏｎ ｏｖｅｎ）で約１時間の間熱処理し、また他の一つは２時間の間熱処理した。それぞれのトランジスタに対して前記ウェハに約０Ｖ、約１０Ｖ、約２０Ｖ、及び約３０Ｖの電圧Ｖ_ｇを印加する時、ドレイン電極に印加される電圧Ｖ_ｄｓによりソース電極で出力される電流Ｉ_ｄｓを測定した。その結果を図３９、図４０、及び図４１に示す。

【0147】

図３９〜図４１は熱処理時間によるインジウム−ガリウム−ヒ素の半導体層を有する電圧−電流特性を示したグラフである。

【0148】

図３９は熱処理しなかったトランジスタのグラフであり、図４０は約１時間の間熱処理したトランジスタのグラフであり、図４１は約２時間の間熱処理したトランジスタのグラフである。図３９〜図４１を参照すると、熱処理時間が増加するほどＶ_ｇが０Ｖの場合の電圧−電流曲線に比べて、相対的にＶ_ｇが増加するほど電圧−電流曲線の傾きが大きくなることが分かる。即ち、約２時間の間熱処理をしたトランジスタが前記トランジスタを熱処理しなかった場合に比べて相対的に変調特性（ｍｏｄｕｌａｔｉｏｎ ｃｈａｒａｃｔｅｒｉｓｔｉｃ）が向上したことが分かる。

【0149】

以上、添付図面を参照しながら本発明の好適な実施形態について詳細に説明したが、本発明はかかる例に限定されない。本発明の属する技術の分野における通常の知識を有する者であれば、特徴請求の範囲に記載された技術的思想の範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、これらについても、当然に本発明の技術的範囲に属するものと了解される。

【産業上の利用可能性】

【0150】

以上、詳しい説明によると、大型表示装置の薄膜トランジスタ基板に高速で駆動できる薄膜トランジスタを形成することができる。これによって、薄膜トランジスタの駆動特性を向上させることができ、製造費用も減少させることができる。前記薄膜トランジスタは液晶表示装置用表示基板、電界発光表示装置用表示基板などに利用できる。

【符号の説明】

【0151】

１０１、１０２、１０３、２０１、３０１、３０２、３０３、３０４、３０５ 表示基板
ＡＰ１、ＡＰ２、…、ＡＰ１０、ＡＰ１１
第１、第２、…、第１０、第１１半導体パターン
Ｇ１〜Ｇ７ 第１〜第７ゲート電極
Ｓ１〜Ｓ７ 第１〜第７ソース電極
Ｄ１〜Ｄ７ 第１〜第７ドレイン電極
ＰＳＷ 画素トランジスタ
ＴＲ１、ＴＲ２ 第１、第２回路トランジスタ
Ｑｓ スイッチングトランジスタ
Ｑｄ 駆動トランジスタ
ＰＥ 画素電極
２６０ 発光素子
１３０ａ、１３０ｃ、１３０ｄ、２３０ａ、３３０ｂ、３３２ａ
第１〜第６半導体層
１３０ｂ、２３０ｂ、３３０ａ、３３２ｂ
第１〜４オーミックコンタクト層
ＣＲ グレーン
ＡＭ 非結晶質

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】

【図15】

【図16】

【図17】

【図18】

【図19】

【図20】

【図21】

【図22】

【図23】

【図24】

【図25】

【図40】

【図41】

【図26】

【図27】

【図28】

【図29】

【図30】

【図31】

【図32】

【図33】

【図34】

【図35】

【図36】

【図37】

【図38】

【図39】