【新規性喪失の例外の表示】特許法第30条第2項適用 平成24年3月5日、一般社団法人電気学会発行の「平成24年 電気学会全国大会 講演論文集(DVD大会プログラム)」に発表、および平成24年3月21日、一般社団法人電気学会主催の「平成24年 電気学会全国大会」において発表
(58)【調査した分野】(Int.Cl.,DB名)
前記異なる4電圧の定電圧源は、直流電圧源を2組の電圧に分割する4つのコンデンサと、前記2組の電圧を調整するチョッパにて構成したことを特徴とする請求項1に記載のマルチステップインバータ。
【背景技術】
【0002】
従来、マルチステップインバータとして、非特許文献1に開示された三相電圧形24ステップインバータが知られている。この従来のマルチステップインバータでは、1周期24ステップ波形とするのに、各三相変圧器の巻線を工夫して各相のユニットの出力電圧に位相差を持たせなくてはならず、スター・デルタ結線の三相変圧器を設けていた。
【0003】
しかしながら、このような従来のマルチステップインバータでは、その三相出力側に三相変圧器を設けて負荷電流を流すようにしているので、巻線が大型化し、ひいてはインバータシステム全体が大型化する問題点があった。
【0004】
特に、航空機に搭載してエンジンの回転で発電機を回転させ、その交流電源を電力変換して所定電圧の三相交流電力を取り出すような用途に用いる場合、マルチステップインバータの小型化が強く求められていた。例えば、数10kVaから100kVaの電力を取り出す従来のマルチステップインバータの場合、6個のスイッチング素子からなる主インバータの出力電流のピーク値は、通常の1.5倍の大きな電流が流れるが、スター・デルタ結線の三相変圧器には、通常の負荷電流が流れる。そのため、各相コイルには、この負荷電流に耐える大きな巻線を必要とするため、ひいては、マルチステップインバータの全体を大型化してしまう問題点があった。
【発明を実施するための形態】
【0013】
以下、本発明の実施の形態を図に基づいて詳説する。
【0014】
[第1の実施の形態]
図1〜
図5を用いて、本発明の第1の実施の形態として三相電圧形24ステップインバータについて説明する。本実施の形態の24ステップインバータは、6レベル出力の三相主インバータの出力端にジグザグ結線の三相単巻変圧器を設け、4レベルの高調波を注入することで、出力電圧を24ステップ波形にすることを特徴とする。
【0015】
図1に示すように、本実施の形態の24ステップインバータは、直流電圧源E
d、スイッチング素子S
1〜S
6からなる主インバータINV−Mと破線部の補助回路AUXからなる。
【0016】
主インバータINV−Mは、U相の上下のスイッチング素子S
1、S
4、V相のスイッチング素子S
2、S
5、W相のスイッチング素子S
3、S
6を備えており、後述するように各相のスイッチング素子のオン・オフ動作の組み合わせにより6レベルの電圧を出力する。
【0017】
補助回路AUXは、ジグザグ結線の三相単巻変圧器でなる出力変圧器T、直流電圧源E
dを2組の電圧E
1、E
2に分割する直流電圧分割回路E
s、そして、スイッチング素子S
7〜S
12、ダイオードD
1、D
2からなるNPCインバータINV−HF、さらに単相変圧器でなる補助変圧器T
aから構成されている。また、2組の直流電圧E
1、E
2の接続点Nと出力変圧器Tの中性点Oとは、補助変圧器T
aの二次巻線を介して結ばれている。図中、kは補助変圧器T
aの巻数比であり、以下の説明では一次巻線と二次巻線の巻数をN
1、N
2とし、k=N
2/N
1と定義する。
【0018】
図4は、直流電圧源E
dの詳しい回路例を示したものであり、エンジンにて駆動される発電機により発電される交流電源Aを、一次巻線W
1と互いに絶縁された3つの二次巻線W
21、W
22、W
23で構成される変圧器T
bにて降圧され、それぞれ全波整流器RE
1、RE
2、RE
3にて整流され、さらにDC−DCコンバータD−CON
1、D−CON
2、D−CON
3に通してそれぞれ電圧E
2、2E
1、E
2の安定した直流に変換して直流電圧分割回路E
sの(1)端子、(2)端子、(3)端子それぞれに供給される。尚、直流電圧源E
dについては、この回路構成に限定されるものではない。
【0019】
NPCインバータINV−HFは、ゲート制御回路G−CNTによりスイッチング素子S
7〜S
12をオン・オフ動作させ、そのオン・オフ動作の組み合わせにより、各相4レベルの電圧を、補助変圧器T
aを通じて出力変圧器Tの中性点に出力し、その点の電圧を変動させる。このNPCインバータINV−HFは、補助変圧器T
aの二次巻線電圧v
aが出力相電圧の3倍周波数で左右対称のk
1E
d、k
2E
dの電圧からなる凸形波形となるように制御される。
【0020】
次に、本実施の形態の24ステップインバータの動作について説明する。
図2(a)は主インバータIVN−Mのスイッチング素子S
1〜S
6、NPCインバータINV−HFのスイッチング素子S
7〜S
12のパルスパターン、同図(b)は主インバータINV−Mの出力端電圧v
UN、同図(c)は補助変圧器T
aの二次巻線電圧v
a、同図(d)は主インバータINV−Mの最終出力相電圧v
UOを示す。尚、スイッチング素子S
1〜S
12はゲート制御回路G−CNTにより駆動制御され、図示のパルスパターンで動作する。同時に、
図2ではU相に関連する各部の波形を示しているが、V相、W相についてはそれぞれ120°ずつ位相をずらせた同様の波形が得られる。
【0021】
通常の電圧形インバータのスイッチング素子は180°期間導通するが、本方式では主インバータINV−Mのスッチング素子S
1〜S
6を120°期間導通させる。これにより、U相のスイッチング素子S
1、S
4のオン期間A、Bにおける出力端電圧v
UNは次式(1)となる。
【数1】
【0022】
スイッチング素子S
1、S
4がオフとなるC、D、E、Fの期間では、相電圧v
VO、v
WOは次式(2)で与えられる。
【数2】
【0023】
また、出力変圧器Tの巻線電圧の総和は次式(3)のようになる。
【数3】
【0024】
出力相電圧v
UOは上両式(2)、(3)より、
【数4】
【0025】
になる。従って、U相のスイッチング素子S
1、S
4がオフとなる期間の出力端電圧v
UNは、回路構成と上式より、次式(5)で与えられる。
【数5】
【0026】
一方、補助回路AUXのスイッチング素子S
7〜S
12は、補助変圧器Taの二次巻線電圧v
aが出力相電圧の3倍周波数で左右対称のk
1E
d、k
2E
dの電圧からなる凸形波形となるように制御される。スイッチング素子S
7〜S
12のオン・オフにより、二次巻線電圧v
aは次の値をとる。
【数6】
【0027】
ここで、k
1、k
2は電圧比であり、k
1/k=E
1/E
d、k
2/k=1/2である。
【0028】
図1の回路構成より、出力相電圧v
UOは以下の式(7)のようになる。
【数7】
【0029】
その結果、上式(7)に(1)、(5)、(6)式を代入すると、U相の出力相電圧v
UOは
図2(d)に示すように、1周期24ステップからなる階段波形に改善される。また、V相出力電圧v
VO及びW相出力電圧v
WOはU相出力電圧v
UOを120°ずつ遅らせた波形となる。
【0030】
尚、主インバータINV−Mの各相の24ステップ電圧の出力は、フィルターを通して滑らかなサイン波形にならして交流電源として取り出される。
【0031】
上記構成の第1の実施の形態の24ステップインバータについて、シミュレーション計算を行った結果について説明する。本方式の波形改善効果は、補助変圧器Taの二次巻線電圧v
aをどのような凸形の電圧波形にするか、また、v
aを形作るk
1、k
2に依存する。そこで、次式で定義する出力相電圧の総合ひずみ率μを最小とする場合を本方式の最適値にすると、k
1=0.040、k
2=0.115となる。
【数8】
【0032】
ここで、V
UO、V
UO1は出力相電圧v
UOの全実効値及び基本波実効値である。
【0033】
最適値における総合ひずみ率μは8.3%になる。従来の24ステップ方式のひずみ率7.5%に比べて0.8%ほど増加しているが、ほぼ24ステップ相当の波形改善効果といえる。さらに、総合ひずみ率μの最小値におけるk、E
1、E
2は次式(9)のようになる。
【数9】
【0034】
図3はE
d=200V、抵抗負荷5ΩにおけるU相のシミュレーション波形を示す。U相の出力端電圧v
UNは図式解析と同様に、6レベルの階段波形となり、補助変圧器Taの二次巻線電圧v
aは出力相電圧の3倍周波数からなる凸形電圧波形になっている。また、出力相電圧v
UOは補助回路AUXの働きにより一周期24ステップ波形に改善されている。
【0035】
以上のように、本実施の形態の24ステップインバータによれば、従来の大型化の原因となっていたスター・デルタ結線の三相変圧器に代えて三相単巻変圧器を出力変圧器に採用することにより小型化が図れ、例えば、航空機に搭載する交流電源装置のように軽量化を必要とする分野での利用に適したものとなれる。
【0036】
[第2の実施の形態]
図5〜
図8を用いて、本発明の第2の実施の形態の24ステップインバータについて説明する。第2の実施の形態は、第1の実施の形態に対して、直流電圧源E
dの直流電圧分割回路E
sを、チョッパCHと電圧分割コンデンサC
1〜C
4で構成したことを特徴とする。その他の構成については、第1の実施の形態と同様であり、そのため、第1の実施の形態と共通する回路要素については共通する符号を用いて説明する。
【0037】
図5に示す第2の実施の形態の24ステップインバータは、直流電圧E
d、スイッチング素子S
1〜S
6からなる主インバータINV−M、破線部の補助回路AUXからなる。補助回路AUXはジグザグ結線の出力変圧器T、及び4つの電圧分割用のコンデンサC
1〜C
4、スイッチング素子S
7〜S
12、ダイオードD
1、D
2、補助変圧器T
aからなるNPCインバータINV−HFと、スイッチング素子S
a1、S
a2、リアクトルL
a1、L
a2、ダイオードD
aからなるチョッパCHで構成される。また、コンデンサの接続中点Nと出力変圧器Tの中性点Oは、単相変圧器T
aの二次巻線を介して結ばれている。増加したチョッパCHのスイッチング素子S
a1、S
a2のスイッチング制御の必要のため、ゲート制御回路G−CNT
2はスイッチング素子S
1〜S
12それぞれをオン・オフ制御すると共に、これらチョッパCHのスイッチング素子S
a1、S
a2のオン・オフ制御も行う。
【0038】
本方式でも主インバータINV−Mのスイッチング素子S
1〜S
6を三相電流形インバータと同様な120°期間導通させる。一方、補助回路AUXのスイッチング素子S
7〜S
12は、単相変圧器T
aの二次巻線電圧v
aが出力相電圧の3倍周波数で、電圧振幅がk
1E
d、k
2E
dとなる左右対称な凸形電圧波形となるように制御する。
【0039】
図6、
図7にチョッパCHの動作を示す。
図6に矢印I
1で示すように、スイッチング素子S
a1、S
a2がオンすると、電流I
1はC
1−S
a1−L
a1、C
4−L
a2−S
a2と流れ、それぞれのコンデンサC
1、C
4の電荷をリアクトルL
a1、L
a2を通して放出する。
図7に矢印I
2で示すように、スイッチング素子S
a1、S
a2をオフすると、リアクトルL
a1、L
a2に蓄えられたエネルギーI
2がダイオードD
aを通してコンデンサC
2、C
3を充電する。以上の動作を繰り返し、スイッチング素子S
a1、S
a2のオン時間を調整することにより、コンデンサ電圧を所望の所定の電圧に保つ。
【0040】
図8に直流電圧源E
d=450V、力率80%におけるシミュレーション結果を示す。チョッパCHがない場合、E
1、E
2の電圧を適切な値に保つことができない。出力相電圧v
UOは、同図(a)のようにひずんだ電圧波形となる。一方、本実施の形態のようにチョッパCHを設けることにより、E
1、E
2の電圧が適切に保たれ、出力相電圧v
UOは、同図(b)のように、1周期24ステップからなる電圧波形となることが確認できた。