特許 5959254 半導体装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】5959254

(24)【登録日】2016年7月1日

(45)【発行日】2016年8月2日

(54)【発明の名称】半導体装置

(51)【国際特許分類】

   H01L 21/822 20060101AFI20160719BHJP

   H01L 27/04 20060101ALI20160719BHJP

   H01L 21/768 20060101ALI20160719BHJP

   H01L 23/522 20060101ALI20160719BHJP

   H01L 21/3205 20060101ALI20160719BHJP

【ＦＩ】

   H01L27/04 P

   H01L21/90 B

   H01L21/88 S

【請求項の数】5

【全頁数】6

(21)【出願番号】特願2012-65979(P2012-65979)

(22)【出願日】2012年3月22日

(65)【公開番号】特開2013-197515(P2013-197515A)

(43)【公開日】2013年9月30日

【審査請求日】2015年1月13日

(73)【特許権者】

【識別番号】715010864

【氏名又は名称】エスアイアイ・セミコンダクタ株式会社

(72)【発明者】

【氏名】森田 健士

【審査官】 宇多川 勉

(56)【参考文献】

【文献】 特開２０１１−２４９３５８（ＪＰ，Ａ）

【文献】 特開昭６０−１４０８５４（ＪＰ，Ａ）

【文献】 特開２００３−１６２９５４（ＪＰ，Ａ）

【文献】 特開２００６−１００６７９（ＪＰ，Ａ）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｈ０１Ｌ ２１／８２２

Ｈ０１Ｌ ２１／３２０５

Ｈ０１Ｌ ２１／７６８

Ｈ０１Ｌ ２３／５２２

Ｈ０１Ｌ ２７／０４

(57)【特許請求の範囲】

【請求項1】

半導体基板とその上に設けられた抵抗素子とを有する半導体装置であって、
前記抵抗素子は、
前記半導体基板表面の上方に第１の絶縁膜を介して設けられた下層電極と、
前記下層電極の上方に前記下層電極と第２の絶縁膜を介して離間して設けられ、前記第２の絶縁膜上でさらに互いに離間して配置された二つの上層電極と、
前記第２の絶縁膜内に配置され、前記下層電極と前記二つの上層電極とに上端接合部と下端接合部とがそれぞれが接続された内部が中空の円筒形の二つの縦型抵抗体と、
からなり、
前記上端接合部はその下の円筒形の側面よりも外側に広がった形状を有し、前記上端接合部の断面積が前記上端接合部の下方の断面積よりも大きくなっており、
前記下端接合部は前記円筒の底をふさいでいる底面となっていることを特徴とする半導体装置。

【請求項2】

前記縦型抵抗体は、中心に第３の絶縁膜が充填されていることを特徴とする請求項１記載の半導体装置。

【請求項3】

前記縦型抵抗体は、中心軸の延長線上から見て同心円形状であることを特徴とする請求項２記載の半導体装置。

【請求項4】

前記縦型抵抗体がタングステンシリサイド、クロムシリサイド、モリブデンシリサイド、ニクロム、チタン、多結晶シリコンのいずれひとつかからなることを特徴とする請求項２記載の半導体装置。

【請求項5】

前記縦型抵抗体が多結晶シリコンであり、前記上端接合部には高濃度の不純物が含まれていることを特徴とする請求項２記載の半導体装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は縦型抵抗体からなる抵抗素子を有する半導体装置に関する。

【背景技術】

【0002】

半導体装置の抵抗素子には不純物を注入した多結晶シリコンからなる抵抗が使われることが多い。図２は、抵抗素子を有する従来の半導体装置を示している。この半導体装置は図の左側にＭＯＳトランジスタ領域、右側に抵抗素子領域を備えている。左側のＭＯＳトランジスタ領域には、ゲート電極４とソース領域５とドレイン領域６とそれらに結線された導電性金属配線８からなるＭＯＳトランジスタが形成されている。また、右側の抵抗素子領域には、半導体基板１上のフィールド酸化膜２の上にＢＰＳＧなどの絶縁膜７を形成し、絶縁膜７上に多結晶シリコンの積層膜１２が形成され薄膜抵抗をなしている。薄膜抵抗には導電性金属配線８が電極として設けられている。（例えば、特許文献１を参照）

【先行技術文献】

【特許文献】

【0003】

【特許文献1】特開平２−３１２２６７号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

一般に抵抗素子はひとつの半導体装置内における抵抗素子同士の相対的な精度を表す比精度が良好であることを求められるので、抵抗素子の幾何学的な大きさを加工精度に合わせて十分に小さくすることはできず、抵抗素子が半導体装置内に占める面積は大きくなっている。そこで、本発明は抵抗素子領域の縮小により半導体装置の小型化をすることを課題とする。

【課題を解決するための手段】

【0005】

上記課題を解決するために以下の手段を用いた。
まず、半導体基板とその上に設けられた抵抗素子とを有する半導体装置であって、
前記抵抗素子は、
前記半導体基板表面の上方に第１の絶縁膜を介して設けられた下層電極と、
前記下層電極の上方に前記下層電極と第２の絶縁膜を介して離間して設けられ、前記第２の絶縁膜上でさらに互いに離間して配置された二つの上層電極と、
前記第２の絶縁膜内に配置され、前記下層電極と前記二つの上層電極とに上端接合部と下端接合部とがそれぞれが接続された内部が中空の円筒形の二つの縦型抵抗体と、
からなり、
前記上端接合部はその下の円筒形の側面よりも外側に広がった形状をしており、
前記下端接合部は前記円筒の底をふさいでいる底面となっていることを特徴とする半導体装置とした。

【0006】

また、縦型抵抗体は、中心に第３の絶縁膜が充填されていることを特徴とする半導体装置とした。
また、縦型抵抗体は、中心軸の延長線上から見て同心円形状であることを特徴とする半導体装置とした。
また、縦型抵抗体がタングステンシリサイド、クロムシリサイド、モリブデンシリサイド、ニクロム、チタン、多結晶シリコンのいずれひとつかからなることを特徴とする半導体装置とした。
また、縦型抵抗体が多結晶シリコンであり、前記上端接合部には高濃度の不純物が含まれていることを特徴とする半導体装置とした。

【発明の効果】

【0007】

上記構造を用いることで、コンタクトホール内に上下に電極を有する縦長の抵抗体を形成することができ、抵抗素子の占有面積を小さくし半導体装置の小型化に貢献できる。
また、角柱の側面と異なりで円柱の側面に抵抗体を作成するため、円周上で同じ厚さで形成することが可能なため、薄く形成することで温度変化に対して抵抗値の変化が少ない縦型抵抗体として使用できる。

【図面の簡単な説明】

【0008】

【図1】本発明の抵抗体構造を有するＭＯＳ型トランジスタの模式断面図である。

【図2】従来技術の薄膜抵抗の構造を有する半導体のＭＯＳ型トランジスタの模式断面図である。

【発明を実施するための形態】

【0009】

以下では図面を用いて、本発明による抵抗素子を有する半導体の構造を説明する。
図１は本発明の抵抗体構造を有するＭＯＳ型トランジスタの第一の実施形態を示す模式断面図である。図示した半導体装置は、半導体シリコン基板の表面にＭＯＳトランジスタと縦型抵抗体を有している。

【0010】

最初にＭＯＳトランジスタが形成されている領域について説明する。Ｐ型導電性の半導体シリコン基板１の表面に、ＬＯＣＯＳ（Local Oxidation of Silicon）法によって形成された素子分離のためのフィールド酸化膜２が設けられている。ＭＯＳトランジスタが形成される領域はフィールド酸化膜２の無い領域であり、半導体シリコン基板上にゲート酸化膜３を介してゲート電極４が設けられている。通常ゲート電極は他結晶シリコンあるいは多結晶シリコンを主たる成分とする材料からできている。ゲート電極４の上面及び側面は第一の絶縁膜７で被覆され、また、ゲート電極４の両側の半導体シリコン基板１の表面にはソース領域５とドレイン領域６とが形成されている。ソース領域５とドレイン領域６には第一の絶縁膜を貫通して第一の金属配線８の一方の端部が接触するように設けられ、それぞれソース電極とドレイン電極として機能する。第一の金属配線８の他端部は第一の絶縁膜７上にあって、上層の第二の金属配線１１ｃと接触している。なお、第一の金属配線８と第二の金属配線１１ｃの間には第二の絶縁膜９が設けられている。

【0011】

次に、縦型抵抗体が配置された領域の構造について説明する。フィールド酸化膜２の上には第一の絶縁膜７が設けられ、第一の絶縁膜７の上には第一の金属配線８が形成され、第一の金属配線膜８の上には第二の絶縁膜９、そして第二の金属配線１１が順に設けられている。第一の金属配線８と第二の金属配線１１の間には第二の絶縁膜９を貫通して設けられたコンタクトホール１３の内部に、底面１５を有する内部が中空の円筒形をした導電性の高抵抗多結晶シリコンの薄膜からなる縦型抵抗体１０ａ、１０ｂが配置されている。縦型抵抗体１０ａ、１０ｂの上端は、その下方のほぼ一様な径を有する円筒の側面よりも外側に向かって広がっており、上端接合部１０ｃとなっている。上端接合部１０ｃは互いに離間した第二の金属配線１１ａ、１１ｂに各々接続され、下端である底面は円筒の底をふさいでおり共に第一の金属配線８に接続されている。

【0012】

縦型抵抗体１０ａ、１０ｂの上端を外側に向かってに広がっている上端接合部１０ｃとしているのは断面積を大きくし第二の金属配線１１ａ、１１ｂとの接続による抵抗を小さくするためである。縦型抵抗体が多結晶シリコンである場合、上端接合部には高濃度の不純物をイオン注入して低抵抗領域としても良い。下端は１０ａ、１０ｂ共に第一の金属配線８に接続されている。そして、図では縦型抵抗体１０ａ，１０ｂが２本ずつ示され、下端で結合しているが、これは薄膜の縦型抵抗体が底面１５を有している円筒形の形状を有しており、その断面を示したためで、２本に見える抵抗体は連続した薄膜である。縦型抵抗体１０ａ、１０ｂは円筒形でコンタクトホール１３の内壁面および底面に沿って薄膜状に形成されている。下端接合部は円筒の底をふさぐ底面を形成しており、縦型抵抗体の上端接合部１０ｃ同様、断面積が大きくなっているので接続による抵抗が低抵抗となっている。薄膜状の縦型抵抗体１０ａ、１０ｂの中心部には円柱状の第三の絶縁膜１６が充填されている。縦型抵抗体を中心軸の延長線上から見ると同心円状の形状になっている。このような形状とすることで温度変化に対する抵抗変化が少なく占有面積の少ない縦型抵抗体とすることができる。

【0013】

なお、抵抗体の材質は導電性の高抵抗多結晶シリコンのほか、タングステンシリサイド、クロムシリサイド、モリブデンシリサイド、ニクロム、チタンのいずれかから選んでも良い。

【符号の説明】

【0014】

１ 半導体シリコン基板
２ フィールド酸化膜
３ ゲート酸化膜
４ ゲート電極
５ ソース領域
６ ドレイン領域
７ 第一の絶縁膜
８ 第一の金属配線
９ 第二の絶縁膜
１０ａ、１０ｂ縦型抵抗体
１０ｃ 縦型抵抗体の上端接合部
１１ａ、１１ｂ、１１ｃ第二の金属配線
１２ 多結晶シリコン薄膜抵抗
１３ コンタクトホール
１５ 底面
１６ 第三の絶縁膜

【図1】

【図2】