特許 5959484 半導体レーザ素子、及び半導体レーザ装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】5959484

(24)【登録日】2016年7月1日

(45)【発行日】2016年8月2日

(54)【発明の名称】半導体レーザ素子、及び半導体レーザ装置

(51)【国際特許分類】

   H01S 5/22 20060101AFI20160719BHJP

【ＦＩ】

   H01S5/22 610

【請求項の数】13

【全頁数】27

(21)【出願番号】特願2013-173112(P2013-173112)

(22)【出願日】2013年8月23日

(65)【公開番号】特開2015-41730(P2015-41730A)

(43)【公開日】2015年3月2日

【審査請求日】2015年6月1日

(73)【特許権者】

【識別番号】514278625

【氏名又は名称】ウシオオプトセミコンダクター株式会社

(74)【代理人】

【識別番号】110000154

【氏名又は名称】特許業務法人はるか国際特許事務所

(72)【発明者】

【氏名】井上 裕隆

(72)【発明者】

【氏名】原 英樹

(72)【発明者】

【氏名】臼田 周一

【審査官】 百瀬 正之

(56)【参考文献】

【文献】 特開２００８−２９４２５２（ＪＰ，Ａ）

【文献】 特開２００５−２２３０７０（ＪＰ，Ａ）

【文献】 特開２００７−２９４７３２（ＪＰ，Ａ）

【文献】 特開２００９−００４５２４（ＪＰ，Ａ）

【文献】 特開平０７−３０７５２２（ＪＰ，Ａ）

【文献】 特開２０１２−１２４２７４（ＪＰ，Ａ）

【文献】 特開２０１１−１０８９３２（ＪＰ，Ａ）

【文献】 特開２００８−２０５１３９（ＪＰ，Ａ）

【文献】 特表２００１−５１７８６６（ＪＰ，Ａ）

【文献】 特開２００９−０８８４９０（ＪＰ，Ａ）

【文献】 特開２００３−２９８１９０（ＪＰ，Ａ）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｈ０１Ｓ ５／００−５／５０

(57)【特許請求の範囲】

【請求項1】

基板上に活性層を含む複数の半導体層が積層される、第１半導体多層と、
前方端面から後方端面に亘って光の出射方向に沿って延伸するとともに、前記出射方向に直交する方向に沿って前記第１半導体多層の上面の上に順に並んで形成される、複数の発光リッジ部と、
前記第１半導体多層の上面のうち、隣り合う１対の前記発光リッジ部の間の、前記前方端面及び前記後方端面よりもそれぞれ内側に、絶縁膜を介して形成される、支持電極部と、
前記第１半導体多層の上面のうち、前記隣り合う１対の前記発光リッジ部の間の、前記支持電極部よりも前記前方端面側に形成される、前方リッジ部と、
を備え、
前記支持電極部は、前記隣り合う１対の前記発光リッジ部のうち、一方の前記発光リッジ部と電気的に接続し、
前記支持電極部の高さは、前記一方の前記発光リッジ部の高さよりも高く、
前記前方リッジ部の前記前方端面側の端部の高さは、前記一方の前記発光リッジ部の前記前方端面における高さよりも高い、
ことを特徴とする、半導体レーザ素子。

【請求項2】

請求項１に記載の半導体レーザ素子であって、
前記第１半導体多層の上面のうち、前記隣り合う１対の前記発光リッジ部の間の、前記支持電極部よりも前記後方端面側に形成される、後方リッジ部を、さらに備え、
前記後方リッジ部の前記後方端面側の端部の高さは、前記一方の前記発光リッジ部の前記後方端面における高さよりも高い、
ことを特徴とする、半導体レーザ素子。

【請求項3】

請求項１又は２に記載の半導体レーザ素子であって、
前記第１半導体多層の上面のうち、前記隣り合う１対の前記発光リッジ部の間に、分離溝が形成される、
ことを特徴とする、半導体レーザ素子。

【請求項4】

請求項１乃至３のいずれかに記載の半導体レーザ素子であって、
各前記発光リッジ部は、前記第１半導体多層の上面の上に形成される第１リッジ半導体層を含み、
前記一方の前記発光リッジ部において、前記第１リッジ半導体層の前記前方端面における高さは、さらに内側の領域における高さよりも、低い、
ことを特徴とする、半導体レーザ素子。

【請求項5】

請求項４に記載の半導体レーザ素子であって、
前記一方の前記発光リッジ部において、前記第１リッジ半導体層の上方に形成される電極は、前記前方端面には及んでいない、
ことを特徴とする、半導体レーザ素子。

【請求項6】

請求項４に記載の半導体レーザ素子であって、
前記前方リッジ部は、前記第１半導体多層の上面の上に形成される第２リッジ半導体層を含み、
前記前方リッジ部の前記第２リッジ半導体層の幅は、前記一方の前記発光リッジ部の前記第１リッジ半導体層の幅と同じかより狭い、
ことを特徴とする、半導体レーザ素子。

【請求項7】

請求項１乃至６のいずれかに記載の半導体レーザ素子であって、
前記支持電極部の長さは、前記前方端面から前記後方端面までの距離の５０％以上である、
ことを特徴とする、半導体レーザ素子。

【請求項8】

基板上に活性層を含む複数の半導体層が順に積層される、第１半導体多層と、
前方端面から後方端面に亘って光の出射方向に沿って延伸するとともに、前記出射方向に直交する方向に沿って前記第１半導体多層の上面の上に順に並んで形成される、複数の発光リッジ部と、
前記第１半導体多層の上面のうち、隣り合う各対の前記発光リッジ部の間の、前記前方端面及び前記後方端面よりもそれぞれ内側に、絶縁膜を介してそれぞれ形成される、複数の支持電極部と、
前記第１半導体多層の上面のうち、前記隣り合う各対の前記発光リッジ部の間の、前記支持電極部よりも前記前方端面側にそれぞれ形成される、複数の前方リッジ部と、
を備え、
各前記支持電極部は、対応する対の前記発光リッジ部のうち、一方の前記発光リッジ部と電気的に接続し、
各前記支持電極部の高さは、対応する対の前記一方の前記発光リッジ部の高さよりも高く、
各前記前方リッジ部の前記前方端面側の端部の高さは、対応する対の前記一方の前記発光リッジ部の前記前方端面における高さよりも高い、
ことを特徴とする、半導体レーザ素子。

【請求項9】

基板上に活性層を含む複数の半導体層が順に積層される、第１半導体多層と、
前方端面から後方端面に亘って光の出射方向に沿って延伸するとともに、前記出射方向に直交する方向に沿って前記第１半導体多層の上面の上に順に並んで形成される、複数の発光リッジ部と、
前記第１半導体多層の上面のうち、隣り合う１対の前記発光リッジ部の間の、前記前方端面及び前記後方端面よりもそれぞれ内側に形成され、前記隣り合う１対の前記発光リッジ部の間の、前記活性層を分離する、分離溝部と、
前記第１半導体多層の上面のうち、前記隣り合う１対の前記発光リッジ部の間の、前記分離溝部よりも前記前方端面側に形成される、前方リッジ部と、
を備え、
前記前方リッジ部の前記前方端面側の端部の高さは、前記一方の前記発光リッジ部の前記前方端面における高さよりも高い、
ことを特徴とする、半導体レーザ素子。

【請求項10】

請求項９に記載の半導体レーザ素子であって、
前記前方リッジ部及び前記分離溝部は、前記隣り合う１対の前記発光リッジ部の間に、前記発光リッジ部の光の出射方向に沿って、並んで配置される、
ことを特徴とする、半導体レーザ素子。

【請求項11】

請求項９又は１０に記載の半導体レーザ素子であって、
前記第１半導体多層の上面のうち、前記隣り合う１対の前記発光リッジ部の間の、前記前方端面及び前記後方端面よりもそれぞれ内側に、絶縁膜を介して形成される、支持電極部を、さらに備え、
前記分離溝部の深さは、前記支持電極部に形成される電極の厚みと比べて小さい、
ことを特徴とする、半導体レーザ素子。

【請求項12】

請求項１１に記載の半導体レーザ素子であって、
前記支持電極部のうち少なくとも一部は前記分離溝部に重なって配置される、
ことを特徴とする、半導体レーザ素子。

【請求項13】

請求項１乃至１２のいずれかに記載の半導体レーザ素子を、備える半導体レーザ装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、半導体レーザ素子、及びそれを備える半導体レーザ装置に関し、特に、多ビーム半導体レーザ素子のビームピッチの狭ピッチ化を可能とする技術に関する。

【背景技術】

【0002】

例えば、レーザプリンタや複写機などの画像印刷機器の光源に用いられる半導体レーザ装置は、半導体基板（以下、単に「基板」と記す）上に発光部が形成される半導体レーザ素子（レーザチップ）を備えている。特に、レーザチップの基板上に複数の発光部が形成される多ビーム半導体レーザ素子は、走査ビーム数を増やすことができ、高速印字が可能という利点があることから、その需要が急速に高まっている。

【0003】

多ビーム半導体レーザ素子は、製造工程での低コスト化の観点から、リッジ構造を有しているのが望ましい。レーザチップに用いる半導体材料によっては、活性層の温度上昇を抑えるために、放熱性を高める必要が生じる。放熱性を高める実装方式として、レーザチップの上面（活性層に近い側のチップ面）をサブマウント（支持基板）に接合するジャンクションダウン方式が用いられている。

【0004】

半導体レーザ素子とサブマウントとを接合する接合材に、ＡｕＳｎなどのソルダ（半田）が一般的に使用される。しかし、レーザチップの半導体材料とサブマウントの材料の線膨張係数に差があるため、高温で接合されたデバイスが常温に冷却されたときに熱応力が発生する。その際、半導体レーザ素子の発光部（又は導波路部）にかかる熱応力が加わると、半導体レーザ素子が出射するレーザ光の偏光特性が変化する。一例として、出射されるレーザ光の偏波面の回転が生じ、偏光角が大きくなることが知られている。レーザ光の偏光角が大きくなると、光学特性に偏光角依存性を持つ光学部品（レンズなど）を使用する場合において、レーザ光の光路や透過光量のばらつきなどの不具合が生じる。特許文献１に、レーザチップの電極材料と接合材との反応層の均一性を高めることにより、偏光方向のバラツキが抑制され偏光特性が優れた光半導体装置が開示されている。

【0005】

特許文献２に、リッジ構造（リッジ部１２）の左右両側にバンク構造（バンク部３１）が設けられるレーザダイオードを備える半導体光装置が開示されている。例えば、特許文献２の図１に示す通り、バンク部３１の上部に形成される導電体（通電層１６）上面の高さを、リッジ部１２の上部に形成される導電体（通電層１６）上面の高さよりも高くなるよう、導電体が形成されている。それゆえ、接合材（ソルダ材２０）はバンク部３１の上部に形成される導電体と融解接着している。これに対して、接合材は、リッジ部１２の上部に形成される導電体とは、空隙を挟んで離間しており、接触していない。これにより、半導体光装置の偏光角特性の安定化を実現している。

【先行技術文献】

【特許文献】

【0006】

【特許文献1】特開２００６−２７８６９４号公報

【特許文献2】特開２０１１−１０８９３２号公報

【特許文献3】特開２００９−１４１０９４号公報

【特許文献4】特開２０１２−１２４２７４号公報

【発明の概要】

【発明が解決しようとする課題】

【0007】

多ビーム半導体レーザ素子において、隣接する発光部の間の距離をビームピッチと呼ぶことにする。例えば、レーザプリンタや複写機の高精細化・高解像度化を実現するためには、光源となる多ビーム半導体レーザ素子において、ビームピッチのさらなる狭ピッチ化が望まれる。

【0008】

リッジ構造及びバンク構造を有する多ビーム半導体レーザ素子について考察する。発光部の上方に形成されるリッジを発光リッジ部とする。発光リッジ部の両側に１対のバンク部が形成されており、発光リッジ部と１対のバンク部を１単位として、これらが順に繰り返し配置されることにより、多ビームを出射する多ビーム半導体レーザ素子が実現する。隣接ビームの間に発生するクロストークを抑制するために、ある１単位のバンク部と、隣の１単位にあって該バンク部と隣接するバンク部との間に、分離溝が設けられるのが望ましい。さらに、特許文献２に開示される技術を適用して、１対のバンク部のうち一方のバンク部の上部に形成される導電体上面の高さを、発光リッジ部の上部に形成される導電体上面の高さより高くする。かかる多ビーム半導体レーザ素子は、通電性および放熱性を損なわず、サブマウント上にレーザチップを搭載する工程において高い位置精度を必要とせずに、偏光角特性が安定されている。

【0009】

ビームピッチを狭くするために、発明者らは、以下に説明する関連技術に係る半導体レーザ装置を検討した。当該関連技術に係る半導体レーザ装置が備える半導体レーザ素子では、隣り合うバンク部の間に設けられている分離溝をなくし、さらに、発光リッジ部の両側に配置される１対のバンク部のうち、一方のバンク部を形成しないこととしている。

【0010】

図１６は、関連技術に係る半導体レーザ素子の断面図である。当該関連技術に係る半導体レーザ素子はリッジ構造を有し、レーザチップの基板に複数の発光部１０６が形成されており、当該関連技術に係る半導体レーザ装置は、当該関連技術に関する半導体レーザ素子をジャンクションダウン方式でサブマウントに搭載した多ビーム半導体レーザ装置である。簡単のため、図１６には、発光部１０６が２個示されている。ここで、発光部１０６の上方に形成されるリッジが発光リッジ部１０２であり、発光リッジ部１０２の図中右側に、バンク部１０３が形成され、発行リッジ部１０２と１個のバンク部１０３を１単位として、これらが順に繰り返し配置される。前方端面から後方端面に亘って、発光リッジ部１０２及びバンク部１０３は、図１６に示す構造をしている。

【0011】

半導体レーザ素子の半導体多層の構造が、図１６に示されている。発光リッジ部１０２において、ｐ型クラッド層１１５及びｐ型コンタクト層１１６が順に所定の幅（発光リッジ幅）で積層することにより、リッジが形成されている。同様に、バンク部１０３において、ｐ型クラッド層１１５及びｐ型コンタクト層１１６が順に所定の幅（バンク幅）で積層されることにより、リッジが形成されている。半導体多層の表面を覆って、絶縁酸化膜１１７が形成されているが、発光リッジ部１０２のｐ型コンタクト層１１６の上面には、絶縁酸化膜１１７は形成されていない。絶縁酸化膜１１７を覆って、所定の形状にｐ型電極層１１８が形成され、さらにｐ型電極層１１８の上側に第１厚膜電極１１９が形成されている。第１厚膜電極１１９の上面のうち、バンク部１０３の上部に、第２厚膜電極１２０が形成されている。なお、発光リッジ部１０２の上部には第２厚膜電極１２０は形成されていない。よって、バンク部１０３の上部に形成される導電体の上面（第２厚膜電極１２０の上面）の高さは、発光リッジ部１０２の上部に形成される導電体上面の高さより高くなっている。

【0012】

通電性及び放熱性の観点から、バンク部１０３の上部に形成される第２厚膜電極１２０が、接合材を介して安定的にサブマウントに接合するために、第２厚膜電極１２０の上面は、所定の幅（又は、所定の面積）以上が平坦であることが望ましい。第２厚膜電極１２０の上面が所定の幅以上平坦であるためには、バンク部１０３の半導体層部分の幅（バンク幅）を十分に確保することが必要となる。

【0013】

当該関連技術に係る半導体レーザ素子において、ビームピッチをより狭くするとなると、ビームピッチが狭くなるのに伴い、バンク部１０３のバンク幅を狭くすることとなる。その結果、第２厚膜電極１２０の上面における平坦部分の幅も狭く（面積も小さく）なってしまうので、通電性や放熱性が悪くなり、また、サブマウントとの接合強度も低下する。

【0014】

リッジ構造を有する半導体レーザ素子は、他の半導体素子と比較すると、構造がシンプルとなっているので、多層成長工程の回数を低減することが出来る利点がある。しかし、リッジ構造を有する半導体レーザ素子は、その構造がシンプルであるがゆえに、製造工程でのハンドリングや治工具との接触等により、半導体レーザの機能として重要な発光リッジ部１０２が機械的に損壊することが起こりやすい。発光リッジ部はレーザ光の導波かつ増幅の役割を果たす重要な部分であり、これが損壊するとそのレーザは不発振や光出力の低下を生じる。

【0015】

本発明は、上記課題を鑑みてなされたものであり、ビームピッチの狭ピッチ化をしても、素子の特性低下が抑制される半導体レーザ素子、及び半導体レーザ装置の提供を、目的とする。

【課題を解決するための手段】

【0016】

（１）上記課題を解決するために、本発明に係る半導体レーザ素子は、基板上に活性層を含む複数の半導体層が積層される、第１半導体多層と、前方端面から後方端面に亘って光の出射方向に沿って延伸するとともに、前記出射方向に直交する方向に沿って前記第１半導体多層の上面の上に順に並んで形成される、複数の発光リッジ部と、前記第１半導体多層の上面のうち、隣り合う１対の前記発光リッジ部の間の、前記前方端面及び前記後方端面よりもそれぞれ内側に、絶縁膜を介して形成される、支持電極部と、前記第１半導体多層の上面のうち、前記隣り合う１対の前記発光リッジ部の間の、前記支持電極部よりも前記前方端面側に形成される、前方リッジ部と、を備え、前記支持電極部は、前記隣り合う１対の前記発光リッジ部のうち、一方の前記発光リッジ部と電気的に接続し、前記支持電極部の高さは、前記一方の前記発光リッジ部の高さよりも高く、前記前方リッジ部の前記前方端面側の端部の高さは、前記一方の前記発光リッジ部の前記前方端面における高さよりも高い。

【0017】

（２）上記（１）に記載の半導体レーザ素子であって、前記第１半導体多層の上面のうち、前記隣り合う１対の前記発光リッジ部の間の、前記支持電極部よりも前記後方端面側に形成される、後方リッジ部を、さらに備え、前記後方リッジ部の前記後方端面側の端部の高さは、前記一方の前記発光リッジ部の前記後方端面における高さよりも高くてもよい。

【0018】

（３）上記（１）又は（２）に記載の半導体レーザ素子であって、前記第１半導体多層の上面のうち、前記隣り合う１対の前記発光リッジ部の間に、分離溝が形成されてもよい。

【0019】

（４）上記（１）乃至（３）のいずれかに記載の半導体レーザ素子であって、各前記発光リッジ部は、前記第１半導体多層の上面の上に形成される第１リッジ半導体層を含み、 前記一方の前記発光リッジ部において、前記第１リッジ半導体層の前記前方端面における高さは、さらに内側の領域における高さよりも、低くてもよい。

【0020】

（５）上記（４）に記載の半導体レーザ素子であって、前記一方の前記発光リッジ部において、前記第１リッジ半導体層の上方に形成される電極は、前記前方端面には及んでいなくてもよい。

【0021】

（６）上記（４）に記載の半導体レーザ素子であって、前記前方リッジ部は、前記第１半導体多層の上面の上に形成される第２リッジ半導体層を含み、前記前方リッジ部の前記第２リッジ半導体層の幅は、前記一方の前記発光リッジ部の前記第１リッジ半導体層の幅と同じかより狭くてもよい。

【0022】

（７）上記（１）乃至（６）のいずれかに記載の半導体レーザ素子であって、前記支持電極部の長さは、前記前方端面から前記後方端面までの距離の５０％以上であってもよい。

【0023】

（８）本発明に係る半導体レーザ素子は、基板上に活性層を含む複数の半導体層が順に積層される、第１半導体多層と、前方端面から後方端面に亘って光の出射方向に沿って延伸するとともに、前記出射方向に直交する方向に沿って前記第１半導体多層の上面の上に順に並んで形成される、複数の発光リッジ部と、前記第１半導体多層の上面のうち、隣り合う各対の前記発光リッジ部の間の、前記前方端面及び前記後方端面よりもそれぞれ内側に、絶縁膜を介してそれぞれ形成される、複数の支持電極部と、前記第１半導体多層の上面のうち、前記隣り合う各対の前記発光リッジ部の間の、前記支持電極部よりも前記前方端面側にそれぞれ形成される、複数の前方リッジ部と、を備え、各前記支持電極部は、対応する対の前記発光リッジ部のうち、一方の前記発光リッジ部と電気的に接続し、各前記支持電極部の高さは、対応する対の前記一方の前記発光リッジ部の高さよりも高く、各前記前方リッジ部の前記前方端面側の端部の高さは、対応する対の前記一方の前記発光リッジ部の前記前方端面における高さよりも高くてもよい。

【0024】

（９）本発明に係る半導体レーザ素子は、基板上に活性層を含む複数の半導体層が順に積層される、第１半導体多層と、前方端面から後方端面に亘って光の出射方向に沿って延伸するとともに、前記出射方向に直交する方向に沿って前記第１半導体多層の上面の上に順に並んで形成される、複数の発光リッジ部と、前記第１半導体多層の上面のうち、隣り合う１対の前記発光リッジ部の間の、前記前方端面及び前記後方端面よりもそれぞれ内側に形成される、分離溝部と、前記第１半導体多層の上面のうち、前記隣り合う１対の前記発光リッジ部の間の、前記分離溝部よりも前記前方端面側に形成される、前方リッジ部と、を備え、前記前方リッジ部の前記前方端面側の端部の高さは、前記一方の前記発光リッジ部の前記前方端面における高さよりも高くてもよい。

【0025】

（１０）本発明に係る半導体レーザ装置は、上記（１）乃至（９）のいずれかに記載の半導体レーザ素子を、備える半導体レーザ装置であってもよい。

【発明の効果】

【0026】

本発明により、ビームピッチの狭ピッチ化をしても、素子の特性低下が抑制される半導体レーザ素子、及び半導体レーザ装置が提供される。

【図面の簡単な説明】

【0027】

【図1】本発明の第１の実施形態に係る半導体レーザ素子の構成を示す斜視図である。

【図2】本発明の第１の実施形態に係る半導体レーザ素子の構成を示す上面図である。

【図3】本発明の第１の実施形態に係る半導体レーザ素子の膜構成を示す断面図である。

【図4】本発明の第１の実施形態に係る半導体レーザ素子の断面図である。

【図5】本発明の実施形態に係る半導体レーザ装置の主要部の断面図である。

【図6】本発明の第１の実施形態に係る半導体レーザ素子の断面図である。

【図7】本発明の第２の実施形態に係る半導体レーザ素子の構成を示す上面図である。

【図8】本発明の第３の実施形態に係る半導体レーザ素子の構成を示す上面図である。

【図9】本発明の第３の実施形態に係る半導体レーザ素子の断面図である。

【図10】本発明の第４の実施形態に係る半導体レーザ素子の構成を示す概略図である。

【図11】本発明に係る半導体レーザ素子の構成を示す概念図である。

【図12】本発明の第５の実施形態に係る半導体レーザ素子の構成を示す上面図である。

【図13】第６の実施形態に係る半導体レーザ素子の構成を示す上面図である。

【図14】本発明の第７の実施形態に係る半導体レーザ装置の主要部の構成を示す斜視図である。

【図15】本発明の第７の実施形態に係る半導体レーザ装置の構成を示す斜視図である。

【図16】関連技術に係る半導体レーザ素子の断面図である。

【発明を実施するための形態】

【0028】

以下、本発明の実施形態について図面を参照して具体的かつ詳細に説明する。なお、実施形態を説明するための全図において、同一の部位、構造、機能を有する部分には、原則として同一の符号を付し、その繰り返しの説明は省略する。また、以下の実施形態では、特に必要なときを除き、同一または同様な部分の説明を原則として繰り返さない。また、以下に示す図は、あくまで、実施形態の実施例を説明するものであって、図の大きさと本実施例記載の縮尺は必ずしも一致するものではない。

【0029】

［第１の実施形態］
図１は、本発明の第１の実施形態に係る半導体レーザ素子１の構成を示す斜視図であり、図２は、当該実施形態に係る半導体レーザ素子１の構成を示す上面図である。当該実施形態に係る半導体レーザ素子１は、８個の発光リッジ部２を有する６６０ｎｍ帯の多ビーム半導体レーザ素子であり、当該実施形態に係る半導体レーザ装置は、当該実施形態に係る半導体レーザ素子１を備えている。

【0030】

半導体レーザ素子１は、両側のＬＤファセットそれぞれの近くに、短リッジ部３を備えている。ここで、ＬＤファセットとは、図２の縦方向に延伸する発光リッジ部２の両端に位置する端面である。前方のＬＤファセットは、信号光の出射側の端面であり、後方のＬＤファセットは、モニタ用の光が出射する端面である。図２に示す通り、両側のＬＤファセットの距離を共振器の長さＬｃとすると、当該実施形態において、共振器の長さＬｃは約４００μｍである。前方のＬＤファセットの近傍に９個の短リッジ部３（前方リッジ部）が、後方のＬＤファセットの近傍に９個の短リッジ部３（後方リッジ部）が、それぞれ配置されている。隣り合う１対（２個）の短リッジ部３の間にはそれぞれ、発光リッジ部２が位置している。

【0031】

半導体レーザ素子１は、さらに、８個の支持電極部４を備えている。各支持電極部４は、各発光リッジ部２の側方（図２の右側）に配置され、対応する発光リッジ部２の上部と電気的に接続されている。なお、特許文献４に、リッジの両側に受け部を設ける半導体レーザ素子が開示されているが、受け部を設ける目的が劈開時にリッジを保護するためである点が本発明と異なっている。

【0032】

図３は、当該実施形態に係る半導体レーザ素子１の膜構成（縦構造）を示す断面図である。ｎ型半導体基板１０（ＧａＡｓ基板）上に、ｎ型クラッド層１１、活性層１２、ｐ型クラッド層１３（ｐ型第１クラッド層）、エッチングストップ層１４、ｐ型クラッド層１５（ｐ型第２クラッド層）、及びｐ型コンタクト層１６が順に積層されている。これら半導体層は、例えば有機金属気相成長（ＭＯＣＶＤ）法による結晶成長により形成される。さらに、絶縁酸化膜１７、ｐ型電極層１８、第１厚膜電極１９、及び第２厚膜電極２０が順に形成される。また、ｎ型半導体基板１０の裏面側（図３の下側）に、ｎ型電極層２１が形成される。

【0033】

ｎ型クラッド層１１は、例えば厚さ２．０μｍ程度のＡｌＧａＩｎＰ層で形成されている。活性層１２は、例えば厚さ５ｎｍのＡｌＧａＩｎＰ層からなる障壁層と厚さ５ｎｍのＧａＩｎＰ層からなる井戸層とを交互に積層した多重量子井戸（Multi Quantum Well：ＭＱＷ）構造で構成されている。ｐ型クラッド層１３は、厚さ０．３μｍのＡｌＧａＩｎＰ層で形成され、ｐ型クラッド層１５は、例えば厚さ１．５μｍのＡｌＧａＩｎＰ層で形成されている。また、ｐ型コンタクト層１６は、例えば厚さ０．５μｍのＧａＡｓ層で形成されている。そして、ｎ型半導体基板１０とこれら半導体層とを合わせた合計の厚さは、例えば５０〜１００μｍである。ここで、ｎ型クラッド層１１からエッチングストップ層１４までの半導体層を第１半導体多層とする。第１半導体多層の上面（エッチングストップ層１４の上面）は平坦面を有している。第１半導体多層は、ｎ型半導体基板１０の上面の全域に亘って積層されている。

【0034】

図４は、当該実施形態に係る半導体レーザ素子１の断面図であり、図２にＩＶ−ＩＶ線で示す断面を表している。第１半導体多層の上面（エッチングストップ層１４の上面）の上、ｐ型クラッド層１５及びｐ型コンタクト層１６からなる第１リッジ半導体層が形成されている。発光リッジ部２は、第１リッジ半導体層を含んでいる。なお、前方のＬＤファセットの近くに配置される短リッジ部３（前方リッジ部）は後述する第２リッジ半導体層を、後方のＬＤファセットの近くに配置される短リッジ部３（後方リッジ部）は後述する第３リッジ半導体層を、それぞれ含んでいる。第１リッジ半導体層は、所定の幅（発光リッジ幅）で、前方のＬＤファセットから後方のＬＤファセットに亘って、ファセット面に対して垂直な方向（図２の縦方向）延伸しており、第１リッジ半導体層と第１半導体多層とで、断面は、図４に示す通り、凸型の形状をしている。第１リッジ半導体層（発光リッジ部２）の延伸方向は、光の出射方向であり、当該方向を共振器の方向とする。８本の第１リッジ半導体層が、第１半導体多層の上面の上に、互いに平行して並んでいる。すなわち、第１半導体多層の上面となる平面内において、共振器の方向に直交する方向（図２の横方向）に沿って並んでいる。なお、後述する通り、前方及び後方のＬＤファセットから所定の距離以内の領域に形成されたｐ型コンタクト層１６は除去されており、該領域における第１リッジ半導体層の高さは他の領域における第１リッジ半導体層の高さより、ｐ型コンタクト層１６の層厚の分、低くなっている。

【0035】

第１半導体多層の上面、第１リッジ半導体層、第２リッジ半導体層、及び第３リッジ半導体層（第２リッジ半導体層及び第３リッジ半導体層の詳細は後述する）を覆って、絶縁酸化膜１７が形成されている。ただし、第１リッジ半導体層の上面となる領域に形成される絶縁酸化膜１７は、前方及び後方のＬＤファセットの近傍となる領域を除いて除去されており、絶縁酸化膜１７は形成されていない。絶縁酸化膜１７は、例えばＣＶＤ法で成膜される酸化シリコン膜などで形成されており、層厚は０．５μｍ程度である。さらに、第１リッジ半導体層の上面を覆って、所定の形状にｐ型電極層１８が形成されている。第１リッジ半導体層の上面には絶縁酸化膜１７が形成されていないので、第１リッジ半導体層の最上層であるｐ型コンタクト層１６にｐ型電極層１８は接触しており、電気的に通電可能となっている。ｐ型電極層１８は、例えば、Ｔｉ／Ｐｔ／Ａｕ層である。ここで、「／」とは、左側から右側への順番で、基板に近い方から順に積層される多層膜を表している。ｐ型電極層１８を構成する多層膜の合計の層厚は０．５μｍ程度である。

【0036】

ｐ型電極層１８の上面の上に、所定の形状に第１厚膜電極１９（１段目厚膜電極）が形成され、第１厚膜電極１９の上面の上に、所定の形状に第２厚膜電極２０（２段目厚膜電極）が形成される。第１厚膜電極１９及び第２厚膜電極２０はそれぞれ、例えばメッキ法によって形成される金の層であり、第１厚膜電極１９及び第２厚膜電極２０の膜厚はそれぞれ、約２μｍ及び約５μｍ程度である。

【0037】

１個の発光リッジ部２は、１個の第１リッジ半導体層を含んでいる。活性層１２のうち、第１リッジ半導体層が形成される領域の下方となる領域には光導波路が形成され、前方のＬＤファセットから信号光を出射する。ここで、活性層１２のうち光導波路が形成される領域が発光部６である。８個の発光リッジ部２により、半導体レーザ素子１は、それぞれ独立して駆動させることが出来る８個のレーザダイオードとして機能する。図２には、８個のレーザダイオードを、左から順に、ＬＤ１，ＬＤ２，ＬＤ３・・・ＬＤ８として示している。

【0038】

ｐ型電極層１８の所定の形状は、図２に示す通り、上方から見ると、第１リッジ半導体層の両側に広がる長方形であり、図２に示す右側から７個のレーザダイオード（ＬＤ２〜ＬＤ８）については、第１リッジ半導体層（発光リッジ部２）と、第１リッジ半導体層の図２の右側にともに隣接する１個の第２リッジ半導体層（前方側）及び１個の第３リッジ半導体層（後方側）との領域を含んでいる。ｐ型電極層１８の前方側の端及び後方側の端は、それぞれＬＤファセットに及んでいる。しかし、当該所定の形状は、第１リッジ半導体層の図２の左側にともに隣接するする１個の第２リッジ半導体層及び１個の第３リッジ半導体層は含んでおらず、さらに、第１リッジ半導体層の図２の右側に隣接する第１リッジ半導体層は含んでいない。なお、図２に示す一番左に位置するレーザダイオード（ＬＤ１）については、ｐ型電極層１８の所定の形状は、さらに、第１リッジ半導体層の図２の左側にともに隣接するする１個の第２リッジ半導体層及び１個の第３リッジ半導体層を含んでいる。

【0039】

第１厚膜電極１９の所定の形状は、図２に示す通り、上方から見ると、第１リッジ半導体層の両側に広がる長方形であり、ｐ型電極層１８の所定の形状の内部に含まれている。第１厚膜電極１９の前方側の端は、第２リッジ半導体層（短リッジ部３）の内側の端よりもさらに内側にあり、同様に、第１厚膜電極１９の後方側の端は、第３リッジ半導体層（短リッジ部３）の内側の端よりもさらに内側にある。第２厚膜電極２０の所定の形状は、図２に示す通り、上方から見ると、第１リッジ半導体層の図２の右側にあって、第１リッジ半導体層に平行し、共振器の方向に沿って延伸する長方形であり、第１厚膜電極１９の所定の形状の内部に含まれている。第２厚膜電極２０は、第１リッジ半導体層の上部には形成されておらず、第１リッジ半導体層の上面の上方に形成される電極は、図４に示す通り、ｐ型電極層１８及び第１厚膜電極１９となっている。

【0040】

一般に、リッジと言えば、リッジ形状に形成される半導体層のみを指す場合も、半導体層の上面及び両側面に形成される構造体（絶縁酸化膜や電極膜）を含む場合もある。本明細書において、リッジ形状に形成される半導体層をリッジ半導体層とし、リッジ半導体層の上面及び両側面に形成される膜を含むものをリッジ部とする。ここでは、発光リッジ部２に含まれるリッジ半導体層が、第１リッジ半導体層であり、発光リッジ部２は、第１リッジ半導体層に加えて、第１リッジ半導体層の上面及び両側面に形成される絶縁酸化膜１７（第１リッジ半導体層の上面には形成されず）、ｐ型電極層１８、及び第１厚膜電極１９からなる部分である。発光リッジ部２の高さとは、第１リッジ半導体層の上に形成される構造体（ここでは、ｐ型電極層１８及び第１厚膜電極１９）の上面の高さ、すなわち、第１厚膜電極１９の高さを指している。また、発光リッジ部２の幅は、第１厚膜電極１９が第１リッジ半導体層の上方に形成されることにより凸型の形状に隆起している部分の幅である。しかしながら、本発明の明細書において、リッジ半導体層の高さや幅と比較して、形成される絶縁酸化膜又は電極膜は十分に小さいとは限らず、むしろ、同程度か大きい場合もある。この場合、リッジ半導体層が凸型の形状は明らかだとしても、リッジ部全体は凸型形状が明確ではなくなる。それゆえ、リッジ部の高さは、リッジ半導体層の上に形成される絶縁酸化膜や電極膜などの構造体の上面の高さで定義できるとしても、リッジ部の幅は明確に定義できなくなる。それゆえ、リッジ部の幅を記載するときには、リッジ部に含まれるリッジ半導体層の幅を用いればよい。

【0041】

第２厚膜電極２０が形成される領域は、隣り合う各対（２個）の第１リッジ半導体層（発光リッジ部２）の、前方のＬＤファセット及び後方のＬＤファセットよりもそれぞれ内側（当該実施形態では、第２リッジ半導体層（前方リッジ部）及び第３リッジ半導体層（後方リッジ部）の内側の端よりもさらに内側）となる領域であり、かかる領域に、第１半導体多層の上に絶縁膜を介して形成される電極を、支持電極部４とする。すなわち、支持電極部４は、ｐ型電極層１８、第１厚膜電極１９、及び第２厚膜電極２０からなる。なお、図２の右端に位置する第２厚膜電極２０は、図２の右端に位置する第１リッジ半導体層（発光リッジ部２）の右側に形成されている。かかる領域には、リッジは形成されておらず、半導体層の最上面は、第１半導体多層の上面（エッチングストップ層１４の上面）であり、平坦面となっている。支持電極部４は、第１半導体多層の上面の上に、絶縁酸化膜１７を介して形成されている。支持電極部４は、第１厚膜電極１９と第２厚膜電極２０との２段メッキ構造を有しており、ｐ型電極層１８及び第１厚膜電極１９により、支持電極部４は、図４の左側の第１リッジ半導体層の上面と電気的に接続されている。すなわち、支持電極部４は、隣り合う１対の発光リッジ部２のうち、一方（図４の左側）の発光リッジ部２と電気的に接続されている。支持電極部４の高さとは、最上層にある第２厚膜電極２０の上面の高さである。そして、第２厚膜電極２０の層厚が約５μｍと、第１リッジ半導体層の層厚よりも厚くなっており、支持電極部４の高さは、（当該一方の）発光リッジ部２の高さより長さＬ_１だけ高くなっている。また、支持電極部４は、平坦面となっている第１半導体多層の上面に形成されているので、支持電極部４の上面に十分に平坦部分を確保することが出来る。なお、発光リッジ部２の高さは、前方のＬＤファセットから後方のＬＤファセットまで、共振器の方向に沿って一定ではない。しかし、支持電極部４と発光リッジ部２の高さの比較は、それぞれ、最も高い場所における高さによって比較するものとする。

【0042】

なお、ｐ型電極層１８、第１厚膜電極１９、及び第２厚膜電極２０が、かかる形状をしていることにより、発光リッジ部２は、隣接する発光リッジ部２（隣接する素子（ビーム））と電気的に接続されていない（短絡していない）。また、ｎ型電極層２１（裏面電極）は、例えば、Ｔｉ／Ｐｔ／Ａｕ層であり、ｎ型電極層２１を構成する多層膜の合計の層厚は０．５μｍ程度である。

【0043】

図５は、当該実施形態に係る半導体レーザ装置の主要部の断面図である。当該実施形態に係る半導体レーザ装置の主要部は、サブマウント３３（支持基板）と、サブマウント３３の一面に、ジャンクションダウン方式で実装された半導体レーザ素子１とを含んでいる。図５に示す半導体レーザ素子１の断面は、図４に示す半導体レーザ素子１の断面と同じ断面を示しているが、図４とは上下が反対となって示されている。サブマウント３３は、熱伝導性がよく、かつ半導体レーザ素子１の半導体基板材料に近い線膨張係数を有する材料で形成されるのが望ましく、ここでは、サブマウント３３の材料は、ＡｌＮ（線膨張係数＝４．８×１０^−６／Ｋ）である。なお、半導体レーザ素子１のｎ型半導体基板の材料は、ＧａＡｓ（線膨張係数＝６．４×１０^−６／Ｋ）である。

【0044】

図５に示す通り、サブマウント３３のチップ実装面には、所定の形状にパターン化されたサブマウント電極３２が形成されている。サブマウント電極３２は、Ｔｉ／Ｐｔ／Ａｕ層であり、サブマウント３３の基板に近い方から順次積層される多層膜である。サブマウント電極３２の上に、所定の形状にパターン化された接合用のソルダ３１（半田）が形成されている。ここで、ソルダ３１は、例えばＡｕＳｎからなる。半導体レーザ素子１は、ソルダ３１を用いて、ジャンクションダウン方式でサブマウント３３に実装される。半導体レーザ素子１の第２厚膜電極２０は、サブマウント３３のサブマウント電極３２と、ソルダ３１を介して電気的に接続される。なお、発光リッジ部２の上部には第２厚膜電極２０が形成されておらず、前述の通り、支持電極部４の高さは、発光リッジ部２の高さよりも高くなっており、かつ支持電極部４の上面には十分に平坦部分が確保されている。よって、半導体レーザ素子１をサブマウント３３にソルダ接合した状態において、発光リッジ部２はサブマウントに接合されておらず宙に浮いた状態となっており、支持電極部４の第２厚膜電極２０のみが接合された状態となっている。すなわち、支持電極部４は、サブマウント３３のサブマウント電極３２との電気的接続をするための電極であるとともに、半導体レーザ素子１をサブマウント３３に実装する際に、半導体レーザ素子１を物理的に支持する構造体である。よって、支持電極部４により、半導体レーザ素子１とサブマウント３３との接合強度（剪断強度）を確保し、かつ通電性や放熱性を確保することが出来る。さらに、発光リッジ部２及び発光リッジ部２の下方に（図５の上方に）位置する活性層１２（発光部６）等に、サブマウント接合による実装応力がかかることを低減できるので、半導体レーザの偏光特性を安定化することが出来る。

【0045】

一般に、レーザチップとサブマウントの材料の線膨張係数は一致しないので、これらをソルダで接合した場合には、接合時の温度（ソルダの溶融温度付近）と冷却後の温度（室温）の差に応じた応力が発生する。一般には、発光リッジの電極を接合するため、レーザの偏光特性の不安定化、特に偏光角（レーザ光の偏波面の回転）のばらつきが発生し、レーザプリンタや複写機に使用するに場合に性能低下を生じる。これに対して、当該実施形態に係る半導体レーザ装置では、半導体レーザ素子１の発光リッジ部２の上部に形成される電極がサブマウント３３とソルダ３１を介して接合されていない構造となっており、前述の通り、半導体レーザの偏光特性を安定化することが出来ている。

【0046】

なお、必要に応じて、第２厚膜電極２０上に、さらにソルダ３１に対するバリア電極構造が積層されていてもよい。これにより、前述の応力低減の効果がさらに増し、半導体レーザの偏光特性をさらに安定化することが出来る（特許文献１参照）。ここで、バリア電極構造は、例えば、Ｔｉ／Ｐｔ／Ａｕ層であり、第２厚膜電極２０に近い方から順次積層される多層膜である。各膜厚は、順に、約０．０５μｍ、約０．３μｍ、及び約０．１μｍである。かかるバリア電極構造を有することにより、ソルダ接合時に発生する、ソルダ３１（例えばＡｕＳｎ）と、第２厚膜電極２０（例えば金メッキ）の合金化、相互溶融、（金食われ）を抑制ことが出来る。バリア電極構造のうち、薄いＡｕ層のみがソルダ３１と反応し、Ｐｔ層は反応しないため、第２厚膜電極２０の金メッキ層までソルダ３１のソルダ材が到達することが抑制される。よって、ソルダ接合の状態は接合面内でより均一となり、発生する応力もより均一になる。

【0047】

図６は、当該実施形態に係る半導体レーザ素子１の断面図であり、図２にＶＩ−ＶＩ線で示す断面を表している。図２に示す通り、前方のＬＤファセットの近くに、９個の短リッジ部３が、後方のＬＤファセットの近くに、９個の短リッジ部３が、それぞれ配置されている。前方側の短リッジ部３は、それぞれ、第２リッジ半導体層を含んでいる。第２リッジ半導体層は、隣り合う１対（２個）の発光リッジ部２（第１リッジ半導体層）の間の、支持電極部４の前方端部よりも前方のＬＤファセット側に、形成されている。同様に、後方側の短リッジ部３は、それぞれ、第３リッジ半導体層を含んでいる。第３リッジ半導体層は、第１半導体多層の上面のうち、隣り合う１対（２個）の発光リッジ部２（第１リッジ半導体層）の間の、支持電極部４の後方端部よりも後方のＬＤファセット側に、形成されている。なお、当該実施形態では、両端の発光リッジ部２（ＬＤ１，ＬＤ８）の外方にもそれぞれ、第２リッジ半導体層及び第３リッジ半導体層が形成されている。当該実施形態では、第２リッジ半導体層及び第３リッジ半導体層は、前方及び後方のＬＤファセットと同一の位置から内側に延びている。すなわち、第２リッジ半導体層及び第３リッジ半導体層のＬＤファセット側の端部は、ＬＤファセットに及んでいる。

【0048】

前述の通り、第１リッジ半導体層（発光リッジ部２）は、ｐ型クラッド層１５及びｐ型コンタクト層１６からなる。しかし、前方及び後方のＬＤファセットから所定の距離以内の領域では、ｐ型コンタクト層１６をウェハプロセスでのエッチングにより除去されている。よって、図６に示す第１リッジ半導体層は、ｐ型クラッド層１５のみからなる。ここで、所定の距離は１０μｍ〜３０μｍの範囲が望ましく、当該実施形態では２５μｍである。また、前述の通り、第１リッジ半導体層の上面となる領域には、絶縁酸化膜１７は形成されていないが、前方及び後方のＬＤファセットから所定の距離以内となる領域とさらに内側となる領域（例えば、ＬＤファセットから３０μｍまでの領域）とで、絶縁酸化膜１７は除去されておらず、第１リッジ半導体層の上面に形成されている。図６に示す通り、第１リッジ半導体層の上面（ｐ型クラッド層１５の上面）には絶縁酸化膜１７が形成されている。さらに、前述の通り、絶縁酸化膜１７の上面に、ｐ型電極層１８が形成されている。

【0049】

これに対して、第２リッジ半導体層及び第３リッジ半導体層は、図４に示す第１リッジ半導体層と同様に、ｐ型クラッド層１５及びｐ型コンタクト層１６からなる（図６）。すなわち、第１リッジ半導体層のファセットの近傍の構造と異なり、第２リッジ半導体層及び第３リッジ半導体層では、ｐ型コンタクト層１６は除去されておらず、短リッジ部３の全域において、ｐ型コンタクト層１６が形成されている。さらに、第２リッジ半導体層及び第３リッジ半導体層の上面（ｐ型コンタクト層１６の上面）には絶縁酸化膜１７が形成されている。さらに、前述の通り、絶縁酸化膜１７の上面に、ｐ型電極層１８が形成されている。

【0050】

図６に示す通り、第１リッジ半導体層ではｐ型コンタクト層１６が除去されており、ＬＤファセットにおける第１リッジ半導体層の高さは、さらに内側の領域（ｐ型コンタクト層１６が除去されていない領域）よりも、低い。前方のＬＤファセットにおいて、短リッジ部３の高さは、発光リッジ部２の高さより、長さＬ_２だけ高くなっている。すなわち、前方のＬＤファセットにおいて、第２リッジ半導体層の上方に形成される構造体の高さ（ｐ型電極層１８の上面）は、第１リッジ半導体層の上方に形成される構造体の高さ（ｐ型電極層１８の上面）より、長さＬ_２だけ高くなっている。ここで、長さＬ_２は、ｐ型コンタクト層１６の層厚に相当する。図１には、前方のＬＤファセット近傍において、ｐ型コンタクト層１６が除去されなかった場合を破線で示すことにより、ｐ型コンタクト層１６が除去されることにより、高さが低くなっている発光リッジ部２がより明確に示されている。なお、後方のＬＤファセットにおいても同様に、短リッジ部３の高さは、発光リッジ部２の高さより、長さＬ_２だけ高くなっている。すなわち、後方のＬＤファセットにおいて、第３リッジ半導体層の上方に形成される構造体の高さ（ｐ型電極層１８の上面）は、第１リッジ半導体層の上方に形成される構造体の高さ（ｐ型電極層１８の上面）より、長さＬ_２だけ高くなっている。

【0051】

ＬＤファセットにおいて、短リッジ部３の高さが発光リッジ部２の高さより高いことにより、製造工程における治工具との接触やハンドリングによって発光リッジ部２が損壊されることを抑制することが出来る。特に、ウェハ工程終了後にウェハをバー状に分割し、その分割面（レーザのファセット面）に反射膜をコーティングする工程において、発光リッジ部２の損壊が発生しやすいことが問題となる。この工程では、バー状に劈開された複数の半導体レーザ素子１をファセット面が上になるように並べるハンドリングを行うため、バーが斜めになった状態のとき、整列台となる治具の平面と発光リッジ部２の上部が接触する。このとき、発光リッジ部２が機械的に損壊する可能性が高まるところ、短リッジ部３によりその損壊が抑制される。

【0052】

多ビーム半導体レーザ素子において、複数のビームのうち、１ビームでも不発振や光出力の低下が生じると、多ビーム半導体レーザ素子（半導体レーザ装置）として不良品となってしまい、各ビームにおける不良発生率が積算されて製造歩留に影響することとなる。そのため、製造歩留が大幅に低下し、コスト増大を招くところ、本発明により、発光リッジ部２の機械的損壊が抑制されることにより、素子（装置）としての製造歩留を向上させることが出来る。

【0053】

なお、ＬＤファセットの近傍の発光リッジ部２において、ｐ型コンタクト層１６が除去され、絶縁酸化膜１７が残存していても、半導体レーザの特性上問題はない。リッジ構造を有する半導体レーザにおいて、電極からコンタクト層に供給される電流は、そのキャリアの拡散によって拡がり、レーザとしての機能に支障が無い程度に活性層部に分布するからである。むしろ、ファセット面の近くのキャリア密度が小さくなるため、通電によるファセット面の劣化による寿命不良を防ぐことができ、レーザの高信頼度、長寿命化の効果を得ることができるという格別な効果を奏する。

【0054】

以上、当該実施形態に係る半導体レーザ素子１、及びそれを備える半導体レーザ装置について説明した。半導体レーザ素子１において、各発光リッジ部２のｐ型電極と、共通電極であるｎ型電極との間に、所定の電圧が印加される。そして、発光リッジ部２の下方の活性層１２（発光部６）において、所定の波長の光（例えば、６６０ｎｍの赤色光）をレーザ発振する。レーザビームは、発光リッジ部２の共振器の方向に直交するＬＤファセットから外部に放射される。

【0055】

当該実施形態に係る半導体レーザ素子１の主な特徴は以下の通りである。第１の特徴は、隣り合う１対の発光リッジ部２の間の、前方及び後方のＬＤファセットそれぞれの近くに、短リッジ部３が設けられていることにある。ＬＤファセットにおいて、短リッジ部３の高さは、発光リッジ部２の高さより高くなっており、発光リッジ部２の機械的な損壊を抑制することが出来ている。なお、短リッジ部３の高さは、隣り合う１対の発光リッジ部２両方の高さよりも高くなっており、１対の発光リッジ部２のうち、支持電極部４と電気的に接続されている一方の発光リッジ部２の高さより、ＬＤファセットにおいて、短リッジ部３の高さが高いのは当然である。また、短リッジ部３は、発光リッジ部２と、後述する通り、共通する製造方法、共通するプロセスを用いて、ウェハプロセスによって同時に形成されるので、工程数の増加を抑制しつつ、かかる効果を奏することが出来る。

【0056】

第２の特徴は、隣り合う発光リッジ部２の間に、一方の発光リッジ部２と電気的に接続される支持電極部４が設けられていることにある。発光リッジ部２が前方のＬＤファセットから後方のＬＤファセットに亘って発振器の方向に延伸して形成されている。発振器の方向において、短リッジ部３の長さは、発光リッジ部２の長さ（図２に示す共振器の長さＬｃ）よりも短い。よって、短リッジ部３が設けられることにより、隣り合う発光リッジ部２の間に、半導体多層の上面が平坦面となって広がる領域（空スペース）を設けることが可能となる。なお、かかる領域の長さをＬｓとする。すなわち、かかる領域において、半導体多層の上面とは、第１半導体多層の上面（エッチングストップ層１４の上面）であり、平坦面となっている。そして、かかる領域に支持電極部４を設けることが出来るので、多ビーム半導体レーザ素子のビームピッチ（ビーム間隔）をより狭くする場合であっても、支持電極部４の上面に十分な平坦部分を確保することが可能となる。支持電極部４の高さは、発光リッジ部２の高さより高くなっており、前述の通り、半導体レーザ素子１をジャンクションダウン方式でサブマウント３３に実装した場合に、半導体レーザの偏光特性を安定化することが出来る。ビームピッチが４０μｍ以下、特に３０μｍ以下となる場合に、図１６に示す半導体レーザ素子の構造では、サブマウントとの接合領域に十分な平坦面を確保することが困難となるので、本発明は格別の効果を奏する。

【0057】

一般に、ビームピッチを狭くすることにより、レーザチップの実装側の電極間隔や電極幅を狭くすることになる。また、サブマウント上に設けるサブマウント電極及びソルダのパターン形状の間隔や幅を狭くすることになる。この場合、レーザチップをサブマウントに実装する際に、レーザチップの電極のパターン形状とサブマウントのサブマウント電極及びソルダのパターン形状が一致するように位置合わせする必要があり、パターン形状の間隔や幅が狭くなることにより、高い位置合わせ精度が必要となる。接合箇所に位置ずれが発生すると、隣接する発光リッジ部と電気的に短絡し得る。また、発光リッジ部にかかる実装応力（特に、剪断応力）が大きくなることでレーザ光の偏光角が大きくなることが知られている（特許文献３参照）。接合箇所の位置ずれは半導体レーザ素子の特性を悪くするが、これを抑制するために位置合わせ精度を上げると、コスト増大を招いてしまう。しかし、当該実施形態に係る半導体レーザ素子１では、各支持電極部４の上面に十分な平坦部分を確保することにより、より容易に位置合わせをすることが可能となり、位置合わせ精度の上昇を抑制しつつ、所望の特性を有する半導体レーザ素子を製造することが出来る。

【0058】

半導体レーザ素子１とサブマウント３３との接合強度（剪断強度）を十分に確保し、かつ通電性や放熱性を十分に確保するためには、共振器の方向における支持電極部４の長さを、共振器の長さＬｃの５０％以上を確保することが望ましい。すなわち、前方側の短リッジ部３（第２リッジ半導体層）と後方側の短リッジ部３（第３リッジ半導体層）それぞれの内側端部（ＬＤファセット側端部とは反対側の端部）の距離であるＬｓ（空スペースの長さ）を共振器の長さＬｃの５０％以上とするのが望ましい。そのために、短リッジ部３（第２リッジ半導体層又は第３リッジ半導体層）の長さを、共振器の長さＬｃの２５％以下とするのが望ましい。また、構造的な安定性を確保するために、短リッジ部３（第２リッジ半導体層又は第３リッジ半導体層）の長さは、短リッジ部３（第２リッジ半導体層又は第３リッジ半導体層）の幅と比べて、同じかそれより長いのが望ましい。共振器の長さＬｃが約４００μｍであり、第２リッジ半導体層（第３リッジ半導体層）の幅が約１μｍであるとき、第２リッジ半導体層（第３リッジ半導体層）の長さは１〜１００μｍの範囲であるのが望ましい。

【0059】

発光リッジ部２の機械的損壊を抑制する観点から、短リッジ部３は、前方側と後方側との両側に配置されるのが望ましいが、これに限定されることはない。支持電極部４のために空スペースがより必要となる場合などは、前方側にのみ短リッジ部３を配置してもよい。後方のＬＤファセットから出射する光はモニタ用に用いられ、半導体レーザとしての影響は小さいからである。この場合、短リッジ部３（前方リッジ部）の内側端部から後方のＬＤファセットまでの領域が、支持電極部４を配置するための領域（空スペース）となるので、短リッジ部３の内側端部から後方のＬＤファセットまでの距離であるＬｓ（空スペースの長さ）を共振器の長さＬｃの５０％以上とするのが望ましく、短リッジ部３（第２リッジ半導体層）の長さを、共振器の長さの５０％以下とするのが望ましい。すなわち、短リッジ部３を前方側にのみ配置するとき、短リッジ部３の長さをより長くすることが出来る。共振器の長さＬｃが約４００μｍであり、第２リッジ半導体層の幅が約１μｍであるとき、第２リッジ半導体層の長さは１〜２００μｍの範囲であるのが望ましい。

【0060】

多ビーム半導体レーザ素子において、ビームピッチを狭くすることにより、隣り合う発光リッジ部２の間の距離（間隔）も短くなる。それに伴い、支持電極部４の横幅に確保できる長さも短くなり、また、短リッジ部３の幅（第２リッジ半導体層の幅及び第３リッジ半導体層の幅）も狭くなる。短リッジ部３は、図１６に示す半導体レーザ素子のバンク部１０３と異なり、サブマウントとの接合に寄与しておらず、構造的安定性が確保される条件の下で、ビームピッチを狭くするのに伴い、短リッジ部３の幅を狭くすることが出来る。すなわち、短リッジ部３の幅が発光リッジ部２の幅より広い場合はもちろんのこと、短リッジ部３の幅が発光リッジ部２の幅と比べて、同じかより狭い場合にも、本発明に係る半導体レーザ素子を実現することが出来、ビームピッチのさらなる狭ピッチ化を実現出来るという格別な効果を奏する。すなわち、発光リッジ部２の半導体部分である第１リッジ半導体層の幅は１．５μｍ〜２．０μｍ程度であるとき、短リッジ部３の半導体部分である第２リッジ半導体層（第３リッジ半導体層）の幅を第１リッジ半導体層の幅以下とすることが出来、例えば、第２リッジ半導体層（第３リッジ半導体層）の幅を例えば約１μｍというような狭い幅とすることが出来る。

【0061】

レーザプリンタや複写機の高精細化・高解像度化を実現するためには、前述の通り、ビームピッチの狭ピッチ化が望ましい。ビームピッチが狭いほど、複写機の感光ドラム上に結像されるスポットの走査線間隔を狭くすることが出来るからである。よって、本発明は、レーザプリンタや複写機の光源として用いられる多ビーム半導体レーザ装置に最適である。レーザプリンタや複写機の高精細化・高解像度化を実現するためには、さらに、半導体レーザ素子が出射する光の波長（発振波長）の短波長化が望ましい。レーザ光をレンズにより収束する場合、波長が短いほどビームスポット径を小さくできるため、より高精細化に対応可能となるからである。多ビーム半導体レーザ素子の短波長化を実現するためには、半導体レーザ素子の活性層やクラッド層に用いる半導体材料として、その波長に適した材料を選択する必要がある。一例として、７８０ｎｍ帯の半導体レーザ素子には、ＧａＡｓ／ＡｌＧａＡｓ系の材料が用いられている。これに対して、７８０ｎｍ帯より波長が短い６６０ｎｍ帯の半導体レーザ素子では、前述の通り、ＧａＩｎＰ／ＡｌＧａＩｎＰ系の材料が用いられている。かかる半導体材料は、７８０ｎｍ帯の半導体レーザ素子に用いられる材料と比べて、半導体物性の特性上、閾値電流などの温度依存性が高く、温度特性が不利な材料となっている。しかし、本発明は通電性や放熱性を確保するという格別な効果を奏することにより、発振波長の短波長化に最適である。

【0062】

なお、短リッジ部３の上部（第２リッジ半導体層の上方及び第３リッジ半導体層の上方）にも厚膜電極が形成されてもよい。短リッジ部３に厚膜電極が形成されることにより、発光部６等にかかる実装応力がより低減されるとの格別の効果を奏する。この場合、支持電極部４の高さと、短リッジ部３の高さ（厚膜電極の高さ）が実質的に等しくなるのが望ましい。そのためには、支持電極部４と短リッジ部３と、厚膜電極を形成する工程を分けて成膜する。すなわち、厚膜電極層（金メッキ層）の形成工程（メッキパターンのフォトリソグラフィとメッキ成膜）を、第１厚膜電極１９と、第２厚膜電極２０と、短リッジ部３に形成される厚膜電極と、合計３回施すことになる。短リッジ部３の上部に形成される厚膜電極は１段構造でよい。

【0063】

本発明は、ビームピッチの狭ピッチ化に関し、隣り合う２個の発光リッジ部２の間の構造に特徴がある。図２に示す左端（レーザダイオードＬＤ１の左側）に配置される前方リッジ部及び後方リッジ部（短リッジ部３）は配置しなくてもよいし、バンク構造に置き換えてもよい。同様に、図２に示す右端（レーザダイオードＬＤ８）に示す支持電極部４は、必ずしも空スペースに形成される必要はない。例えば、右端に配置される前方リッジ部及び後方リッジ部をバンク構造に置き換えて、図１６に示すバンク部１０３のように、バンクリッジの上に、厚膜電極を形成してもよい。

【0064】

以下、当該実施形態に係る半導体レーザ素子１の製造方法について説明する。まず、ｎ型のＧａＡｓからなる厚さ５００μｍ程度のウェハ（ｎ型半導体基板１０）を用意し、ＭＯＣＶＤ等の結晶成長方法により、当該ウェハ上に、ｎ型クラッド層１１、活性層１２、ｐ型クラッド層１３、エッチングストップ層１４、ｐ型クラッド層１５、ｐ型コンタクト層１６を、順次積層成膜する。次に、通常の半導体ウェハプロセスを用いて、発光リッジ部２となる領域のうち、ファセットから所定の距離以内となる領域のｐ型コンタクト層１６を取り除く。そして、ウェハ全面に酸化膜を成膜して、第１リッジ半導体層（発光リッジ部２）と、第２リッジ半導体層及び第３リッジ半導体層（短リッジ部３）を形成する準備をする。フォトリソグラフィとエッチングのプロセスを用いて酸化膜をパターン化し、そのパターンに沿って半導体結晶部分（ｐ型クラッド層１５及びｐ型コンタクト層１６）をエッチングしてパターン化することで、第１リッジ半導体層、第２リッジ半導体層、及び第３リッジ半導体層が形成される。

【0065】

次に、絶縁酸化膜１７をウェハ全面に成膜し、フォトリソグラフィとエッチングにより、第１リッジ半導体層（発光リッジ部２）の上面となる領域に形成された絶縁酸化膜１７を取り除き、かかる領域のｐ型コンタクト層１６を露出させる。その上に、ｐ型電極層１８をウェハ全面に成膜し、所定の形状に形成する。続いて、第１厚膜電極１９及び第２の厚膜電極２９を金メッキ法でそれぞれ所定の形状に成膜する。

【0066】

ここで、金メッキのパターン化の方法は以下の通りである。フォトリソグラフィにより、金メッキを成膜するべき領域をフォトレジストが開口した状態にする。その状態で、ウェハ周辺部を縁取るように残してあるｐ型電極層１８上にメッキの給電ピンを接触させ、メッキ液層内で所定の通電を行うことで、ｐ型電極層１８の電極パターンを下地電極として、フォトレジスト開口部のみに金メッキ層が析出、成膜される。膜厚は、供給電流や通電時間で正確に制御することができる。なお、この方法は一般的な電解メッキ法であるが、これ以外の方法でも良い。例えば一般に用いられる無電解メッキ法でもよい。第２厚膜電極２０の上にバリア電極構造を形成する場合は、金メッキ成膜後、例えば真空蒸着法により、バリア電極構造を形成する。以上により、ｐ側のプロセスが完了する。

【0067】

次に、ｎ側のプロセスについて説明する。ウェハのデバイス面（ここではｐ側）を下に向けた状態で、ガラス板などの支持板の上にワックスなどの接着剤でウェハを固定する。そして、ウェハの裏面（ここではｎ側）を研磨し、ウェハを所定の厚さにする。所定の厚さとは、例えば、５０〜１００μｍである。

【0068】

ウェハを固定した支持板を加熱してワックスを軟化させ、支持板から剥がす。次にｎ型電極層２１の蒸着、パターン化、半導体結晶と電極材の合金化のための熱処理（アロイ）を経てウェハプロセスが完了する。なお、ｎ型電極層２１の形成後、ｎ側にも厚膜電極を形成しても良い。そうすることで、ｐ側が極端に多層、かつ厚膜構造となりウェハやチップに反りが生じることを打ち消す効果が得られる。

【0069】

次に、ウェハをチップ化するプロセスを行う。まず、完成したウェハを劈開により横（レーザ共振器に対して垂直な方向）に長いバー状にする。１本のバー内に多ビームレーザチップが多数個形成されている。このバーを前述のように、ファセット面を上にして立て、多数本並べてチャッキング治具に固定し、反射膜の成膜装置を用いて、ファセット面に反射膜を成膜する。この作業は両ファセット面に対して行う。反射膜の構成は、レーザとして所望の特性を得るように設計し、それに従う。そして、かかるバーを、各多ビームレーザチップの境界毎に劈開またはペレタイズして切り分けることで、多ビームレーザチップである当該実施形態に係る半導体レーザ素子１が完成する。

【0070】

［第２の実施形態］
本発明の第２の実施形態に係る半導体レーザ素子は、第１の実施形態に係る半導体レーザ素子と、短リッジ部３の構造が異なるが、それ以外については同じ構造をしている。図７は、当該実施形態に係る半導体レーザ素子１の構成を示す上面図である。

【0071】

第１の実施形態に係る半導体レーザ素子１の短リッジ部３（第２リッジ半導体層又は第３リッジ半導体層）のＬＤファセット側の端部はＬＤファセットに及んでいる。かかる端部はＬＤファセットに一致している。しかし、これに限定される必要はない。当該実施形態に係る半導体レーザ素子１の短リッジ部３のＬＤファセット側の端部は、ＬＤファセットよりも内側に位置している。当該端部とＬＤファセットとの距離は、例えば、１〜３０μｍが望ましい。

【0072】

当該実施形態において、短リッジ部３のＬＤファセット側の端部の高さは、ＬＤファセットにおける発光リッジ部２の高さよりも高い。よって、第１の実施形態と同様に、発光リッジ部２が機械的に損壊する可能性が高まるところ、短リッジ部３によりその損壊が抑制されるという効果を奏する。

【0073】

当該実施形態においても、短リッジ部３の上部（第２リッジ半導体層の上方及び第３リッジ半導体層の上方）にも厚膜電極が形成されてもよい。当該実施形態に係る短リッジ部３のＬＤファセット側の端部はＬＤファセットよりも内側に位置しているので、短リッジ部３の上部に厚膜電極が形成される場合であっても、ＬＤファセットの劈開による影響は低減され、劈開による短リッジ部３の厚膜電極の欠けなどが抑制される。

【0074】

［第３の実施形態］
本発明の第３の実施形態に係る半導体レーザ素子は、第１又は第２の実施形態に係る半導体レーザ素子と、ＬＤファセットの近傍における発光リッジ部２の構造が異なるが、それ以外については同じ構造をしている。図８は、当該実施形態に係る半導体レーザ素子１の構成を示す上面図であり、図９は、当該実施形態に係る半導体レーザ素子１の断面図である。図９には、図８にＩＸ−ＩＸ線で示す断面を表している。当該実施形態に係る半導体レーザ素子１では、ＬＤファセットの近傍において、発光リッジ部２から、ｐ型電極層１８が除去されている。すなわち、発光リッジ部２の上部に（第１リッジ半導体層の上方に）形成されるｐ型電極層１８がＬＤファセットまで及んでいない。図９に、ｐ型電極層１８が除去されている領域が、電極除去エリア７として示されている。電極除去エリア７は、第１リッジ半導体層を含んで両側に広がるとともに、ＬＤファセットから所定の距離以内となる領域である。ここで、所定の距離とは、７〜１５μｍである。当該実施形態に係る半導体レーザ素子１の短リッジ部３のＬＤファセット側の端部の高さは、ＬＤファセットにおける発光リッジ部２の高さより、長さＬ_３だけ高くなっている。発光リッジ部２からｐ型電極層１８を除去したことにより、短リッジ部３と発光リッジ部２の高低差（長さＬ_３）を、第１又は第２の実施形態と比較して、さらに大きくすることが出来ており、発光リッジ部２の機械的損壊を抑制する効果がさらに向上される。なお、図８には、第１の実施形態に対応して、短リッジ部３のＬＤファセット側の端部がＬＤファセットに及んでいる場合について示している。しかし、これに限定されることはなく、第２の実施形態に対応して、短リッジ部３のＬＤファセット側の端部は、ＬＤファセットよりも内側に位置していてもよい。

【0075】

当該実施形態に係る半導体レーザ素子１の製造方法は、第１の実施形態に係る半導体レーザ素子１の製造方法に加えて、その工程の途中に、電極除去エリア７に形成されるｐ型電極層１８を除去する工程を含んでいる。

【0076】

かかる工程は、ｐ型の厚膜電極（第１厚膜電極１９及び第２厚膜電極２０）を形成する工程の後に施され、フォトリソグラフィとエッチングのプロセスを用いて、電極除去エリア７に形成されるｐ型電極層１８を取り除き、その後、フォトレジストを除去する。電極除去エリア７において、ＬＤファセット側の端部はＬＤファセットに及んでおり、内側の端部（ＬＤファセット側の端部とは反対側の端部）は、ＬＤファセットから約７〜約１５μｍの位置にあるのが望ましい。かかる工程以外は、第１の実施形態に係る半導体レーザ素子１の製造方法と同じである。なお、第１の実施形態に係る半導体レーザ素子１の製造方法のｐ型電極層１８を所定の形状に形成する工程において、電極除去エリア７に形成されるｐ型電極層１８を除去してもよい。

【0077】

当該実施形態に係る半導体レーザ素子１では、ＬＤファセットの近傍における発光リッジ部２において、ｐ型電極層１８が除去されているが、反対に、短リッジ部３において、ｐ型電極層１８が除去されていてもよい。ＬＤファセットの近傍において、発光リッジ部２（第１リッジ半導体層）からｐ型コンタクト層１６は除去されているので、短リッジ部３のｐ型電極層１８が除去されていたとしても、短リッジ部３のＬＤファセット側の端部の高さは、ＬＤファセットにおける発光リッジ部２の高さより、高くすることが出来る。

【0078】

［第４の実施形態］
本発明の第４の実施形態に係る半導体レーザ素子は、第１乃至第３の実施形態のいずれかに係る半導体レーザ素子と、短リッジ部３の構造が異なるが、それ以外については同じである。図１０は、当該実施形態に係る半導体レーザ素子１の構成を示す概略図である。短リッジ部３の構造を簡単に説明するために、図１０に、絶縁酸化膜１７やｐ型電極層１８などは表示されていない。

【0079】

第１乃至第３の実施形態において、短リッジ部３の半導体層（第２リッジ半導体層及び第３リッジ半導体層）は、ＬＤファセット側の端部から内側の端部まで、所定の幅で延伸するが、これに限定されることはなく、リッジの幅方向に沿って、一部の領域でｐ型コンタクト層１６が除去されていてもよい。図１０に示す２個の短リッジ部３では、その間に隣接する発光リッジ部２側の一部において、ＬＤファセットから所定の距離以内となる領域において、ｐ型コンタクト層１６が除去されている。これに限定されることがないのは言うまでもない。

【0080】

図１１は、本発明に係る半導体レーザ素子１の構成を示す概念図である。図１１は、本発明に係る半導体レーザ素子の発光リッジ部２及び短リッジ部３の断面を模式的に表したものであり、共振器の方向と半導体多層の積層方向とを含む断面を表している。短リッジ部３が配置されることにより、発光リッジ部２の機械的な損壊を抑制することが出来ている。発光リッジ部２の機械的な損壊抑制の効果を奏するためには、前述の通り、短リッジ部３（第２リッジ半導体層又は第３リッジ半導体層）のＬＤファセット側の端部は、必ずしもＬＤファセットに及んでいる必要はなく、ＬＤファセットから内側に位置していてもよい。短リッジ部３のＬＤファセット側の端部の高さは、ＬＤファセットにおける発光リッジ部２の高さよりも高い。しかし、短リッジ部３の当該端部の幅方向すべてに亘って、ＬＤファセットにおける発光リッジ部２の高さよりも高くなっている必要はなく、当該端部の幅方向における一部において高くなっていればよい。

【0081】

例えば、バー状に劈開された複数の半導体レーザ素子１の分割面（ＬＤファセット）に反射膜をコーティングする工程において、バーが斜めになった状態であっても、短リッジ部３により、治具の平面に発光リッジ部２の上部が接触しないのが望ましい。すなわち、治具の平面を基準にして、短リッジ部３のＬＤファセット側の端部の最上点が、ＬＤファセットにおける発光リッジ部２の最上点より高いのが望ましい。想定される治具の平面よりもさらに条件を厳しくして、ＬＤファセットの平面と４５度で交差する平面を想定し、当該平面を基準にして、短リッジ部３のＬＤファセット側の端部の最上点が、ＬＤファセットにおける発光リッジ部２の最上点より高いのが望ましい。図１１には、当該平面が２点鎖線で記されており、高低差が長さＬ_４として示されている。

【0082】

［第５の実施形態］
本発明の第５の実施形態に係る半導体レーザ素子は、第１乃至第４の実施形態のいずれかに係る半導体レーザ素子と、第１半導体多層の上面の構造が異なるが、それ以外については同じである。図１２は、当該実施形態に係る半導体レーザ素子１の構成を示す上面図である。第１乃至第４の実施形態に係る半導体レーザ素子１では、第１リッジ半導体層、第２リッジ半導体層、及び第３リッジ半導体層が形成されていない領域はすべて、半導体レーザ素子１の半導体層の最上面は、第１半導体多層の上面（エッチングストップ層１４の上面）となっており、平坦面となっている。これに対して、当該実施形態に係る半導体レーザ素子１の第１半導体多層の上面には、７個の分離溝８が形成されている。分離溝８とは、第１半導体多層の上面のうち、分離溝８が形成される領域を除去して形成される。分離溝８の深さは、活性層１２の下面よりさらに及んでいるのが望ましい。ビーム間（隣り合う発光リッジ部２の間）には、半導体層の構造上、所定の抵抗値を有するために、クロストークは抑制されている。しかし、分離溝８が形成することにより、隣接ビームの間に発生するクロストークがさらに抑制され、素子特性をさらに向上させることが出来る。ここで、クロストークとは、あるビームが、そのビームに隣接するビームのオン／オフの影響を受けて、そのビームの光出力や温度が微妙に変化する現象である。各分離溝８は、隣り合う２個の発光リッジ部２の間となる領域にそれぞれ形成されている。当該実施形態に係る分離溝８の前方側の端部は、前方側の短リッジ部３（前方リッジ部）の内側の端部よりもさらに内側に位置し、後方側の端部は、後方側の短リッジ部３（後方リッジ部）の内側の端部よりもさらに内側に位置している。しかし、これに限定されることはなく、隣り合う２個の発光リッジ部２の間となる領域に余裕があるのであれば、分離溝８の両側の端部がそれぞれＬＤファセットに及んでいてもよい。

【0083】

また、分離溝８の深さは、活性層１２を分離する深さであって、出来る限り浅くするのが望ましい。当該実施形態では、分離溝８の深さは１μｍ程度である。分離溝８の配置領域は、支持電極部４（２段メッキ構造となっている部分）の配置領域と重なっていても良いし、重なっていなくてもよい。また、分離溝８と支持電極部４のうち、一方の配置領域が他方の配置領域を包含していてもよい。構造上、及び、レーザの機能上、分離溝８と支持電極部４は、独立して設けられる。

【0084】

また、分離溝８の深さは、支持電極部４に形成されるｐ型電極（ｐ型電極層１８、第１厚膜電極１９、及び第２厚膜電極２０）と比べて小さく、支持電極部４の配置領域の一部が分離溝８の配置領域と重なっている場合であっても、支持電極部４の上面のうち平坦部分に影響はあまり受けない。しかし、分離溝８が深くに形成される場合など、支持電極部４の上面のうち平坦部分に影響がある場合には、支持電極部４の配置領域のうち、分離溝８の配置領域と重なっていない領域を十分に確保することに留意すべきである。

【0085】

［第６の実施形態］
本発明に係る半導体レーザ素子１では、バンク構造の代わりに、短リッジ部３を設けることにより、内側に空スペースを確保し、そこに、支持電極部４を設けている。しかし、空スペースに配置するのは、支持電極部４に限定されることはない。図１３は、第６の実施形態に係る半導体レーザ素子の構成を示す上面図である。図１３に示す半導体レーザ素子には、本発明に係る半導体レーザ素子１と異なり、支持電極部４が設けられておらず、空スペースに、分離溝８が設けられている。分離溝８の両側の端部は、それぞれ短リッジ部３の内側の端部よりもさらに内側に位置している。また、支持電極部４を設けていないので第２厚膜電極２０は形成されていない。第１リッジ半導体層の上面を覆って、図１３に示す所定の形状のｐ型電極層１８及び所定の形状の第１厚膜電極１９が形成されている。第１リッジ半導体層の上方となる領域を接合領域として、当該半導体レーザ素子は、サブマウントに実装される。

【0086】

［第７の実施形態］
本発明の第７の実施形態に係る半導体レーザ装置は、第１乃至第６の実施形態いずれかに係る半導体レーザ素子１を備えている。なお、ここでは簡単化のために４ビームの半導体レーザ装置について述べる。それゆえ、半導体レーザ素子１は４個の発光部６（発光リッジ部２）を有しているが、半導体レーザ素子１が８個の発光部（発光リッジ部２）を有しても、その他の多ビーム半導体レーザ素子であってもよいことは、言うまでもない。 図１４は、当該実施形態に係る半導体レーザ装置の主要部の構成を示す斜視図である。サブマウント３３のチップ実装面には、半導体レーザ素子１のビーム数に応じて、パターン化されたサブマウント電極３２が形成されている。各サブマウント電極３２は、半導体レーザ素子１の対応する発光リッジ部２と電気的に接続するように、対応する支持電極部４との接合領域、配線、及びワイヤボンディングパッド等を含んで、所定の形状に形成されている。すなわち、サブマウント電極３２は、対応する支持電極部４との接合領域とワイヤボンディングパッドとを配線によって電気的に接続している。サブマウント電極３２のワイヤボンディングパッドと、後述するリード４５（図１５参照）とが、例えば金からなるワイヤ３６で接続される。また、半導体レーザ素子１の共通電極（ｎ型電極層２１）と、後述するヒートブロック４４（図１５参照）とが、ワイヤ３６で接続される。

【0087】

図１５は、当該実施形態に係る半導体レーザ装置の構成を示す斜視図である。当該実施形態に係る半導体レーザ装置は４ビームの半導体レーザ装置であり、ステム４１とその上部を覆って封止するキャップ４２とを備えたパッケージ（ＣＡＮ封止容器）を備えている。ステム４１は、例えば直径が９ｍｍ程度、厚さが１ｍｍ程度のＦｅ合金からなる円盤状のフランジ４３と、ヒートブロック４４（方形状立体）と、通電用のリード４５（端子）と、フォトダイオードチップ４６とを、含んでいる。ヒートブロック４４及びリード４５の材料は、例えばＦｅ合金である。各リード４５は、共通端子を除いて、ステム４１本体とは電気的に独立しており、多ビームレーザとして独立駆動を可能にする。キャップ４２の上部中央部分は丸孔４７があり、丸孔４７は窓ガラス４８で封止されている。レーザビームは窓ガラス４８を透過してパッケージの外部へ放射される。なお、キャップ４２は、内部の構造を明らかにするために、一部が省略して図１５に表示されている。

【0088】

ヒートブロック４４は、フランジ４３に接触して配置されており、サブマウント３３とソルダ材で接合されている。サブマウント３３には、半導体レーザ素子１が搭載されており、半導体レーザ素子１で発生する熱はステム４１のフランジ４３に放散される。

【0089】

また、フォトダイオードチップ４６は、ステム４１のフランジ４３上面の中央部近くに実装されており、対応するリード４５とワイヤ３６で接続されている。半導体レーザ素子１は、両側のＬＤファセットから光を出射しており、後方のＬＤファセットから放射されるレーザビーム（後方光）は、光量モニタに用いられる。半導体レーザ素子１の後方のＬＤファセットから放射される光は、フォトダイオードチップ４６によって受光され、さらに、電流に変換されることで、前方光の光量を電流値でモニタすることができる。

【0090】

当該実施形態に係る半導体レーザ装置は、多ビーム半導体レーザ装置であり、各ビームは独立して電気的に制御することが出来る。よって、多本数の走査線での感光を可能とするので、レーザプリンタや複写機の高速印刷に最適である。よって、当該実施形態に係る半導体レーザ装置をレーザプリンや複写機などの光源と用いることにより、レーザプリンタや複写機などの高速印刷化、高精細・高解像度化、低コスト化を実現することが出来る。

【0091】

以上、本発明の実施形態に係る半導体レーザ素子、及びそれを備える半導体レーザ装置について説明した。第１乃至第５の実施形態に係る半導体レーザ素子１では、８ビーム半導体レーザ素子に本発明を適用している。８ビーム、すなわち、８個のレーザダイオード（ＬＤ１〜ＬＤ８）は、共通するプロセスで形成されており、製造精度の範囲内で、同じ構造をしている。すなわち、例えば、図２に示す半導体レーザ素子１において、左端にある前方リッジ部及び後方リッジ部（短リッジ部３）に加えて、発光リッジ部２と、その右側に隣接する支持電極部４、前方リッジ部、及び後方リッジ部を１単位として、８回繰り返す構造となっている。すなわち、隣り合う各対の発光リッジ部の間にそれぞれ、支持電極部、前方リッジ部、及び後方リッジ部が形成されている。各対の発光リッジ部において、支持電極部は同じ側（一方）の発光リッジ部と電気的に接続されている。ここで、両側を第１の側方及び第２の側方とすると、第１の側方とは、左右両側のうちの一方（例えば、左側）を指し、第２の側方とは、第１の側方とは他方（例えば、右側）を指す。８個の支持電極部４はすべて、第１の側方（例えば、左側）の発光リッジ部２と電気的に接続しており、各支持電極部４の高さは、第１の側方（例えば、左側）の発光リッジ部の高さよりも高い。各前方リッジ部（前方側の短リッジ部３）のＬＤファセット側の端部の高さは、第１の側方（例えば、左側）の発光リッジ部のＬＤファセットにおける高さよりも高く、各後方リッジ部（後方側の短リッジ部３）についても同様である。これら実施形態に係る半導体レーザ素子のように、８個のレーザダイオードがすべて同じ構造をしているのが、素子特性の安定性やビームピッチの狭ピッチ化の観点からは望ましいのはもちろんである。しかし、少なくとも隣り合う１対の発光リッジ部の間における構造において、上記構造を有していることにより、対応する発光リッジ部について本発明の効果が得られることは言うまでもない。

【0092】

なお、これら実施形態に限定されることはなく、その他、特許請求の範囲に記載された事項の範囲で種々の変更が可能であることは言うまでもない。前記実施形態では、４ビーム及び８ビームの半導体レーザ装置に本発明を適用しているが、その他の多ビーム半導体レーザ装置一般に適用できることはもちろんである。また、本発明の実施形態に係る半導体レーザ素子１では、レーザチップのうち、発光リッジ部２などが形成される側の表面をｐ側（ｐ型電極）と、裏面をｎ側（ｎ型電極）としたが、これに限定されることがないのは言うまでもない。

【符号の説明】

【0093】

１ 半導体レーザ素子、２ 発光リッジ部、３ 短リッジ部、４ 支持電極部、６ 発光部、７ 電極除去エリア、８ 分離溝、１０ ｎ型半導体基板１０、１１ ｎ型クラッド層、１２ 活性層、１３ ｐ型クラッド層、１４ エッチングストップ層、１５ ｐ型クラッド層、１６ ｐ型コンタクト層、１７ 絶縁酸化膜、１８ ｐ型電極層、１９ 第１厚膜電極、２０ 第２厚膜電極、２１ ｎ型電極層、３１ ソルダ、３２ サブマウント電極、３３ サブマウント、３６ ワイヤ、４１ ステム、４２ キャップ、４３ フランジ、４４ ヒートブロック、４５ リード、４６ フォトダイオードチップ、４７ 丸孔、４８ 窓ガラス、１０２ 発光リッジ部、１０３ バンク部、１０６ 発光部、１１５ ｐ型クラッド層、１１６ ｐ型コンタクト層、１１７ 絶縁酸化膜、１１８ ｐ型電極層、１１９ 第１厚膜電極、１２０ 第２厚膜電極。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】

【図15】

【図16】