特許 5961629 過負荷状態の間チョッパ型増幅器における入力漏れを低減するための回路及び方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】5961629

(24)【登録日】2016年7月1日

(45)【発行日】2016年8月2日

(54)【発明の名称】過負荷状態の間チョッパ型増幅器における入力漏れを低減するための回路及び方法

(51)【国際特許分類】

   H03F 3/70 20060101AFI20160719BHJP

【ＦＩ】

   H03F3/70

【請求項の数】20

【全頁数】18

(21)【出願番号】特願2013-548529(P2013-548529)

(86)(22)【出願日】2012年1月5日

(65)【公表番号】特表2014-502127(P2014-502127A)

(43)【公表日】2014年1月23日

(86)【国際出願番号】US2012020280

(87)【国際公開番号】WO2012094461

(87)【国際公開日】20120712

【審査請求日】2014年12月22日

(31)【優先権主張番号】12/930,366

(32)【優先日】2011年1月5日

(33)【優先権主張国】US

(73)【特許権者】

【識別番号】390020248

【氏名又は名称】日本テキサス・インスツルメンツ株式会社

(73)【特許権者】

【識別番号】507107291

【氏名又は名称】テキサス インスツルメンツ インコーポレイテッド

(74)【上記1名の代理人】

【識別番号】100098497

【弁理士】

【氏名又は名称】片寄 恭三

(72)【発明者】

【氏名】アミット ケイ グプタ

(72)【発明者】

【氏名】カーティケヤン サウンダラパンディアン

【審査官】 緒方 寿彦

(56)【参考文献】

【文献】 米国特許出願公開第２００５／０２６４９７０（ＵＳ，Ａ１）

【文献】 米国特許第０７２９２０９５（ＵＳ，Ｂ２）

【文献】 米国特許第０６５１５５４０（ＵＳ，Ｂ１）

【文献】 特開２００５−３３９３５５（ＪＰ，Ａ）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｈ０３Ｆ １／００− ３／４５、３／５０− ３／５２、

３／６２− ３／６４、３／６８− ３／７２

(57)【特許請求の範囲】

【請求項1】

チョッパ安定化増幅器であって、
（ａ）第１の増幅器、
（ｂ）第１の入力チョッパ回路であって、第１の入力信号を受け取るように結合される第１の入力と、前記第１の増幅器の第１の入力に結合される第１の出力と、前記第１の増幅器の第２の入力に結合される第２の出力とを有し、前記第１の増幅器の前記第２の入力が第１のフィードバック信号を受け取るように結合され、前記第１の入力チョッパ回路がチョッピングクロックに応答して及びチョップイネーブル信号に応答して動作する、前記第１の入力チョッパ回路、
（ｃ）前記第１のフィードバック信号を生成するため前記第１の増幅器の出力と前記第１の増幅器の前記第２の入力との間に結合される第１のフィードバック抵抗、
（ｄ）前記第１の増幅器の前記第２の入力に結合される第１の端子と所定の電圧を受け取るように結合される第２の端子とを有する利得抵抗、及び
（ｅ）飽和検出回路要素であって、前記第１の増幅器が通常動作モードである場合前記チョップイネーブル信号を生成するように信号経路内の信号レベルを基準と比較するため、及び、前記第１の増幅器が飽和状態に許容できないほど近い場合前記チョップイネーブル信号をディセーブルするため、前記チョッパ安定化増幅器内の前記信号経路に結合される、前記飽和検出回路要素、
を含む、チョッパ安定化増幅器。

【請求項2】

請求項１に記載のチョッパ安定化増幅器であって、前記第１の入力チョッパ回路が、前記第１のチョッパ回路の第２の入力からの前記第１のフィードバック信号のチョップされた表現を前記第１の増幅器の前記第２の入力に結合する、チョッパ安定化増幅器。

【請求項3】

請求項１に記載のチョッパ安定化増幅器であって、チョッピングイネーブル回路を含み、前記チョッピングイネーブル回路が、前記チョッピングクロックを受け取るための第１の入力と、前記チョップイネーブル信号を受け取るためのイネーブル入力と、前記第１の入力チョッパ回路内のチョッピングスイッチを制御するためのイネーブルされたチョッピングクロック信号を生成するための出力とを有するＡＮＤ演算する回路を含む、チョッパ安定化増幅器。

【請求項4】

請求項１に記載のチョッパ安定化増幅器であって、前記第１の増幅器が、前記第１の増幅器の前記出力に結合される出力チョッパ回路要素を含み、前記チョッパ安定化増幅器の第１の出力信号が、前記第１の増幅器の前記出力に前記出力チョッパ回路要素によって生成される、チョッパ安定化増幅器。

【請求項5】

請求項３に記載のチョッパ安定化増幅器であって、前記チョッピングイネーブル回路が、前記イネーブルされたチョッピングクロック信号の論理補完である、イネーブルされたチョッピングクロック補完信号を生成するための回路要素を含む、チョッパ安定化増幅器。

【請求項6】

請求項４に記載のチョッパ安定化増幅器であって、前記飽和検出回路要素が、
第１のコンパレータであって、第１の基準電圧に結合される第１の入力と、前記第１の出力信号を受け取るように結合される第２の入力と、前記チョッパイネーブル信号が生成される出力を有するＯＲ演算する回路の第１の入力に結合される出力とを有する、前記第１のコンパレータ、及び
第２のコンパレータであって、前記第１の出力信号を受け取るように結合される第１の入力と、第２の基準電圧に結合される第２の入力と、前記ＯＲ演算する回路の第２の入力に結合される出力とを有する、前記第２のコンパレータ、
を含む、チョッパ安定化増幅器。

【請求項7】

請求項４に記載のチョッパ安定化増幅器であって、前記飽和検出回路要素が、
第１のコンパレータであって、内蔵オフセットを有し、且つ、前記第１の入力信号に結合される第１の入力と、前記第１のフィードバック信号を受け取るように結合される第２の入力と、前記チョッパイネーブル信号が生成される出力を有するＯＲ演算する回路の第１の入力に結合される出力とを有する、前記第１のコンパレータ、及び
第２のコンパレータであって、前記第１のフィードバック信号を受け取るように結合される第１の入力と、前記第１の入力信号を受け取るように結合される第２の入力と、前記ＯＲ演算する回路の第２の入力に結合される出力とを有する、前記第２のコンパレータ、
を含む、チョッパ安定化増幅器。

【請求項8】

請求項６に記載のチョッパ安定化増幅器であって、
前記第１の増幅器が第１の供給電圧及び第２の供給電圧によって電力供給され、
前記チョッパ安定化増幅器が前記第１の供給電圧と前記第２の供給電圧の間で直列に結合される第１、第２、及び第３の抵抗を含む基準回路を含み、前記第１の抵抗が前記第１の供給電圧と前記第２基準電圧の間で結合され、前記第２の抵抗が前記第２の基準電圧と前記第１の基準電圧の間で結合され、前記第３の抵抗が前記第１の基準電圧と前記第２の供給電圧の間で結合される、
チョッパ安定化増幅器。

【請求項9】

請求項６に記載のチョッパ安定化増幅器であって、
前記チョッパ安定化増幅器が、前記第１の増幅器、前記第１の入力チョッパ回路、前記第１のフィードバック抵抗、前記利得抵抗、及び前記飽和検出回路要素を含むチョッパ安定化計装増幅器であり、
前記計装増幅器が更に、
第２の出力信号が生成される出力を有する第２の増幅器、
第２の入力チョッパ回路であって、第２の入力信号を受け取るように結合される第１の入力と、第２のフィードバック信号を受け取るように結合される第２の入力と、前記第２の増幅器の第１の入力に結合される第１の出力と、前記第２の増幅器の第２の入力に結合される第２の出力とを有し、前記チョッピングクロックに応答して及び前記チョップイネーブル信号に応答して動作する、前記第２の入力チョッパ回路、及び
前記第２のフィードバック信号を生成するため前記第２の増幅器の出力と前記第２の入力チョッパ回路の前記第２の入力との間に結合される第２のフィードバック抵抗、
を含み、
前記利得抵抗の前記第２の端子が前記第２の入力チョッパ回路の前記第２の入力に結合され、
前記飽和検出回路要素が第３のコンパレータを含み、前記第３のコンパレータが、前記第２の出力信号を受け取るように結合される第１の入力と、前記第２の基準電圧に結合される第２の入力と、前記ＯＲ演算する回路の第３の入力に結合される出力とを有し、
前記飽和検出回路要素が更に第４のコンパレータを含み、前記第４のコンパレータが、前記第１の基準電圧を受け取るように結合される第１の入力と、前記第２の出力信号を受け取るように結合される第２の入力と、前記ＯＲ演算する回路の第４の入力に結合される出力とを有する、
チョッパ安定化増幅器。

【請求項10】

請求項８に記載のチョッパ安定化増幅器であって、前記第１の基準電圧が、前記第２の供給電圧及び前記第２の基準電圧よりも約１ミリボルト大きい、チョッパ安定化増幅器。

【請求項11】

請求項５に記載のチョッパ安定化増幅器であって、
前記入力チョッパ回路が第１、第２、第３、及び第４のスイッチを含み、
前記第１のスイッチが、前記イネーブルされたチョッピングクロック信号によって制御され、且つ、第１の端子を有し、更に前記第１の増幅器の前記第２の入力に結合される第２の端子を有し、
前記第２のスイッチが、前記イネーブルされたチョッピングクロック信号によって制御され、且つ、第１の端子を有し、更に前記第１の増幅器の前記第１の入力に結合される第２の端子を有し、
入力差信号が前記第１及び第２のスイッチの前記第１の端子間に印加され、
前記第３のスイッチが、前記イネーブルされたチョッピングクロック補完信号に従って制御され、且つ、前記第１のスイッチの前記第１の端子に結合される第１の端子と、前記第１の増幅器の前記第１の入力に結合される第２の端子とを有し、
前記第４のスイッチが、前記イネーブルされたチョッピングクロック補完信号に従って制御され、且つ、前記第３のスイッチの前記第１の端子に結合される第１の端子と、前記前記第１の増幅器の前記第２の入力に結合される第２の端子とを有する、
チョッパ安定化増幅器。

【請求項12】

請求項９に記載のチョッパ安定化増幅器であって、前記第１及び第２の増幅器が相互コンダクタンス増幅器である、チョッパ安定化増幅器。

【請求項13】

請求項９に記載のチョッパ安定化増幅器であって、前記第１、第２、第３、及び第４のコンパレータが、前記第１及び第２の増幅器より低いオフセット及び高い帯域幅を有する、チョッパ安定化増幅器。

【請求項14】

請求項９に記載のチョッパ安定化増幅器であって、前記所定の電圧が固定基準電圧である、チョッパ安定化増幅器。

【請求項15】

チョッパ安定化増幅器内の入力漏れ電流を低減するための方法であって、
前記チョッパ安定化増幅器が、
増幅器、
入力信号を受け取るように結合される第１の入力と前記増幅器の第１の入力に結合される出力とを有する入力チョッパ回路、及び
フィードバック信号を前記増幅器の第２の入力に結合するように前記増幅器の出力に結合されるフィードバック抵抗、
を含み、
前記チョッパ安定化増幅器が出力信号を生成し、前記入力チョッパ回路がチョッピングクロックに応答して動作し、
前記方法が、
（ａ）前記チョッパ安定化増幅器を通常モードで動作させるステップ、
（ｂ）前記チョッパ安定化増幅器の信号経路内の信号レベルを基準値と比較することによって前記増幅器が飽和状態に許容できないほど近いかを判定するステップ、及び
（ｃ）前記増幅器が前記飽和状態に許容できないほど近いと判定される場合、前記チョッピングクロックをディセーブルするステップ、
を含む、方法。

【請求項16】

請求項１５に記載の方法であって、前記通常モードにおける前記動作の間前記入力チョッパ回路内のチョッピングスイッチを制御するため前記チョッピングクロック及びチョップイネーブル信号を論理ＡＮＤ演算してイネーブルされたチョッピングクロック信号を生成するステップを含む、方法。

【請求項17】

請求項１６に記載の方法であって、
ステップ（ｃ）が第１の基準電圧と前記第１の出力信号の差を比較し、前記差が正の場合、前記イネーブルされたチョッピングクロック信号をディセーブルすること、及び前記第１の出力信号と第２の基準電圧の差を比較し、前記差が正の場合、前記イネーブルされたチョッピングクロック信号をディセーブルすること、
を含む、方法。

【請求項18】

請求項１７に記載の方法であって、前記第１の基準電圧が前記増幅器の低側供給電圧よりも約１ミリボルト大きく、前記第２の基準電圧が前記増幅器の高側供給電圧よりも約１ミリボルト小さい、方法。

【請求項19】

請求項１６に記載の方法であって、前記イネーブルされたチョッピングクロック信号に応答してイネーブルされたチョッピングクロック補完信号を生成すること、及び前記イネーブルされたチョッピングクロック補完信号に直接応答して前記チョッピングスイッチの一部を制御することを含む、方法。

【請求項20】

低入力漏れ電流を有するチョッパ安定化増幅器であって、
前記チョッパ安定化増幅器が、
増幅器、
入力信号を受け取るように結合される第１の入力と前記増幅器の第１の入力に結合される出力とを有する入力チョッパ回路、及び
フィードバック信号を前記増幅器の第２の入力に結合するように前記増幅器の出力に結合されるフィードバック抵抗、
を含み、
前記チョッパ安定化増幅器が出力信号を生成し、
前記入力チョッパ回路が、チョッピングクロックに応答して及びチョップイネーブル信号に応答して動作し、
前記チョッパ安定化増幅器が、
（ａ）前記チョッパ安定化増幅器を通常モードで動作させるための手段、
（ｂ）前記チョッパ安定化増幅器の信号経路内の信号レベルを基準値と比較することによって前記増幅器が飽和状態に許容できないほど近いかを判定するための手段、及び
（ｃ）前記増幅器が前記飽和状態に許容できないほど近いと判定される場合、前記チョッピングクロックをディセーブルするための手段、
を含む、チョッパ安定化増幅器。

【発明の詳細な説明】

【技術分野】

【0001】

本願は、概して、チョッパ安定化増幅器に関し、より詳細には、出力過負荷状態の間入力漏れ電流が極めて小さくなるチョッパ安定化増幅器及び方法に関する。

【背景技術】

【0002】

図１Ａを参照すると、従来のチョッパ安定化ＩＮＡ（計装増幅器）１Ａがオペアンプ３を含み、オペアンプ３は、導体５によって入力チョッパ２の１つの出力に結合される（＋）入力を有する。増幅器（３）の（−）入力は、導体７によって入力チョッパ回路２の別の出力に結合される。入力チョッパ２の１つの入力が、入力電圧Ｖ_ＩＮ^＋を受け取るように導体４によって結合される。入力チョッパ２の別の入力が、導体８及び抵抗値Ｒ２のフィードバック抵抗９によって増幅器３の出力６に結合される。Ｃｐと表される様々な寄生容量が、それぞれ、導体５及び７に結合される。同様に、ＩＮＡ １Ａはオペアンプ１１も含み、オペアンプ１１は、導体１５によって入力チョッパ１０の１つの出力に結合される（＋）入力を有する。増幅器１１の（−）入力は、導体１３によって入力チョッパ１０の別の出力に結合される。入力チョッパ１０の１つの入力が、入力電圧Ｖ_ＩＮ⁻を受け取るように導体１２によって結合される。入力チョッパ１０の別の入力が、導体１８及び抵抗値Ｒ２のフィードバック抵抗１６によって増幅器１１の出力１４に結合される。図１Ａの入力チョッパ２及び１０は、続いて説明する図１Ｂの入力チョッパ２に類似し得ることに留意されたい。抵抗値Ｒ１の抵抗１７が、導体８と１８の間に結合される。様々な寄生容量Ｃｐが、それぞれ、導体１５及び１３に結合される。入力チョッパ２及び１０は、チョッパクロック信号ＣＨＯＰ＿ＣＬＫによってクロックされる。入力導体４と１２の間に印加される差動入力電圧ΔＶ_ＩＮはＶ_ＩＮ^＋−Ｖ_ＩＮ⁻に等しい。

【0003】

増幅器３及び１１はそれぞれ、続いて説明する図１Ｂの出力チョッパ２７に類似し得る、従来の出力チョッパ回路を含むことに留意されたい。増幅器３の出力導体６は計装増幅器の出力電圧Ｖ_ＯＵＴ^＋を伝導させ、増幅器１１の出力導体１４は計装増幅器の出力電圧Ｖ_ＯＵＴ⁻を伝導させる。そのため、チョッパ安定化ＩＮＡ １Ａによって生成される差動入力電圧ΔＶ_ＯＵＴはＶ_ＯＵＴ^＋−Ｖ_ＯＵＴ⁻に等しい。増幅器３及び１１のそれぞれの出力チョッパ回路要素２７は、チョッパクロック信号ＣＨＯＰ＿ＣＬＫによってクロックされる。

【0004】

図１Ｂは、２００７年１１月６日にBurtらに付与され、本願と同じ出願人が所有する、発明の名称「Notch Filter for
Ripple Reduction in Chopper Stabilized Amplifiers」の特許第７，２９２，０９５号の図２Ａに示されている従来のチョッパ安定化増幅器の概略図である。図１Ｂの入力チョッパ２は（＋）入力端子を含み、（＋）入力端子は、入力電圧Ｖ_{ＩＮＰＵＴ}^＋を受け取り、スイッチ４１Ａ及び４４Ａの各々の１つの端子に接続される。入力チョッパ２は（−）入力端子も含み、（−）入力端子は、入力電圧Ｖ_{ＩＮＰＵＴ}⁻を受け取り、スイッチ４２Ａ及び４３Ａの各々の１つの端子に接続される。スイッチ４３Ａ及び４４Ａは内部チョッピングクロック信号Φによって制御され、スイッチ４１Ａ及び４２Ａは内部チョッピングクロック補完信号／Φによって制御される。図１ＢのΦは、図１ＡのＣＨＯＰ＿ＣＬＫと同じとし得るか、又はそれから導出し得ることに留意されたい。

【特許文献1】米国特許番号第７，２９２，０９５号

【0005】

相互コンダクタンス増幅器３などの適切な増幅器の（＋）入力は、スイッチ４３Ａ及び４１Ａの各々の第２の端子に接続され、相互コンダクタンス増幅器３の（−）入力は、スイッチ４２Ａ及び４４Ａの各々の第２の端子に接続される。相互コンダクタンス増幅器３の（＋）出力は、導体５６によって出力チョッパ回路２７のスイッチ４２Ｂ及び４３Ｂの各々の第１の端子に結合され、相互コンダクタンス増幅器３の（−）出力は、導体５７によって出力チョッパ回路２７のスイッチ４１Ｂ及び４４Ｂの各々の第１の端子に結合される。図１Ｂに示すチョッパ安定化増幅器の出力導体５８が、スイッチ４３Ｂ及び４１Ｂの各々の第２の端子に接続され、出力電圧Ｖ_{ＯＵＴＰＵＴ}^＋を伝導させ、チョッパ安定化増幅器の別の出力導体５９が、スイッチ４２Ｂ及び４４Ｂの各々の第２の端子に接続され、出力電圧Ｖ_{ＯＵＴＰＵＴ}⁻を伝導させる。入力チョッパ２及び出力チョッパ２７内のスイッチは、例えばＣＭＯＳ送信ゲートによるなど、様々な方法で実装され得る。（出力チョッパ２７の動作は、チョッパ安定化増幅器の入力漏れ電流に実質的な影響を与えないことに留意されたい。）

【0006】

図１Ｂに示すチョッパ安定化増幅器は、下記文献の図４に示されている従来のチョッパと本質的に等価である。Sanduleanuの文献の図５は、出力チョッピングスイッチが相互コンダクタンス増幅器の折り返しカスコード段の後ではなくその内部に組み込まれる、別の類似の回路を示している。Sanduleanuの文献の関連する文章では、いくつかのアプリケーションについて、図４の実装形態に対する図５の実装形態の利点が説明されている。

【非特許文献1】“A Low Noise, LowResidual Offset, Chopped Amplifier for Mixed Level Applications” byM. Sanduleanu, A. van Tuigal, R. Wasasenaar, and H. Wallinga, Electronics, Circuitsand Systems, IEEE International Conference, Septermber 7-10 in Lisboa,Portugal, ISBN 0-7803-5008-1

【0007】

図１Ａのチョッパ安定化ＩＮＡ １Ａの通常動作の場合、増幅器の利得が大きいと仮定すると、下記の２つの式が有効である。
式１：ＤＶ_ＯＵＴ １（２Ｒ２／Ｒ１）ＤＶ_ＩＮ
ここで、Δ_ＶＯＵＴ＝Ｖ_ＯＵＴ^＋−Ｖ_ＯＵＴ⁻、及びΔＶ_ＩＮ＝Ｖ_ＩＮ^＋−Ｖ_ＩＮ⁻である。
式２：ΔＶ＝０
チョッパ安定化ＩＮＡ １Ａの許容入力ダイナミックレンジは、式１の利得項に依存し、この利得項は抵抗Ｒ１及びＲ２によって決まる。式１及び２が有効である通常動作条件下では、入力漏れ電流Ｉ_{ＬＥＡＫＡＧＥ}は極めて小さく、例えば数ピコアンペアである。しかし、ΔＶ_ＩＮがチョッパ安定化ＩＮＡ １Ａのダイナミック入力電圧範囲限界を超えると、チョッパ安定化ＩＮＡ １Ａの出力は「飽和」する。そして式２が有効でなくなり、下記の式に従って、漏れ電流Ｉ_{ＬＥＡＫＡＧＥ}が極めて大きくなる。
式３：Ｉ_{ＬＥＡＫＡＧＥ}＝２Ｃｐ×ΔＶ×ｆ_ＣＨＯＰ
ここで、ｆ_ＣＨＯＰは入力チョッピング周波数である。式３によって与えられるＩ_{ＬＥＡＫＡＧＥ}の値はマイクロアンペア範囲であり得、多くのアプリケーションにおいて大き過ぎて許容されない。例えば、或る量の電流、例えば１マイクロアンペア、より大きな電流が人体に流れ込んだり人体から流れ出したりすることが許容されない医療安全仕様がある。診断心電図機器用のＡＮＳＩ／ＡＡＭＩ ＥＣ１１（米国標準規格／医療器具開発協会（American National
Standard/Association for the Advancement of Medical Instrumentation））規格では、人体に流れ込む又は人体から流れ出す電流は１００ｎＡ未満に制限されている。

【0008】

生体電位測定では、電極とチョッパ安定化増幅器の入力との電気接続が緩んでいるか否かを判定することが重要である。そのために、人体に取り付けられた電極に（数十ナノアンペアの桁の）極めて小さい電流が注入される。この考え方は、開放電極の場合、増幅器の入力が供給電圧レールに達し、これを検出し得るというものである。下記で説明するように、飽和の間チョッパ安定化増幅器内の過大な漏れ電流はこの検出を妨げる。電極の接続が外されると、増幅器の入力は供給電圧レールに向かって移動し始める。これは、利得が１よりも大きい場合、チョッパ安定化増幅器の出力を飽和させ得る。飽和の間Ｉ_{ＬＥＡＫＡＧＥ}が、人体に流れ込むか又は流れ出す電流より大きな値まで増加すると、入力信号が供給電圧に充分に近くならないことがあるため、人体から電極が外れたことの検出の信頼性が損なわれる。したがって、出力過負荷状態の間でも漏れ電流を低くしておくことが不可欠である。

【0009】

増幅器の通常動作の間、チョッパ安定化が用られない場合、典型的には１ピコアンペア未満の極めて小さい入力電流しか流れない。しかし、増幅器がチョッパ安定化されると、Ｉ_{ＬＥＡＫＡＧＥ}は、通常動作中は数ピコアンペアに過ぎないほど小さくなり得るが、増幅器の過負荷状態（本明細書では飽和状態とも称する）が生じると、Ｉ_{ＬＥＡＫＡＧＥ}のこの値は数マイクロアンペアまで（例えば百万倍よりも大きく）増加し得る。

【0010】

本明細書で用いる増幅器の「過負荷」又は「飽和」という用語は、増幅器入力電圧ΔＶ_ＩＮと増幅器利得の積がＶ_ＤＤ−Ｖ_ＳＳを超える状態を指す。増幅器を含むほとんどのシステムは、増幅器出力が供給電圧を超えようとする、すなわち、増幅器出力電圧が「飽和」している状況を補正しようとする。多くの場合、これは、飽和状態を阻止又は是正するように増幅器の利得を１まで低減することによって実現される。これを実現するための従来の技術の一つは、利得制御回路要素を用いて増幅器の利得を１まで低減することである。多くの場合、システム内のＤＳＰ（デジタル信号プロセッサ）が、まず、増幅器出力電圧を表すデジタル化されたデータから飽和状態を認識する。次いで、ＤＳＰは、飽和状態を取り除くためこの増幅器の利得を低減するように利得制御回路要素に制御信号を供給する。

【0011】

しかし、現在利用可能なチョッパ安定化増幅器のユーザは、増幅器の出力のデジタル化された表現しか見ず、しかも、それを飽和状態のかなり後になってからしか見ない。したがって、ＤＳＰは、デジタル化された出力を観察しながら、飽和状態のかなり後になってからしか適切な是正措置を講じない。遺憾ながら、増幅器の利得を低減することによって増幅器の過負荷／飽和状態を阻止するための上記の技術は、Ｉ_{ＬＥＡＫＡＧＥ}を低減する方法としては許容されない。

【0012】

そのため、増幅器の過負荷状態の間の入力漏れ電流が極めて小さいチョッパ安定化増幅器に対する要求が満たされていない。

【0013】

確立された規格に従って最大入力漏れ電流が設定される医療機器のアプリケーションを含めて、高入力インピーダンスを有する増幅器を必要とする任意のアプリケーションに要求される極めて小さい入力漏れ電流の仕様を満たし得るチョッパ安定化増幅器に対する要求も満たされていない。

【0014】

増幅器の過負荷／飽和状態の間生じる入力漏れ電流の増加を自動的に制限するチョッパ安定化増幅器に対する要求も満たされていない。

【0015】

ユーザが、増幅器の過負荷／飽和状態を検出し、過大な入力漏れ電流を阻止するための是正措置を講じる必要性のない、チョッパ安定化増幅器に対する要求も満たされていない。

【発明の概要】

【0016】

本発明の一つの目的は、増幅器の過負荷状態の間極めて小さい入力漏れ電流を提供するためのチョッパ安定化増幅器及び方法を提供することである。

【0017】

本発明の別の目的は、確立された規格に従って最大入力漏れ電流が設定される医療機器のアプリケーションを含めて、高入力インピーダンスを有する増幅器を必要とする任意のアプリケーションに要求される極めて小さい入力漏れ電流の仕様を満たし得るチョッパ安定化増幅器及び方法を提供することである。

【0018】

本発明の別の目的は、増幅器の過負荷／飽和状態の間生じる入力漏れ電流の増加を自動的に制限するチョッパ安定化増幅器を提供することである。

【0019】

本発明の別の目的は、ユーザが、増幅器の過負荷／飽和状態を検出し、過大な増幅器の入力漏れ電流を阻止するための是正措置を講じる必要性がない、チョッパ安定化増幅器を提供することである。

【0020】

本発明の別の目的は、飽和又は飽和に近い状態を内部で検出し、且つ、飽和又は飽和に近い状態の検出に応答して内部入力信号チョッピング動作を自動的にディセーブルし得る、集積回路チョッパ安定化増幅器を提供することである。

【0021】

一実施形態に従って簡単に説明すると、本発明はチョッパ安定化増幅器（２０Ａ）を提供し、チョッパ安定化増幅器は、増幅器（３）、入力チョッパ回路（２Ａ）であって、入力信号（Ｖ_ＩＮ^＋）を受け取る第１の入力（４）と増幅器の第１の入力に結合される出力（５）とを有する入力チョッパ回路、及びフィードバック抵抗（９）であって、入力チョッパの第２の入力（８）及び第２の出力（７）を介して増幅器の第２の入力にフィードバック信号（Ｖ_ＦＢ^＋）を結合するように増幅器の出力（６）に結合されるフィードバック抵抗を含む。入力チョッパは、チョッピングクロック（ＣＨＯＰ＿ＣＬＫ）に応答して動作する。増幅器が飽和状態に許容できないほど近づくと、チョッピングクロック（ＣＨＯＰ＿ＣＬＫ）がディセーブルされてチョッパ安定化増幅器の入力漏れ電流（Ｉ_{ＬＥＡＫＡＧＥ}）が減少する。

【0022】

本発明の一実施形態では、本発明はチョッパ安定化増幅器（２０Ａ）を提供し、チョッパ安定化増幅器は、第１の増幅器（３）、及び第１の入力チョッパ回路（２Ａ）であって、第１の入力信号（Ｖ_ＩＮ^＋）を受け取るように結合される第１の入力（４）と、第１の増幅器の第１の入力（＋）に結合される第１の出力（５）と、第１の増幅器の第２の入力（−）に結合される第２の出力（７）とを有する第１の入力チョッパ回路を含む。第１の増幅器の第２の入力（−）は、第１のフィードバック信号（Ｖ_ＦＢ^＋）を受け取るように結合される。第１のチョッパ入力回路は、チョッピングクロック（ＣＨＯＰ＿ＣＬＫ）に応答して、及びチョップイネーブル信号（ＣＨＯＰ＿ＥＮ）に応答して動作する。第１のフィードバック抵抗（９）が、第１の増幅器の出力（６）と第１の増幅器の前記第２の入力（−）との間に結合されて第１のフィードバック信号（Ｖ_ＦＢ^＋）を生成する。利得抵抗（１７）が、第１の増幅器の第２の入力（−）に結合される第１の端子と、所定の電圧を受け取るように結合される第２の端子（１８）とを有する。飽和検出回路要素（５２−１）がチョッパ安定化増幅器内の信号経路に結合され、信号経路内の信号レベル（例えばＶ_ＩＮ^＋又はＶ_ＯＵＴ^＋）と基準とを比較して、増幅器が通常動作モードである場合チョップイネーブル信号（ＣＨＯＰ＿ＥＮ）を生成し、第１の増幅器が飽和状態に許容できないほど近い場合チョップイネーブル信号（ＣＨＯＰ＿ＥＮ）をディセーブルする。一実施形態では、第１の入力チョッパ回路は、第１のチョッパ回路の第２の入力（８）からの第１のフィードバック信号（Ｖ_ＦＢ^＋）のチョップされた表現を第１の増幅器の第２の入力（−）に結合する。

【0023】

一実施形態では、チョッピングイネーブル回路（３４）が、ＡＮＤ演算する回路（５４）を含み、ＡＮＤ演算する回路は、チョッピングクロック（ＣＨＯＰ＿ＣＬＫ）を受け取るための第１の入力と、チョップイネーブル信号（ＣＨＯＰ＿ＥＮ）を受け取るためのイネーブル入力と、第１の入力チョッパ回路（２Ａ）内のチョッピングスイッチ（４１、４２、４３、４４）を制御するためのイネーブルされたチョッピングクロック信号（Φ）を生成するための出力とを有する。

【0024】

一実施形態では、第１の増幅器（３）は、第１の増幅器の出力（６）に結合される出力チョッパ回路要素（図１Ｂの２７）を含み、チョッパ安定化増幅器（２０Ａ）の第１の出力信号（Ｖ_ＯＵＴ^＋）が第１の増幅器の出力で出力チョッパ回路要素によって生成される。

【0025】

一実施形態では、チョッピングイネーブル回路（３４）は、イネーブルされたチョッピングクロック（Φ）の論理補完である、イネーブルされたチョッピングクロック補完信号（／Φ）を生成するための回路要素（５５）を含む。

【0026】

一実施形態では、飽和検出回路要素（図２の５２−１）は第１のコンパレータ（２３）を含み、第１のコンパレータは、第１の基準電圧（Ｖ_３３）に結合される第１の入力（＋）と、第１の出力信号（Ｖ_ＯＵＴ^＋）を受け取るように結合される第２の入力（−）と、チョッパイネーブル信号（ＣＨＯＰ＿ＥＮ）が生成される出力（２１）を有するＯＲ演算する回路（２２）の第１の入力に結合される出力とを有する。第２のコンパレータ（２５）が、第１の出力信号（Ｖ_ＯＵＴ^＋）を受け取るように結合される第１の入力（＋）と、第２の基準電圧（Ｖ_３２）に結合される第２の入力（−）と、ＯＲ演算する回路の第２の入力に結合される出力とを有する。

【0027】

一実施形態では、飽和検出回路要素（図４の５２−２）は第１のコンパレータ（２５）を含み、第１のコンパレータは、内蔵オフセット（Ｖ_ＯＳ）を有し、且つ、第１の入力信号（Ｖ_ＩＮ^＋）に結合される第１の入力（＋）と、第１のフィードバック信号（Ｖ_ＦＢ^＋）を受け取るように結合される第２の入力（−）と、ＯＲ演算する回路（２２）の第１の入力に結合される出力とを有する。ＯＲ演算する回路は、チョッパイネーブル信号（ＣＨＯＰ＿ＥＮ）が生成される出力（２１）を有する。第２のコンパレータ（２４）が、第１のフィードバック信号（Ｖ_ＦＢ^＋）を受け取るように結合される第１の入力（＋）と、第１の入力信号（Ｖ_ＩＮ^＋）を受け取るように結合される第２の入力（−）とを有し、更に、ＯＲ演算する回路の第２の入力に結合される出力を有する。

【0028】

一実施形態では、第１の増幅器（３）は、第１の供給電圧（Ｖ_ＤＤ）及び第２の供給電圧（Ｖ_ＳＳ）によって電力供給され、チョッパ安定化増幅器（２０Ａ）は基準回路を含み、基準回路は、第１の供給電圧と第２の供給電圧の間で直列に結合される第１の抵抗（２９）、第２の抵抗（３０）、及び第３の抵抗（３１）を含む。第１の抵抗は第１の供給電圧と第２基準電圧（Ｖ_３２）の間で結合され、第２の抵抗は第２の基準電圧と第１の基準電圧（Ｖ_３３）の間で結合され、第３の抵抗は第１の基準電圧と第２の供給電圧の間で結合される。

【0029】

一実施形態では、チョッパ安定化増幅器は、第１の増幅器（３）、第１の入力チョッパ回路（２Ａ）、第１のフィードバック抵抗（９）、利得抵抗（１７）、及び飽和検出回路要素（５２−１）を含むチョッパ安定化計装増幅器（２０−１）である。チョッパ安定化計装増幅器は、第２の出力信号（Ｖ_ＯＵＴ⁻）が生成される出力（１４）を有する第２の増幅器（１１）、及び第２の入力チョッパ回路（１０Ａ）も含む。第２の入力チョッパ回路は、第２の入力信号（Ｖ_ＩＮ⁻）を受け取るように結合される第１の入力（１２）と、第２のフィードバック信号（Ｖ_ＦＢ⁻）を受け取るように結合される第２の入力（１８）と、第２の増幅器の第１の入力（＋）に結合される第１の出力（１５）と、第２の増幅器の第２の入力（−）に結合される第２の出力（１３）とを有する。第２の入力チョッパ回路は、チョッピングクロック（ＣＨＯＰ＿ＣＬＫ）に応答して及びチョップイネーブル信号（ＣＨＯＰ＿ＥＮ）に応答して動作する。第２のフィードバック抵抗（１６）が、第２の増幅器の出力（１４）と第２の入力チョッパ回路の第２の入力の間に結合されて第２のフィードバック信号（Ｖ_ＦＢ⁻）を生成する。利得抵抗の第２の端子は第２の入力チョッパ回路の第２の入力に結合される。飽和検出回路要素（図２の５２−１）は第３のコンパレータ（２４）を含み、第３のコンパレータは、第２の出力信号（Ｖ_ＯＵＴ⁻）を受け取るように結合される第１の入力（＋）と、第２の基準電圧（Ｖ_３２）に結合される第２の入力（−）と、ＯＲ演算する回路（２２）の第３の入力に結合される出力とを有する。飽和検出回路要素は第４のコンパレータ（２６）も含み、第４のコンパレータは、第１の基準電圧（Ｖ_３３）を受け取るように結合される第１の入力（＋）と、第２の出力信号（Ｖ_ＯＵＴ⁻）を受け取るように結合される第２の入力（−）と、ＯＲ演算する回路の第４の入力に結合される出力とを有する。

【0030】

一実施形態では、入力チョッパ回路（２Ａ）は、第１のスイッチ（４４Ａ）、第２のスイッチ（４３Ａ）、第３のスイッチ（４１Ａ）、及び第４のスイッチ（４２Ａ）を含み、第１のスイッチは、イネーブルされたチョッピングクロック信号（Φ）によって制御され、且つ、第１の端子（５５）を有し、更に、第１の増幅器（３）の第２の入力（−）に結合される第２の端子を有する。第２のスイッチは、イネーブルされたチョッピングクロック信号（Φ）によって制御され、且つ、第１の端子（５１）を有し、更に、第１の増幅器の第１の入力（＋）に結合される第２の端子を有する。入力差信号（例えばΔＶ又はΔＶ_ＩＮ）が第１及び第２のスイッチの第１の端子間に印加される。第３のスイッチは、イネーブルされたチョッピングクロック補完信号（／Φ）に従って制御され、且つ、第１のスイッチの第１の端子に結合される第１の端子と、第１の増幅器の第１の入力（＋）に結合される第２の端子とを有する。第４のスイッチは、イネーブルされたチョッピングクロック補完信号（／Φ）に従って制御され、且つ、第３のスイッチの第１の端子に結合される第１の端子と、前記第１の増幅器の第２の入力（−）に結合される第２の端子とを有する。

【0031】

一実施形態では、第１の増幅器（３）及び第２の増幅器（１１）は相互コンダクタンス増幅器である。

【0032】

一実施形態では、第１のコンパレータ（２３）、第２のコンパレータ（２５）、第３のコンパレータ（２４）、及び第４のコンパレータ（２６）は、第１の増幅器（３）及び第２の増幅器（１１）より低いオフセット及び高い帯域幅を有する。

【0033】

一実施形態では、所定の電圧（１８）は固定基準電圧である。

【0034】

一実施形態では、本発明は、チョッパ安定化増幅器（２０Ａ）内の入力漏れ電流（Ｉ_{ＬＥＡＫＡＧＥ}）を低減するための方法を提供し、チョッパ安定化増幅器は、増幅器（３）、入力チョッパ回路（２Ａ）であって、入力信号（Ｖ_ＩＮ^＋）を受け取るように結合される第１の入力（４）と増幅器の第１の入力（＋）に結合される出力（５）とを有する入力チョッパ回路、及びフィードバック信号（Ｖ_ＦＢ^＋）を増幅器の第２の入力（−）に結合するように増幅器の出力（６）に結合されるフィードバック抵抗（９）を含む。チョッパ安定化増幅器は出力信号（Ｖ_ＯＵＴ^＋）を生成し、入力チョッパ回路はチョッピングクロック（ＣＨＯＰ＿ＣＬＫ）に応答して動作する。この方法は、チョッパ安定化増幅器を通常モードで動作させること、チョッパ安定化増幅器の信号経路内の信号レベル（例えばＶ_ＯＵＴ^＋又はＶ_ＩＮ^＋）を基準値（例えばＶ_３２、Ｖ_３３、又はＶ_ＯＳ）と比較することによって増幅器が飽和状態に許容できないほど近いかを判定すること、及び増幅器が飽和状態に許容できないほど近いと判定される場合チョッピングクロック（ＣＨＯＰ＿ＣＬＫ）をディセーブルすることを含む。

【0035】

一実施形態では、この方法は、チョッピングクロック（ＣＨＯＰ＿ＣＬＫ）及びチョップイネーブル信号（ＣＨＯＰ＿ＥＮ）を論理ＡＮＤ演算して、イネーブルされたチョッピングクロック信号（Φ）を生成して、通常モードにおける動作の間入力チョッパ回路（２Ａ）内のチョッピングスイッチ（４１Ａ、４２Ａ、４３Ａ、４４Ａ）を制御することを含む。

【0036】

一実施形態では、この方法は、第１の基準電圧（Ｖ_３３）と出力信号（Ｖ_ＯＵＴ^＋）の差を比較し、この差が正の場合、イネーブルされたチョッピングクロック信号（Φ）をディセーブルすること、及び第１の出力信号（Ｖ_ＯＵＴ^＋）と第２の基準電圧（Ｖ_３２）の差を比較し、この差が正の場合、イネーブルされたチョッピングクロック信号（Φ）をディセーブルすることを含む。

【0037】

一実施形態では、本発明は、低入力漏れ電流（Ｉ_{ＬＥＡＫＡＧＥ}）を有するチョッパ安定化増幅器（２０Ａ）を提供する。チョッパ安定化増幅器は、増幅器（３）、入力チョッパ回路（２Ａ）であって、入力信号（Ｖ_ＩＮ^＋）を受け取るように結合される第１の入力（４）と増幅器の第１の入力（＋）に結合される出力（５）とを有する入力チョッパ回路、及びフィードバック抵抗（９）であって、フィードバック信号（Ｖ_ＦＢ^＋）を増幅器の第２の入力（−）に結合するように増幅器の出力（６）に結合されるフィードバック抵抗を含む。チョッパ安定化増幅器は出力信号（Ｖ_ＯＵＴ^＋）を生成する。第１のチョッパ入力回路は、チョッピングクロック（ＣＨＯＰ＿ＣＬＫ）に応答して及びチョップイネーブル信号（ＣＨＯＰ＿ＥＮ）に応答して動作する。チョッパ安定化増幅器は、チョッパ安定化増幅器を通常モードで動作させるための手段（３４、２Ａ、３）、チョッパ安定化増幅器（２０Ａ）の信号経路内の信号レベル（例えばＶ_ＯＵＴ^＋又はＶ_ＩＮ^＋）を基準値（例えばＶ_３２、Ｖ_３３、又はＶ_ＯＳ）と比較することによって増幅器が飽和状態に許容できないほど近いかを判定するための手段（例えば５２−１又は５２−２）、及び増幅器が飽和状態に許容できないほど近いと判定される場合、チョッピングクロック（ＣＨＯＰ＿ＣＬＫ）をディセーブルするための手段（２２、２１）を含む。

【図面の簡単な説明】

【0038】

【図1A】従来のチョッパ安定化計装増幅器のブロック図である。

【0039】

【図1B】従来のチョッパ安定化増幅器の基本的概略図である。

【0040】

【図2】本発明の好ましい実施形態の概略図である。

【0041】

【図3】図２の入力チョッパ２Ａに含まれるチョッピングクロックイネーブル回路要素の論理図である。

【0042】

【図4】本発明の代替実施形態の概略図である。

【発明を実施するための形態】

【0043】

図２を参照すると、チョッパ安定化計装増幅器（ＩＮＡ）２０−１は「上側の」チョッパ安定化増幅器２０Ａを含み、チョッパ安定化増幅器２０Ａは、入力チョッパ２Ａ、増幅器３、及び出力チョッパ２７Ａを含む。ＩＮＡ２０−１は「下側の」チョッパ安定化増幅器２０Ｂも含み、チョッパ安定化増幅器２０Ｂは、入力チョッパ１０Ａ、増幅器１１、及び出力チョッパ２８Ａを含む。増幅器３及び１１は各々、先に説明した図１Ｂの出力チョッパ２７と本質的に同じとし得る出力チョッパ回路を含む。入力チョッパ２Ａも、図１Ｂの入力チョッパ２と本質的に同じに実装し得、特定のアプリケーション要件に応じて、図２の入力チョッパ２と増幅器３の組合せは、前述の非特許文献１のM. Sanduleanu、A. van Tuigal、R. Wasasenaar、及びH. Wallingaによる「A Low Noise, Low
Residual Offset, Chopped Amplifier for Mixed Level Applications」の図４に示される、入力チョッパ、折り返しカスコード増幅器、及び出力チョッパと同じとし得る。つまり、図２の入力チョッパ２Ａは図１Ｂの入力チョッパ２と本質的に同じとし得、図２の増幅器３の増幅回路要素はSanduleanuの文献の図４に示される差動入力段及び折り返しカスコード回路と本質的に同じとし得、図２の増幅器３内の出力チョッパは図１Ｂの出力チョッパ２７と本質的に同じとし得る。

【0044】

或いは、図２の増幅器３は、Sanduleanuの文献の図５に示される差動入力段及び折り返しカスコード段と本質的に同じとし得、この場合、入力チョッパ２Ａは図１Ｂの入力チョッパ２と本質的に同じであり、図２の増幅器３内の増幅回路要素及び出力チョッパは、Sanduleanuの文献の図５に示される差動入力段並びに上側及び下側の内蔵出力チョッパ回路を備えた折り返しカスコード回路と本質的に同じである。

【0045】

入力チョッパ２Ａの１つの入力は、入力電圧Ｖ_ＩＮ^＋を受け取るように導体４によって結合される。増幅器３は、その（＋）入力が導体５によって入力チョッパ２Ａの１つの出力に結合される。増幅器３の（−）入力は、導体７によって入力チョッパ２Ａの別の出力に結合される。入力チョッパ２Ａの別の入力は導体８上のフィードバック信号Ｖ_ＦＢ^＋を受け取り、導体８はフィードバック抵抗Ｒ２によって増幅器３の出力６に結合される。寄生容量Ｃｐが導体５及び７に結合される。入力漏れ電流Ｉ_{ＬＥＡＫＡＧＥ}が入力導体４を介して流れる。

【0046】

同様に、チョッパ安定化増幅器２０Ｂにおいて、入力チョッパ１０Ａの１つの入力が、入力電圧Ｖ_ＩＮ⁻を受け取るように導体１２によって結合される。前述の増幅器３と同じとし得る増幅器１１は、その（＋）入力が導体１５によって前述の入力チョッパ２Ａと同じとし得る入力チョッパ１０Ａの１つの出力に結合される。増幅器１１の（−）入力は、導体１３によって入力チョッパ１０Ａの別の出力に結合される。入力チョッパ１０Ａの別の入力は導体１８上のフィードバック信号Ｖ_ＦＢ⁻を受け取り、導体１８は、抵抗値Ｒ２のフィードバック抵抗１６によって増幅器１１の出力１４に結合される。入力漏れ電流Ｉ_{ＬＥＡＫＡＧＥ}が入力導体１２を介して流れる。利得抵抗Ｒ１が導体８と１８の間に結合される。寄生容量Ｃｐが導体１５及び１３に結合される。

【0047】

図３に示すように、入力チョッパ２Ａ及び１０Ａは、チョッパクロック信号ＣＨＯＰ＿ＣＬＫ及びチョッパイネーブル信号ＣＨＯＰ＿ＥＮに応答して生成されるイネーブルされたチョッパクロック信号Φによってクロックされる。図３で、チョッピングクロックイネーブル回路３４は、１つの入力がチョッピングクロックＣＨＯＰ＿ＣＬＫを受け取るように結合され、別の入力がチョッピングクロックイネーブル信号ＣＨＯＰ＿ＥＮを受け取るように結合されるＡＮＤゲート５４を含む。ＡＮＤゲート５４の出力は、イネーブルされた内部チョッピングクロック信号Φ（図１Ｂ参照）を生成し、また、イネーブルされた内部論理チョッピングクロック補完信号／Φを生成するインバータ５５の入力にも接続される。図３に示すチョッピングクロックイネーブル回路３４は、外付けとしてもよいし、入力チョッパ２Ａ及び１０Ａの各々に含まれてもよい。同様に、出力チョッパ２７についても、チョッピングクロックイネーブル回路３４は増幅器３及び１１の各々に含まれ、それによって、入力チョッパ２Ａ及び１０Ａの各々で必要とされ、増幅器３及び１１（図１Ｂ参照）の各々に含まれる出力チョッパ２７でも必要とされる、内部チョッピング信号Φ及びその論理補完信号／Φが生成される。

【0048】

図２で、増幅器３の出力導体６はチョッパ安定化増幅器２０−１の出力電圧Ｖ_ＯＵＴ^＋を伝導させ、増幅器１１の出力導体１４はチョッパ安定化増幅器２０−１の出力電圧Ｖ_ＯＵＴ⁻を伝導させる。

【0049】

チョッパ安定化ＩＮＡ２０−１は、ＩＮＡ２０−１が飽和又は過負荷状態になる時点又はその状態に近くなる時点をＶ_ＯＵＴ^＋及びＶ_ＯＵＴ⁻の値から判定する飽和検出回路５２−１を含む。この状態が検出されると、飽和検出回路５２−１は、入力チョッパ２Ａ及び１０Ａ（並びに前述の出力チョッパ２７）によるチョッピング動作をディセーブルするように動作し、それによって前述のＩ_{ＬＥＡＫＡＧＥ}の大きな増加を阻止する。こうしないと飽和状態の間Ｉ_{ＬＥＡＫＡＧＥ}が大きく増加してしまう。飽和検出回路５２−１は、４つのコンパレータ２３、２４、２５、２６、ＮＯＲゲート２２、及び電圧基準回路を含み、電圧基準回路は、Ｖ_ＤＤとＶ_ＳＳの間で直列に結合される抵抗２９、３０、及び３１を含む。抵抗２９はＶ_ＤＤと導体３２の間に接続され、抵抗３０は導体３２と導体３３の間に接続され、抵抗３１は導体３３とＶ_ＳＳの間に接続される。抵抗２９、３０、及び３１の抵抗値は、例えば、それぞれ、ｘＲ、Ｒ、及びｘＲとし得、ここでｘは少数（small fraction）である。コンパレータ２３の（＋）及び（−）入力は、それぞれ、導体３３上のＶ_３３及びＶ_ＯＵＴ^＋に結合される。同様に、コンパレータ２４の（＋）及び（−）入力は、それぞれ、Ｖ_ＯＵＴ⁻及び導体３２上のＶ_３２に結合される。コンパレータ２５の（＋）及び（−）入力は、それぞれ、Ｖ_ＯＵＴ^＋及びＶ_３２に結合される。コンパレータ２６の（＋）及び（−）入力は、それぞれ、Ｖ_３３及びＶ_ＯＵＴ⁻に結合される。コンパレータ２３、２４、２５、及び２６の出力は、それぞれ、ＮＯＲゲート２２の４つの入力に接続される。コンパレータ２３、２４、２５、及び２６は、好ましくは、増幅器３及び１１より低いオフセット及び高い帯域幅を有するように設計される。チョッパイネーブル信号ＣＨＯＰ＿ＥＮは、ＮＯＲゲート２２によって導体２１上に生成される。

【0050】

チョッパ安定化ＩＮＡ２０−１の正常動作では、Ｖ_ＯＵＴ^＋及びＶ_ＯＵＴ⁻がともに、Ｖ_ＤＤよりも約１００ミリボルト以上低く、Ｖ_ＳＳよりも約１００ミリボルト以上高くなければならず、ＩＮＡ２０−１の出力は、Ｖ_ＯＵＴ^＋又はＶ_ＯＵＴ⁻のいずれかがＶ_ＤＤ又はＶ_ＳＳのいずれかから１００ミリボルト以内である場合「範囲外」であるとみなされる。したがって、抵抗２９、３０、及び３１は、それぞれ、抵抗値ｘＲ、Ｒ、及びｘＲであり得、ここで、ｘは、導体３２上の電圧Ｖ_３２がＶ_ＤＤ−１００ミリボルトにほぼ等しくなり、且つ、導体３３上の電圧Ｖ_３３がＶ_ＳＳ＋１００ミリボルト（或いはＩＮＡ２０−１が飽和状態にあるか又はそれに近い状態にあることを示す任意の他の電圧）にほぼ等しくなるように選択される。飽和検出回路５２−１が飽和状態を検出すると、飽和検出回路５２−１は、チョッパ安定化ＩＮＡ２０−１の出力Ｖ_ＯＵＴ^＋及び／又はＶ_ＯＵＴ⁻が範囲外である場合は必ず入力チョッパ２Ａ及び１０Ａの動作をディセーブルするように動作する。

【0051】

チョッパ安定化ＩＮＡ２０−１の通常動作の間、増幅器３が過負荷又は飽和状態でない限り、フィードバック抵抗９及び導体８を介するフィードバックループによって入力チョッパ２Ａへの入力電圧ΔＶがゼロにされる。同様に、増幅器１１が過負荷又は飽和状態でない限り、通常動作の間、フィードバック抵抗１６及び導体１８を介するフィードバックループによって入力チョッパ１０Ａへの入力電圧ΔＶがゼロにされる。しかし、飽和／過負荷状態中では、各電圧ΔＶ及び対応する各入力漏れ電流Ｉ_{ＬＥＡＫＡＧＥ}は、式３によって求められ、極めて大きくなり得、例えば前述の医療機器規格による約１マイクロアンペア要件よりも大きくなり得る。

【0052】

このように、飽和検出回路５２−１の基本的動作により、図３のチョッパイネーブル回路３４は、Ｖ_ＯＵＴ^＋又はＶ_ＯＵＴ⁻のいずれかがＶ_ＤＤ又はＶ_ＳＳのいずれかから約１００ミリボルト以内になるときはいつでも、内部チョッピング信号Φ及びその内部論理補完信号／Φの生成を停止し、それによって、入力チョッパ２Ａ及び１０Ａの入力チョッピング動作がディセーブルされ、Ｉ_{ＬＥＡＫＡＧＥ}が過大にならないようにされる（更に、出力チョッパ２７Ａ及び２８Ａの出力チョッピング動作もディセーブルされる）。

【0053】

図４は別のチョッパ安定化ＩＮＡ２０−２を示し、チョッパ安定化ＩＮＡ２０−２は、図２と同様に、入力チョッパ２Ａ及び増幅器３を含む第１のチョッパ安定化増幅器２０Ａを含み、入力チョッパ１０Ａ及び増幅器１１を含む第２のチョッパ安定化増幅器２０Ｂも含む。図２と同様に、入力チョッパ回路２Ａ及び１０Ａの両方、並びに増幅器３及び１１の各々に含まれる出力チョッパ回路２７は、図３のイネーブル回路３４を用いて、チョッパイネーブル信号ＣＨＯＰ＿ＥＮによってイネーブルされた後、チョッパクロック信号ＣＨＯＰ＿ＣＬＫに応答してクロックされる。

【0054】

図４のチョッパ安定化ＩＮＡ２０−２は飽和検出回路５２−２を含み、飽和検出回路５２−２は、ＩＮＡ２０−２が飽和状態になる時点又はそれに近くなる時点を入力電圧Ｖ_ＩＮ^＋及びＶ_ＩＮ⁻から判定し、それにしたがって、入力チョッパ２Ａ及び１０Ａによる入力信号チョッピング、並びに増幅器３及び１１の各々における出力チョッパ２７による出力信号チョッピングをディセーブルして、前述のＩ_{ＬＥＡＫＡＧＥ}の大きな増加が生じないようにする。そうしないと、飽和の間Ｉ_{ＬＥＡＫＡＧＥ}が大きく増加してしまう。

【0055】

飽和検出回路５２−２は、４つのコンパレータ２３、２４、２５、２６、及びＮＯＲゲート２２を含む。各コンパレータ２３、２４、２５、及び２６は、コンパレータの（＋）入力に接続される（−）端子を有する電圧源Ｖ_ＯＳとして図４でモデル化される内蔵オフセット電圧Ｖ_ＯＳを有するように設計される。各電圧源Ｖ_ＯＳの（＋）入力は、対応するコンパレータの「実際の」入力とみなされることに留意されたい。コンパレータ２３の実際の（＋）入力及び（−）入力は、それぞれ、Ｖ_ＦＢ⁻及びＶ_ＩＮ⁻に結合される。コンパレータ２４の実際の（＋）入力及び（−）入力は、それぞれ、Ｖ_ＦＢ^＋及びＶ_ＩＮ^＋に結合される。コンパレータ２５の実際の（＋）入力及び（−）入力は、それぞれ、Ｖ_ＩＮ^＋及びＶ_ＦＢ^＋に結合される。コンパレータ２６の実際の（＋）入力及び（−）入力は、それぞれ、Ｖ_ＩＮ⁻及びＶ_ＦＢ⁻に結合される。

【0056】

コンパレータ２３、２４、２５、及び２６の出力は、それぞれ、ＮＯＲゲート２２の４つの入力に接続される。チョッパイネーブル信号ＣＨＯＰ＿ＥＮは、ＮＯＲゲート２２によって導体２１上に生成される。各コンパレータ２３、２４、２５、及び２６の内蔵オフセット電圧Ｖ_ＯＳは、約１０ミリボルトよりもいくらか小さくし得る。

【0057】

このように、チョッパ安定化増幅器２０Ａの入力ΔＶ＝Ｖ_ＩＮ^＋−Ｖ_ＦＢ^＋は、前述の内蔵オフセットＶ_ＯＳを有するコンパレータへの入力である。このΔＶがこのコンパレータの内蔵Ｖ_ＯＳを超える場合、入力チョッパ２Ａはディセーブルされる。また、同じ入力ΔＶが別のコンパレータの相対の（＋）及び（−）入力の間に印加され、このΔＶがこのコンパレータの内蔵オフセットＶ_ＯＳを超える場合、入力チョッパ２Ａがディセーブルされる。同様に、チョッパ安定化増幅器２０Ｂの入力ΔＶ＝Ｖ_ＩＮ⁻−Ｖ_ＦＢ⁻が、前述の内蔵オフセットＶ_ＯＳを有するコンパレータへの入力である。このΔＶがこのコンパレータの内蔵オフセットＶ_ＯＳを超える場合、入力チョッパ１０Ａはディセーブルされる。また、同じ入力ΔＶがさらに別のコンパレータの相対の（＋）及び（−）入力の間に印加され、このΔＶがこのコンパレータの内蔵Ｖｏｆｆｓｅｔを超える場合、入力チョッパ１０Ａはディセーブルされる。

【0058】

しかし、図４の構造は、ΔＶがオフセット電圧Ｖ_ＯＳ未満の場合、漏れ電流Ｉ_{ＬＥＡＫＡＧＥ}を完全になくすようには動作しない。図４の構造及び技術は、電圧ΔＶをＶ_ＯＳまで増加させてしまうという欠点を有する。これは、ΔＶ＝Ｖ_ＯＳに対応するある量の入力漏れ電流Ｉ_{ＬＥＡＫＡＧＥ}が許容されなければならないことを意味する。また、入力チョッパ２Ａ及び１０Ａは、増幅器のスルーイングの間、又は、増幅器のフィードバックループ利得が不充分な場合、ディセーブルされることがあり、望ましくない。したがって、多くのアプリケーションでは、図４に示す「入力飽和検出」技術よりも図２に示す「出力飽和検出」技術が好ましい。

【0059】

本発明は、計装増幅器同様、単一の通常のチョッパ安定化増幅器にも適用可能であることを理解されたい。例えば、図２で、利得抵抗Ｒ１の下側端子１８が接地又はＶ_ＳＳに接続され、コンパレータ２３及び２５並びに２入力ＮＯＲゲート２２と組み合わされるチョッパ安定化増幅器２０Ａは、本発明に従って単一のチョッパ安定化増幅器を提供し得る。

【0060】

本発明の説明した実施形態の１つの利点は、ＤＳＰなどが、デジタル化された増幅器出力データに基づいて飽和又は飽和に近い状態をまず認識し、次いで、Ｉ_{ＬＥＡＫＡＧＥ}を低減するための是正措置を講じるために必要とされる実質的な遅延の間過大な入力漏れ電流Ｉ_{ＬＥＡＫＡＧＥ}が回避されることである。代わりに、飽和又は飽和に近い状態の認識及び入力チョッピングディスエーブル信号の生成が、デジタルドメインではなくアナログドメインにおいて極めて迅速に行われる。

【0061】

本発明の説明した実施形態の別の利点は、チョッパ安定化増幅器内で提供される局所フィードバックにより極めて速い是正措置が自動的に実行されることが保証されること、及び、チョッパ安定化増幅器のユーザが過度な漏れ電流Ｉ_{ＬＥＡＫＡＧＥ}について関与する必要がないことである。

【0062】

本発明の説明した実施形態のさらに別の利点は、チョッパ安定化増幅器の出力信号がその適切な範囲内に入ると付加的な回復時間の必要がないことである。

【0063】

このように、本発明の説明した実施形態は、チョッパ安定化増幅器内の局所フィードバックを提供し、その中で増幅器の出力が飽和又は飽和に近い状態になると素早い是正措置が講じられる。より詳細には、本発明は、増幅器出力の過負荷又は飽和の結果入力漏れ電流が所定の制限を超えて増加することを、飽和が存在するか又は差し迫っているかを判定することによって、防ぐチョッパ安定化増幅器を提供する。飽和が存在するか又は差し迫っている場合、増幅器への入力のチョッピングがディセーブルされる。

【0064】

ＡＮＤゲートの使用及びＮＯＲゲートの使用が開示されているが、これは定義を目的とするものであり、本明細書で用いられる「ＯＲ演算するゲート」という用語はＯＲゲート又はＮＯＲゲートのいずれかを含むことが意図され、本明細書で用いられる「ＡＮＤ演算するゲート」という用語はＡＮＤゲート又はＮＡＮＤゲートのいずれかを含むことが意図されていることを理解されたい。そして、当然のことながら、「ＡＮＤ演算する」ゲートは「負論理」入力に対して「ＯＲ演算」機能を実施し得、「ＯＲ演算する」ゲートは負論理入力に対して「ＡＮＤ演算」機能を実施し得る。

【0065】

本発明の特許請求の範囲内で、説明した実施形態に改変をなし得ること、及び多くの他の実施形態が可能であることが本発明が関連する当業者には理解されよう。

【図3】

【図1A】

【図1B】

【図2】

【図4】