特許 5965497 可変容量アレイ

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】5965497

(24)【登録日】2016年7月8日

(45)【発行日】2016年8月3日

(54)【発明の名称】可変容量アレイ

(51)【国際特許分類】

   H01G 5/16 20060101AFI20160721BHJP

   B81B 7/04 20060101ALI20160721BHJP

【ＦＩ】

   H01G5/16

   B81B7/04

【請求項の数】8

【全頁数】13

(21)【出願番号】特願2014-551737(P2014-551737)

(86)(22)【出願日】2012年12月11日

(86)【国際出願番号】JP2012007918

(87)【国際公開番号】WO2014091520

(87)【国際公開日】20140619

【審査請求日】2015年6月5日

(73)【特許権者】

【識別番号】000005016

【氏名又は名称】パイオニア株式会社

(73)【特許権者】

【識別番号】503213291

【氏名又は名称】パイオニア・マイクロ・テクノロジー株式会社

(74)【代理人】

【識別番号】110001623

【氏名又は名称】特許業務法人真菱国際特許事務所

(72)【発明者】

【氏名】埴原 甲二

(72)【発明者】

【氏名】杉田 哲郎

【審査官】 小林 大介

(56)【参考文献】

【文献】 特開２０１１−０４４５５６（ＪＰ，Ａ）

【文献】 特開２０１２−０２３２７３（ＪＰ，Ａ）

【文献】 特開２００９−２１８５０７（ＪＰ，Ａ）

【文献】 特開２００６−２６１４８０（ＪＰ，Ａ）

【文献】 特開２００９−２１２５４１（ＪＰ，Ａ）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｈ０１Ｇ ５／１６

Ｂ８１Ｂ ７／０４

Ｈ０１Ｌ ２９／８４

(57)【特許請求の範囲】

【請求項1】

同一基板上に設けられたｎ個の可変容量素子を、備え、
前記各可変容量素子は、
第１電極と、
前記第１電極と対向する第２電極と、
前記第１電極に対し、前記第２電極を離接させる駆動部と、を有し、
前記第１電極および前記第２電極のうち一方の電極は、他方の電極と対向する対向面に、１個以上の突出部が突出形成され、
前記ｎ個の可変容量素子間で、前記各突出部が同一の形状および大きさに形成されていると共に、前記突出部の個数が相違することを特徴とする可変容量アレイ。
ただし、ｎは２以上の整数である。

【請求項2】

前記他方の電極は、前記突出部が形成された前記一方の電極と対向する対向面に、絶縁膜が形成されていることを特徴とする請求項１に記載の可変容量アレイ。

【請求項3】

前記一方の電極は、前記各突出部の先端面に、絶縁膜が形成されていることを特徴とする請求項１または２に記載の可変容量アレイ。

【請求項4】

前記一方の電極は、前記各突出部の基端部に、絶縁膜が形成されていることを特徴とする請求項１ないし３のいずれかに記載の可変容量アレイ。

【請求項5】

前記一方の電極は、前記各突出部の基端部と先端部との間に、絶縁膜が形成されていることを特徴とする請求項１ないし４のいずれかに記載の可変容量アレイ。

【請求項6】

前記他方の電極は、前記突出部が形成された前記一方の電極と対向する対向面に、前記各突出部と対応する１個以上の凸部が突出形成されており、
前記ｎ個の可変容量素子間で、前記各凸部が同一の形状および大きさに形成されていると共に、前記凸部の個数が相違することを特徴とする請求項１ないし５のいずれかに記載の可変容量アレイ。

【請求項7】

前記各可変容量素子は、前記突出部を、２^ｍ×ｐ個有することを特徴とする請求項１ないし６のいずれかに記載の可変容量アレイ。
ただし、ｍは、０から（ｎ−１）のいずれかの整数であって、前記可変容量素子ごとに異なる数である。ｐは、１以上の整数であって、前記ｎ個の可変容量素子に共通の数である。

【請求項8】

前記駆動部が、静電アクチュエーターであることを特徴とする請求項１ないし７のいずれかに記載の可変容量アレイ。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、同一基板上に複数の可変容量素子を備えた可変容量アレイに関するものである。

【背景技術】

【0002】

従来、シグナル線と容量電極との対向面積が相違する４つのデジタル可変容量素子で１６通りの静電容量を実現したＭＥＭＳ（Micro Electro Mechanical Systems）可変容量が知られている。このＭＥＭＳ可変容量では、４つのデジタル可変容量素子間で、容量電極に対して大小異なる開口部を１または複数形成することで、シグナル線との対向面積を相違させている（非特許文献１参照）。

【先行技術文献】

【非特許文献】

【0003】

【非特許文献1】株式会社東芝 セミコンダクター社 半導体研究開発センター、「インテリジェントバイポーラ駆動（ＩＢＡ）を用いたＲＦ−ＭＥＭＳ可変容量」、［online］、［平成２４年１１月６日検索］、インターネット<http://www.toshiba.co.jp/about/press/2008_02/0702/RF-MEMS.pdf>

【発明の概要】

【発明が解決しようとする課題】

【0004】

しかしながら、従来のＭＥＭＳ可変容量（可変容量アレイ）では、４つのデジタル可変容量素子間で、容量電極に形成する開口部が大小異なることから、エッチング剤のまわり方等に違いが生じ、開口部を狙い通りに（マスクパターン通りに）形成することが困難であった。このような製造プロセス上のばらつきから、特にデジタル可変容量素子の数が多い場合に、デジタル可変容量素子間における対向面積の比（例えば１：２：４：８・・・）が不揃いとなる。したがって、ＭＥＭＳ可変容量が静電容量のリニアリティに劣るものとなっていた。
これに対し、同一構造の可変容量素子を、それぞれ例えば１個、２個、４個、８個備えた４組の可変容量部を設け、各可変容量部内で可変容量素子を同一動作させることで、従来のＭＥＭＳ可変容量と同様に、１６通りの静電容量を実現することが考えられる。しかしながら、この場合には、ＭＥＭＳ可変容量における静電容量のリニアリティは確保できるが、チップ面積が大きくなってしまう。

【0005】

本発明は、チップ面積が大きくなることなく、静電容量のリニアリティに優れた可変容量アレイを提供することを目的とする。

【課題を解決するための手段】

【0006】

本発明の可変容量アレイは、同一基板上に設けられたｎ個の可変容量素子を、備え、各可変容量素子は、第１電極と、第１電極と対向する第２電極と、第１電極に対し、第２電極を離接させる駆動部と、を有し、第１電極および第２電極のうち一方の電極は、他方の電極と対向する対向面に、１個以上の突出部が突出形成され、ｎ個の可変容量素子間で、各突出部が同一の形状および大きさに形成されていると共に、突出部の個数が相違することを特徴とする。ただし、ｎは２以上の整数である。

【0007】

この構成によれば、一方の電極に突出部が形成されているため、各可変容量素子における第１電極と第２電極との近接時（ＯＮ時）の静電容量は、一方の電極に形成された突出部と他方の電極との対向面積で決まる。また、各突出部が、ｎ個の可変容量素子間で同一の形状および大きさ（面積）に形成されているため、ｎ個の可変容量素子間における対向面積の比は、突出部の個数の比と等しくなる。したがって、ｎ個の可変容量素子間における第１電極と第２電極との近接時（ＯＮ時）の静電容量の比は、突出部の個数の比と等しくなる。さらに、各突出部は、ｎ個の可変容量素子間で同一の形状および大きさであるため、エッチング剤のまわり方の違い等、製造プロセス上のばらつきの影響を受けることなく、各突出部を均等に形成することができる。これゆえ、ｎ個の可変容量素子間における第１電極と第２電極との近接時（ＯＮ時）の静電容量の比が、突出部の個数の比と正確に等しくなる。したがって、チップ面積が大きくなることなく、可変容量アレイにおける静電容量のリニアリティを高めることができる。

【図面の簡単な説明】

【0008】

【図1】本発明の一実施形態に係る可変容量アレイを示す平面図である。

【図2】図１のII−II切断線による可変容量素子の断面図である。

【図3】（ａ）は、可変容量素子における固定用容量電極および可動容量電極の平面図、（ｂ）は、（ａ）のｂ−ｂ切断線による断面図である。

【図4】シリコン基板上に固定容量電極および固定側突出部を形成する製造プロセスの一例を示す図である。

【図5】シリコン基板上に固定容量電極および固定側突出部を形成する製造プロセスの他の例を示す図である。

【図6】可変容量素子の変形例であって、可動容量電極に可動側突出部が形成されたものを示す図である。

【図7】可変容量素子の変形例であって、容量側絶縁膜の形成箇所を変えたものを示す図である。

【図8】可変容量素子の変形例であって、固定容量電極を２つに分けたものを示す図である。

【図9】可変容量素子の変形例であって、固定容量電極と可動電極の両側に突出部を形成したものを示す図である。

【発明を実施するための形態】

【0009】

以下、添付の図面を参照して、本発明の一実施形態に係る可変容量アレイについて説明する。この可変容量アレイは、ＭＥＭＳデバイスであり、半導体集積回路作製技術を用いて、シリコン基板などの半導体基板上に、電子回路および機械構造を作り込むことで構成されている。

【0010】

図１に示すように、可変容量アレイ１は、６個の可変容量素子１０で構成されている。６個の可変容量素子１０は、同一のシリコン基板２において、Ｙ方向（図１の上下方向）に沿って並設されている。シリコン基板２の表面には、絶縁層３が成膜されており、この絶縁層３上に、６個の可変容量素子１０が形成されている。

【0011】

６個の可変容量素子１０は、後述する固定側突出部１４の個数が異なる点を除き、互いに同じ構成を有している。６個の可変容量素子１０は、詳細は後述するが、それぞれ、２^ｍＣ［ｐＦ］（ｍは０〜５のいずれかの整数）とＣ_ｍｉｎ［ｐＦ］（実質的に０［ｐＦ］）とで２値的に静電容量を可変する。これにより、可変容量アレイ１は、全体として、２^６通り（６ビット）の静電容量を等間隔（Ｃ［ｐＦ］間隔）で可変できるようになっている。
なお、可変容量素子１０の個数は、２個以上であれば特に限定されるものではないが、可変容量素子１０の個数が多い（６個以上）ほど、従来の構成では製造プロセス上のばらつきの影響を受けやすいため、本発明が有用である。

【0012】

図１および図２に示すように、各可変容量素子１０は、絶縁層３上でＹ方向に延在する固定容量電極１１と、固定容量電極１１と対向する可動容量電極１２と、可動容量電極１２のＸ方向（図１の左右方向）の両外側に設けられた一対の静電アクチュエーター１３とを備えている。可動容量電極１２と静電アクチュエーター１３とは、絶縁体で構成された接続部１５を介して接続されている。固定容量電極１１は、単一のものが、６個の可変容量素子１０に共通して用いられる。また、詳細は後述するが、固定容量電極１１は、その上面（可動容量電極１２と対向する対可動対向面１１ａ）に、固定側突出部１４が突出形成されている。

【0013】

ここでは、固定容量電極１１は、ＲＦ（Radio Frequency）信号が流れる電極であり、可動容量電極１２は、グランド接続される電極である。各可変容量素子１０における固定容量電極１１と可動容量電極１２との距離が変動して、可変容量アレイ１における静電容量が変動すると、ＲＦ信号が流れる固定容量電極１１の電位が変化し、それに応じたＲＦ電圧が、固定容量電極１１および可動容量電極１２から出力される。

【0014】

静電アクチュエーター１３は、固定容量電極１１に対して可動容量電極１２を離接させる。静電アクチュエーター１３により、可動容量電極１２が固定容量電極１１に向かって駆動すると、可動容量電極１２の下面（固定容量電極１１と対向する対固定対向面１２ａ）を覆う容量側絶縁膜１６が、固定容量電極１１と接触する（図２（ｂ）参照）。すなわち、容量側絶縁膜１６は、固定容量電極１１と可動容量電極１２との接触による短絡を防止している。容量側絶縁膜１６の厚さ（Ｔ_ｃ）は、数十ｎｍ程度である。なお、本実施形態では、可動容量電極１２は、一対の静電アクチュエーター１３により、両持ち構造（ブリッジ構造）となっているが、これを片持ち構造（カンチレバー構造）としてもよい。

【0015】

各静電アクチュエーター１３は、絶縁層３上に形成された固定駆動電極２１と、固定駆動電極２１に対向する可動駆動電極２２とを備えている。可動駆動電極２２のＸ方向内側の端部は、接続部１５を介して可動容量電極１２に接続されている。一方、可動駆動電極２２のＸ方向外側には、バネ構造部２３が一体に形成されている。バネ構造部２３の端部は、絶縁層３上に突設されたアンカー２４に接続されている。

【0016】

そして、静電アクチュエーター１３は、固定駆動電極２１と可動駆動電極２２との間に駆動電圧が印加されると、両電極間に静電気力が生じ、可動駆動電極２２が固定駆動電極２１に引き寄せられ、固定駆動電極２１の表面を覆う駆動側絶縁膜２５と接触する。これにより、可動駆動電極２２と接続された可動容量電極１２が固定容量電極１１に近づき、固定容量電極１１と可動容量電極１２との距離が短くなる（図２（ｂ）参照）。つまり、静電容量がＣ_ｏｎ（後述する）［ｐＦ］へと変化する。

【0017】

一方、固定駆動電極２１と可動駆動電極２２との間の駆動電圧の印加が解除されると、両電極間の静電気力がなくなり、バネ構造部２３のバネ力により、可動駆動電極２２が固定駆動電極２１から離れる。これにより、可動駆動電極２２と接続された可動容量電極１２が固定容量電極１１から離れ、固定容量電極１１と可動容量電極１２との距離が長くなる（図２（ａ）参照）。つまり、静電容量がＣ_ｏｆｆ（後述する）［ｐＦ］へと変化する。

【0018】

このようにして、静電アクチュエーター１３は、可動容量電極１２を固定容量電極１１に対して離接させ、これにより、各可変容量素子１０における静電容量が２値的に変化する。なお、本実施形態では、可動容量電極１２を駆動するアクチュエーター（駆動部）として、静電型のものを用いたが、これに限定されるものではなく、例えば、圧電型、電磁型、熱型のものを用いてもよい。

【0019】

続いて、図３を参照して、固定容量電極１１に形成された固定側突出部１４について説明する。固定側突出部１４は、６個の可変容量素子１０において、それぞれ２^ｍ個形成されている（ｍは、０から５のいずれかの整数であって、可変容量素子１０ごとに異なる数である）。すなわち、図１に示したように、６個の可変容量素子１０は、図示上側の可変容量素子１０から順に、１個、２個、４個、８個、１６個、３２個の固定側突出部１４を有している。各固定側突出部１４は、可動容量電極１２と対向する対可動対向面１１ａに突出形成されている。さらに、各固定側突出部１４は、６個の可変容量素子１０間で、同一の形状および大きさに形成されている。各固定側突出部１４の高さ（Ｔ_１）は、例えば数百ｎｍ程度である。

【0020】

なお、６個の可変容量素子１０における固定側突出部１４の個数のパターンは、これに限定されるものではなく任意であるが、２^ｍ×ｐ個（例えば、３個、６個、１２個、２４個、４８個、９６個）であれば、６個の可変容量素子１０によって２^６通りの静電容量を等間隔で得ることができる。また、本実施形態では、各固定側突出部１４は、四角柱状に形成されているが、これに限定されるものではなく、例えば円柱状であってもよい。

【0021】

ここで、各可変容量素子１０において、可動容量電極１２が固定容量電極１１から離れたＯＦＦ時の静電容量（Ｃ_ｏｆｆ）、および可動容量電極１２が固定容量電極１１に近づいたＯＮ時の静電容量（Ｃ_ｏｎ）は、それぞれ数式（１）、数式（２）で与えられる。

【数1】

【0022】

数式（２）において、Ｔ_ｃ／εｒ_ｃ＜＜Ｔ_１であるから、各可変容量素子１０におけるＯＮ時の静電容量（Ｃ_ｏｎ）は、（Ｓ２）にはよらず、固定側突出部１４と可動容量電極１２との対向面積（Ｓ１）によって実質的に決定され、数式（３）で表される。

【数2】

各固定側突出部１４は、上述したように、６個の可変容量素子１０間で、同一の形状および大きさに形成されている。このため、６個の可変容量素子１０間における固定側突出部１４と可動容量電極１２との対向面積（Ｓ１）の比は、各可変容量素子１０に形成された固定側突出部１４の個数の比と等しく、１：２：４：８：１６：３２となる。したがって、各可変容量素子１０におけるＯＮ時の静電容量（Ｃ_ｏｎ）は、上述したように２^ｍＣ［ｐＦ］（ｍは０〜５のいずれかの整数）となり、その比が、１：２：４：８：１６：３２となる。

【0023】

以上の構成を有する可変容量アレイ１は、ＭＥＭＳ技術を用いて適宜設計可能であるが、図４を参照して、シリコン基板２上に固定容量電極１１および固定側突出部１４を形成する製造プロセスの一例について説明する。まず、絶縁層３を形成したシリコン基板２上に、第１導電層３１および第２導電層３２を順に成膜する（図４（ａ）参照）。続いて、第２導電層３２上に、固定側突出部１４に対応した第２レジストパターン３４を形成する（図４（ｂ）参照）。続いて、第２レジストパターン３４をマスクにして、第２導電層３２をエッチングする。エッチングされた第２導電層３２が、固定側突出部１４となる（図４（ｃ）参照）。このとき、各固定側突出部１４（これに対応するマスクパターン）は、６個の可変容量素子１０間で同一の形状および大きさであるため、エッチング剤のまわり方の違い等による影響を受けることなく、各固定側突出部１４が均等に形成される。

【0024】

エッチング後、第２レジストパターン３４を除去すると共に、第１導電層３１および第２導電層３２（固定側突出部１４）上に、固定容量電極１１に対応した第１レジストパターン３３を形成する（図４（ｄ）参照）。続いて、第１レジストパターン３３をマスクにして、第１導電層３１をエッチングする。エッチングされた第１導電層３１が、固定容量電極１１となる（図４（ｅ）参照）。エッチング後、第１レジストパターン３３を除去し、シリコン基板２上に形成された固定容量電極１１および固定側突出部１４を得る（図４（ｆ）参照）。

【0025】

さらに、図５を参照して、シリコン基板２上に固定容量電極１１および固定側突出部１４を形成する製造プロセスの他の例について説明する。まず、絶縁層３を形成したシリコン基板２上に、第１導電層３１を成膜する（図５（ａ）参照）。続いて、第１導電層３１上に、固定容量電極１１に対応した第１レジストパターン３３を形成する（図５（ｂ）参照）。続いて、第１レジストパターン３３をマスクにして、第１導電層３１をエッチングする。エッチングされた第１導電層３１が、固定容量電極１１となる（図５（ｃ）参照）。

【0026】

エッチング後、第１レジストパターン３３を除去すると共に、絶縁層３および第１導電層３１（固定容量電極１１）上に、第２導電層３２を成膜する（図５（ｄ）参照）。続いて、第２導電層３２上に、固定側突出部１４に対応した第２レジストパターン３４を形成する（図５（ｅ）参照）。続いて、第２レジストパターン３４をマスクにして、第２導電層３２をエッチングする。エッチングされた第２導電層３２が、固定側突出部１４となる（図５（ｆ）参照）。ここでも、各固定側突出部１４（これに対応するマスクパターン）は、６個の可変容量素子１０間で同一の形状および大きさであるため、エッチング剤のまわり方の違い等による影響を受けることなく、各固定側突出部１４が均等に形成される。そして、エッチング後、第２レジストパターン３４を除去し、シリコン基板２上に形成された固定容量電極１１および固定側突出部１４を得る（図５（ｇ）参照）。
なお、この変形例においては、第２導電層３２のエッチングにおいて、第１導電層３１（固定容量電極１１）の周辺部に形成された第２導電層３２が、断面略扇形状の残部３２ａとなって残るため、形状が不安定となる。また、この残部３２ａが製造プロセス中に取れてトラブルを起こすおそれもある。このため、図４に示した製造プロセスのほうが、より好ましい。

【0027】

以上のように、本実施形態の可変容量アレイ１によれば、固定容量電極１１に固定側突出部１４が形成されているため、各可変容量素子１０における固定容量電極１１と可動容量電極１２との近接時（ＯＮ時）の静電容量は、固定側突出部１４と可動容量電極１２との対向面積で決まる。また、各固定側突出部１４が、６個の可変容量素子１０間で、同一の形状および大きさ（面積）に形成されているため、６個の可変容量素子１０間における対向面積の比は、固定側突出部１４の個数の比と等しくなる。したがって、６個の可変容量素子１０間におけるＯＮ時の静電容量の比は、固定側突出部１４の個数の比と等しくなる。さらに、各固定側突出部１４は、６個の可変容量素子１０間で同一の形状および大きさであるため、エッチング剤のまわり方の違い等、製造プロセス上のばらつきの影響を受けることなく、各固定側突出部１４を均等に形成することができる。このため、６個の可変容量素子１０間におけるＯＮ時の静電容量の比が、固定側突出部１４の個数の比と正確に等しくなる。したがって、チップ面積が大きくなることなく、可変容量アレイ１における静電容量のリニアリティを高めることができる。

【0028】

次に、図６ないし図８を参照して、可変容量素子１０の変形例について説明する。上記の実施形態では、固定容量電極１１の対可動対向面１１ａに固定側突出部１４を形成したが、これに代えて、可動容量電極１２の対固定対向面１２ａに可動側突出部１７を形成するようにしてもよい（図６参照）。この場合、固定側突出部１４と同様に、可動側突出部１７を、６個の可変容量素子１０において、それぞれ２^ｍ個（ｍは、０から５のいずれかの整数であって、可変容量素子１０ごとに異なる数である）形成すると共に、６個の可変容量素子１０間で、同一の形状および大きさに形成する。なお、固定容量電極１１の対可動対向面１１ａには、容量側絶縁膜１６が形成される。

【0029】

さらに、上記の実施形態では、容量側絶縁膜１６を、可動容量電極１２の対固定対向面１２ａに形成したが、容量側絶縁膜１６の位置はこれに限定されるものではない。例えば、容量側絶縁膜１６を、対固定対向面１２ａに代え、各固定側突出部１４の先端面に形成してもよく（図７（ａ１）（ａ２）参照）、対固定対向面１２ａに形成すると共に各固定側突出部１４の先端面に形成してもよい（図７（ｂ１）（ｂ２）参照）。なお、各固定側突出部１４の先端面に形成される容量側絶縁膜１６は、図７（ａ１）および図７（ｂ１）に示したように、複数の固定側突出部１４に亘って連続していてもよく、或いは、図７（ａ２）および図７（ｂ２）に示したように、各固定側突出部１４ごとに形成してもよい。

【0030】

また、容量側絶縁膜１６を、各固定側突出部１４の基端部に形成してもよく（図７（ｃ１）（ｃ２）参照）、これに加え、各固定側突出部１４の先端面に形成してもよい（図７（ｄ１）（ｄ２）参照）。各固定側突出部１４の基端部に形成される容量側絶縁膜１６は、図７（ｃ１）および図７（ｄ１）に示したように、複数の固定側突出部１４に亘って連続していてもよく、或いは、図７（ｃ２）および図７（ｄ２）に示したように、各固定側突出部１４ごとに形成してもよい。また、図７（ｄ１）（ｄ２）に示したように、容量側絶縁膜１６を、各固定側突出部１４の先端面と基端部の双方に形成してもよい。さらに、容量側絶縁膜１６を、各固定側突出部１４の基端部と先端部との間に形成してもよい（図７（ｅ１）（ｅ２）参照）。この場合、容量側絶縁膜１６を間に挟んだ各固定側突出部１４の先端部と基端部とで、可動容量電極１２に対向する面積が等しくてもよく（図７（ｅ１）参照）、異なってもよい（図７（ｅ２）参照）。また、容量側絶縁膜１６を、各固定側突出部１４の基端部と先端部との間に加え、各固定側突出部１４の先端面および基端部の少なくとも一方に形成してもよい。なお、容量側絶縁膜１６に代えて、可動容量電極１２が固定容量電極１１（固定側突出部１４）に近接した際に、空隙（エアーギャップ）を形成する構成であってもよい。これらの変形例は、可動容量電極１２に可動側突出部１７を形成した場合にも、同様に適用可能である。

【0031】

さらに、本実施形態では、各可変容量素子１０において、固定容量電極１１を単一のもので構成したが、図８に示すように、Ｘ方向に並設した２つの電極に分けてこれを構成してもよい。この場合、例えば、一方の固定容量電極１１を、ＲＦ信号が流れる電極とし、他方の固定容量電極１１を、グランド接続される電極とする。また、２つの固定容量電極１１には、それぞれ固定側突出部１４が形成される。各可変容量素子１０における静電容量は、一方の固定容量電極１１と可動容量電極１２との間の静電容量と、可動容量電極１２と他方の固定容量電極１１との間の静電容量とが直列接続されて構成される。６個の可変容量素子１０間において、この直接続された静電容量の比が、例えば、１：２：４：８：１６：３２となるようにする。この場合、固定側突出部１４の個数を、例えば、各可変容量素子１０における２つの固定容量電極１１間で同数ずつとし、且つ６個の可変容量素子１０間で、１：２：４：８：１６：３２の比となるように形成すればよい。

【0032】

また、図１、図２、図６、図７および図８では、固定容量電極１１および可動容量電極１２の一方のみに、突出部（固定側突出部１４または可動側突出部１７）のある構造をしめしたが、図９のように、固定容量電極１１および可動容量電極１２の双方に突出部（固定側突出部１４および可動側突出部１７）があってもよい。この場合、各可変容量素子１０において、可動容量電極１２が固定容量電極１１から離れたＯＦＦ時の静電容量（Ｃ_ｏｆｆ）、および可動容量電極１２が固定容量電極１１に近づいたＯＮ時の静電容量（Ｃ_ｏｎ）は、それぞれ数式（４）、数式（５）で与えられる。

【数3】

【0033】

数式（５）において、Ｔ_ｃ／εｒ_ｃ＜＜Ｔ_１、且つＴ_ｃ／εｒ_ｃ＜＜Ｔ_２であるから、各可変容量素子１０におけるＯＮ時の静電容量（Ｃ_ｏｎ）は、（Ｓ２）、（Ｓ３）および（Ｓ４）にはよらず、固定側突出部１４と可動側突出部１７との対向面積（Ｓ１）によって実質的に決定され、数式（６）で表される。

【数4】

この構成における固定側突出部１４および可動側突出部１７は、特許請求の範囲における「突出部」および「凸部」の一例である。

【符号の説明】

【0034】

１：可変容量アレイ、１０：可変容量素子、１１：固定容量電極、１１ａ：対可動対向面、１２：可動容量電極、１２ａ：対固定対向面、１３：静電アクチュエーター、１４：固定側突出部、１６：容量側絶縁膜、１７：可動側突出部

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】