特許第5979495号(P5979495)IP Force 特許公報掲載プロジェクト 2022.1.31 β版

知財求人 - 知財ポータルサイト「IP Force」

▶ SHマテリアル株式会社の特許一覧

<>
  • 特許5979495-半導体素子搭載用基板の製造方法 図000002
  • 特許5979495-半導体素子搭載用基板の製造方法 図000003
  • 特許5979495-半導体素子搭載用基板の製造方法 図000004
  • 特許5979495-半導体素子搭載用基板の製造方法 図000005
< >
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】5979495
(24)【登録日】2016年8月5日
(45)【発行日】2016年8月24日
(54)【発明の名称】半導体素子搭載用基板の製造方法
(51)【国際特許分類】
   H01L 23/12 20060101AFI20160817BHJP
【FI】
   H01L23/12 501T
【請求項の数】4
【全頁数】11
(21)【出願番号】特願2013-56466(P2013-56466)
(22)【出願日】2013年3月19日
(65)【公開番号】特開2014-183172(P2014-183172A)
(43)【公開日】2014年9月29日
【審査請求日】2015年8月4日
(73)【特許権者】
【識別番号】513237652
【氏名又は名称】SHマテリアル株式会社
(74)【代理人】
【識別番号】110001405
【氏名又は名称】特許業務法人篠原国際特許事務所
(72)【発明者】
【氏名】細樅 茂
【審査官】 木下 直哉
(56)【参考文献】
【文献】 特開2004−119728(JP,A)
【文献】 特開平6−5631(JP,A)
【文献】 特開2000−22131(JP,A)
【文献】 米国特許出願公開第2013/0026639(US,A1)
(58)【調査した分野】(Int.Cl.,DB名)
H01L 23/12−23/15
(57)【特許請求の範囲】
【請求項1】
導電性を有する基板の表面に端子等となるめっき層を備えた半導体素子搭載用基板の製造方法であって、メインの感光波長が異なる2種類のドライフィルムレジストを用いて前記基板の表面にこの2種類のドライフィルムレジストで複数層のレジスト層を形成する工程と、前記複数層のレジスト層の上から第1の露光用マスクを用いて前記複数層のレジスト層の中から特定のレジスト層のみを第1のパターンに感光する第1の露光工程と、前記複数層のレジスト層の上から第2の露光用マスクを用いて前記複数層のレジスト層の中から別のレジスト層を第2のパターンに感光する第2の露光工程と、前記複数層のレジスト層の未露光部分を除去して前記基板の表面を部分的に露出させて開口部を有するレジストマスクを形成する現像工程と、前記基板の表面が露出している部分に所望のめっきを施してめっき層を形成する工程と、前記レジストマスクを除去する工程を順次経ることを特徴とする半導体素子搭載用基板の製造方法。
【請求項2】
前記第1の露光用マスクと前記第2の露光用マスクは描かれているパターンが異なり、この描かれているパターンが異なる第1と第2の露光用マスクを用いて前記2種類のドライフィルムレジストからなる前記複数層のレジスト層を露光し現像することによって、前記基板表面が露出しているめっき用のレジストマスクの前記開口部の断面に段差が形成されることを特徴とする請求項1に記載の半導体素子搭載用基板の製造方法。
【請求項3】
露光の際に、バンドパスフィルタを用いて所定の波長の紫外線を選択して前記第1の露光工程または前記第2の露光工程を行うことを特徴とする請求項1または請求項2に記載の半導体素子搭載用基板の製造方法。
【請求項4】
露光の際に、選ばれたレジスト層のみを露光できる波長の紫外線を使用して前記第1の露光工程または前記第2の露光工程を行うことを特徴とする請求項1または請求項2に記載の半導体素子搭載用基板の製造方法。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、金属板などの導電性を有する基板の表面に端子等となるめっき層を備えた半導体素子搭載用基板の製造方法に関する。
【背景技術】
【0002】
導電性を有する基材の一面側に、所定のパターンでレジストマスクを形成し、レジストマスクから露出した基材に導電性金属をめっきして半導体素子搭載用の金属層と外部と接続するための電極層とを形成し、レジストマスクを除去することで半導体素子搭載用基板を形成し、次いでこの半導体素子搭載用基板を用いて、半導体素子搭載用基板の金属層部分に半導体素子を搭載し、半導体素子と電極層をワイヤボンディングした後樹脂封止を行い、基材を除去することで、樹脂側に金属層および電極層を露出させるようにした半導体装置が知られている。
【0003】
このような半導体装置は、従来リードフレームと呼ばれる0.1〜0.25mmの厚さの金属基材で形成されていたが、軽薄短小化の要求から金属基材の代わりに0.01〜0.08mm程度の厚さでめっきにより形成した金属層、電極層を使用することで薄化を実現している。そしてこの場合、基材を除去するに際して、めっきにより形成した金属層や電極層が封止樹脂と確実に密着し樹脂側に残ることが重要である。
【0004】
特許文献1には、形成したレジストマスクを超えて導電性金属を電着(めっき)させることで、金属層と電極層の上端部周縁に張り出し部を有する半導体素子搭載用基板を得て、樹脂封止の際に金属層および電極層の張り出し部が樹脂に食い込む形となって確実に樹脂側に残るようにすることが記載されている。
【0005】
特許文献2には、レジストマスクを形成する際に散乱紫外光を用いてレジストマスクを台形に形成することで金属層あるいは電極層を断面逆台形の形状に形成することが記載されている。
【先行技術文献】
【特許文献】
【0006】
【特許文献1】特開2002−9196号公報
【特許文献2】特開2007−103450号公報
【発明の概要】
【発明が解決しようとする課題】
【0007】
特許文献1に示されるレジストマスクを超えて導電性金属を電着させる方法は、形成する金属層および電極層は、レジストマスクをオーバーハングさせてめっきを施すことによって形成する製造方法である。そして、その金属層および電極層の庇となるオーバーハング量は、レジストマスクを超えてからのめっき厚に比例する。しかし、レジストマスクのパターン形状やめっき条件によっては、めっき厚のばらつきも大きくなるため、金属層および電極層の庇長さも同様にばらつきが大きくなる。それ故、半導体搭載用基板の金属層および電極層の寸法や間隔などを設定する場合、この庇長さのばらつきを考慮しなければならず、金属層および電極層の寸法や間隔を小さくしづらい問題がある。
【0008】
また、特許文献2に示される散乱紫外光を用いてレジスト層の開口部の断面形状を台形に形成する方法は、使用するレジストの厚さが25μm程度までの厚さには効果的である。よって、特許文献2に示される方法は形成される金属層あるいは電極層の厚さが約20μm程度までであれば有効な方法であるといえる。
【0009】
しかし、例えばレジスト層を厚くして50μm程度とした場合、紫外光がレジストに吸収され金属板方向になるほど光が減衰していくため、開口部断面形状の台形の角度が90度(すなわち長方形)に近くなり、あるいはこれよりさらに大きくなって金属板側が長辺となる通常の台形形状となってしまい、金属層あるいは電極層の形状が逆台形を成さなくなるため、金属層あるいは電極層と樹脂との密着性が低下することになる。
【0010】
すなわち、半導体素子搭載用基板の金属層および電極層と樹脂との密着性をより向上させるためには、金属層および電極層の厚さをより厚くするか、或いは樹脂に食い込むようにするために、金属層および電極層の断面形状を逆台形形状あるいは凹凸形状に形成することが有効である。
【0011】
したがって、レジスト層を厚くして、金属層や電極層の厚みを厚くするとともに断面逆台形形状や凹凸形状のめっき層が形成されることとなるレジストマスクを形成し、そしてこのレジストマスクを用いて断面が逆台形形状や凹凸形状のめっき層を形成することがより好ましい。また、めっき層によって形成される金属層や電極層の必要な厚みは逆台形の形状や凹凸の形状によっても異なるが、基本的にはめっき層は金属層や電極層の厚みが30〜100μm程度となるように半導体素子搭載用基板を製造することが必要である。
【0012】
そこで、本発明の半導体素子搭載用基板の製造方法は上述した課題を解決するためになされたものであり、金属層や電極層が厚く且つ金属層や電極層の断面形状が凹凸を有して形成されることにより、金属層や電極層と樹脂との密着性がより高められる半導体素子搭載用基板を提供できるようにすることを目的とする。
【課題を解決するための手段】
【0013】
上記目的を達成するために、本発明の半導体素子搭載用基板の製造方法は、導電性を有する基板の表面に端子等となるめっき層を備えた半導体素子搭載用基板の製造方法であって、メインの感光波長が異なる2種類のドライフィルムレジストを用いて前記基板の表面にこの2種類のドライフィルムレジストで複数層のレジスト層を形成する工程と、前記複数層のレジスト層の上から第1の露光用マスクを用いて前記複数層のレジスト層の中から特定のレジスト層のみを第1のパターンに感光する第1の露光工程と、前記複数層のレジスト層の上から第2の露光用マスクを用いて前記複数層のレジスト層の中から別のレジスト層を第2のパターンに感光する第2の露光工程と、前記複数層のレジスト層の未露光部分を除去して前記基板の表面を部分的に露出させて開口部を有するレジストマスクを形成する現像工程と、前記基板の表面が露出している部分に所望のめっきを施してめっき層を形成する工程と、前記レジストマスクを除去する工程を順次経ることを特徴とする。
【0014】
また、本発明においては、前記第1の露光用マスクと前記第2の露光用マスクは描かれているパターンが異なり、この描かれているパターンが異なる第1と第2の露光用マスクを用いて前記2種類のドライフィルムレジストからなる前記複数層のレジスト層を露光し現像することによって、前記基板表面が露出しているめっき用のレジストマスクの前記開口部の断面に段差が形成されることが好ましい。
【0015】
また、本発明においては、露光の際に、バンドパスフィルタを用いて所定の波長の紫外線を選択して前記第1の露光工程または第2の露光工程を行うことが好ましい。
【0016】
また、本発明においては、露光の際に、選ばれたレジスト層のみを露光できる波長の紫外線を使用して前記第1の露光工程または第2の露光工程を行うことが好ましい。
【発明の効果】
【0017】
半導体基板材料となる導電性材料にメインの感光波長が異なる2種類のドライフィルムレジストを2層、3層と貼り合せ、露光マスクを介して、狙いとする層が感光する単線紫外光で露光することにより、貼り合せた多層ドライフィルムレジスト中の狙いの層のみにパターニング露光を行いこれを各層に施してドライフィルムレジストを現像することにより、断面略逆台形形状や断面T形形状あるいは断面凹凸形状の開口部を作製することができ、その後、めっきを電着積層することにより、ドライフィルムレジストの開口部を鋳型としてめっき金属を前記開口部と同形状に形成することができるので、金属層や電極層の断面形状が凹凸を有して形成されることにより、金属層や電極層と樹脂との密着性を高められる半導体素子搭載用基板を提供できる。
【図面の簡単な説明】
【0018】
図1】(1)は、本発明の製造方法により、導電性を有する基板にメインの感光波長が異なる2種類のドライフィルムレジストを用いて2層のレジストマスクを形成して処理を進め、所望のめっきを施した時の断面図であり、(2)および(3)は、感光波長の異なる2種類のドライフィルムレジストを用いて3層のレジストマスクを形成して、所望のめっきを施した時の断面図である。
図2】(a)から(e)は、実施例1に示すレジスト層が2層の場合の本発明の製造方法の製造フローに沿ったそれぞれの工程における処理を断面図で示したものである。
図3】(a)から(e)は、実施例2に示すレジスト層が3層の場合の本発明の製造方法の製造フローに沿ったそれぞれの工程における処理を断面図で示したものである。
図4】(a)から(e)は、実施例3に示すレジスト層が3層の場合の本発明の製造方法の製造フローに沿ったそれぞれの工程における処理を断面図で示したものである。
【発明を実施するための形態】
【0019】
最初に、導電性を有する基板の表面に感光波長の異なるドライフィルムレジストを用いて2層あるいは3層のレジスト層を形成する。4層以上に形成することも可能であるが、コストアップになることから2層あるいは3層が好ましい。
【0020】
次に、第1の露光用マスクを用いて目的のレジスト層が感光する紫外光によって第1の露光を行い、次に第2の露光用マスクを用いて、他のレジスト層が感光する紫外光によって第2の露光を行い、現像することによって複数層のレジストマスクに開口部を設ける。このとき、開口部断面には複数層のレジストマスクによって凹凸が形成されるように露光用マスクは形成されている。この開口部が形成されたレジストマスクは、めっき用マスクとして使用する。
【0021】
そして形成された開口部には、基板表面が露出しており、必要な電気めっき処理を行なって断面形状が凹凸を有するめっき層を形成した後、レジストマスクを剥離することで半導体素子搭載用基板を得ることができる。
【0022】
より具体的には例えば図1に示すように、半導体基板材料となる導電性材料1にメインの感光波長が異なるドライフィルムレジスト(例:DI用DFR(h線)、汎用DFR(メイン波長i線)など)を2層、3層と貼り合せ、露光マスクを介して、狙いとするレジスト層が感光する単線紫外光(例:h線のみ、i線のみ)で露光することにより、貼り合せた多層レジスト層中の狙いの層のみにパターニング露光を行う。これを各層に施し、レジスト層を現像することにより、2層または3層のレジストマスク10,11,12を形成し断面T形形状(図1の(1))あるいは断面凹凸形状(図1の(2),(3))の開口部を作製する。その後、めっきを電着積層することにより、レジストマスク10,11,12の開口部を鋳型としてめっき金属を前記開口部と同形状に形成してめっき層2を形成する。
【実施例】
【0023】
(実施例1)
次に、本発明の半導体素子搭載用基板の製造方法の一実施例を図2に基づいて説明する。図2(a)に示すように、導電性を有する基板1として厚さ0.15mmのSUS430を用いて、基板1の両面に厚さ25μmのドライフィルムレジスト(旭化成イーマテリアルズ製:ADH−252)をラミネートしレジスト層10を形成した(裏面側は図示せず)。この時のラミネート条件は、ロール温度105℃、ロール圧力0.5MPa、送り速度2.5m/minで行なった。尚、ラミネートしたドライフィルムレジストはネガ型レジストであって、h線照射(感光波長:405nm)による露光が可能なドライフィルムレジストである。
【0024】
次に、片面側(表面側)の前記レジスト層10に重ねて、前記レジスト層10と感光波長の異なる厚さ50μmのドライフィルムレジスト(旭化成イーマテリアルズ製:AQ−5038)を前記と同じ条件でラミネートすることで、上層のレジスト層11を形成した。このドライフィルムレジストもネガ型レジストであるが、i線照射(感光波長:365nm)による露光が可能なドライフィルムレジストである。
【0025】
これで、図2(a)に示すように基板1の表面側には、感光波長の異なる2種類のドライフィルムレジストにより2層のレジスト層10,11が形成され、裏面側(図示せず)には、表面側の下層と同じレジスト層が形成される。
【0026】
次に、図2(b)に示すように、表面側のレジスト層10,11の上に所定のパターンが形成された露光用のマスク20を被せ、そのマスク20と露光用の光源4との間に405nmのバンドパスフィルタ3をセットした。
【0027】
そして、光源4としてメイン波長がi線でh線とg線を含む混線の水銀ランプ(オーク製:ショートアークランプ)を使用して露光を行うことで、表面側の下層のレジスト層10を波長405nmの紫外光によりマスク20に描かれたパターンで感光して硬化させ、裏面側は同じ光源により直接レジスト層10を全面感光させて硬化させた(裏面側は図示せず)。この際の露光量は、表面側が波長405nmの検出器で18mJ/cm2、裏面側が波長365nmの検出器で80mJ/cm2であった。
【0028】
この時、表面側は、405nmのバンドパスフィルタ3によってh線照射による露光を行うこととなり、上層のレジスト層11は、未露光の状態である。裏面側は、混線による露光により全面が硬化したレジストマスクとなる。
【0029】
次に、図2(c)に示すように、表面側のレジスト層10,11の上に露光用の前記マスク20と異なる所定のパターンが形成されたマスク21を被せ、前記の光源4(混線の水銀ランプ)により露光を行なうことで、レジスト層11を露光用のマスク21のパターンで感光して硬化させた。このとき、マスク20とマスク21は、硬化させる平面面積が、後から露光を行なうマスク21の方が小さい露光面積とすることで、先に露光したレジスト層10の未露光部分30を硬化させることは無い。この際の露光量は、波長365nmの検出器にて70mJ/cm2であった。
【0030】
次に、図2(d)に示すように、現像を行なうことで、表面側の上層のレジスト層11は所定のパターンに形成され未露光部分31に開口部41が形成されたレジストマスク11となり、また下層のレジスト層10も未露光部分30に同様に開口部40が形成されてレジストマスク10となり、そして基板1が露出することになる。この現像処理は、1%炭酸ナトリウム液を液温30℃、スプレー圧0.08MPaで約80秒間の加工で実施した。開口部40と開口部41により断面略T字状の開口部が形成されることとなる。
【0031】
そして、図2(e)に示すように、基板1が露出した開口部40,41に対し、表面酸化皮膜除去および一般的なめっき前処理による表面の活性化処理を行なった後、ニッケルめっきを行なって45μmの厚さのめっき層(金属層、電極層)2を形成した。
【0032】
その後、アルカリ溶液により基板1の両面に形成されているレジストマスク10、11を全て剥離することで断面形状が略T字状のめっき層(金属層、電極層)2が形成された半導体素子搭載用基板を得た。
【0033】
なお、光源に水銀ランプを使用せず、特定の波長の紫外線LEDランプを使用することで、バンドパスフィルタを用いることなく、所望のレジスト層を露光することも可能である。
【0034】
また、裏面側に形成するレジスト層は、全面を硬化させるため、どのタイプのドライフィルムレジストを使用しても問題はない。更に、形成するめっき層2は、複数のめっきを積層してもよく、必要に応じて金、パラジウム、ニッケル、銅、コバルト、など及びそれら合金によるめっきを選択し、順次積層して形成することもできる。
【0035】
(実施例2)
次に、3層のドライフィルムレジストを使用した場合の実施例を図3に基づいて説明する。図3(a)に示すように、基板1として厚さ0.15mmのCu板を用いて、基板1の両面に厚さ25μmのドライフィルムレジスト(旭化成イーマテリアルズ製:ADH−252)をラミネートしレジスト層10を形成した(裏面側は図示せず)。この時のラミネート条件は、ロール温度105℃、ロール圧力0.5MPa、送り速度2.5m/minで行なった。尚、ラミネートしたドライフィルムレジストはネガ型レジストであって、h線照射(感光波長:405nm)による露光が可能なレジストである。
【0036】
次に、片面側(表面側)の前記レジスト層10に重ねて、前記レジスト層10と感光波長の異なる厚さ25μmのドライフィルムレジスト(旭化成イーマテリアルズ製:AQ−2558)を前記と同じ条件でラミネートすることで、2層目のレジスト層11を形成した。このドライフィルムレジストもネガ型レジストであるが、i線照射(感光波長:365nm)による露光が可能なレジストである。
【0037】
次に、片面側(表面側)の前記レジスト層10、11に重ねて、前記レジスト層10と同じドライフィルムレジスト(旭化成イーマテリアルズ製:ADH−252)を前記と同じ条件でラミネートし、最上層のレジスト層12を形成した。
【0038】
これで、図3(a)に示すように基板1の表面側には、感光波長の異なる2種類のドライフィルムにより3層のレジスト層10,11,12が順番に形成され、裏面側(図示せず)には、表面側の最下層と同じレジスト層が形成される。
【0039】
次に、図3(b)に示すように、表面側のレジスト層10,11、12の上に所定のパターンが形成された露光用のマスク20を被せ、そのマスク20と露光用の光源4との間に405nmのバンドパスフィルタ3をセットした。
【0040】
そして、光源4としてメイン波長がi線でh線とg線を含む混線の水銀ランプ(オーク製:ショートアークランプ)を使用して露光を行うことで、表面側の最上層のレジスト層12と最下層のレジスト層10を波長405nmの紫外光によりマスク20に描かれたパターンで感光して硬化させ、裏面側は同じ光源により直接レジスト層10を全面感光させて硬化させた(裏面側は図示せず)。この際の露光量は、表面側が波長405nmの検出器で30mJ/cm2、裏面側が波長365nmの検出器で80mJ/cm2であった。
【0041】
この時、表面側は、405nmのバンドパスフィルタ3によってh線照射による露光を行うこととなり、最上層と最下層に挟まれた中間のレジスト層11は、未露光の状態である。裏面側は、混線による露光により全面が硬化したレジスト層となる。
【0042】
次に、図3(c)に示すように、表面側のレジスト層10,11、12の上に露光用の前記マスク20と異なる所定のパターンが形成されたマスク21を被せ、前記の光源4(混線の水銀ランプ)により露光を行なうことで、レジスト層11を露光用のマスク21のパターンで感光して硬化させた。このとき、マスク20とマスク21は、硬化させる平面面積が、後から露光を行なうマスク21の方が小さい露光面積とすることで、先に露光したレジスト層10の未露光部分30とレジスト層12の未露光部分32を硬化させることはない。この際の露光量は、波長365nmの検出器にて70mJ/cm2であった。
【0043】
次に、図3(d)に示すように、現像を行なうことで、表面側の最上層のレジスト層12と最下層のレジスト層10は所定のパターンに形成され、未露光部分32に開口部42が形成されたレジストマスク12となり、また未露光部分30に開口部40が形成されたレジストマスク10となり、また最上層と最下層に挟まれた中間のレジスト層11も未露光部分31に同様に開口部41が形成されてレジストマスク11となり、そして基板1が露出することになる。この現像処理は、1%炭酸ナトリウム液を液温30℃、スプレー圧0.08MPaで約120秒間の加工で実施した。開口部40と開口部41および開口部42により両側に凹形状を持ったレジストマスクの断面形状が形成される。
【0044】
そして、図3(e)に示すように、基板1が露出した開口部40,41、42に対し、表面酸化皮膜除去および一般的なめっき前処理による表面の活性化処理を行なった後、ニッケルめっきを行なって70μmの厚さのめっき層(金属層、電極層)2を形成した。
【0045】
その後、アルカリ溶液により基板1の両面に形成されているレジストマスク10、11、12を全て剥離することで断面形状が、両側に凸形状を持っためっき層(金属層、電極層)2が形成された半導体素子搭載用基板を得た。
【0046】
なお、光源に水銀ランプを使用せず、特定の波長の紫外線LEDランプを使用することで、バンドパスフィルタを用いることなく、必要なレジスト層を露光することも可能である。
【0047】
また、裏面側に形成するレジスト層は、全面を硬化させるため、どのタイプのドライフィルムレジストを使用しても問題はない。更に、形成するめっき層2は、複数のめっきを積層しても良く、必要に応じて金、パラジウム、ニッケル、銅、コバルト、など及びそれら合金によるめっきを選択し、順次積層して形成することもできる。
【0048】
(実施例3)
同じく、3層のドライフィルムレジストを使用した場合の実施例を図4に基づいて説明する。図4(a)に示すように、基板1として厚さ0.15mmのCu板を用いて、基板1の両面に厚さ25μmのドライフィルムレジスト(旭化成イーマテリアルズ製:AQ−2558)をラミネートしレジスト層10を形成した(裏面側は図示せず)。この時のラミネート条件は、ロール温度105℃、ロール圧力0.5MPa、送り速度2.5m/minで行なった。尚、ラミネートしたドライフィルムレジストはネガ型レジストであって、i線照射(感光波長:365nm)による露光が可能なレジストである。
【0049】
次に、片面側(表面側)の前記レジスト層10に重ねて、前記レジスト層10と感光波長の異なる厚さ25μmのドライフィルムレジスト(旭化成イーマテリアルズ製:ADH−252)を前記と同じ条件でラミネートすることで、上層のレジスト層11を形成した。このドライフィルムレジストもネガ型レジストであるが、h線照射(感光波長:405nm)による露光が可能なレジストである。
【0050】
次に、片面側(表面側)の前記レジスト層10、11に重ねて、前記レジスト層10と同じドライフィルムレジスト(旭化成イーマテリアルズ製:AQ−2558)を前記と同じ条件でラミネートし、最上層のレジスト層12を形成した。
【0051】
これで、図4(a)に示すように基板1の表面側には、感光波長の異なる2種類のドライフィルムにより3層のレジスト層10,11,12が順番に形成され、裏面側(図示せず)には、表面側の最下層と同じレジスト層が形成される。
【0052】
次に、図4(b)に示すように、表面側のレジスト層10,11、12の上に所定のパターンが形成された露光用のマスク20を被せ、そのマスク20と露光用の光源4との間に405nmのバンドパスフィルタ3をセットした。
【0053】
そして、光源4としてメイン波長がi線でh線とg線を含む混線の水銀ランプ(オーク製:ショートアークランプ)を使用して露光を行うことで、表面側の中間のレジスト層11を波長405nmの紫外光によりマスク20に描かれたパターンで感光して硬化させ、裏面側は同じ光源により直接レジスト層を全面感光させて硬化させた(裏面側は図示せず)。この際の露光量は、表面側が波長405nmの検出器で16mJ/cm2、裏面側が波長365nmの検出器で80mJ/cm2であった。
【0054】
この時、表面側は、405nmのバンドパスフィルタ3によってh線照射による露光を行うこととなり、最上層のレジスト層12と最下層のレジスト層10は、未露光の状態である。裏面側は、混線による露光により全面が硬化したレジスト層となる。
【0055】
次に、図4(c)に示すように、表面側のレジスト層10,11、12の上に露光用の前記マスク20と異なる所定のパターンが形成されたマスク21を被せ、前記の光源4(混線の水銀ランプ)により露光を行なうことで、最上層のレジスト層12と最下層のレジスト層10を露光用のマスク21のパターンで感光して硬化させた。このとき、マスク20とマスク21は、硬化させる平面面積が、後から露光を行なうマスク21の方が小さい露光面積とすることで、先に露光したレジスト層11の未露光部分31を硬化させることはない。この際の露光量は、波長365nmの検出器にて100mJ/cm2であった。
【0056】
次に、図4(d)に示すように、現像を行なうことで、表面側の最上層のレジスト層12と最下層のレジスト層10は所定のパターンに形成され、未露光部分32に開口部42が形成されたレジストマスク12となり、また未露光部分30に開口部40が形成されたレジストマスク10となり、また最上層と最下層に挟まれた中間のレジスト層11も未露光部分31に同様に開口部41が形成されてレジストマスク11となり、そして基板1が露出することになる。この現像処理は、1%炭酸ナトリウム液を液温30℃、スプレー圧0.08MPaで約120秒間の加工で実施した。開口部40と開口部41および開口部42により両側に凸形状を持ったレジストマスクの断面形状が形成される。
【0057】
そして、図4(e)に示すように、基板1が露出した開口部40,41、42に対し、表面酸化皮膜除去および一般的なめっき前処理による表面の活性化処理を行なった後、ニッケルめっきを行なって70μmの厚さのめっき層(金属層、電極層)2を形成した。
【0058】
その後、アルカリ溶液により基板1の両面に形成されているレジストマスク10、11、12を全て剥離することで断面形状が、両側に凹形状を持っためっき層(金属層、電極層)2が形成された半導体素子搭載用基板を得た。
【0059】
なお、光源に水銀ランプを使用せず、特定の波長の紫外線LEDランプを使用することで、バンドパスフィルタを用いることなく、必要なレジスト層を露光することも可能である。
【0060】
また、裏面側に形成するレジスト層は、全面を硬化させるため、どのタイプのドライフィルムレジストを使用しても問題はない。更に、形成するめっき層2は、複数のめっきを積層しても良く、必要に応じて金、パラジウム、ニッケル、銅、コバルト、など及びそれら合金によるめっきを選択し、順次積層して形成することもできる。
【符号の説明】
【0061】
1・・・基板
2・・・めっき層(金属層、電極層)
3・・・バンドパスフィルタ
4・・・光源
10,11,12・・・レジスト層(レジストマスク)
20,21・・・マスク
30,31,32・・・未露光部分
40,41,42・・・開口部
図1
図2
図3
図4