特許 5981069 複数パワードメインをもつ集積回路設計のための電源分離パスウエイを使用した混雑アウェアバッファリングのための方法および装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】5981069

(24)【登録日】2016年8月5日

(45)【発行日】2016年8月31日

(54)【発明の名称】複数パワードメインをもつ集積回路設計のための電源分離パスウエイを使用した混雑アウェアバッファリングのための方法および装置

(51)【国際特許分類】

   H01L 21/82 20060101AFI20160818BHJP

   H01L 21/822 20060101ALI20160818BHJP

   H01L 27/04 20060101ALI20160818BHJP

【ＦＩ】

   H01L21/82 L

   H01L27/04 D

   H01L21/82 C

【請求項の数】21

【全頁数】19

(21)【出願番号】特願2016-501046(P2016-501046)

(86)(22)【出願日】2014年3月10日

(65)【公表番号】特表2016-517170(P2016-517170A)

(43)【公表日】2016年6月9日

(86)【国際出願番号】US2014022726

(87)【国際公開番号】WO2014150254

(87)【国際公開日】20140925

【審査請求日】2015年11月9日

(31)【優先権主張番号】13/831,360

(32)【優先日】2013年3月14日

(33)【優先権主張国】US

【早期審査対象出願】

(73)【特許権者】

【識別番号】595020643

【氏名又は名称】クゥアルコム・インコーポレイテッド

【氏名又は名称原語表記】ＱＵＡＬＣＯＭＭ ＩＮＣＯＲＰＯＲＡＴＥＤ

(74)【代理人】

【識別番号】100108855

【弁理士】

【氏名又は名称】蔵田 昌俊

(74)【代理人】

【識別番号】100109830

【弁理士】

【氏名又は名称】福原 淑弘

(74)【代理人】

【識別番号】100158805

【弁理士】

【氏名又は名称】井関 守三

(74)【代理人】

【識別番号】100194814

【弁理士】

【氏名又は名称】奥村 元宏

(72)【発明者】

【氏名】ランガナサン、サンダララジャン

(72)【発明者】

【氏名】グプタ、パラス

(72)【発明者】

【氏名】ダセゴウダ、ラグハベンドラ

(72)【発明者】

【氏名】ベルマ、ラジェシュ

(72)【発明者】

【氏名】ナジデサミー、パリッサ

【審査官】 宇多川 勉

(56)【参考文献】

【文献】 特開２００５−００５４９６（ＪＰ，Ａ）

【文献】 特開２００９−１７６８２３（ＪＰ，Ａ）

【文献】 特開２０００−２１６２５１（ＪＰ，Ａ）

【文献】 特開２００７−２４３０７７（ＪＰ，Ａ）

【文献】 特表２０００−５１３５１１（ＪＰ，Ａ）

【文献】 米国特許出願公開第２００７／０２８３３１０（ＵＳ，Ａ１）

【文献】 米国特許第０７９４８２９２（ＵＳ，Ｂ１）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｈ０１Ｌ ２１／８２

Ｈ０１Ｌ ２１／８２２

Ｈ０１Ｌ ２７／０４

(57)【特許請求の範囲】

【請求項1】

半導体装置であって、前記半導体装置は下記を備える、
半導体材料の表面上にある半導体デバイスの配列、ここにおいて、半導体デバイスの前記配列中の各半導体デバイスが第１のパワードメインに関連する、と、
半導体デバイスの前記配列を１つまたは複数のグループに分割する、前記半導体材料の前記表面上に定められた少なくとも１つの電圧パスウエイ、ここにおいて、前記少なくとも１つの電圧パスウエイが、前記第１のパワードメインとは異なる第２のパワードメインに関連する１つまたは複数の回路の配置のために、前記表面上に確保された１つまたは複数のエリアを備える、と、
少なくとも１つの回路要素を少なくとも１つの他の回路要素に電気的に接続するように構成された導電性材料の１つまたは複数の堆積されたネットワーク、ここにおいて、前記１つまたは複数の堆積されたネットワークは前記少なくとも１つの電圧パスウエイを横断し、前記少なくとも１つの回路要素が、前記１つまたは複数の堆積されたネットワークと前記少なくとも１つの電圧パスウエイとの第１の交差部にあり、前記少なくとも１つの他の回路要素が、前記１つまたは複数の堆積されたネットワークと前記少なくとも１つの電圧パスウエイとの第２の交差部にある。

【請求項2】

前記１つまたは複数の回路がバッファのセットを備える、請求項１に記載の半導体装置。

【請求項3】

前記少なくとも１つの電圧パスウエイのロケーションが、前記第２のパワードメインの前記１つまたは複数の回路の配置中にあらかじめ定められる、請求項１に記載の半導体装置。

【請求項4】

前記第１のパワードメインが前記第２のパワードメインとは無関係である、請求項１に記載の半導体装置。

【請求項5】

前記第２のパワードメインに関連する前記１つまたは複数の回路の配置のために前記表面上に確保された前記少なくとも１つの電圧パスウエイの前記１つまたは複数のエリアが、あらかじめ定められたパターンを備える、請求項１に記載の半導体装置。

【請求項6】

前記あらかじめ定められたパターンが幾何学的構成を備える、請求項５に記載の半導体装置。

【請求項7】

前記幾何学的構成がチェッカーボードパターンを備える、請求項６に記載の半導体装置。

【請求項8】

導電性材料の前記１つまたは複数の堆積されたネットワークが前記半導体材料の前記表面の任意の部分を横断し得、前記１つまたは複数の回路が前記少なくとも１つの電圧パスウエイ中のみにある、請求項１に記載の半導体装置。

【請求項9】

半導体デバイスの前記配列が前記少なくとも１つの電圧パスウエイの任意の未使用エリア上にあり得る、請求項１に記載の半導体装置。

【請求項10】

前記第１の交差部が前記第２の交差部とは異なる電圧パスウエイ中にある、請求項１に記載の半導体装置。

【請求項11】

電源分離を使用して半導体装置において信号をバッファするための方法であって、前記方法は下記を備える、
前記半導体装置内の半導体材料の表面上にある半導体デバイスの配列に第１のパワードメインを設けることと、
少なくとも１つの電圧パスウエイに第２のパワードメインを設けること、前記少なくとも１つの電圧パスウエイが、半導体デバイスの前記配列を１つまたは複数のグループに分割し、１つまたは複数の回路を備え、ここにおいて、前記第１のパワードメインが前記第２のパワードメインとは異なる、と、
導電性材料の１つまたは複数の堆積されたネットワークを用いて少なくとも１つの回路要素を少なくとも１つの他の回路要素に電気的に接続すること、ここにおいて、前記１つまたは複数の堆積されたネットワークは前記少なくとも１つの電圧パスウエイを横断し、前記少なくとも１つの回路要素が、前記１つまたは複数の堆積されたネットワークと前記少なくとも１つの電圧パスウエイとの第１の交差部にあり、前記少なくとも１つの他の回路要素が、前記１つまたは複数の堆積されたネットワークと前記少なくとも１つの電圧パスウエイとの第２の交差部にある。

【請求項12】

前記１つまたは複数の回路がバッファのセットを備える、請求項１１に記載の方法。

【請求項13】

前記第１のパワードメインが前記第２のパワードメインとは無関係である、請求項１１に記載の方法。

【請求項14】

前記第２のパワードメインに関連する前記１つまたは複数の回路が、あらかじめ定められたパターンを備える、請求項１１に記載の方法。

【請求項15】

前記あらかじめ定められたパターンが幾何学的構成を備える、請求項１４に記載の方法。

【請求項16】

前記幾何学的構成がチェッカーボードパターンを備える、請求項１５に記載の方法。

【請求項17】

導電性材料の前記１つまたは複数の堆積されたネットワークが前記半導体材料の前記表面の任意の部分を横断し得、前記１つまたは複数の回路が前記少なくとも１つの電圧パスウエイ中のみにある、請求項１１に記載の方法。

【請求項18】

前記第１の交差部が前記第２の交差部とは異なる電圧パスウエイ中にある、請求項１１に記載の方法。

【請求項19】

電源分離を使用して半導体装置において信号をバッファするための方法であって、前記方法は下記を備える、
前記半導体装置内の半導体材料の表面上に半導体デバイスの配列を配列すること、ここにおいて、半導体デバイスの前記配列中の各半導体デバイスが特定の機能を実行するように構成される、と、
半導体デバイスの前記配列を１つまたは複数のグループに分割する前記半導体材料の前記表面上の少なくとも１つの電圧パスウエイの配置を決定すること、ここにおいて、前記少なくとも１つの電圧パスウエイが、１つまたは複数の回路の配置のために前記表面上に確保された１つまたは複数のエリアを備える、と、
少なくとも１つの回路要素を少なくとも１つの他の回路要素に電気的に接続するように構成された導電性材料の１つまたは複数のネットワークを配線すること、ここにおいて、前記少なくとも１つの回路要素および前記少なくとも１つの他の回路要素が前記１つまたは複数のグループ中にある、と、
前記少なくとも１つの電圧パスウエイ上の前記１つまたは複数の回路の配置を決定することと、
前記１つまたは複数のグループを第１のパワードメインに接続することと、
前記少なくとも１つの電圧パスウエイを第２のパワードメインに接続すること、ここにおいて、前記第２のパワードメインが前記第１のパワードメインとは異なる。

【請求項20】

前記少なくとも１つの電圧パスウエイ上の前記１つまたは複数の回路の前記配置を決定することが、
導電性材料の前記１つまたは複数のネットワークが前記少なくとも１つの電圧パスウエイ上で交差するロケーションを決定することと、
交差の前記ロケーションにおいて信号強度が劣化しているかどうかを決定することと、
前記信号強度が劣化している交差の前記ロケーションのいずれかに前記１つまたは複数の回路を配置することと、
を備える、請求項１９に記載の方法。

【請求項21】

前記１つまたは複数の回路がバッファである、請求項２０に記載の方法。

【発明の詳細な説明】

【技術分野】

【0001】

関連出願の相互参照
[0001]本出願は、その全体が参照により本明細書に組み込まれる、２０１３年３月１４日に出願された米国非仮出願第１３／８３１，３６０号の優先権を主張する。

【0002】

[0002]本開示は、集積回路設計およびレイアウトに関する。詳細には、本開示は、２つ以上のパワードメイン（power domain）を有し、電源分離を使用して半導体装置において信号をバッファすることが可能である、半導体装置を対象とする。

【背景技術】

【0003】

[0003]集積回路などの半導体装置は、半導体材料上に形成され、回路配線と相互接続された電子的構成要素から構成される。これらの回路配線のネットワークは、構成要素のグループを接続し、特定の電圧レベルで構成要素に電力を与え得る。集積回路は、構成要素の各グループが異なる電圧レベルで動作するように設計された、構成要素の２つ以上のグループを有し得る。たとえば、構成要素の第１のグループは、第１の電圧レベルで動作するように設計され得、構成要素の第２のグループは、第２の異なる電圧レベルで動作するように設計され得る。２つ以上の電圧レベルで動作する構成要素のグループを用いて設計された集積回路は複数のパワードメインを有すると言われ、ここで、各パワードメインは特定の電圧レベルに関連する。動作中、特定のパワードメインは、そのパワードメイン中の構成要素のグループを接続する回路配線のネットワークへの電力を制御することによって選択的に電源投入または電源切断され得る。

【0004】

[0004]上記で説明した回路配線のネットワークは、半導体材料を使用して形成された回路要素などの構成要素を電気的に接続するために、導電性材料が半導体材料の表面上のパターン中に堆積される、一般的な集積回路製造プロセス中に形成され得る。「メタル層（metal layer）」と呼ばれる導電性材料のこれらのパターンの複数の層は、しばしば、回路要素のすべてのピンを接続する必要がある。

【0005】

[0005]集積回路が製造され得る前に、集積回路のレイアウトが作成されなければならない。一般に、ラウタ（router）と呼ばれるソフトウェアプログラム中のアルゴリズムが、レイアウトを作成するために使用される。レイアウトはまた、集積回路中の各構成要素のそれぞれの相互接続ネットに加えて、それらの各構成要素についての配置情報を含む。動作中、ラウタは、構成要素のための入出力であるピンのセットを与えられ、ここで、各ピンはネットに関連する。ラウタのタスクは、次いで、同じネットおよびパワードメインに関連する構成要素のためのピンが電気的にリンクされ得るように、製造中に堆積される回路配線のネットワークの配線（routing）を計画することである。

【0006】

[0006]スマートフォンなどの現代のデバイス中で使用される集積回路の要求される機能の量が増加し続けるにつれて、設計者は、すべての構成要素の配置とすべてのネットの配線とを含むレイアウトが製造および設計ルールおよび制約に従うことを保証するように要求される。１つのそのような制約は、信号が劣化する前にその信号が進み得る最小距離に関係する。たとえば、集積回路の１つのロケーションにおいて発する信号は、集積回路にわたって配線されたネットに沿って伝搬される必要があり得る。一般に、伝搬は、そのネットに沿った様々なロケーションにおいて信号を受信し、再生成するために、バッファ回路を使用することによって達成される。機能の観点から、本明細書で言及するバッファ回路は、受信信号がバッファ回路に到達する前に進んだ距離のために劣化し得る受信信号を再生成するように構成されるので、バッファ回路はリピータと考えられ得る。バッファリングがなければ、信号は、劣化のためにネットの一部分を進むことしかし得ない可能性がある。

【0007】

[0007]複数パワードメイン集積回路設計において起こる問題は、バッファされるべきネットが第２の異なるパワードメインに属する場合の、第１のパワードメインに属する回路要素を有するエリアを通して配線されなければならないネットのバッファリングである。ネットは、集積回路の特定の領域を通る最短経路を要求する、タイミング、遷移および配線長制約のために、そのように配線される必要があり得る。これらのネットは、第１のパワードメインのエリア内での第２のパワードメインバッファを配置することによってバッファされ得る。しかしながら、第２のパワードメインにおいてこれらのバッファに電力供給するために必要とされる回路が、第１のパワードメインに関連する回路の配線のために必要とされるエリアと同じエリア中で配線されるので、配線混雑が著しく増加する。さらに、この手法においてリソースを効率的に割り振り、使用することは極めて困難である。

【0008】

[0008]したがって、これらのネット上を進む信号についての時間、遷移および配線長要件を満たすために、第１の電圧またはパワードメインにおいて動作する回路ブロックと共存する、第２の電圧またはパワードメインに属するネットをバッファし、ならびにバッファリング要件による配線混雑を防ぐ手法が必要である。

【発明の概要】

【0009】

[0009]以下で、本開示の１つまたは複数の態様の基本的理解を与えるために、そのような態様の簡略化された概要を提示する。この概要は、本開示のすべての企図された特徴の包括的な概観ではなく、本開示のすべての態様の主要または重要な要素を識別するものでも、本開示のいずれかまたはすべての態様の範囲を定めるものでもない。その唯一の目的は、後で提示するより詳細な説明の導入として、本開示の１つまたは複数の態様のいくつかの概念を簡略化された形で提示することである。

【0010】

[0010]一態様では、電源分離を使用して半導体装置において信号をバッファするための半導体装置が提供される。本半導体装置は、半導体材料の表面上にある半導体デバイスの配列を備え得る。半導体デバイスの配列中の各半導体デバイスは第１のパワードメインに関連する。本半導体装置はまた、半導体デバイスの配列を１つまたは複数のグループに分割する、半導体材料の表面上に定められた少なくとも１つの電圧パスウエイ（voltage pathway）を備え得る。少なくとも１つの電圧パスウエイは、第１のパワードメインとは異なり、それとは無関係である、第２のパワードメインに関連する１つまたは複数の回路の配置のために表面上に確保された１つまたは複数のエリアを備え得る。少なくとも１つの電圧パスウエイのロケーションは、第２のパワードメインの１つまたは複数の回路の配置中にあらかじめ定められ得、１つまたは複数の回路はバッファのセットを備え得る。本半導体装置は、少なくとも１つの回路要素を少なくとも１つの他の回路要素に電気的に接続するように構成された導電性材料の１つまたは複数の堆積されたネットワークをさらに備え得、少なくとも１つの回路要素は少なくとも１つの電圧パスウエイの第１の電圧パスウエイ中にあり、少なくとも１つの他の回路要素は少なくとも１つの電圧パスウエイ中の第２の電圧パスウエイ中にある。

【0011】

[0011]第２のパワードメインに関連する１つまたは複数の回路の配置のために表面上に確保された少なくとも１つの電圧パスウエイの１つまたは複数のエリアは、あらかじめ定められたパターンを備え得る。あらかじめ定められたパターンは、チェッカーボードパターンなどの幾何学的構成を備え得る。

【0012】

[0012]さらに、導電性材料の１つまたは複数の堆積されたネットワークは半導体材料の表面の任意の部分を横断し得るが、１つまたは複数の回路は少なくとも１つの電圧パスウエイ中のみにある。半導体デバイスの配列は少なくとも１つの電圧パスウエイの任意の未使用エリア上にあり得、１つまたは複数の回路は、導電性材料の１つまたは複数の堆積されたネットワークと少なくとも１つの電圧パスウエイとの交差部にあり得る。

【0013】

[0013]別の態様では、電源分離を使用して半導体装置において信号をバッファするための方法が提供される。本方法は、半導体装置内の半導体材料の表面上にある半導体デバイスの配列に第１のパワードメインを設けることと、少なくとも１つの電圧パスウエイに第２のパワードメインを設けることと、少なくとも１つの電圧パスウエイが、半導体デバイスの配列を１つまたは複数のグループに分割し、１つまたは複数の回路を備え、ここで、第１のパワードメインが第２のパワードメインとは異なる、導電性材料の１つまたは複数の堆積されたネットワークを用いて少なくとも１つの回路要素を少なくとも１つの他の回路要素に電気的に接続することと、少なくとも１つの回路要素が少なくとも１つの電圧パスウエイの第１の電圧パスウエイ中にあり、少なくとも１つの他の回路要素が少なくとも１つの電圧パスウエイ中の第２の電圧パスウエイ中にある、を含み得る。

【0014】

[0014]また別の態様では、電源分離を使用して半導体装置において信号をバッファするための手段を含む半導体装置が提供される。本半導体装置は、半導体装置内の半導体材料の表面上にある半導体デバイスの配列に第１のパワードメインを設けるための手段と、少なくとも１つの電圧パスウエイに第２のパワードメインを設けるための手段と、少なくとも１つの電圧パスウエイが、半導体デバイスの配列を１つまたは複数のグループに分割し、１つまたは複数の回路を備え、ここで、第１のパワードメインが第２のパワードメインとは異なる、導電性材料の１つまたは複数の堆積されたネットワークを用いて少なくとも１つの回路要素を少なくとも１つの他の回路要素に電気的に接続するための手段と、少なくとも１つの回路要素が少なくとも１つの電圧パスウエイの第１の電圧パスウエイ中にあり、少なくとも１つの他の回路要素が少なくとも１つの電圧パスウエイ中の第２の電圧パスウエイ中にある、を含み得る。

【0015】

[0015]また別の態様では、電源分離を使用して半導体装置において信号をバッファするための方法が提供される。本方法は、半導体装置内の半導体材料の表面上に半導体デバイスの配列を配列することと、ここで、半導体デバイスの配列中の各半導体デバイスが特定の機能を実行するように構成された、半導体デバイスの配列を１つまたは複数のグループに分割する半導体材料の表面上の少なくとも１つの電圧パスウエイの配置を決定することと、ここで、少なくとも１つの電圧パスウエイが、１つまたは複数の回路の配置のために表面上に確保された１つまたは複数のエリアを備える、少なくとも１つの回路要素を少なくとも１つの他の回路要素に電気的に接続するように構成された導電性材料の１つまたは複数のネットワークを配線することと、少なくとも１つの回路要素および少なくとも１つの他の回路要素が１つまたは複数のグループ中にある、少なくとも１つの電圧パスウエイ上の１つまたは複数の回路の配置を決定することと、１つまたは複数のグループを第１のパワードメインに接続することと、少なくとも１つの電圧パスウエイを第２のパワードメインに接続することと、ここで、第２のパワードメインが第１のパワードメインとは異なる、を含み得る。

【0016】

[0016]少なくとも１つの電圧パスウエイ上の１つまたは複数の回路の配置を決定することは、導電性材料の１つまたは複数のネットワークが少なくともオン電圧パスウエイ上で交差するロケーションを決定することと、交差のロケーションにおいて信号強度が劣化しているかどうかを決定することと、信号強度が劣化している交差のロケーションのいずれかに１つまたは複数の回路を配置することとを備え得る。

【0017】

[0017]本開示のこれらおよび他の態様は、以下の発明を実施するための形態を検討すればより十分に理解されよう。

【0018】

[0018]様々な特徴、性質および利点は、全体を通じて同様の参照符号が同様のものを指す図面とともに、以下に記載する詳細な説明を読めば明らかになり得る。

【図面の簡単な説明】

【0019】

【図1】[0019]３つのメタル層の相互接続構造を有する一般的な相補型金属酸化物半導体（ＣＭＯＳ：complementary metal-oxide-semiconductor）集積回路の断面図。

【図2A】[0020]開示する手法の一態様に従って構成された半導体装置の表面の平面図。

【図2B】[0021]図２Ａの詳細２Ｂのクローズアップ図。

【図3】[0022]開示する手法の一態様による、複数パワードメイン構成のために構成された混雑アウェアバッファリングプロセスを示す図。

【図4】[0023]開示する手法の一態様による、信号とバッファ配置とを示す半導体装置における半導体材料の表面の平面図。

【図5】[0024]開示する手法の一態様による、第１の（開始点）回路と第２の（終了点）回路とに接続された図４中の信号線を示す図。

【図6】[0025]電源分離を使用して半導体装置において信号をバッファするための方法を示す図。

【発明を実施するための形態】

【0020】

[0026]第１のパワードメインの確保されたエリア中にあるバッファを与えることによって、第１のパワードメイン上で配線される、第２のパワードメインに関連するネット上での信号の送信をサポートするための、第１および第２のパワードメインなど、複数の電圧またはパワードメインをもつ半導体デバイスのための混雑アウェア（congestion-aware）バッファリング手法の様々な態様が本明細書で開示される。これらの確保されたエリアは第２のパワードメインに関連する。開示する手法の一態様では、混雑アウェアバッファリング手法は、第２のパワードメインに関連するネットをバッファすることによって、それらのネット上で送信される信号についての時間、遷移および配線長要件を満たそうとする。混雑アウェアバッファリング手法は、それらのネットをバッファすることをサポートするとともに、バッファリングの後に配線混雑を防止することをもサポートし得る。

【0021】

[0027]本開示では２つの異なるパワードメインが一例として使用されているが、それは限定的であるべきではなく、同じ概念が、構成要素のグループが異なるパワードメインに関連するなど、構成要素のグループが異なる電気的要件を有する他のシナリオに適用され得る。さらに、開示する手法について、第１のパワードメインと第２のパワードメインとを有するものとして説明するが、これは例にすぎず、追加のパワードメイン、すなわち、第３のパワードメイン、第４のパワードメインなどが利用され得る。

【0022】

[0028]以下の説明では、開示する手法の１つまたは複数の実施形態のいくつかの特徴について説明するためにいくつかの用語を使用する。「ネット」という用語は、半導体材料の表面上の、電気接続など、導電性材料の提案する配線を指す。ネットは上述の配線ソフトウェアによって決定され得る。「第１のパワードメインに関連する部分」という用語は、第１のパワードメインによって電力供給されるデバイス（たとえばビデオコアデバイス）に関連する半導体材料の表面上のエリアを指す。「第２のパワードメインに関連する経路」という用語は、バッファが、第２の異なるパワードメインに属する信号をバッファするために配置され得る、半導体材料の表面にあるエリアを指す。「第１のパワードメインに関連するネット」という用語は、第１のパワードメインに属するデバイスを接続するための、配線など、導電性材料のネットワークを指す。「第２のパワードメインに関連するネット」という用語は、電圧パスウエイにおいてバッファされ得る信号のための、配線など、導電性材料のネットワークを指す。

【0023】

[0029]半導体装置は、２つ以上のパワードメインを用いて給電され得る集積回路または半導体デバイスを含み得る。これらの半導体装置は２つ以上のパワードメインを有すると言われ、ここで、各パワードメインは、それの関連する電源ネットによって与えられる電圧レベルに関連する。開示する手法のいくつかの態様では、集積回路または半導体デバイスを含んでいる装置上で電力を節約することが望まれる。たとえば、デバイスがモバイルフォンであり、個人がモバイルフォン上で通話している場合、ビデオ機能をモバイルフォンに与えるビデオコアは、個人が通話している間に電力供給される必要がなく、電源切断され得る。しかしながら、装置のビデオコアは、ビデオコアに関係しない、ビデオコアを通過する他のネットを有し得る。ビデオコアに関係しないが、ビデオコアを通過する、これらのネット上の信号は、適切な信号伝搬を保証するためにバッファされる必要がある。

【0024】

[0030]開示する手法の様々な態様は、第２のパワードメインに関連するパターン化されたエリア中にバッファの配置を制限することによる、これらのバッファとバッファされたネットとに関連する第２のパワードメインとは異なる第１のパワードメインに関連する１つまたは複数のエリアを通って配線されるネットのバッファリングを提供する。これは、バッファされたネットの配線が、ポイントＡからポイントＢに移動するための最短距離に基づいて決定されることを可能にするだけでなく、半導体装置上の配線混雑をも考慮に入れる。したがって、半導体装置上のエリアが混雑している場合、バッファされたネットは混雑迂回して配線され得る。したがって、集積回路を通る特定の信号によって取られる経路は直接ルートではないが、それは、依然として、特定の信号が転送される必要がある速度をサポートするための距離であり得る。

【0025】

一般的な集積回路製造プロセス
[0031]集積回路は、半導体材料の小さい板（「チップ」）上の電子回路のセットを備える。相補型金属酸化物半導体（ＣＭＯＳ）集積回路は、デジタル回路設計の特定の型と、その回路を集積回路（チップ）上に実装するために使用されるプロセスの両方を指す。ＣＭＯＳプロセスを使用する集積回路の製造はいくつかの基本プロセスステップを備える。それの簡単な概観について以下で説明する、これらのステップは、リソグラフィと、堆積と、エッチングと、化学機械研磨と、酸化と、イオン注入と、拡散とを含む。

【0026】

[0032]最初に、集積回路についてのレイアウト情報をウエハまたは基板に転写するためにリソグラフィが使用され、たとえば、フォトマスクが、ｎＭＯＳトランジスタのためのソース／ドレインエリアを定めることができる。次いで、マスクによって定められたパターンをウエハ表面上に堆積されたフォトレジスト層に投影するために一般に紫外光が適用される。次に、ウエハまたは基板の表面上に様々な材料（半導体、金属、絶縁体、フォトレジスト）の層を堆積させるために堆積が使用される。堆積プロセスは、物理気相成長（ＰＶＤ：Physical Vapor Deposition）と化学気相成長（ＣＶＤ：Chemical Vapor Deposition）とを含むことができる。

【0027】

[0033]堆積の後に、完了した材料層を除去するか、または（リソグラフィステップによって生成された）フォトレジスト層中のパターンを下にある層に転写するために、エッチングプロセスが使用される。エッチングは、ウェットエッチングによって、ドライエッチングによって、またはその両方の組合せによって実行され得る。

【0028】

[0034]ウエハのトポグラフィを変更するプロセスステップ（堆積、エッチング、酸化）によって非平面表面が生成され、非平面表面の平坦化のために化学機械研磨（ＣＭＰ：Chemical Mechanical Polishing）が実行される。

【0029】

[0035]イオン注入プロセスでは、デバイスおよび集積回路における分離目的（たとえば、ＭＯＳトランジスタ間のシャロートレンチ分離）のために、およびマスクまたは散乱層として二酸化ケイ素が使用される。酸素が使用されるのか水蒸気が使用されるのかに応じて、ドライ酸化およびウェット酸化という２つの二酸化ケイ素成長方法がある。イオン注入を使用して不純物（ドーパント原子）が半導体に導入され、ドーパントイオンを高エネルギーまで加速するために、およびイオンのビームをウエハ上に向けるために、イオン注入機が使用される。

【0030】

[0036]何らかの熱処理ステップ中に、意図された効果または不要な効果のいずれかとしてドーパント拡散が起こる。高度なデバイスにおける極めて浅い接合の要件により、ごくわずかな拡散を伴う高速熱アニール（ＲＴＡ：rapid thermal annealing）プロセス（たとえば、フラッシュ支援ＲＴＡまたはレーザーアニール）が、結晶中のイオン注入誘起損傷を修復するために使用される。

【0031】

[0037]基本プロセスステップの最終結果の例が、３つのメタル層の相互接続構造を有する一般的な相補型金属酸化物半導体（ＣＭＯＳ）集積回路１００の断面図を示す図１に示されている。

【0032】

半導体装置表面
[0038]図２Ａに、開示する手法の一態様に従って構成された半導体装置の表面２００の平面図を示す。図示のように、装置２００は半導体デバイス２０２の配列を含み得る。半導体デバイス２０２の配列中の各半導体デバイス２０４は、１つまたは複数のＡＮＤゲート、ＯＲゲート、レジスタ、インバータ、および論理関数によって与えられるものなど、特定の機能を与えるように構成された（黒で示された）半導体材料の様々なパターンを含み得る。たとえば、バッファは、背中合わせに結合された２つのインバータから構成され得る。開示する手法の一態様では、一般的な集積回路設計および製造技法に従って、標準セルが任意の所望の機能の作成において使用され得る。

【0033】

異なる電圧
[0039]本明細書で開示する半導体装置は、２つ以上のパワードメインを用いて給電され得る集積回路または半導体デバイスを含み得る。これらの半導体装置は２つ以上のパワードメインを有すると言われ、ここで、各パワードメインは、それの関連する電源ネットによって与えられる電圧レベルに関連する。開示する手法のいくつかの態様では、集積回路または半導体デバイスを含んでいる装置上で電力を節約することが望まれる。

【0034】

[0040]開示する手法の一態様では、半導体装置は複数（たとえば、８つ）のメタル層を含む。電圧パスウエイ２０６は、半導体材料の表面２００上にあらかじめ定められ、第２のパワードメインに電気的に接続され得る。下の図２Ｂに、電圧パスウエイ２０６の２つのクローズアップ図を示す。開示する手法の一態様によれば、電圧パスウエイ２０６は、あらかじめ定められ、パターンにグループ化され得る。さらに、パターンは、図２Ａにおいて黒い正方形によって示されたチェッカーボード形態など、幾何学的構成を有し得る。バッファまたはリピータなど、１つまたは複数の回路が電圧パスウエイ２０６中に実装され得る。１つまたは複数の回路は、背中合わせに一体に接続された２つのインバータから構成され得る。導電性材料（すなわち、配線）のネットワーク上の信号は、電圧パスウエイ中にあるバッファによって受信され、バッファによって再生成され、次いで先へ送られ得る。本手法について、バッファが電圧パスウエイ内に配置されるものとして説明するが、これは例にすぎず、他の回路が電圧パスウエイ内に配置され得る。たとえば、フリップフロップ、加算器、または他の論理ゲートなどの他の回路が、電圧パスウエイ内に配置され、それによってサポートされ得る。

【0035】

[0041]バッファの配置が、導電性材料のネットワークをサポートするために、別の電圧で動作している他のデバイスが位置するエリア中にあり得る、一般的な集積回路設計プロセスとは異なり、開示する手法の様々な態様は、最初に導電性材料のネットワークの配線を可能にし、次いで、（１）導電性材料のネットワークと、（２）バッファリングが必要とされる、電圧パスウエイ２０６などの電圧パスウエイとの間の交差部にバッファを配置することを可能にする。これは、導電性材料のネットワークが、ポイントＡからポイントＢに達するための最短時間に基づくだけでなく、半導体装置上の信号トラフィックによって決定されることを可能にする。したがって、半導体装置上のエリアが混雑している場合、導電性材料のネットワークは混雑を迂回して配線され得る。したがって、チップにわたって決定された導電性材料のネットワークは直接ルートではないが、それは、信号が転送される必要がある速度をサポートするための距離になる。

【0036】

[0042]半導体装置の設計プロセスの間に、半導体材料の表面上のスペース（space）が電圧パスウエイ２０６のために確保されるか、または取っておかれ得る。これは、使用可能スペースを減らすので、一般に行われない。しかしながら、使用可能スペースは取られるが、導電性材料およびしたがって信号のネットワークは電圧パスウエイ２０６を横断することが可能になり、バッファが、必要な場合に電圧パスウエイ２０６上に配置され得る。開示する手法の一態様によれば、バッファ間の距離は事前計算され得る。さらに、信号をトランスポートするための導電性材料のネットワークは回路のどの部分をも横断し得るが、バッファは電圧パスウエイ内にのみ配置され得る。

【0037】

バッファリング方式
[0043]設計およびレイアウトプロセスの間に、第１のパワードメインに関連する半導体デバイスの表面上のエリアにおいて、電圧パスウエイの形態で、スペースが確保されるかまたは取っておかれる。電圧パスウエイは、第２のパワードメインに関連し、特定のネット上のこれらの第１のパワードメインエリアを横断する、同じく第２のパワードメインに関連する信号を強化するためにバッファを配置するために確保される。開示する手法の様々な態様によれば、複数パワードメイン構成のために構成された混雑アウェアバッファリングプロセス３００が図３に示されており、ここで、３０２において、複数の電圧パスウエイのためのスペースを確保する。

【0038】

[0044]３０４において、電圧パスウエイが確保された後に、第２のパワードメインに関連するネットを半導体材料にわたって配線する。

【0039】

[0045]開示する手法の一態様では、第２のパワードメインに関連するネットを配線するプロセスの後に、３０６において、特定のネットが電圧パスウエイを横断するかどうかの決定を行う。ネットは配線され得るが、バッファはまだ配置されていない。第２のパワードメインのバッファは電圧パスウエイ上での配置に制限されるので、横断部は、バッファを配置する機会を与える。すなわち、第２のパワードメインに関連するネットが配線されるとき、バッファは、ルートと電圧パスウエイとの交差部において必要な場合に配置され得る。

【0040】

[0046]３０８において、第２のパワードメインに関連するネットの配線が電圧パスウエイを横断すると決定された後に、信号が送りだされる前に信号を再生成（または強化）するために、第２のパワードメインに関連するネットと電圧パスウエイとの横断部においてバッファが必要とされるかどうかに関する決定を行う。開示する手法の一態様では、ネットが電圧パスウエイを横断するたびに決定が行われる。すなわち、ネットが第１の横断部を有する場合（すなわち、導電性材料のネットワークが第１の電圧パスウエイを横断する場合）、バッファが第１の横断部において必要とされるかどうかに関する決定が行われる。さらに、ネットが第２の横断部を有する場合、バッファが第２の横断部において必要とされるかどうかに関する決定が行われるなどである。バッファが必要とされるという決定が行われた場合、バッファはその交差部について電圧パスウエイ中に配置され得る。そうでない場合、動作は３１２に進む。

【0041】

[0047]３１０において、バッファが横断部に配置されるべきであると決定された後に、バッファを横断部に配置する。開示する手法の一態様では、バッファは電圧パスウエイの第２のパワードメインによって電力供給されるが、電圧パスウエイによって１つまたは複数のグループに分割されている半導体デバイスの配列は別のパワードメインによって電力供給され得る。

【0042】

[0048]３１２において、ネットの配線が完了したかどうかを決定する。たとえば、３１０においてバッファが配置された後に、バッファの使用により、信号が、許容できるレベルの劣化を伴ってネットの終端まで伝搬されることが可能になるかどうかが決定され得る。別の例では、バッファが配置されない場合、横断部より後にさらなる配線が必要とされるかどうかが決定される。さらなる配線が必要とされる場合、動作は３０４に進む。

【0043】

[0049]バッファ配置の完了時に、適切な接続が確立される。

【0044】

[0050]３１４において、開示する手法の一態様では、配線が完了したと決定された後に、電圧パスウエイのために確保されているが、未使用であるスペースが、他の目的のために再利用され得る。たとえば、開示する手法の一態様では、すべてのバッファが配置された後に、電圧パスウエイの未使用部分が、設計プロセスの間に（たとえば、第１のパワードメインに属するデバイスを含む）半導体デバイスの配列のために再利用され得る。

【0045】

[0051]開示する手法の別の態様では、スペースは再利用されない。

【0046】

[0052]設計およびレイアウトが決定されると、半導体装置は製造され得る。製造プロセスは、半導体材料の表面上に半導体デバイスを形成することと、半導体デバイスを電気的に接続するネットを形成するために、半導体材料上のパターン中に導電性材料のネットワークを堆積させることとを含む。説明したように、半導体デバイスの形成は、半導体デバイスの上に階層化されたこれらのネット上の信号を強化するために導電性材料の選択されたネットワークに接続すべき（上述のバッファなどの）１つまたは複数の回路を形成することを含む。

【0047】

[0053]図４に、開示する手法の一態様による、信号とバッファ配置とを示す半導体装置４００における半導体材料の表面の平面図を示す。図示のように、信号線またはネットは、複数の第１のパワードメインエリア４５２と複数の第２のパワードメインエリア４５４とから構成された半導体材料の表面を横断し得る。複数の第１のパワードメインエリア４５２は、第１のパワードメインに関連する半導体材料の表面の部分、すなわち、第１の電圧レベルによって電力供給されるデバイス（たとえばビデオコアデバイス）を備えるエリアである。複数の第２のパワードメインエリア４５４は、第２のパワードメインに関連する経路、すなわち、第２の異なるパワードメインに属する信号をバッファするためにバッファが配置され得るエリアである。言い換えれば、ネットおよびしたがって信号は電圧パスウエイ４５４を横断することが可能になり、バッファ４２２ａ〜ｄは、必要な場合に電圧パスウエイ４５４上に配置され得る。開示する手法の一態様によれば、バッファ４２２ａ〜ｄ間の距離は事前計算され得る。距離は、電圧パスウエイが、一定の間隔で離間され、経路間の無矛盾な距離を与え得るように、事前計算され得る。さらに、距離は、バッファ間の距離が所定のしきい値を決して超えないように、製造より前に事前計算され得るが、バッファ間の距離はルートに依存し得、これにより、ルートがまっすぐな水平線または垂直線でない限り、一致しない距離が生じることがある。さらに、信号をトランスポートするためのネットは回路のどの部分をも横断し得るが、バッファ４２２ａ〜ｄは電圧パスウエイ内にのみ配置され得る。

【0048】

[0054]図５に、第１の（開始点）回路５０２と第２の（終了点）回路５０４とに接続された図４の信号線またはネット４１２を示す。図示のように、信号線またはネット４１２は、半導体材料を横断し、第１の回路５０２に接続された第１の端部５２４ａと、第２の回路５０４に接続された第２の端部５２４ｂとを有し得る。第１の回路５０２および第２の回路５０４は第２のパワードメインに関連する。バッファまたはリピータなどの、１つまたは複数の回路５２２ａ〜ｂは、第１および第２の回路５０２、５０４中に実装され得る。たとえば、１つまたは複数の回路５２２ａ〜ｂは、背中合わせに一体に接続された２つのインバータから構成され得る。信号線またはネット４１２は、第１または第２の回路５０２、５０４中にあるバッファによって受信され、バッファによって再生成され、次いで、第２のパワードメインエリア４０２中に配置されたバッファのうちの１つまたは複数を通して送られ得る。したがって、第１の回路５０２および第２の回路５０４（第２のパワードメイン）に属するネットは第１のパワードメイン４５２を通過し得るが、ネットは、電圧パスウエイ４５４、すなわち第２の領域エリアにおいてバッファされ得る。

【0049】

[0055]開示する手法の様々な態様によれば、電源分離を使用して半導体装置において信号をバッファするための方法６００が図６に示されており、ここで、６０２において、半導体装置内の半導体材料の表面上にある半導体デバイスの配列に第１のパワードメインを設ける。

【0050】

[0056]６０４において、電圧パスウエイに第２のパワードメインを設ける。電圧パスウエイは、１つまたは複数の回路を備え、半導体デバイスの配列を１つまたは複数のグループに分割する。一態様では、第１のパワードメインは、第２のパワードメインとは異なり、それとは無関係であり得る。たとえば、パワードメインの各々は異なる電圧を有し得、および／または、パワードメインの各々は無関係にオンおよびオフになり得る（すなわち、一方の領域をオフまたはより低い電圧にすることは他方の領域の電圧に影響を及ぼさない）。

【0051】

[0057]１つまたは複数の回路は、あらかじめ定められたパターン中のバッファのセットを備え得る。あらかじめ定められたパターンは、チェッカーボードパターンなどの幾何学的構成を備え得る。一態様では、１つまたは複数の回路は、導電性材料の１つまたは複数の堆積されたネットワークと電圧パスウエイとの交差部にあり得る。

【0052】

[0058]６０６において、導電性材料の１つまたは複数の堆積されたネットワークを用いて少なくとも１つの回路要素を少なくとも１つの他の回路要素に電気的に接続する。少なくとも１つの回路要素および少なくとも１つの他の回路要素は電圧パスウエイ中に位置した。導電性材料の１つまたは複数の堆積されたネットワークは半導体材料の表面の任意の部分を横断し得るが、１つまたは複数の回路は少なくとも１つの電圧パスウエイ中のみにある。

【0053】

[0059]各図に示された構成要素、ステップ、特徴および／または機能のうちの１つまたは複数は、単一の構成要素、ステップ、特徴または機能に再構成されおよび／または組み合わせられ得、あるいはいくつかの構成要素、ステップ、または機能で実施され得る。また、本明細書で開示した新規の特徴から逸脱することなく追加の要素、構成要素、ステップ、および／または機能が追加され得る。各図に示された装置、デバイス、および／または構成要素は、各図で説明した方法、特徴、またはステップのうちの１つまたは複数を実行するように構成され得る。本明細書で説明した新規のアルゴリズムはまた、効率的にソフトウェアで実装されおよび／またはハードウェアに組み込まれ得る。

【0054】

[0060]また、実施形態は、フローチャート、流れ図、構造図、またはブロック図として示されるプロセスとして説明されることがあることに留意されたい。フローチャートは動作を逐次プロセスとして説明することがあるが、動作の多くは並行してまたは同時に実行され得る。さらに、動作の順序は並べ替えられ得る。プロセスは、それの動作が完了したときに終了する。プロセスは、メソッド、関数、プロシージャ、サブルーチン、サブプログラムなどに対応し得る。プロセスが関数に対応する場合、それの終了は呼出し関数またはメイン関数への関数の復帰に対応する。

【0055】

[0061]本明細書で説明した開示する手法の様々な特徴は、開示する手法の新規の態様から逸脱することなく様々なシステムで実装され得る。上記の実施形態は例にすぎず、開示する手法を限定するものと解釈されるべきでないことに留意されたい。実施形態の説明は、例示的なものであり、特許請求の範囲を限定するものではない。したがって、本教示は、他のタイプの装置、ならびに多くの代替形態、変更形態、および変形形態に容易に適用され得ることが当業者には明らかであろう。

【0056】

[0062]以上の説明は、本明細書で説明した様々な態様を当業者が実施できるようにするために提供したものである。これらの態様に対する様々な変更は当業者には容易に明らかであり、本明細書で定義された一般原理は他の態様に適用され得る。したがって、特許請求の範囲は、本明細書に示された態様に限定されるものではなく、特許請求の範囲の言い回しに矛盾しない全範囲を与えられるべきであり、ここにおいて、単数形の要素への言及は、そのように明記されていない限り、「唯一無二の」を意味するものではなく、「１つまたは複数の」を意味するものである。別段に明記されていない限り、「いくつか」という用語は１つまたは複数を指す。項目のリスト「のうちの少なくとも１つ」を指す句は、個々のメンバーを含む、それらの項目の任意の組合せを指す。一例として、「ａ、ｂ、またはｃのうちの少なくとも１つ」は、ａ、ｂ、ｃ、ａおよびｂ、ａおよびｃ、ｂおよびｃ、ならびにａ、ｂおよびｃを包含するものとする。当業者に知られている、または後に知られることになる、本開示全体にわたって説明した様々な態様の要素のすべての構造的および機能的等価物は、参照により本明細書に明確に組み込まれ、特許請求の範囲に包含されるものである。その上、本明細書で開示したいかなることも、そのような開示が特許請求の範囲に明示的に具陳されているかどうかにかかわらず、公に供するものではない。いかなるクレーム要素も、その要素が「ための手段」という句を使用して明確に具陳されていない限り、または方法クレームの場合には、その要素が「ためのステップ」という句を使用して具陳されていない限り、米国特許法第１１２条第６項の規定の下で解釈されるべきではない。
以下に、本願出願の当初の特許請求の範囲に記載された発明を付記する。
［Ｃ１］
半導体装置であって、前記半導体装置は下記を備える、
半導体材料の表面上にある半導体デバイスの配列、ここにおいて、半導体デバイスの前記配列中の各半導体デバイスが第１のパワードメインに関連する、と、
半導体デバイスの前記配列を１つまたは複数のグループに分割する、前記半導体材料の前記表面上に定められた少なくとも１つの電圧パスウエイ、ここにおいて、前記少なくとも１つの電圧パスウエイが、前記第１のパワードメインとは異なる第２のパワードメインに関連する１つまたは複数の回路の配置のために前記表面上に確保された１つまたは複数のエリアを備える、と、
少なくとも１つの回路要素を少なくとも１つの他の回路要素に電気的に接続するように構成された導電性材料の１つまたは複数の堆積されたネットワーク、前記少なくとも１つの回路要素が前記少なくとも１つの電圧パスウエイの第１の電圧パスウエイ中にあり、前記少なくとも１つの他の回路要素が前記少なくとも１つの電圧パスウエイ中の第２の電圧パスウエイ中にある。
［Ｃ２］
前記１つまたは複数の回路がバッファのセットを備える、Ｃ１に記載の半導体装置。
［Ｃ３］
前記少なくとも１つの電圧パスウエイのロケーションが、前記第２のパワードメインの前記１つまたは複数の回路の配置中にあらかじめ定められる、Ｃ１に記載の半導体装置。
［Ｃ４］
前記第１のパワードメインが前記第２のパワードメインとは無関係である、Ｃ１に記載の半導体装置。
［Ｃ５］
前記第２のパワードメインに関連する前記１つまたは複数の回路の配置のために前記表面上に確保された前記少なくとも１つの電圧パスウエイの前記１つまたは複数のエリアが、あらかじめ定められたパターンを備える、Ｃ１に記載の半導体装置。
［Ｃ６］
前記あらかじめ定められたパターンが幾何学的構成を備える、Ｃ５に記載の半導体装置。
［Ｃ７］
前記幾何学的構成がチェッカーボードパターンを備える、Ｃ６に記載の半導体装置。
［Ｃ８］
導電性材料の前記１つまたは複数の堆積されたネットワークが前記半導体材料の前記表面の任意の部分を横断し得、前記１つまたは複数の回路が前記少なくとも１つの電圧パスウエイ中のみにある、Ｃ１に記載の半導体装置。
［Ｃ９］
半導体デバイスの前記配列が前記少なくとも１つの電圧パスウエイの任意の未使用エリア上にあり得る、Ｃ１に記載の半導体装置。
［Ｃ１０］
前記１つまたは複数の回路が、導電性材料の前記１つまたは複数の堆積されたネットワークと前記少なくとも１つの電圧パスウエイとの交差部にある、Ｃ１に記載の半導体装置。
［Ｃ１１］
前記第１の電圧パスウエイが前記第２の電圧パスウエイとは異なる、Ｃ１に記載の半導体装置。
［Ｃ１２］
電源分離を使用して半導体装置において信号をバッファするための方法であって、前記方法は下記を備える、
前記半導体装置内の半導体材料の表面上にある半導体デバイスの配列に第１のパワードメインを設けることと、
少なくとも１つの電圧パスウエイに第２のパワードメインを設けること、前記少なくとも１つの電圧パスウエイが、半導体デバイスの前記配列を１つまたは複数のグループに分割し、１つまたは複数の回路を備え、ここにおいて、前記第１のパワードメインが前記第２のパワードメインとは異なる、と、
導電性材料の１つまたは複数の堆積されたネットワークを用いて少なくとも１つの回路要素を少なくとも１つの他の回路要素に電気的に接続すること、前記少なくとも１つの回路要素が前記少なくとも１つの電圧パスウエイの第１の電圧パスウエイ中にあり、前記少なくとも１つの他の回路要素が前記少なくとも１つの電圧パスウエイ中の第２の電圧パスウエイ中にある。
［Ｃ１３］
前記１つまたは複数の回路がバッファのセットを備える、Ｃ１２に記載の方法。
［Ｃ１４］
前記第１のパワードメインが前記第２のパワードメインとは無関係である、Ｃ１２に記載の方法。
［Ｃ１５］
前記第２のパワードメインに関連する前記１つまたは複数の回路が、あらかじめ定められたパターンを備える、Ｃ１２に記載の方法。
［Ｃ１６］
前記あらかじめ定められたパターンが幾何学的構成を備える、Ｃ１５に記載の方法。
［Ｃ１７］
前記幾何学的構成がチェッカーボードパターンを備える、Ｃ１６に記載の方法。
［Ｃ１８］
導電性材料の前記１つまたは複数の堆積されたネットワークが前記半導体材料の前記表面の任意の部分を横断し得、前記１つまたは複数の回路が前記少なくとも１つの電圧パスウエイ中のみにある、Ｃ１２に記載の方法。
［Ｃ１９］
前記１つまたは複数の回路が、導電性材料の前記１つまたは複数の堆積されたネットワークと前記少なくとも１つの電圧パスウエイとの交差部にある、Ｃ１２に記載の方法。
［Ｃ２０］
前記第１の電圧パスウエイが前記第２の電圧パスウエイとは異なる、Ｃ１２に記載の方法。
［Ｃ２１］
半導体装置であって、前記半導体装置は下記を備える、
前記半導体装置内の半導体材料の表面上にある半導体デバイスの配列に第１のパワードメインを設けるための手段と、
少なくとも１つの電圧パスウエイに第２のパワードメインを設けるための手段、前記少なくとも１つの電圧パスウエイが、半導体デバイスの前記配列を１つまたは複数のグループに分割し、１つまたは複数の回路を備え、ここにおいて、前記第１のパワードメインが前記第２のパワードメインとは異なる、と、
導電性材料の１つまたは複数の堆積されたネットワークを用いて少なくとも１つの回路要素を少なくとも１つの他の回路要素に電気的に接続するための手段、前記少なくとも１つの回路要素が前記少なくとも１つの電圧パスウエイの第１の電圧パスウエイ中にあり、前記少なくとも１つの他の回路要素が前記少なくとも１つの電圧パスウエイ中の第２の電圧パスウエイ中にある。
［Ｃ２２］
前記１つまたは複数の回路がバッファのセットを備える、Ｃ２１に記載の半導体装置。
［Ｃ２３］
前記第１のパワードメインが前記第２のパワードメインとは無関係である、Ｃ２１に記載の半導体装置。
［Ｃ２４］
前記第２のパワードメインに関連する前記１つまたは複数の回路が、あらかじめ定められたパターンを備える、Ｃ２１に記載の半導体装置。
［Ｃ２５］
前記あらかじめ定められたパターンが幾何学的構成を備える、Ｃ２４に記載の半導体装置。
［Ｃ２６］
前記幾何学的構成がチェッカーボードパターンを備える、Ｃ２５に記載の半導体装置。
［Ｃ２７］
導電性材料の前記１つまたは複数の堆積されたネットワークが前記半導体材料の前記表面の任意の部分を横断し得、前記１つまたは複数の回路が前記少なくとも１つの電圧パスウエイ中のみにある、Ｃ２１に記載の半導体装置。
［Ｃ２８］
前記１つまたは複数の回路が、導電性材料の前記１つまたは複数の堆積されたネットワークと前記少なくとも１つの電圧パスウエイとの交差部にある、Ｃ２１に記載の半導体装置。
［Ｃ２９］
電源分離を使用して半導体装置において信号をバッファするための方法であって、前記方法は下記を備える、
前記半導体装置内の半導体材料の表面上に半導体デバイスの配列を配列すること、ここにおいて、半導体デバイスの前記配列中の各半導体デバイスが特定の機能を実行するように構成される、と、
半導体デバイスの前記配列を１つまたは複数のグループに分割する前記半導体材料の前記表面上の少なくとも１つの電圧パスウエイの配置を決定することと、ここにおいて、前記少なくとも１つの電圧パスウエイが、１つまたは複数の回路の配置のために前記表面上に確保された１つまたは複数のエリアを備える、と、
少なくとも１つの回路要素を少なくとも１つの他の回路要素に電気的に接続するように構成された導電性材料の１つまたは複数のネットワークを配線すること、前記少なくとも１つの回路要素および前記少なくとも１つの他の回路要素が前記１つまたは複数のグループ中にある、と、
前記少なくとも１つの電圧パスウエイ上の前記１つまたは複数の回路の配置を決定することと、
前記１つまたは複数のグループを第１のパワードメインに接続することと、
前記少なくとも１つの電圧パスウエイを第２のパワードメインに接続すること、ここにおいて、前記第２のパワードメインが前記第１のパワードメインとは異なる。
［Ｃ３０］
前記少なくとも１つの電圧パスウエイ上の前記１つまたは複数の回路の前記配置を決定することが、
導電性材料の前記１つまたは複数のネットワークが前記少なくともオン電圧パスウエイ上で交差するロケーションを決定することと、
交差の前記ロケーションにおいて信号強度が劣化しているかどうかを決定することと、
前記信号強度が劣化している交差の前記ロケーションのいずれかに前記１つまたは複数の回路を配置することと、
を備える、Ｃ２９に記載の方法。
［Ｃ３１］
前記１つまたは複数の回路がバッファである、Ｃ３０に記載の方法。

【図1】

【図2A】

【図2B】

【図3】

【図4】

【図5】

【図6】