知財求人 - 知財ポータルサイト「IP Force」
▶ 三星電子株式会社の特許一覧 ▶ グローバルファウンドリーズ シンガポール プライベート リミテッドの特許一覧 ▶ インターナショナル・ビジネス・マシーンズ・コーポレーションの特許一覧 ▶ インフィネオン テクノロジーズ ノース アメリカ コーポレイションの特許一覧
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】5981385
(24)【登録日】2016年8月5日
(45)【発行日】2016年8月31日
(54)【発明の名称】半導体集積回路装置の製造方法
(51)【国際特許分類】
H01L 21/336 20060101AFI20160818BHJP
H01L 29/78 20060101ALI20160818BHJP
H01L 29/786 20060101ALI20160818BHJP
H01L 21/308 20060101ALI20160818BHJP
H01L 21/76 20060101ALI20160818BHJP
H01L 21/8238 20060101ALI20160818BHJP
H01L 27/092 20060101ALI20160818BHJP
【ＦＩ】
H01L29/78 301F
H01L29/78 301N
H01L29/78 619A
H01L29/78 627Z
H01L21/308 E
H01L21/76 L
H01L27/08 321C
【請求項の数】3
【全頁数】19
(21)【出願番号】特願2013-85597(P2013-85597)
(22)【出願日】2013年4月16日
(62)【分割の表示】特願2008-158931(P2008-158931)の分割
【原出願日】2008年6月18日
(65)【公開番号】特開2013-179323(P2013-179323A)
(43)【公開日】2013年9月9日
【審査請求日】2013年4月16日
【審判番号】不服2015-5429(P2015-5429/J1)
【審判請求日】2015年3月23日
(31)【優先権主張番号】11/858,535
(32)【優先日】2007年9月20日
(33)【優先権主張国】US
(73)【特許権者】
【識別番号】390019839
【氏名又は名称】三星電子株式会社
【氏名又は名称原語表記】Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ．
(73)【特許権者】
【識別番号】599093591
【氏名又は名称】グローバルファウンドリーズ シンガポール プライベート リミテッド
(73)【特許権者】
【識別番号】390009531
【氏名又は名称】インターナショナル・ビジネス・マシーンズ・コーポレーション
【氏名又は名称原語表記】ＩＮＴＥＲＮＡＴＩＯＮＡＬ ＢＵＳＩＮＥＳＳ ＭＡＣＨＩＮＥＳ ＣＯＲＰＯＲＡＴＩＯＮ
(73)【特許権者】
【識別番号】502179961
【氏名又は名称】インフィネオン テクノロジーズ ノース アメリカ コーポレイション
(74)【代理人】
【識別番号】110000671
【氏名又は名称】八田国際特許業務法人
(72)【発明者】
【氏名】朴 相 眞
(72)【発明者】
【氏名】ヘンリー，オー．リチャード
(72)【発明者】
【氏名】タン，シアン，ヨン
(72)【発明者】
【氏名】權 五 成
(72)【発明者】
【氏名】權 五 正
【合議体】
【審判長】
飯田 清司
【審判官】
柴山 将隆
【審判官】
加藤 浩一
(56)【参考文献】
【文献】
特開２００４−０７１９２８（ＪＰ，Ａ）
【文献】
特開２００４−１７９５８３（ＪＰ，Ａ）
【文献】
特開２００３−２７３２４０（ＪＰ，Ａ）
【文献】
特開２００２−２８９６８２（ＪＰ，Ａ）
【文献】
特開平０５−０２９２９７（ＪＰ，Ａ）
【文献】
特開２００７−１２３５１８（ＪＰ，Ａ）
【文献】
特開２００７−０４９１６６（ＪＰ，Ａ）
(58)【調査した分野】（Int.Cl.，ＤＢ名）
H01L 29/78
H01L 27/092
H01L 21/336
H01L 21/76
H01L 21/8238
(57)【特許請求の範囲】
【請求項1】
半導体基板上に形成されたゲート電極と、チャネル領域と、前記ゲート電極に隣接し前記半導体基板内に形成された不純物領域とを含む第１および第２半導体素子を提供し、
前記第１および第２半導体素子のゲート電極の両側壁にスペーサ窒化膜を形成し、
前記第１および第２半導体素子の前記スペーサ窒化膜上を含む基板上に、シリサイド膜を形成しない部分をブロッキングするためのブロッキング酸化膜およびブロッキング窒化膜を順次に形成し、
酸化膜に対する窒化膜の選択比が１を超えるフッ酸を用いて前記第１半導体素子に形成されたブロッキング窒化膜をエッチングして選択的に除去した後、酸化膜に対する窒化膜の選択比が１未満のフッ酸により前記ブロッキング酸化膜を除去し、
前記選択比が１を超えるフッ酸を用いて前記スペーサ窒化膜が除去された後、前記第１および第２半導体素子上にエッチング停止膜およびチャネル領域内に引張または圧縮ストレスを誘導するストレス膜を順次に形成し、
前記選択比が１を超えるフッ酸を用いて前記第１半導体素子上に形成されたストレス膜を除去することを含み、
前記ストレス膜は、窒化膜であり、前記エッチング停止膜は酸化膜であることを特徴とする半導体集積回路装置の製造方法。
前記第１および第２半導体素子のゲート電極の両側壁にスペーサ窒化膜を形成し、
前記第１および第２半導体素子の前記スペーサ窒化膜上を含む基板上に、シリサイド膜を形成しない部分をブロッキングするためのブロッキング酸化膜およびブロッキング窒化膜を順次に形成し、
酸化膜に対する窒化膜の選択比が１を超えるフッ酸を用いて前記第１半導体素子に形成されたブロッキング窒化膜をエッチングして選択的に除去した後、酸化膜に対する窒化膜の選択比が１未満のフッ酸により前記ブロッキング酸化膜を除去し、
前記選択比が１を超えるフッ酸を用いて前記スペーサ窒化膜が除去された後、前記第１および第２半導体素子上にエッチング停止膜およびチャネル領域内に引張または圧縮ストレスを誘導するストレス膜を順次に形成し、
前記選択比が１を超えるフッ酸を用いて前記第１半導体素子上に形成されたストレス膜を除去することを含み、
前記ストレス膜は、窒化膜であり、前記エッチング停止膜は酸化膜であることを特徴とする半導体集積回路装置の製造方法。
【請求項2】
前記選択比は、前記フッ酸の温度および／または濃度が調節されることにより、前記フッ酸内にモノフッ化物種がより多くなるか、二フッ化種がより多くなるかによって決定されることを特徴とする請求項１に記載の半導体集積回路装置の製造方法。
【請求項3】
前記フッ酸の温度は、６５℃以上８５℃未満であることを特徴とする請求項１または２に記載の半導体集積回路装置の製造方法。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、安定したエッチングが可能な半導体集積回路装置の製造方法に関するものである。
【背景技術】
【0002】
窒化膜は、物理的、化学的に安定的であるため、半導体集積回路装置の製造過程中に多く使用される。例えば、窒化膜は、酸化膜に比べ、機械的強度、水蒸気バリア（ｂａｒｒｉｅｒ）特性、ナトリウムバリア特性などがより優れている。一方で、窒化膜は、エッチングによって、除去することが容易ではない。
【0003】
窒化膜は、酸化膜に対し、選択的に除去されなければならない場合が多い。従来は、リン酸（ｐｈｏｓｐｈｏｒｉｃ ａｃｉｄ、Ｈ３ＰＯ４）を使用し、酸化膜に対し、選択的に窒化膜をエッチングしていた。例えば、リン酸が入ったバス（ｂａｔｈ）に窒化膜と酸化膜とが形成された半導体基板を投入し、バスを約１６０〜１７０℃の温度で加熱することによって、エッチング工程を進行させる。この時、窒化膜のエッチング速度は、約４０〜４５Å／ｍｉｎであり、酸化膜のエッチング速度は、約１．２〜２．０Å／ｍｉｎであり得る。すなわち、約１６０〜１７０℃の温度で酸化膜に対する窒化膜の選択比（ｓｅｌｅｃｔｉｖｉｔｙ ｆｏｒ ｎｉｔｒｉｄｅ ｔｏ ｏｘｉｄｅ）は、約２６〜２７になる。
【0004】
しかし、リン酸は粘性（ｖｉｓｃｏｓｉｔｙ）が高いため、約２時間程度予熱（ｐｒｅ−ｈｅａｔｉｎｇ）をした時に約１６０〜１７０℃に達し得る。また、リン酸は、安定性が低下するため、実際リン酸を利用したエッチング工程を進行させる前に少なくとも２度のダミーサイクル（ｄｕｍｍｙ ｃｙｃｌｅ）が要求される。また、リン酸を利用したエッチングは、費用が多くかかる。
【先行技術文献】
【特許文献】
【0005】
【特許文献1】特開２００５−０４８１２６号公報
【発明の概要】
【発明が解決しようとする課題】
【0006】
本発明が解決しようとする技術的な課題は、安定したエッチングが可能な半導体集積回路装置の製造方法を提供するものである。
【0007】
本発明の技術的課題は、以上で言及した技術的課題に制限されず、言及していないさらなる技術的課題は次の記載によって当業者に明確に理解され得るものである。
【課題を解決するための手段】
【0008】
前記技術的課題を達成するための本発明の他の実施形態による集積回路装置の製造方法は、半導体基板上に形成されたゲート電極と、チャネル領域と、前記ゲート電極に隣接し、前記半導体基板内に形成された不純物領域を含む第１および第２半導体素子を提供し、前記第１および第２半導体素子のゲート電極の両側壁にスペーサ窒化膜を形成し、前記第１および第２半導体素子の前記スペーサ窒化膜上を含む基板上に、シリサイド膜を形成しない部分をブロッキングするためのブロッキング（ｂｌｏｃｋｉｎｇ）酸化膜およびブロッキング窒化膜を順次に形成し、酸化膜に対する窒化膜の選択比が１を超えるフッ酸（ｈｙｄｒｏｆｌｕｏｒｉｃ ａｃｉｄ）を利用し、前記第１半導体素子上に形成されたブロッキング窒化膜をエッチングして選択的に除去した後、酸化膜に対する窒化膜の選択比が１未満のフッ酸により前記ブロッキング酸化膜を除去し、前記選択比が１を超えるフッ酸を用いて前記スペーサ窒化膜が除去された後、前記第１および第２半導体素子上にエッチング停止膜およびチャネル領域内に引張または圧縮ストレスを誘導するストレス膜を順次に形成し、前記選択比が１を超えるフッ酸を用いて前記第１半導体素子上に形成されたストレス膜を除去することを含み、前記ストレス膜は、窒化膜であり、前記エッチング停止膜は酸化膜であることを含む。
【0011】
前記技術的課題を達成するための本発明の他の実施形態による集積回路装置の製造方法は、半導体基板上に順次に形成されたパッド酸化膜およびパッド窒化膜と、前記パッド酸化膜およびパッド窒化膜をエッチングマスクとして利用して前記半導体基板内に形成されたトレンチと、前記トレンチに沿ってコンフォーマルに（ｃｏｎｆｏｒｍａｌｌｙ）形成されたライナー酸化膜と、前記ライナー酸化膜および前記パッド窒化膜に沿ってコンフォーマルに形成されたライナー窒化膜と、前記ライナー窒化膜上に前記トレンチが埋め込まれるように形成された埋め込み酸化膜を含む半導体基板をバス（ｂａｔｈ）に位置させ、前記バス内でフッ酸の温度および／または濃度を変化させつつ、前記埋め込み酸化膜の一部、前記ライナー窒化膜の一部、前記パッド窒化膜をエッチングすることを含み、前記埋め込み酸化膜の一部と前記ライナー窒化膜の一部とをエッチングする時に使用されるフッ酸の酸化膜に対する窒化膜の選択比は、０．７〜１．４であり、前記パッド窒化膜をエッチングする時に使用されるフッ酸の酸化膜に対する窒化膜の選択比は、１０〜５０である。
【0012】
その他実施形態の具体的な事項は詳細な説明および図に含まれている。
【発明の効果】
【0013】
前記したような半導体集積回路装置の製造方法は、フッ酸の温度および濃度を調節し、フッ酸の酸化膜に対する窒化膜の選択比を調節し得る。このようなフッ酸を利用し、安定的なエッチング工程が可能である。
【図面の簡単な説明】
【0014】
【図1a】本発明の第１実施形態による半導体集積回路装置の製造方法を説明するための断面図である。
【図2a】本発明の第２実施形態による半導体集積回路装置の製造方法を説明するための断面図である。
【図3a】本発明の第３実施形態による半導体集積回路装置の製造方法を説明するための断面図である。
【図4a】本発明の第４実施形態による半導体集積回路装置の製造方法を説明するための断面図である。
【図5】本発明の第５実施形態による半導体集積回路装置の製造方法を説明するための図である。
【発明を実施するための形態】
【0015】
本発明の利点および特徴、およびそれらを達成する方法は、添付される図面と共に詳細に後述されている実施形態を参照すれば明確になる。しかし、本発明は、以下で開示される実施形態に限定されるものではなく、互いに異なる多様な形態で具現されるものであり、単に本実施形態は本発明の開示を完全にし、本発明が属する技術分野で通常の知識を有する者に発明の範疇を完全に知らせるため、提供されるものであり、本発明は請求項の範囲によってのみ定義される。明細書全体において、同一参照符号は同一構成要素を指称する。
【0016】
一つの素子（ｅｌｅｍｅｎｔｓ）が、他の素子と「接続された（ｃｏｎｎｅｃｔｅｄ ｔｏ）」あるいは「カップリングされた（ｃｏｕｐｌｅｄ ｔｏ）」と称されるのは、他の素子と直接連結または連結された場合、あるいは中間に他の素子を介在した場合を全て含む。一方、一つの素子が異なる素子と「直接接続された（ｄｉｒｅｃｔｌｙ ｃｏｎｎｅｃｔｅｄ ｔｏ）」または「直接カップリングされた（ｄｉｒｅｃｔｌｙ ｃｏｕｐｌｅｄ ｔｏ）」と称されるのは、中間に他の素子を介在しないものを示す。明細書全体において、同一参照符号は同一構成要素を称する。「および／または」は、言及されたアイテムの各々および一つ以上の全ての組合を含む。
【0017】
たとえば、第１、第２等が多様な素子、構成要素、および／またはセクションを記述するために使用されるが、これらの素子、構成要素、および／またはセクションは、これらの用語によって制限されないことはもちろんである。これらの用語は、単に一つの素子、構成要素、またはセクションを他の素子、構成要素、またはセクションと区別するために使用されるものである。したがって、以下で言及される第１素子、第１構成要素、または第１セクションは、本発明の技術的思想内で第２素子、第２構成要素、または第２セクションであり得ることはもちろんである。
【0018】
本明細書で使用される用語は、実施形態を説明するためのものであり、本発明を制限するものではない。本明細書において、単数形は文言で特別に言及しない限り複数形も含む。明細書で使用される「含む（ｃｏｍｐｒｉｓｅｓ）」および／または「含む（ｃｏｍｐｒｉｓｉｎｇ）」は、言及された構成要素、段階、動作、および／または素子は、一つ以上の他の構成要素、段階、動作、および／または素子の存在あるいは追加を排除しない。
【0019】
他の定義がなければ、本明細書で使用される全ての用語（技術および科学的用語を含む）は、本発明が属する技術分野で通常の知識を有する者に共通に理解し得る意味で使用され得るものである。また、一般的に使用される辞典に定義されている用語は、明確に特別に定義されていない限り理想的または過度に解釈されない。
【0020】
空間的に相対的な用語である「下（ｂｅｌｏｗ）」、「下（ｂｅｎｅａｔｈ）」、「下部（ｌｏｗｅｒ）」、「上（ａｂｏｖｅ）」、「上（ｕｐｐｅｒ）」等は、図面に示されているように一つの素子、構成要素と異なった素子、または構成要素との相関関係を容易に記述するため、使用され得る。空間的に相対的な用語は、図面に示されている方向に加え、使用時あるいは動作時素子の互いに異なる方向を含む用語として理解されなければならない。例えば、図面に示されている素子を逆さにする場合、他の素子の「下（ｂｅｌｏｗ）」または「下（ｂｅｎｅａｔｈ）」と記述された素子は、他の素子の「上（ａｂｏｖｅ）」に置き得る。したがって、例示的な用語である「下」は下と上の方向を全て含み得る。素子は、他の方向でも配向される可能性があり、これにしたがい、空間的に相対的な用語は、配向によって解釈され得る。
【0021】
表１は、フッ酸（ｈｙｄｒｏｆｌｕｏｒｉｃ ａｃｉｄ）の常温（ｒｏｏｍ ｔｅｍｐｅｒａｔｕｒｅ）での選択比と、高温（ｈｏｔ ｔｅｍｐｅｒａｔｕｒｅ）での選択比を整理した表である。
【0022】
表１を参照すると、ＬＰＮｉｔは、低圧（ｌｏｗ ｐｒｅｓｓｕｒｅ） ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）工程によって形成された窒化膜であり、ＲＴＮｉｔは常温（ｒｏｏｍ ｔｅｍｐｅｒａｔｕｒｅ）ＣＶＤ工程によって形成された窒化膜であり、ＴｍＯｘは、熱酸化方式によって形成された酸化膜であり、ＬＴＯは、低温（ｌｏｗ ｔｅｍｐｅｒａｔｕｒｅ）ＣＶＤ工程によって形成された酸化膜を意味する。
【0023】
フッ酸は、温度が高いほど酸化膜に対する窒化膜の選択比（ｓｅｌｅｃｔｉｖｉｔｙ ｆｏｒ ｎｉｔｒｉｄｅ ｔｏ ｏｘｉｄｅ）が高まり、濃度が低くなるほど酸化膜に対する窒化膜の選択比が高まる。例えば、具体的に説明すると、３００：１（すなわち、水の容積／ＨＦの容積＝３００）に希釈されたフッ酸が２５℃の場合、ＬＰＮｉｔ：ＴｍＯｘは、０．３２：１であるが、３００：１に希釈されたフッ酸が６５℃の場合、ＬＰＮｉｔ：ＴｍＯｘは、０．８１：１に高まることが分かる。また、６５℃のフッ酸が３００：１に希釈された場合、ＲＴＮｉｔ：ＴｍＯｘは、２．１４：１であるが、６５℃のフッ酸が１５００：１に希釈された場合には、ＲＴＮｉｔ：ＴｍＯｘは、４１．８：１に高まることが分かる。
【0024】
【表1】
【0025】
フッ酸中で窒化膜をエッチングするのに使用される反応種（ｒｅａｃｔｉｖｅ ｓｐｅｃｉｅｓ）は、モノフッ化物種（ｍｏｎｏｆｌｕｏｒｉｄｅ ｓｐｅｃｉｅｓ）（すなわち、Ｆ−、ＨＦ）である一方、酸化膜をエッチングするのに使用される反応種は二フッ化種（ｄｉｆｌｕｏｒｉｄｅ ｓｐｅｃｉｅｓ）（ＨＦ２−、Ｈ２Ｆ２）が使用される。したがって、フッ酸の酸化膜に対する窒化膜の選択比は、フッ酸内にモノフッ化物種がより多いのか、二フッ化種がより多いのかによって決定される。すなわち、もし、フッ酸の温度が高いか、または濃度が低くなると、二フッ化種よりモノフッ化物種がさらに多くなるため、フッ酸の酸化膜に対する窒化膜の選択比は高まる。
【0026】
フッ酸の温度が高くなるほど、フッ酸の酸化膜に対する窒化膜の選択比が高くなり得るが、工程条件などに適切に合わせ、温度範囲を調節しなければならない。表１では、フッ酸の温度について、６５℃、８０℃に対してのみ示されているが、例えば、約６５℃以上８５℃未満の温度範囲内でフッ酸の温度を調節し得る。８５℃を越える場合においても、技術的に具現は困難ではないと判断されるが、バス（ｂａｔｈ）を形成する物質がヒーティングシステム（ｈｅａｔｉｎｇ ｓｙｓｔｅｍ）によって使用温度は提案され得る。
【0027】
また、フッ酸の濃度は低いほど、フッ酸の酸化膜に対する窒化膜の選択比は高くなり得るが、工程条件などに適切に合わせ、濃度範囲を調節しなければならない。表１では、フッ酸の濃度に対し、３００：１、１５００：１を例にあげたが、酸化膜に対する窒化膜の選択比を十分に上げるためには約１０００：１〜約２５００：１に希釈することができ、さらに具体的には、約１５００：１〜約２０００：１に希釈し得る。
【0028】
表１に示すように、フッ酸の酸化膜に対する窒化膜の選択比は、リン酸（リン酸の場合、約２６：１〜２７：１）と同程度まで調節し得る。それだけではなく、フッ酸は、リン酸より非常に安全性が高く、費用が安く済む。また、温度を速く上げることができるため、付加的な準備時間が不要である。また、類似の酸化膜に対する窒化膜の選択比が必要なエッチング工程において、フッ酸（約６５℃以上８５℃未満）を利用したエッチング工程はリン酸（約１６０〜１７０℃）を利用したエッチング工程に比べ、相対的に低い温度で実施される。
【0029】
以下では、酸化膜に対する窒化膜の選択比が例えば、２４．５：１である場合、「酸化膜に対する窒化膜の選択比は２４．５である」と記載する。
【0030】
図１ａないし図１ｈは、本発明の第１実施形態による半導体集積回路装置の製造方法を説明するための断面図である。ここでは、ＮＭＯＳトランジスタを製造するものを例にあげ説明したが、これに限定するものではない。すなわち、ＰＭＯＳトランジスタの製造過程に適用しても良い。
【0031】
図１ａにおいて、半導体基板１０上に素子分離領域を形成してアクティブ領域を定義し、アクティブ領域上にゲート絶縁膜１１０とゲート電極１２０を順次に形成する。続いて、アクティブ領域上にＰ型不純物を注入し、Ｐウエル３０を形成する。
【0032】
具体的には、半導体基板１０は、シリコン基板、ＳＯＩ（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）基板、ガリウムヒ素基板、シリコンゲルマニウム基板、セラミック基板、石英基板、またはディスプレイ用ガラス基板などを使用することができ、素子分離領域２０は、ＬＯＣＯＳ（ＬＯＣａｌ Ｏｘｉｄａｔｉｏｎ ｏｆ Ｓｉｌｉｃｏｎ）方法を利用したＦＯＸ（Ｆｉｅｌｄ ＯＸｉｄｅ）またはＳＴＩ（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）が使用され得る。また、ゲート絶縁膜１１０は、例えば、ＳｉＯ２、ＳｉＯＮ、Ｓｉ３Ｎ４、ＧｅｘＯｙＮｚ、ＧｅｘＳｉｙＯｚ、高誘電率物質およびこれらの積層膜が使用され得る。ここで、高誘電率物質は、ＨｆＯ２、ＺｒＯ２、Ａｌ２Ｏ３、Ｔａ２Ｏ５、ハフニウムシリケート、ジルコニウムシリケートなどが使用され得る。また、ゲート電極１２０は、例えば、ポリシリコン（ｐｏｌｙ Ｓｉ）、不純物がイオン注入されたポリシリコンなどが使用され得る。
【0033】
図１ｂにおいて、ゲート電極１２０の側壁にスペーサ酸化膜１３０が形成される。具体的には、ゲート電極１２０が形成された半導体基板１０前面に酸化膜を形成した後、例えば、エッチバック（ｅｔｃｈ ｂａｃｋ）のようなエッチング工程を利用し、酸化膜を部分的に取り除いてゲート電極１２０の側壁にスペーサ酸化膜１３０を形成する。
【0034】
続いて、スペーサ酸化膜１３０にセルフアライン（整列）された第１不純物領域１６２を形成する。具体的に、スペーサ酸化膜１３０をイオン注入マスクにし、Ｎ型不純物、例えば、ヒ素（Ａｓ）を注入し得る。ここで、選択的にアクティブ領域内に各々ハロイオン（ｈａｌｏ ｉｏｎ）を注入し得る。ハロイオンは、チャネル領域の長さが短くなることによって起こるパンチスルー現象を防止するため、ゲート電極１２０を形成後、半導体基板１０のアクティブ領域の濃度を高めるために注入されるイオンである。ハロイオンは、ソース／ドレーン領域を形成するため、注入するイオンと反対タイプのイオンが主に使用される。したがって、アクティブ領域内にはＰ型不純物、例えばホウ素（Ｂ）を注入し得る。
【0035】
続いて、熱工程を実施する。熱工程の方式はＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌｉｎｇ）またはＬＳＡ（ＬａＳｅｒ Ａｎｎｅａｌｉｎｇ）等の方式を利用し得る。
【0036】
図１ｃにおいて、スペーサ酸化膜１３０上に形成された犠牲窒化膜スペーサ１５０（以下、スペーサ窒化膜１５０とも称する）と、半導体基板１０とスペーサ窒化膜１５０との間およびスペーサ酸化膜１３０とスペーサ窒化膜１５０との間に形成された接着酸化膜１４０とが形成される。具体的には、ゲート電極１２０、スペーサ酸化膜１３０が形成された半導体基板１０前面に酸化膜、窒化膜を形成した後、エッチバックと同じ前面エッチング工程を利用し、前記スペーサ窒化膜１５０と接着酸化膜１４０を形成する。スペーサ窒化膜１５０がゲート電極１２０および半導体基板１０と接着され難いため、接着酸化膜１４０を半導体基板１０とスペーサ窒化膜１５０との間と、スペーサ酸化膜１３０とスペーサ窒化膜１５０との間とにＬ字形態で形成する。これと同時に、接着酸化膜１４０は、ゲート電極１２０および半導体基板１０がスペーサ窒化膜１５０によって受けるストレスを最小化にし得る。すなわち、接着酸化膜１４０はバッファの役割もする。このような接着酸化膜１４０は、例えば、ＬＴＯであり得るが、これに限定するものではない。
【0037】
続いて、スペーサ窒化膜１５０にセルフアライン（整列）された第２不純物領域１６４を形成する。具体的には、スペーサ窒化膜１５０をイオン注入マスクにし、Ｎ型不純物、例えば、ヒ素（Ａｓ）を注入し得る。第２不純物領域１６４は、第１不純物領域１６２よりさらに高いドーピング濃度を有し、さらに深い領域に形成され得る。すなわち、第１および第２不純物領域１６２，１６４はＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｉｆｆｕｓｅｄ Ｄｒａｉｎ）構造のソース／ドレーン領域１６０を構成する。図面おいては示されていないが、ＮＭＯＳトランジスタのソース／ドレーン領域１６０は、多様な構造に変形が可能であり、例えば、ＤＤＤ（Ｄｏｕｂｌｅ Ｄｉｆｆｕｓｅｄ Ｄｒａｉｎ）、ＭＩＤＤＤ（Ｍａｓｋ Ｉｓｌａｎｄｅｄ Ｄｏｕｂｌｅ Ｄｉｆｆｕｓｅｄ Ｄｒａｉｎ）、ＭＬＤＤ（Ｍａｓｋ ＬＤＤ）、ＬＤＭＯＳ（Ｌａｔｅｒａｌ Ｄｏｕｂｌｅ−ｄｉｆｆｕｓｅｄ ＭＯＳ）構造などがある。
【0038】
続いて、熱処理を実施する。熱処理の方式は、ＲＴＡまたはＬＳＡなどの方式を利用することができる。
【0039】
図１ｄにおいて、ＮＭＯＳトランジスタ上にブロッキング酸化膜１７２とブロッキング窒化膜１７４が順次に形成される。
【0040】
具体的には、後続段階でシリサイド膜を形成する工程を実施する際に、ブロッキング酸化膜１７２とブロッキング窒化膜１７４は、半導体基板１０上にシリサイド膜を形成しない部分をブロッキングするためのものである。シリサイド膜を形成しない部分は、例えば、高速動作が不要なＭＯＳトランジスタであり得る。
【0041】
図１ｅにおいて、ＮＭＯＳトランジスタ上にブロッキング窒化膜１７４がエッチングされる。すなわち、図示されたＮＭＯＳトランジスタには後続段階でシリサイド膜を形成するため、ＮＭＯＳトランジスタ上にあるブロッキング窒化膜１７４を除去する。
【0042】
特に、本発明の第１実施形態では、ブロッキング窒化膜１７４は、酸化膜に対する窒化膜の選択比が１を超えるフッ酸を利用して除去し得る。前述したように、フッ酸は、温度が高くなるか、または濃度が低くなるほど酸化膜に対する窒化膜の選択比が高まる。ここで使用されるフッ酸は、例えば、約６５℃以上約８５℃未満である可能性があり、約１０００：１〜約２５００：１に希釈することができる。さらに具体的には、約１５００：１〜約２０００：１に希釈し得る。ここで、ブロッキング酸化膜１７２は、エッチング停止膜の役割を担う。したがって、ブロッキング酸化膜１７２は、酸化膜に対する窒化膜の選択比が１を超過するフッ酸によって全て除去されず、半導体基板１０、スペーサ窒化膜１５０および／またはゲート電極１２０上に残留酸化膜（１７２ａ）として残るようになる。
【0043】
図１ｆを参照すると、ＮＭＯＳトランジスタのスペーサ窒化膜１５０を除去する。
【0044】
特に、スペーサ窒化膜１５０は、酸化膜に対する窒化膜の選択比が１を超えるフッ酸を利用して除去し得る。
【0045】
または、酸化膜に対する窒化膜の選択比が１未満であるフッ酸を利用して残留酸化膜（１７２ａ）を先に除去し、スペーサ窒化膜１５０が露出されるようにし、続いて酸化膜に対する窒化膜の選択比が１を超えるフッ酸を利用してスペーサ窒化膜を除去することもできる。
【0046】
または、酸化膜に対する窒化膜の選択比が１未満であるフッ酸を利用して残留酸化膜（１７２ａ）を先に除去し、スペーサ窒化膜１５０が露出されるようにし、続いて酸化膜に対する窒化膜の選択比が１を超過するフッ酸を利用してスペーサ窒化膜を除去し、続いて酸化膜に対する窒化膜の選択比が１未満であるフッ酸を利用して接着酸化膜（１４０ａ）の一部をさらに除去することもできる。
【0047】
前述したように、フッ酸は温度が高くなるか、または濃度が低くなるほど酸化膜に対する窒化膜の選択比が高まる。例えば、酸化膜に対する窒化膜の選択比が１を超過するフッ酸の温度は、約６５℃以上約８５℃未満である可能性があり、約１０００：１〜約２５００：１に希釈することができる。さらに具体的には、約１５００：１〜約２０００：１に希釈し得る。酸化膜に対する窒化膜の選択比が１未満のフッ酸の温度は、例えば、常温である可能性があり、酸化膜に対する窒化膜の選択比が１を超えるフッ酸より薄く希釈され得る。
【0048】
本発明の第１実施形態において、ＮＭＯＳトランジスタのスペーサ窒化膜１５０を除去する理由は次のとおりである。後続段階でストレス膜（ＮＭＯＳトランジスタ上に引張ストレス膜、ＰＭＯＳトランジスタ上に圧縮ストレス膜）を形成するが、（図１ｈ参照）、スペーサ窒化膜１５０が除去されると、ストレス膜とＮＭＯＳトランジスタのチャネルの間の距離が近くなるため、ストレス効果がＮＭＯＳトランジスタのチャネルによく伝達され得る。
【0049】
しかし、スペーサ窒化膜１５０を除去する時、半導体基板１０上に形成されている接着酸化膜（１４０ａ）が全て除去されてはならない。なぜなら、後続段階でシリサイド膜を形成するのに（図１ｇ）、半導体基板１０上に形成されている接着酸化膜（１４０ａ）がないと、シリサイド膜がゲート電極に非常に近接して形成される。このような場合、漏れ電流が発生する可能性が高まるからである。したがって、スペーサ窒化膜１５０を除去するものの、半導体基板１０上には接着酸化膜（１４０ａ）が残っていなければならない。
【0050】
図１ｇにおいて、第２不純物領域１６４および／またはゲート電極１２０内にシリサイド膜１２６，１６６が形成される。
【0051】
具体的には、スペーサ窒化膜１５０が除去されたＮＭＯＳトランジスタ上にＮｉＰｔまたはＮｉＰｔ／ＴｉＮと同じ金属膜を形成する。以後、ＲＴＡまたはＬＳＡと同じ熱処理をし、シリサイド膜１２６，１６６を形成する。以後、金属膜を除去する。また、熱処理を選択的に実行し得る。
【0052】
特に、本発明の第１実施形態において、シリサイド膜１６６は、接着酸化膜１４０と一部オーバーラップされ得る。
【0053】
図１ｈにおいて、ＮＭＯＳトランジスタ上にエッチング停止膜１８０とストレス膜１９０が順次に形成される。
【0054】
具体的には、エッチング停止膜１８０は、ＬＴＯと同じ酸化膜である可能性があり、ストレス膜１９０は窒化膜であり得る。ストレス膜１９０として窒化膜を使用する場合、Ｎ−Ｈボンディング（ｂｏｎｄｉｎｇ）とＳｉ−Ｈボンディングの比率によって引張ストレス（ｔｅｎｓｉｌｅ ｓｔｒｅｓｓ）を与えるようになるのか、圧縮ストレス（ｃｏｍｐｒｅｓｓｉｖｅ ｓｔｒｅｓｓ）を与えるようになるのかが決定される。すなわち、Ｎ−Ｈボンディング／Ｓｉ−Ｈボンディングの比率が約１〜５であると、引張ストレスを与えるようになり、約５〜２０であると、圧縮ストレスを与えるようになる。引張ストレスを有するストレス膜１９０は、ＮＭＯＳトランジスタの動作特性を向上させ、圧縮ストレスを有するストレス膜１９０は、ＰＭＯＳトランジスタの動作特性を向上させる。したがって、本発明のＮＭＯＳトランジスタ上には、引張ストレスを有するストレス膜を形成し得る。
【0055】
一方、本発明の第１実施形態では、半導体基板上にゲート電極を形成し（図１ａ参照）、ゲート電極側壁にスペーサ酸化膜を形成し、スペーサ酸化膜にセルフアラインされた第１不純物領域を形成し（図１ｂ参照）、スペーサ酸化膜上に形成されたスペーサ窒化膜と、半導体基板とスペーサ窒化膜との間および前記スペーサ酸化膜とスペーサ窒化膜との間に接着酸化膜を形成し、スペーサ窒化膜にセルフアラインされた第２不純物領域を形成し（図１ｃ参照）、酸化膜に対する窒化膜の選択比が１を超えるフッ酸を利用してスペーサ窒化膜の少なくとも一部を湿式エッチングし（図１ｆ参照）、第２不純物領域内にシリサイド膜を形成し（図１ｇ参照）、半導体基板とゲート電極上にエッチング停止膜とストレス膜を順次に形成すること（図１ｈ参照）を説明したが、これに限定するものではない。
【0056】
すなわち、いかなる方式で作られたかに関係なく、ゲート電極とゲート電極の側壁に形成された窒化膜と、半導体基板と窒化膜との間と、ゲート電極と窒化膜との間に酸化膜がある半導体素子を提供し、酸化膜に対する窒化膜の選択比が１を超えるフッ酸を利用して前記半導体素子にエッチング工程を実施し得ることは、本発明が属する技術の当業者に自明である。
【0057】
図２ａないし図２ｃは、本発明の第２実施形態による半導体集積回路装置の製造方法を説明するための断面図である。本発明の第２実施形態では、スペーサ窒化膜を除去する過程が第１実施形態と差異があるため、これについて、図２ａないし図２ｃを参照し、詳しく説明する。
【0058】
図２ａにおいて、ＮＭＯＳトランジスタのスペーサ窒化膜１５０の一部が除去される。
【0059】
特に、スペーサ窒化膜１５０は、酸化膜に対する窒化膜の選択比が１を超過するフッ酸を利用して除去し得る。
【0060】
または、酸化膜に対する窒化膜の選択比が１未満であるフッ酸を利用することで、残留酸化膜（１７２ａ）を先に除去してスペーサ窒化膜１５０が露出されるようにし、続いて酸化膜に対する窒化膜の選択比が１を超えるフッ酸を利用してスペーサ窒化膜を除去することもできる。
【0061】
図２ｂにおいて、第２不純物領域１６４および／またはゲート電極１２０内にシリサイド膜１２６、１６６が形成される。
【0062】
図２ｃにおいて、反応性イオンエッチング（ＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ））を利用して残留するスペーサ窒化膜１５０がエッチングされる。
【0064】
図３ａにおいて、半導体基板１０上にＮＭＯＳおよびＰＭＯＳトランジスタが形成される。ＮＭＯＳトランジスタは、図１ａないし図１ｈにおいて説明された方法によって形成し、ＰＭＯＳトランジスタも前記ＮＭＯＳトランジスタの製造方法と同様の方法を用いて形成する。ＰＭＯＳトランジスタについての図面符号は次のようである。４０は、Ｎウエル、２２０は、ゲート電極、２３０は、スペーサ酸化膜、２４０ａは、接着酸化膜、２６０は、ソース／ドレーン領域、２６２は、第１不純物領域、２６４は、第２不純物領域、２２６、２６６は、シリサイド膜を示す。
【0065】
続いて、ＮＭＯＳおよびＰＭＯＳトランジスタ上には、図１ｈと同じエッチング停止膜１８０とストレス膜１９０とを形成する。ストレス膜１９０で窒化膜を使用する場合、Ｎ−Ｈボンディング（ｂｏｎｄｉｎｇ）とＳｉ−Ｈボンディングの比率によって引張ストレスを与えるのか、圧縮ストレスを与えるのかが決定される。引張ストレスを有するストレス膜は、ＮＭＯＳトランジスタの動作特性を向上させ、圧縮ストレスを有するストレス膜は、ＰＭＯＳトランジスタの動作特性を向上させる。一方、ＰＭＯＳトランジスタ上に引張ストレスを与えるストレス膜が形成されると、ＰＭＯＳトランジスタの動作特性を損なう。したがって、ストレス膜１７４が引張ストレスを有する場合、ＰＭＯＳトランジスタ上に形成されたストレス膜１９０を除去しなければならない。
【0066】
図３ｂにおいて、ＰＭＯＳトランジスタ上に形成されたストレス膜１９０が除去される。
【0067】
具体的には、半導体基板１０上にＮＭＯＳトランジスタをマスキングするフォトレジストパターン１９５を形成し、酸化膜に対する窒化膜の選択比が１を超えるフッ酸を利用してＰＭＯＳトランジスタ上に形成されたストレス膜１９０を除去する。前述したように、酸化膜に対する窒化膜の選択比が１を超えるフッ酸の温度は、約６５℃以上約８５℃未満である可能性があり、約１０００：１〜約２５００：１に希釈することができる。さらに詳しくは約１５００：１〜約２０００：１に希釈され得る。
【0069】
図４ａにおいて、半導体基板１１内にトレンチ３３０が形成される。
【0070】
より具体的には、半導体基板１１上にトレンチを定義するパッド酸化膜３１０、パッド窒化膜３２０を順次に形成する。パッド酸化膜３１０は、酸化（ｏｘｉｄａｔｉｏｎ）方式を利用して約４０〜１５０Åの厚さに成長させることができ、パッド窒化膜３２０は、パッド酸化膜３１０上にＬＰＣＶＤ（Ｌｏｗ Ｐｒｅｓｓｕｒｅ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）方式を利用して約６００〜１５００Åの厚さで積層させることができる。ここで、パッド酸化膜３１０は、半導体基板１１とパッド窒化膜３２０の間のストレスを緩和させる。パッド窒化膜３２０は、トレンチ３３０の形成時、エッチングマスクとして使用され、後続段階のＣＭＰ工程でエッチング停止膜の役割も担う。
【0071】
続いて、パッド窒化膜３２０をエッチングマスクに利用し、３０００Å程度の浅い深さにトレンチ３３０を形成する。例えば、ＲＩＥを利用してトレンチ３３０を形成し得る。
【0072】
図４ｂにおいて、トレンチ３３０によってライナー酸化膜３４０がコンフォーマルに（ｃｏｎｆｏｒｍａｌｌｙ）形成される。
【0073】
より具体的には、トレンチ３３０の内壁にライナー酸化膜３４０、例えば、酸化膜を約８００〜９００℃の温度で酸化方式を利用して約１００〜４００Åの厚さで成長させる。ライナー酸化膜３４０は、トレンチ３３０の内壁にエッチングによって存在する損傷されたシリコン格子を修復する。
【0074】
図４ｃにおいて、ライナー酸化膜３４０およびパッド窒化膜３２０によってライナー窒化膜３５０がコンフォーマルに形成される。
【0075】
より具体的には、ライナー窒化膜３５０は、ＬＰＣＶＤ方式を利用して約７０〜３００Åの厚さで積層させる。
【0076】
図４ｄにおいて、ライナー窒化膜３５０上にトレンチ３３０が埋め込まれるように埋め込み酸化膜３６０が形成される。
【0077】
より具体的には、まず、トレンチを埋め込むことができる十分な厚さで半導体基板１１上に酸化膜を形成する。この時、トレンチ３３０内の絶縁膜には空の空間、すなわち、ボイド（ｖｏｉｄ）が存在しないことが望ましい。半導体素子の設計ルール（ｄｅｓｉｇｎ ｒｕｌｅ）によって多少の差異があるが、Ｏ３−ＴＥＯＳ（Ｔｅｔｒａ Ｏｒｔｈｏ Ｓｉｌｉｃａｔｅ Ｇｌａｓｓ） ＡＰＣＶＤ（Ａｔｍｏｓｐｈｅｒｉｃ Ｐｒｅｓｓｕｒｅ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）やＰＥＣＶＤ（Ｐｌａｓｍａ Ｅｎｈａｎｃｅｄ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）方式あるいはＨＤＰ ＣＶＤ（Ｈｉｇｈ Ｄｅｎｓｉｔｙ Ｐｌａｓｍａ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）方式によって形成し得る。
【0078】
続いて、ＣＭＰ方式を利用して平坦化する。熱処理を選択的に実行し得る。
【0079】
図４ｅにおいて、パッド窒化膜３２０の上面が露出されるように埋め込み酸化膜３６０の一部とライナー窒化膜３５０の一部がエッチングされる。特に、本発明の第４実施形態では埋め込み酸化膜３６０の一部を除去し、埋め込み酸化膜３６０の高さを低くすることと、ライナー窒化膜３５０の一部をエッチングすることを同時に実行する。
【0080】
より具体的には、酸化膜に対する窒化膜の選択比が約０．７以上約１．４未満であるフッ酸を利用して埋め込み酸化膜３６０の一部とライナー窒化膜３５０の一部をエッチングする。酸化膜に対する窒化膜の選択比は約１であり得る。例えば、このようなフッ酸は温度が約６５℃以上８５℃未満であり、濃度は約３００：１程度であり得る。
【0081】
図４ｆにおいて、パッド窒化膜３２０が除去され、パッド酸化膜３１０が現れるようにし得る。
【0082】
リン酸を利用してパッド窒化膜３２０を除去し得る。
【0083】
または、酸化膜に対する窒化膜の選択比が約１０〜約５０であるフッ酸を利用してパッド窒化膜３２０を除去し得る。このようなフッ酸の温度は、約６５℃以上８５℃未満であり得る。また、酸化膜に対する窒化膜の選択比を十分に上げるためには、フッ酸を約１０００：１〜約２５００：１に希釈することができ、さらに具体的には、約１５００：１〜約２０００：１に希釈することができる。
【0084】
図５は、本発明の第５実施形態による半導体集積回路装置の製造方法を説明するための図である。本発明の第５実施形態は、前述した埋め込み酸化膜の一部およびライナー窒化膜の一部を除去する段階（図４ｅ参照）、パッド酸化膜を除去する段階（図４ｆ参照）を一つのバス内で連続的に実施するという点が、第４実施形態と異なる。
【0085】
図５において、半導体製造設備４００は、バス（ｂａｔｈ）４１０、フッ素保存部４２０、バルブ４２２、超純水（ＤＩ）保存部４３０、バルブ４３２を含む。
【0086】
まず、半導体基板（Ｗ）上に順次に形成されたパッド酸化膜およびパッド窒化膜と、パッド酸化膜およびパッド窒化膜をエッチングマスクとして利用し、半導体基板（Ｗ）内に形成されたトレンチと、トレンチに沿ってコンフォーマルに形成されたライナー酸化膜と、ライナー酸化膜およびパッド窒化膜に沿ってコンフォーマルに形成されたライナー窒化膜と、ライナー窒化膜上にトレンチが埋め込まれるように形成された埋め込み酸化膜を含む半導体基板（Ｗ）をバス４１０に位置させる。
【0087】
続いて、バス４１０内でフッ酸の温度および／または濃度を変化させつつ、埋め込み酸化膜の一部、ライナー窒化膜の一部、パッド窒化膜をエッチングする。
【0088】
すなわち、パッド窒化膜の上面が露出されるように埋め込み酸化膜の一部、ライナー窒化膜の一部を除去する段階で使用されるフッ酸（第１フッ酸）は、酸化膜に対する窒化膜の選択比が約０．７〜約１．４になるように、バルブ４２２，４３２を調節することによってフッ酸の濃度を調節する。例えば、フッ酸の濃度は約３００：１程度であり得る。
【0089】
続いて、パッド窒化膜を除去する段階で使用されるフッ酸（第２フッ酸）は、酸化膜に対する窒化膜の選択比が約１０〜約５０になるように、バルブ４２２，４３２を調節することによってフッ酸の濃度を調節する。例えば、フッ酸の濃度は、約１０００：１〜約２５００：１である可能性があり、さらに詳しくは約１５００：１〜約２０００：１であり得る。
【0090】
ただし、このような濃度の数値は、例示的なものに過ぎないが、埋め込み酸化膜の一部、ライナー窒化膜の一部を除去する段階で使用されるフッ酸より濃度が低くなるように調節し得る。
【0091】
また、本発明の第５実施形態では、パッド窒化膜を除去する段階のフッ酸と、埋め込み酸化膜の一部、ライナー窒化膜の一部を除去する段階のフッ酸の温度が同一であることを例にあげたが、これに限定するものではない。すなわち、酸化膜に対する窒化膜の選択比を高めるため、埋め込み酸化膜の一部、ライナー窒化膜の一部を除去する段階ではフッ酸の温度をさらに高めても良い。
【0092】
本発明の第５実施形態では、フッ酸の濃度を２回調節すること（すなわち、埋め込み酸化膜の一部、ライナー窒化膜の一部を除去する段階、パッド窒化膜を除去する段階で各々濃度を調節すること）に分けて説明したが、本発明の権利範囲はこれに限定するものではない。すなわち、一つのバス内に半導体基板（Ｗ）を位置させ、フッ酸の温度および／または濃度を３回以上調節し、フッ酸の酸化膜に対する窒化膜の選択比を３回以上調節することによって、埋めこみ酸化膜の一部、ライナー窒化膜の一部、パッド窒化膜を除去しても良い。
【0093】
また、半導体製造設備４００は、配置タイプ（ｂａｔｃｈ ｔｙｐｅ）である可能性があり、シングルタイプ（ｓｉｎｇｌｅ ｔｙｐｅ）でもあり得る。
【0094】
以上添付された図面を参照し、本発明の実施形態を説明したが、本発明が属する技術分野で通常の知識を有する者は、本発明の技術的思想や必須の特徴を変更せず、他の具体的な形態によって実施され得ることを理解し得るものである。したがって、以上で記述した実施形態は全ての面で例示的なものであり、限定的ではないことを理解しなければならない。
【符号の説明】
【0095】
１１０ ゲート絶縁膜、１２０ ゲート電極、
１３０ スペーサ酸化膜、
１４０ 接着酸化膜、
１５０ スペーサ窒化膜、
１６０ ソース／ドレーン領域、
１７２ ブロッキング酸化膜、
１７４ ブロッキング窒化膜、
１８０ エッチング停止膜、
１９０ ストレス膜、
３１０ パッド酸化膜、
３２０ パッド窒化膜、
３３０ トレンチ、
３４０ ライナー酸化膜、
３５０ ライナー窒化膜、
３６０ 埋め込み酸化膜、
４１０ バス、
４２０ フッ素保存部、
４３０ 超純水保存部。