(58)【調査した分野】(Int.Cl.,DB名)
前記電源監視部は、前記第1制御部を動作させる場合にハイレベルのリセット信号を前記第1制御部及び前記追加制御部へ出力し、前記第1制御部をリセットさせる場合にローレベルのリセット信号を前記第1制御部及び前記追加制御部へ出力し、
前記追加制御部は、
入力された前記リセット信号のレベルを反転させるNOTゲートと、
前記電源監視部がローレベルの前記リセット信号を出力した時点から少なくとも前記制限時間が経過するまでの間、入力された前記リセット信号がハイレベルの状態を維持するように減衰させるRC回路と、
前記NOTゲート及び前記RC回路から出力された信号が共にハイレベルの場合にのみ、ローレベルの信号を前記第2電源部へ出力するNANDゲートと、
を備え、
前記第2電源部は、前記NANDゲートの出力信号がローレベルを示す場合に停止する請求項1に記載の電源装置。
前記第1制御部は、前記第2電源部を動作させる場合にはハイレベルのコントロール信号を前記第2電源部へ出力し、前記第2電源部を停止させる場合にはローレベルのコントロール信号を前記第2電源部へ出力し、
前記第2電源部は、前記コントロール信号又は前記NANDゲートの出力信号がローレベルを示す場合に停止する請求項2に記載の電源装置。
【発明の概要】
【発明が解決しようとする課題】
【0008】
しかし、AC電源が遮断される時間によっては、AC電源の供給が遮断されている間に、省エネ電源部は、内部に有する容量性負荷に蓄電された電力を全て放電し、制御回路IC1を動作させることができなくなる一方、大出力電源部は、内部に有する容量性負荷に蓄電された電力が大きいために、制御回路IC2の動作を継続させることができる場合がある(
図6における瞬停時間T2の場合)。この場合、AC電源の供給が再開されたとき、制御回路IC1は停止した状態から動作を開始するが、制御回路IC2は停止せずに動作を継続しているので、2つの制御回路IC1,IC2の間で動作に不整合が生じる虞がある。
【0009】
本発明は、上記の問題を解決するためになされたもので、外部電圧の供給が遮断された後、外部電圧の供給が再開された場合に、各制御部の間で動作に不整合を生じさせる虞を低減することができる電源装置、電子機器及び画像形成装置を提供することを目的とする。
【課題を解決するための手段】
【0010】
本発明による電源装置は、所定の電力を蓄電可能な第1容量性負荷を有し、外部電圧を用いて所定の第1電源電圧を生成する第1電源部と、前記第1容量性負荷に蓄電可能な電力よりも大きい電力を蓄電可能な第2容量性負荷を有し、前記外部電圧を用いて前記第1電源電圧よりも大きい第2電源電圧を生成する第2電源部と、前記第1電源電圧を用いて動作する第1制御部と、前記第2電源電圧を用いて動作する第2制御部と、前記第1電源部の出力電圧が前記第1電源電圧よりも小さくなると、前記第1制御部をリセットさせ、当該リセット時点から、前記第2容量性負荷に蓄電された電力によって前記第2制御部を動作させることが可能な時間として予め定められた制限時間が経過したときに、前記第1制御部のリセットを解除させる電源監視部と、前記電源監視部が前記第1制御部をリセットさせるときに前記第2電源部を停止させ、前記電源監視部が前記第1制御部のリセットを解除させるときに前記第2電源部を動作させる追加制御部と、を備える。
【0011】
落雷等によって外部電圧の供給が遮断された場合、第1電源部は第1電源電圧を生成できなくなり、第1容量性負荷に蓄電された電力で第1制御部を動作させることになる。同様に、第2電源部は第2電源電圧を生成できなくなり、第2容量性負荷に蓄電された電力で第2制御部を動作させることになる。しかし、外部電圧の供給が遮断される期間によっては、当該遮断期間中に、第1容量性負荷に蓄電された電力が全て放電され、第1制御部を動作させることができなくなる一方、第2容量性負荷に蓄電された電力で第2制御部の動作を継続させることができる場合がある。
【0012】
しかし、本構成によれば、外部電圧の供給が遮断され、第1電源部の出力電圧が第1電源電圧よりも小さくなると、電源監視部によって第1制御部がリセットされる。また、第1制御部のリセットに合わせて、追加制御部によって第2電源部が停止される。つまり、第1制御部のリセット時点から制限時間が経過するまでの間に外部電圧の供給が再開されたとしても、第2電源部を停止させて、第2電源電圧の生成動作を停止させることができる。
【0013】
これによって、第1制御部のリセット時点から第2容量性負荷に蓄電された電力で第2制御部を動作させることが可能な時間として予め定められた制限時間が経過したときには、第2容量性負荷に蓄電された電力で第2制御部を動作できないようにし、第2制御部を停止させることができる。
【0014】
そして、第1制御部のリセット時点から制限時間が経過したときには、電源監視部によって第1制御部のリセットが解除され、追加制御部によって第2電源部が動作される。このため、外部電圧の供給が再開されると、第1電源部は第1電源電圧を生成し、第2電源部は第2電源電圧を生成するので、第1制御部及び第2制御部は共に動作を開始することができる。このとき、第1制御部は、一旦リセットされた後に動作を開始し、第2制御部は、一旦停止した後に動作を開始することになる。
【0015】
このように、本構成によれば、外部電圧の供給が遮断され、第1電源部の出力電圧が第1電源電圧よりも小さくなると、第1制御部及び第2制御部を共にリセットした状態にすることができるので、その後、外部電圧の供給が再開され、第1制御部及び第2制御部が動作を開始したときに、第1制御部と第2制御部との間で動作に不整合が生じる虞を低減することができる。
【0016】
また、前記電源監視部は、前記第1制御部を動作させる場合にハイレベルのリセット信号を前記第1制御部及び前記追加制御部へ出力し、前記第1制御部をリセットさせる場合にローレベルのリセット信号を前記第1制御部及び前記追加制御部へ出力し、前記追加制御部は、入力された前記リセット信号のレベルを反転させるNOTゲートと、前記電源監視部がローレベルの前記リセット信号を出力した時点から少なくとも前記制限時間が経過するまでの間、入力された前記リセット信号がハイレベルの状態を維持するように減衰させるRC回路と、前記NOTゲート及び前記RC回路から出力された信号が共にハイレベルの場合にのみ、ローレベルの信号を前記第2電源部へ出力するNANDゲートと、を備え、前記第2電源部は、前記NANDゲートの出力信号がローレベルを示す場合に停止することが好ましい。
【0017】
本構成によれば、電源監視部がローレベルのリセット信号を出力した時点から制限時間が経過するまでの間、つまり、第1制御部がリセットされた時点から、第2制御部が停止すると考えられるまでの期間、RC回路により、追加制御部に入力されたローレベルのリセット信号がハイレベルの状態を維持するように減衰される。このため、当該期間中は、NOTゲートから出力されるリセット信号を反転したローレベルの信号と、RC回路から出力されるハイレベルの信号とが、NANDゲートに入力される。これにより、当該期間中は、NANDゲートによってローレベルの信号が第2電源部へ出力されることとなる。その結果、当該期間中、第2電源部を停止させることができる。
【0018】
したがって、当該期間中に外部電圧の供給が再開されたとしても、第2電源部を停止させて、第2電源電圧の生成動作を停止させることができる。これによって、当該期間が経過したときには、第2容量性負荷に蓄電された電力で第2制御部を動作できないようにし、第2制御部を停止させることができる。つまり、当該期間が経過したときに第1制御部及び第2制御部を共にリセットした状態にすることができる。
【0019】
また、本構成によれば、NOTゲートとRC回路とNANDゲートとを備えて、追加制御部を簡素化して構成することができるので、追加制御部を構成するのに要するコストを低減することができる。
【0020】
また、前記第1制御部は、前記第2電源部を動作させる場合にはハイレベルのコントロール信号を前記第2電源部へ出力し、前記第2電源部を停止させる場合にはローレベルのコントロール信号を前記第2電源部へ出力し、前記第2電源部は、前記コントロール信号又は前記NANDゲートの出力信号がローレベルを示す場合に停止することが好ましい。
【0021】
本構成によれば、コントロール信号及びNANDゲートの出力信号のうち、何れか一方の信号を用いて、第2電源部を停止させることができる。このため、外部電圧の供給が遮断されていず、第1電源部から第1電源電圧が出力されている場合に、第1制御部は、ローレベルのコントロール信号を出力することにより、第2電源部を停止させることができる。したがって、例えば、第2制御部を動作させる必要がないときに、第1制御部によって第2電源部を停止させることにより、第2電源部における消費電力を低減することができる。
【0022】
または、前記第1制御部は、前記第2電源部を動作させるか停止させるかを切り替え
、前記第2電源部は、前記第1制御部及び前記追加制御部のいずれかが前記第2電源部を停止させる信号を出力したときに停止することが好ましい。
【0023】
本構成によれば、外部電圧の供給が遮断されていず、第1電源部から第1電源電圧が出力されている場合に、第1制御部は、第2電源部を停止させることができる。したがって、例えば、第2制御部を動作させる必要がないときに、第1電源部によって第2電源部を停止させることにより、第2電源部における消費電力を低減することができる。
【0024】
本発明による電子機器は、前記電源装置を備える。
【0025】
本発明による画像形成装置は、前記電源装置を備える。
【発明の効果】
【0026】
この発明によれば、外部電圧の供給が遮断された後、外部電圧の供給が再開された場合に、各制御部の間で動作に不整合を生じさせる虞を低減することができる電源装置、電子機器及び画像形成装置を提供することができる。
【発明を実施するための形態】
【0028】
以下、本発明に係る電源装置、これを備えた画像形成装置について説明する。尚、本実施形態では、画像形成装置としてプリンター1を例に説明するが、画像形成装置は、コピー機、ファクシミリ装置、またこれらの複数の機能を備えた複合機であってもよい。
図1は、本発明の画像形成装置の一実施形態に係るプリンター1の概略構造図である。
図1に示すように、プリンター1は、画像形成部80、定着部70、及び操作部50を備えている。
【0029】
画像形成部80は、感光体ドラム81、帯電器82、露光器83、現像器84、及び転写ローラー85を備えている。
【0030】
感光体ドラム81は、主走査方向(
図1における紙面表裏方向)を長尺とする円筒状の部材であり、不図示のモーターからの駆動力を受けて、
図1における時計回りの方向に回転する。帯電器82は、感光体ドラム81の表面を略一様に帯電する。
【0031】
露光器83は、レーザーダイオード等の光源を備え、帯電器82によって略一様に帯電された感光体ドラム81の周面に対して、画像データに応じた光信号を照射して、画像データの静電潜像を形成する。画像データは、例えば、ネットワークを介してプリンター1に接続されたパーソナルコンピューター等の外部装置から送信された画像データを、不図示のネットワークインターフェイス回路を用いて受信することによって取得される。
【0032】
現像器84は、トナーを収納するトナーコンテナを備え、現像バイアス電圧を印加することで感光体ドラム81と現像器84との間に電位差を生じさせることにより、静電潜像が形成された感光体ドラム81の表面にトナーを供給してトナー像を形成する。転写ローラー85は、感光体ドラム81と対向する位置に配設されている。転写ローラー85は、感光体ドラム81に形成されたトナー像を搬送路Pに沿って搬送されてきた用紙に転写する。
【0033】
定着部70は、ヒーター等を内蔵する定着ローラー700及び定着ローラー700と対向する位置に設けられた加圧ローラー701を備え、トナー像が形成された用紙を加熱搬送することにより、用紙に形成されたトナー像を定着させる。尚、加圧ローラー701は、不図示のモーターからの駆動力を受けて回転し、定着ローラー700は、加圧ローラー701が回転することによって従動回転する。
【0034】
操作部50は、情報を表示するための表示部51と、ユーザーによって各種指示の操作を行わせるための操作キー部52と、を備えている。表示部51は、例えばタッチパネル機能を有する液晶ディスプレイ等であり、各種情報を表示する。操作キー部52は、例えばユーザーが印刷実行指示を入力するためのスタートキーや、印刷部数等を入力するためのテンキー等の各種キーを含む。
【0035】
次に、画像形成部80による画像形成動作について簡単に説明する。先ず、帯電器82により感光体ドラム81の表面が略均一に帯電される。そして、帯電された感光体ドラム81の表面が、露光器83により露光され、用紙に形成する対象の画像の静電潜像が感光体ドラム81の表面に形成される。この静電潜像が、現像器84により感光体ドラム81の表面にトナーを付着させることにより顕画化され、転写ローラー85により感光体ドラム81の表面のトナー像が用紙に転写される。この画像形成部80による画像形成動作が行われた後、定着部70により、用紙に転写されたトナー像が固着される。
【0036】
また、プリンター1は、筐体内部に電源装置90を備えている。
図2は、本発明の電源装置の一実施形態に係る電源装置90の電気的構成を示すブロック図である。
【0037】
図2に示すように、電源装置90は、商用交流電源ACと、第1電源部91と、第2電源部92と、第1制御部10と、第1電源監視部11(電源監視部)と、第2制御部20と、第2電源監視部21と、追加制御部30と、を備えている。
【0038】
商用交流電源ACは、商用交流電圧(外部電圧)を不図示のメインスイッチを介して、第1電源部91及び第2電源部92に供給する。つまり、メインスイッチがオンにされると、第1電源部91及び第2電源部92への商用交流電圧の供給が開始され、メインスイッチがオフにされると、第1電源部91及び第2電源部92への商用交流電圧の供給が遮断される。
【0039】
第1電源部91は、不図示のAC/DCコンバーターと、第1容量性負荷910と、を備えている。AC/DCコンバーターは、商用交流電源ACから供給される商用交流電圧を用いて、所定の大きさの直流電圧を生成する。以下、第1電源部91により、AC/DCコンバーターを用いて生成される直流電圧を第1電源電圧V1と示す。第1容量性負荷910は、例えば、コンデンサーによって構成されている。第1容量性負荷910は、停電等によって商用交流電源ACから商用交流電圧の供給が遮断された場合にも、所定時間、直流電圧を供給可能なように、予め定められた電力を蓄電可能に構成されている。
【0040】
第2電源部92は、不図示のAC/DCコンバーターと、第2容量性負荷920と、を備えている。AC/DCコンバーターは、商用交流電源ACから供給される商用交流電圧を用いて、第1電源電圧V1よりも大きい直流電圧を生成する。以下、第2電源部92により、AC/DCコンバーターを用いて生成される直流電圧を第2電源電圧V2と示す。第2容量性負荷920は、例えば、コンデンサーによって構成されている。第2容量性負荷920は、停電等によって商用交流電源ACから商用交流電圧の供給が遮断された場合にも、所定時間、直流電圧を供給可能なように、第1容量性負荷910に蓄電可能な電力よりも大きい電力を蓄電可能に構成されている。
【0041】
第1制御部10は、第1電源部91により生成された第1電源電圧V1を用いて動作する。第1制御部10は、例えば、所定の演算処理を実行する不図示のCPU(Central Processing Unit)と、所定の制御プログラムが記憶されたEEPROM(Electrically Erasable and Programmable Read Only Memory)等の不図示の不揮発性メモリーと、データを一時的に記憶するための不図示のRAM(Dynamic Random Access Memory)と、これらの周辺回路等とを備えている。
【0042】
第1制御部10は、不揮発性メモリーに記憶された制御プログラムをCPUにより実行させることによって、例えば、操作キー部52の動作及び不図示のネットワークインターフェイス回路の動作を制御して、画像データを外部のコンピューターに送信するための操作キー部52の操作指示を受け付けた後、ネットワークインターフェイス回路によって画像データを外部のコンピューターに送信させる。
【0043】
また、第1制御部10は、操作キー部52の操作指示を受け付けないまま所定時間が経過した場合や、ネットワークインターフェイス回路によって外部のコンピューターからプリンター1の動作指示を示す信号が受信されないまま所定時間が経過した場合等に、第2電源部92を停止させるべく、ローレベルのコントロール信号CTLを第2電源部92へ出力する。
【0044】
尚、第2電源部92は、ローレベルのコントロール信号CTLを受信していない間は、AC/DCコンバーターを動作させ、第2電源電圧V2を生成させるが、ローレベルのコントロール信号CTLを受信すると、AC/DCコンバーターを停止させ、第2電源電圧V2の生成動作を停止する。
【0045】
これによって、第1制御部10は、操作キー部52の操作指示を受け付けないまま所定時間が経過した場合や、ネットワークインターフェイス回路によって外部のコンピューターからプリンター1の動作指示を示す信号が受信されないまま所定時間が経過した場合等、後述する第2制御部20を動作させる必要がないと考えられるときに、第2電源部92における消費電力を低減することができる。
【0046】
第1電源監視部11は、第1電源部91により生成された第1電源電圧V1を用いて動作する。第1電源監視部11は、第1電源部91の出力電圧を監視し、当該出力電圧が第1電源電圧V1よりも小さくなると、第1制御部10をリセットさせるべく、ローレベルのリセット信号RS1を第1制御部10へ出力する。
【0047】
また、第1電源監視部11は、第1制御部10をリセットさせた時点から、第2容量性負荷920に蓄電された電力によって第2制御部20を動作させることが可能な時間として予め定められた制限時間が経過したときには、第1制御部10のリセットを解除させるべく、ハイレベルのリセット信号RS1を第1制御部10へ出力する。
【0048】
尚、第1電源監視部11は、リセット信号RS1を第1制御部10に出力する際、同じレベルのリセット信号RS1を追加制御部30へも出力する。
【0049】
ここで、第1制御部10をリセットさせるとは、第1制御部10の状態を初期状態に戻すことを示す。第1制御部10は、第1制御部10をリセットさせることを示すローレベルのリセット信号RS1が入力されると、制御プログラムを不揮発性メモリーから読み出してRAMに記憶する。これによって、第1制御部10は、初期状態に戻る。
【0050】
一方、第1制御部10のリセットを解除させるとは、第1制御部10をRAMに記憶された制御プログラムに従って動作させることを示す。第1制御部10は、第1制御部10のリセットを解除させることを示すハイレベルのリセット信号RS1が入力されると、CPUにより、RAMに記憶されている制御プログラムを実行させる。これによって、第1制御部10は、操作キー部52やネットワークインターフェイス回路の動作の制御を開始する。
【0051】
第2制御部20は、第2電源部92により生成された第2電源電圧V2を用いて動作する。第2制御部20は、例えば、所定の演算処理を実行する不図示のCPUと、所定の制御プログラムが記憶されたEEPROM等の不図示の不揮発性メモリーと、データを一時的に記憶するための不図示のRAMと、これらの周辺回路等とを備えている。
【0052】
第2制御部20は、不揮発性メモリーに記憶された制御プログラムをCPUにより実行させることによって、例えば、画像形成部80の動作及び表示部51の動作を制御して、表示部51に各種情報を表示させた後、画像形成部80に画像形成動作を実行させる。
【0053】
第2電源監視部21は、第2電源部92により生成された第2電源電圧V2を用いて動作する。第2電源監視部21は、第2電源部92の出力電圧を監視し、第2電源部92の出力電圧が第2電源電圧V2よりも小さくなると、第2制御部20をリセットさせるべく、ローレベルのリセット信号RS2を第2制御部20へ出力する。
【0054】
また、第2電源監視部21は、第2電源部92の出力電圧が第2電源電圧V2に安定するようになると、第2制御部20のリセットを解除させるべく、ハイレベルのリセット信号RS2を第2制御部20へ出力する。
【0055】
ここで、第2制御部20をリセットさせるとは、第2制御部20の状態を初期状態に戻すことを示す。第2制御部20は、第2制御部20をリセットさせることを示すハイレベルのリセット信号RS2が入力されると、制御プログラムを不揮発性メモリーから読み出してRAMに記憶する。これによって、第2制御部20は、初期状態に戻る。
【0056】
一方、第2制御部20のリセットを解除させるとは、第2制御部20をRAMに記憶された制御プログラムに従って動作させることを示す。第2制御部20は、第2制御部20のリセットを解除させることを示すハイレベルのリセット信号RS2が入力されると、CPUにより、RAMに記憶されている制御プログラムを実行させる。これによって、第2制御部20は、画像形成部80や表示部51の動作の制御を開始する。
【0057】
追加制御部30は、ローレベルのリセット信号RS1が入力されたとき、つまり、第1電源監視部11が第1制御部10をリセットさせるときは、第2電源部92を停止させるべく、ローレベルのコントロール信号CTLを出力する。また、追加制御部30は、ハイレベルのリセット信号RS1が入力されたとき、つまり、第1電源監視部11が第1制御部10のリセットを解除させるときは、第2電源部92を動作させるべく、ハイレベルのコントロール信号CTLを出力する。
【0058】
以下、
図3を用いて追加制御部30の詳細な構成について説明する。
図3は、追加制御部30の詳細な構成を示した電源装置90の回路図である。
【0059】
図3に示すように、追加制御部30は、NOTゲート31と、RC回路32と、NANDゲート33と、を備えている。
【0060】
NOTゲート31は、例えばシュミットトリガー機能を有するNOTゲートで構成されている。NOTゲート31にはハイレベル又はローレベルのリセット信号RS1が入力される。NOTゲート31は、入力されたリセット信号RS1のチャタリングを防止しつつ、入力されたリセット信号RS1の信号レベルを反転する。尚、NOTゲート31は、シュミットトリガー機能を有するNOTゲートに限らず、閾値レベルが一定のNOTゲートによって簡素化して構成してもよい。
【0061】
RC回路32は、NOTゲート34〜36と、抵抗37と、コンデンサー38とを備えている。
【0062】
NOTゲート34は、例えばシュミットトリガー機能を有するNOTゲートで構成されている。NOTゲート34には、NOTゲート31によってリセット信号RS1の信号レベルが反転された信号(以下、リセット信号RS1の反転信号と示す)が入力される。NOTゲート34は、リセット信号RS1の反転信号のチャタリングを除去しつつ、リセット信号RS1の反転信号の信号レベルを反転し、つまり、追加制御部30に入力されたリセット信号RS1と同じレベルの信号を出力する。尚、NOTゲート34は、シュミットトリガー機能を有するNOTゲートに限らず、閾値レベルが一定のNOTゲートによって簡素化して構成してもよい。
【0063】
抵抗37は、一端がNOTゲート34に接続され、他端がコンデンサー38に接続されている。抵抗37には、NOTゲート34の出力信号、つまり、リセット信号RS1と同じ信号レベルの信号が入力される。コンデンサー38は、抵抗37に接続されている側とは反対側の一端がグランドに接続されている。これによって、抵抗37とコンデンサー38とが接続されているB点における信号のレベルは、抵抗37の抵抗値とコンデンサー38の静電容量によって定まる時定数に応じて滑らかに変化する。
【0064】
NOTゲート35は、例えばシュミットトリガー機能を有するNOTゲートで構成されている。NOTゲート35には、上記B点を通過した、滑らかに信号レベルが変化する信号が入力される。このため、NOTゲート35は、シュミットトリガー機能における予め定められた2つの閾値レベルを用いて、入力信号の信号レベルが高い側の閾値レベルより高くなるとローレベルの信号を出力し、その後、入力信号の信号レベルが低い側の閾値レベルより低くなると、ハイレベルの信号を出力する。
【0065】
NOTゲート36は、例えばシュミットトリガー機能を有するNOTゲートで構成されている。NOTゲート36には、NOTゲート35から出力されるハイレベル又はローレベルの信号が入力される。NOTゲート36は、NOTゲート35から出力されるハイレベル又はローレベルの信号のチャタリングを除去して、NOTゲート35から出力されるハイレベル又はローレベルの信号の信号レベルを反転させる。
【0066】
尚、NOTゲート35、36の何れか一方を閾値が一定のNOTゲートで構成してもよい。
【0067】
NANDゲート33は、NOTゲート31及びRC回路32から出力された信号が共にハイレベルの場合に、ローレベルのコントロール信号CTLを第2電源部92へ出力する。また、NANDゲート33は、NOTゲート31及びRC回路32から出力された信号のうち、少なくとも1つの信号がハイレベルでない場合は、ハイレベルのコントロール信号CTLを第2電源部92へ出力する。
【0068】
また、NANDゲート33から出力されるコントロール信号CTLの信号線と第1制御部10から出力されるコントロール信号CTLの信号線は、バッファーB1、B2を用いてワイヤードOR接続されている。つまり、第2電源部92は、NANDゲート33がローレベルのコントロール信号CTLを出力したとき、又は、第1制御部10がローレベルのコントロール信号CTLを出力したときに停止する。
【0069】
以下では、商用交流電源ACから出力される商用交流電圧の時系列変化に応じて電源装置90における各部の入出力信号が時系列に変化する態様について説明する。
図4は、商用交流電圧の時系列変化に応じて電源装置90における各部の入出力信号が時系列に変化する態様を示すタイムチャートである。
【0070】
図4に示すように、商用交流電源ACのメインスイッチがオンされると、商用交流電源ACから商用交流電圧の出力が開始され、商用交流電源ACから出力される商用交流電圧の実効値は次第に上昇する(時刻t0)。尚、説明の便宜上、
図4では、商用交流電源ACの出力電圧を、商用交流電圧の実効値で示している。
【0071】
商用交流電源ACの出力電圧が実効値V0に安定すると(時刻t1)、第1電源部91は、商用交流電圧を用いて第1電源電圧V1の生成を開始する。これによって、第1電源部91の出力電圧VO1は次第に上昇し、第1電源部91から第1電源監視部11、追加制御部30、及び第1制御部10へ電力が供給される。第1制御部10は、第1電源部91から電力が供給されると、制御プログラムを不揮発性メモリーから読み出してRAMに記憶し、初期状態になる。
【0072】
一方、NOTゲート31は、初期状態にあるローレベルのリセット信号RS1を反転させて、ハイレベルの信号RS1を出力すべく、出力信号の信号レベルを次第に上昇させる。つまり、
図3に示すA点(NANDゲート33におけるNOTゲート31の出力信号の入力部)の信号SAの信号レベルは、次第に上昇する。
【0073】
NOTゲート34〜36は、電力の供給を受け始めた当初は不定な電圧を出力する特性を有している。このため、第1電源部91から追加制御部30への電力の供給が開始された当初は、NOTゲート34〜36から出力される不定な電圧によって、
図3におけるB点の信号SBの信号レベルと、
図3におけるC点(NANDゲート33におけるRC回路32の出力信号の入力部)の信号SCの信号レベルは、瞬間的に上昇する。
【0074】
これにより、NANDゲート33にNOTゲート31の出力信号及びRC回路32の出力信号が入力されると(時刻t2)、NANDゲート33は、入力された信号が共にハイレベルではないので、ハイレベルの信号を出力すべく、出力信号の信号レベルを次第に上昇させる。これにより、
図3に示すD点(NANDゲート33の出力部)の信号SDの信号レベルは、次第に上昇する。
【0075】
その結果、NANDゲート33の出力信号がローレベルを示さなくなるので、第2電源部92は、商用交流電圧を用いて第2電源電圧V2の生成を開始する(時刻t2)。これによって、第2電源部91の出力電圧VO2は次第に上昇し、第2電源部92から第2電源監視部21及び第2制御部20へ電力が供給される。第2制御部20は、第2電源部92から電力が供給されると、制御プログラムを不揮発性メモリーから読み出してRAMに記憶し、初期状態になる。
【0076】
その後、第1電源部91の出力電圧VO1が第1電源電圧V1に安定すると(時刻t3)、第1電源監視部11は、ハイレベルのリセット信号RS1を出力する。これにより、第1制御部10のリセットが解除され、第1制御部10は、RAMに記憶された制御プログラムに従って動作する。
【0077】
一方、NOTゲート31は、入力されたハイレベルのリセット信号RS1を反転させてローレベルの信号を出力する。つまり、A点の信号SAの信号レベルは、ローレベルになる。NOTゲート34は、NOTゲート31の出力信号を反転させ、ハイレベルの信号を抵抗37に出力する。これにより、抵抗37の抵抗値とコンデンサー38の静電容量によって定まる時定数に応じて、B点の信号SBの信号レベルが滑らかに上昇する。
【0078】
その後、B点の信号SBの信号レベルが、NOTゲート35において予め定められた高い側の閾値レベルVthよりも高くなると(時刻t4)、NOTゲート35は、ローレベルの信号を出力する。NOTゲート36は、NOTゲート35の出力信号を反転させ、ハイレベルの信号を出力する。つまり、C点の信号SCの信号レベルは、ハイレベルになる。
【0079】
その結果、NANDゲート33に、NOTゲート31から出力されたローレベルの信号(A点の信号SA)とRC回路32から出力されたハイレベルの信号(C点の信号SC)とが入力される。NANDゲート33は、入力された信号の一方がハイレベルではないので、ハイレベルの信号の出力を継続する。つまり、D点の信号SDの信号レベルは、ハイレベルに維持される。第2電源部は、NANDゲート33の出力信号がハイレベルを示しているので、第2電源電圧V2の生成動作を継続する。
【0080】
その後、落雷等によって商用交流電源ACからの商用交流電圧の供給が遮断された後、第1容量性負荷910に蓄電されていた電力が全て放電され、第1電源部91の出力電圧VO1が第1電源電圧V1よりも低くなると(時刻t5)、第1電源監視部11は、ローレベルのリセット信号RS1を出力する。これにより、第1制御部10はリセットされ、初期状態に戻る。
【0081】
一方、NOTゲート31は、ローレベルのリセット信号RS1を反転させてハイレベルの信号を出力する。つまり、A点の信号SAの信号レベルは、ハイレベルになる。NOTゲート34は、NOTゲート31の出力信号を反転させ、ローレベルの信号を抵抗37に出力する。これにより、抵抗37の抵抗値とコンデンサー38の静電容量によって定まる時定数に応じて、B点の信号SBの信号レベルが減衰する。
【0082】
尚、この時定数は、時刻t5から、第2容量性負荷920に蓄電された電力で第2制御部20を動作させることが可能な時間として予め定められた制限時間TLが経過する(時刻t6)までの期間において、B点の信号SBの信号レベルが、NOTゲート35において予め定められた低い側の閾値レベルVtlよりも低くならないように定められている。そのため、時刻t5から時刻t6までの期間において、NOTゲート35は、ローレベルの信号の出力を継続する。NOTゲート36も、NOTゲート35の出力信号を反転させたハイレベルの信号の出力を継続する。つまり、時刻t5から時刻t6までの期間において、C点の信号SCの信号レベルは、ハイレベルに維持される。
【0083】
その結果、NANDゲート33に、NOTゲート31から出力されたハイレベルの信号(A点の信号SA)とRC回路32から出力されたハイレベルの信号(C点の信号SC)とが入力される。NANDゲート33は、入力された信号が共にハイレベルであるので、ローレベルの信号を出力する。つまり、時刻t5から時刻t6までの期間において、D点の信号SDの信号レベルは、ローレベルに維持される。
【0084】
時刻t5において、NANDゲート33の出力信号がローレベルになると、第2電源部92は、停止する。このため、第2電源電圧V2が生成されなくなり、第2容量性負荷920(
図2)に蓄電された電力が第2制御部20及び第2電源監視部21へ供給される。これにより、第2電源部92の出力電圧VO2は次第に低下する。
【0085】
このため、時刻t6までに商用交流電源ACからの商用交流電圧の供給が再開されたとしても、第2制御部20は、第2電源電圧V2の供給を受けることなく、第2容量性負荷920に蓄電された電力のみで動作する。したがって、第2制御部20は、時刻t5から、第2容量性負荷920に蓄電された電力で第2制御部20を動作させることが可能な時間として予め定められた制限時間TLが経過した時刻t6には、停止する。
【0086】
ここで、上記と異なり、抵抗37の抵抗値とコンデンサー38の静電容量によって定まる時定数が、時刻t5から時刻t6までの期間において、B点の信号SBの信号レベルをNOTゲート35において予め定められた低い側の閾値レベルVtl以下に減衰させるように定められている場合について考える。
【0087】
この場合、時刻t5から時刻t6までの期間、C点の信号SCの信号レベルがローレベルになり、D点の信号SDの信号レベルがハイレベルになる。これにより、第2電源部92が動作する。このため、時刻t6になるまでに、商用交流電源ACからの商用交流電圧の供給が再開されると、第2制御部20へ第2電源電圧V2の供給が再開される。その結果、第1制御部10は、時刻t5においてリセットされたにもかかわらず、第2制御部20は、第2電源電圧V2の供給を受けて動作を継続するので、第1制御部10と第2制御部20との間で動作に不整合が生じてしまう。
【0088】
このような不整合が生じないように、上記時定数は、時刻t5から時刻t6までの期間において、B点の信号SBの信号レベルが、NOTゲート35において予め定められた低い側の閾値レベルVtlよりも低くならないように定められている。
【0089】
即ち、RC回路32は、第1電源監視部11がローレベルのリセット信号RS1を出力した時点(時刻t5)から少なくとも制限時間TLが経過する(時刻t6)までの間、NOTゲート31及びNOTゲート34を介して入力されたリセット信号RS1と同じローレベルの信号がハイレベルの状態を維持するように減衰させている。
【0090】
時刻t6になると、第1電源監視部11は、ハイレベルのリセット信号RS1を出力し、第1制御部10のリセットを解除させる。
【0091】
一方、時刻t6において、NOTゲート31は、ハイレベルのリセット信号RS1を反転させてローレベルの信号を出力する。つまり、時刻t6において、A点の信号SAの信号レベルは、ローレベルになる。NOTゲート34は、NOTゲート31の出力信号を反転させ、ハイレベルの信号を抵抗37に出力する。これにより、B点の信号SBの信号レベルは、NOTゲート35において予め定められた低い側の閾値レベルVtlよりも高いレベルから、抵抗37の抵抗値とコンデンサー38の静電容量によって定まる時定数に応じて滑らかに上昇する。
【0092】
B点の信号SBの信号レベルは、NOTゲート35において予め定められた低い側の閾値レベルVtlよりも低くないので、NOTゲート35は、ローレベルの信号の出力を継続する。NOTゲート36も、NOTゲート35の出力信号を反転させたハイレベルの信号の出力を継続する。つまり、C点の信号SCの信号レベルは、ハイレベルに維持される。
【0093】
その結果、時刻t6になると、NANDゲート33に、NOTゲート31から出力されたローレベルの信号(A点の信号SA)とRC回路32から出力されたハイレベルの信号(C点の信号SC)とが入力される。NANDゲート33は、入力された信号の一方がハイレベルではないので、ハイレベルの信号を出力する。つまり、時刻t6になると、D点の信号SDの信号レベルは、ハイレベルになる。これにより、第2電源部92は、第2電源電圧V2の生成動作を再開する。その結果、第2電源部92の出力電圧VO2は、次第に上昇する。
【0094】
その後、商用交流電源ACのメインスイッチがオフにされると(時刻t7)、商用交流電源ACから商用交流電圧の出力が停止され、商用交流電源ACから出力される商用交流電圧の実効値は次第に下降する。これに合わせて、第1電源部91の出力電圧VO1は次第に下降し、第2電源部92の出力電圧VO2も次第に下降する。また、第1電源監視部11、追加制御部30、及び第1制御部10は、それぞれ動作を停止するようになり、リセット信号RS1、A点の信号SA、B点の信号SB、C点の信号SC、D点の信号SCもそれぞれローレベルになる。
【0095】
落雷等によって商用交流電圧の供給が遮断された場合、第1電源部91は第1電源電圧V1を生成できなくなり、第1容量性負荷910に蓄電された電力で第1制御部10を動作させることになる。同様に、第2電源部92は第2電源電圧V2を生成できなくなり、第2容量性負荷920に蓄電された電力で第2制御部20を動作させることになる。しかし、商用交流電圧の供給が遮断される期間によっては、当該遮断期間中に、第1容量性負荷910に蓄電された電力が全て放電され、第1制御部10を動作させることができなくなる一方、第2容量性負荷920に蓄電された電力で第2制御部20の動作を継続させることができる場合がある。
【0096】
しかし、上記実施形態の構成によれば、商用交流電圧の供給が遮断され、第1電源部91の出力電圧VO1が第1電源電圧V1よりも小さくなると、第1電源監視部11によって第1制御部10がリセットされる。また、第1制御部10のリセットに合わせて、追加制御部30によって第2電源部92が停止される。つまり、第1制御部10のリセット時点から制限時間TLが経過するまでの間に商用交流電圧の供給が再開されたとしても、第2電源部92を停止させて、第2電源電圧V2の生成動作を停止させることができる。
【0097】
これによって、第1制御部10のリセット時点から第2容量性負荷920に蓄電された電力で第2制御部20を動作させることが可能な時間として予め定められた制限時間TLが経過したときには、第2容量性負荷920に蓄電された電力で第2制御部20を動作できないようにし、第2制御部20を停止させることができる。
【0098】
そして、第1制御部10のリセット時点から制限時間TLが経過したときには、第1電源監視部11によって第1制御部10のリセットが解除され、追加制御部30によって第2電源部92が動作される。このため、商用交流電圧の供給が再開されると、第1電源部91は第1電源電圧V1を生成し、第2電源部92は第2電源電圧V2を生成するので、第1制御部10及び第2制御部20は共に動作を開始することができる。このとき、第1制御部10は、一旦リセットされた後に動作を開始し、第2制御部20は、一旦停止した後に動作を開始することになる。
【0099】
このように、上記実施形態の構成によれば、商用交流電圧の供給が遮断され、第1電源部91の出力電圧VO1が第1電源電圧V1よりも小さくなると、第1制御部10及び第2制御部20を共にリセットした状態にすることができるので、その後、商用交流電圧の供給が再開され、第1制御部10及び第2制御部20が動作を開始したときに、第1制御部10と第2制御部20との間で動作に不整合が生じる虞を低減することができる。
【0100】
また、上記実施形態の構成によれば、第1電源監視部11がローレベルのリセット信号RS1を出力した時点から制限時間TLが経過するまでの間、つまり、第1制御部10がリセットされた時点から、第2制御部20が停止すると考えられるまでの期間、RC回路32により、追加制御部30に入力されたローレベルのリセット信号RS1がハイレベルの状態を維持するように減衰される。このため、当該期間中は、NOTゲート31から出力されるリセット信号RS1を反転したローレベルの信号と、RC回路32から出力されるハイレベルの信号とが、NANDゲート33に入力される。これにより、当該期間中は、NANDゲート33によってローレベルの信号が第2電源部92へ出力されることとなる。その結果、当該期間中、第2電源部92を停止させることができる。
【0101】
したがって、当該期間中に商用交流電圧の供給が再開されたとしても、第2電源部92を停止させて、第2電源電圧V2の生成動作を停止させることができる。これによって、当該期間が経過したときには、第2容量性負荷920に蓄電された電力で第2制御部20を動作できないようにし、第2制御部20を停止させることができる。つまり、当該期間が経過したときに第1制御部10及び第2制御部20を共にリセットした状態にすることができる。
【0102】
また、上記実施形態の構成によれば、NOTゲート31とRC回路32とNANDゲート33とを備えて、追加制御部30を簡素化して構成することができるので、追加制御部30を構成するのに要するコストを低減することができる。
【0103】
また、上記実施形態の構成によれば、コントロール信号CTL及びNANDゲート33の出力信号のうち、何れか一方の信号を用いて、第2電源部92を停止させることができる。このため、商用交流電圧の供給が遮断されていず、第1電源部91から第1電源電圧V1が出力されている場合に、第1制御部10は、ローレベルのコントロール信号CTLを出力することにより、第2電源部92を停止させることができる。したがって、例えば、第2制御部20を動作させる必要がないときに、第1制御部10によって第2電源部92を停止させることにより、第2電源部92における消費電力を低減することができる。
【0104】
尚、上記実施形態において
図1乃至
図4に示した構成は単なる一例に過ぎず、本発明を当該実施形態に限定する趣旨ではない。
【0105】
例えば、NOTゲート34を備えず、リセット信号RS1が抵抗37に直接入力されるように配線して、RC回路32を簡素化して構成してもよい。
【0106】
また、NOTゲート34〜36を備えず、リセット信号RS1が抵抗37に直接入力されるように配線して、RC回路32を更に簡素化して構成してもよい。ただし、この構成では、抵抗37の抵抗値とコンデンサー38の静電容量によって定まる時定数は、上記
図4に示す時刻t5〜t6の期間において、B点の信号SBの信号レベルが減衰することによって、NANDゲート38におけるハイレベルの入力信号として予め定められた信号レベルよりも低くならないように定めることが好ましい。
【0107】
また、追加制御部30を、第1制御部10や第2制御部20と同様に、CPUと、所定の制御プログラムが記憶された不揮発性メモリーと、RAMと、これらの周辺回路を備えるように構成してもよい。そして、当該不揮発性メモリーに記憶された制御プログラムをCPUにより実行させることにより、ローレベルのリセット信号RS1が入力されたときに、ローレベルのコントロール信号CTLを出力し、ハイレベルのリセット信号RS1が入力されたときに、ハイレベルのコントロール信号CTLを出力するように構成してもよい。
【0108】
また、第1制御部10は、コントロール信号CTLを出力しないように簡素化して構成してもよい。
【0109】
また、本発明に係る電源装置は、上記プリンター1等の画像形成装置に搭載されるものに限られず、他の電子機器、例えば、スキャナー装置、パーソナルコンピューター、携帯電話、電子レンジ、洗濯機、カーナビゲーション装置、ゲーム機等、あらゆる電子機器に適用が可能である。