特許 5983665 アクセス回数カウント装置、メモリシステム、および、アクセス回数カウント方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】5983665

(24)【登録日】2016年8月12日

(45)【発行日】2016年9月6日

(54)【発明の名称】アクセス回数カウント装置、メモリシステム、および、アクセス回数カウント方法

(51)【国際特許分類】

   G11C 11/406 20060101AFI20160823BHJP

【ＦＩ】

   G11C11/34 363N

【請求項の数】10

【全頁数】21

(21)【出願番号】特願2014-53298(P2014-53298)

(22)【出願日】2014年3月17日

(65)【公開番号】特開2015-176629(P2015-176629A)

(43)【公開日】2015年10月5日

【審査請求日】2014年3月17日

(73)【特許権者】

【識別番号】000004237

【氏名又は名称】日本電気株式会社

(74)【代理人】

【識別番号】100109313

【弁理士】

【氏名又は名称】机 昌彦

(74)【代理人】

【識別番号】100124154

【弁理士】

【氏名又は名称】下坂 直樹

(72)【発明者】

【氏名】五十嵐 憲一

【審査官】 堀田 和義

(56)【参考文献】

【文献】 特開２０１３−２３９２２８（ＪＰ，Ａ）

【文献】 特開平８−１１５２５３（ＪＰ，Ａ）

【文献】 国際公開第２０１４／１２５９３７（ＷＯ，Ａ１）

【文献】 国際公開第２０１４／１２６１８２（ＷＯ，Ａ１）

【文献】 国際公開第２０１４／１４２２５４（ＷＯ，Ａ１）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｇ１１Ｃ １１／４０６

(57)【特許請求の範囲】

【請求項1】

定期的にリフレッシュ動作を行うＤＲＡＭ（Dynamic Random Access Memory）において、
メモリセルに対するアクセスにおいて指定されるロウアドレスを所定数ｎ（ｎは２以上の整数）個まで格納するロウアドレス格納部と、
前記ロウアドレス格納部に格納されている各ロウアドレスについてアクセス頻度をカウントするカウント部と、
前記ロウアドレス格納部に格納されているｎ個のロウアドレス以外の新たなロウアドレスが指定されるアクセスが発生した場合に、前記ｎ個のロウアドレスのうち、アクセスカウント対象としての重要度が他より低いと判定可能なものを１つ選択するロウアドレス選択部と、
前記ロウアドレス選択部によって選択されたロウアドレスを、前記新たなロウアドレスに置換するよう前記ロウアドレス格納部に通知し、置換したロウアドレスについてのアクセス頻度をリセットするよう前記カウント部に通知するリセット制御部と、
を備えたアクセス回数カウント装置。

【請求項2】

前記ロウアドレス選択部は、前記アクセス頻度に基づき前記重要度を判定することを特徴とする請求項１に記載のアクセス回数カウント装置。

【請求項3】

前記リセット制御部は、
前記アクセス頻度が所定の許容アクセス回数に達したロウアドレスについて、該ロウアドレスを破棄するよう前記ロウアドレス格納部に通知し、破棄したロウアドレスについてのアクセス頻度をリセットするよう前記カウント部に通知することを特徴とする請求項１または請求項２に記載のアクセス回数カウント装置。

【請求項4】

前記ロウアドレス選択部は、前記ｎ個のロウアドレスのうちアクセス頻度が所定の低頻度条件を満たす１つを選択することを特徴とする請求項２または請求項３に記載のアクセス回数カウント装置。

【請求項5】

前記ロウアドレス格納部、前記カウント部、前記ロウアドレス選択部、および、前記リセット制御部の組み合わせをｍ（ｍは２以上の整数）組備え、
前記アクセスにおいて指定されるロウアドレスは、各組の前記ロウアドレス格納部に格納され、
各組における前記ロウアドレス選択部は、その組における前記ロウアドレス格納部に格納された前記ｎ個のロウアドレス以外の新たなロウアドレスが指定されるアクセスが発生した場合、前記ｎ個のロウアドレスのうち１つを前記アクセス頻度に基づき選択するための選択条件として、他の組と異なる選択条件を適用することを特徴とする請求項２から請求項４のいずれか１項に記載のアクセス回数カウント装置。

【請求項6】

前記ｍ組のうちの１つの組における前記ロウアドレス選択部は、前記選択条件として所定の低頻度条件を適用し、他の組における前記ロウアドレス選択部は、前記選択条件として所定の高頻度条件を適用することを特徴とする請求項５に記載のアクセス回数カウント装置。

【請求項7】

前記ｎは、リフレッシュ間隔、アクセスサイクルおよび前記許容アクセス回数に基づく
値であることを特徴とする請求項３に記載のアクセス回数カウント装置。

【請求項8】

前記アクセス頻度が前記許容アクセス回数に達したロウアドレスを検出する集中アクセ
ス検出部をさらに備えたことを特徴とする請求項３または請求項７に記載の
アクセス回数カウント装置。

【請求項9】

請求項１から請求項８のいずれか１項に記載のアクセス回数カウント装置と、
前記メモリセルからなるメモリセルアレイと、
を備えたメモリシステム。

【請求項10】

定期的にリフレッシュ動作を行うＤＲＡＭ（Dynamic Random Access Memory）において、
メモリセルに対するアクセスにおいて指定されるロウアドレスを所定数ｎ（ｎは２以上の整数）個までロウアドレス格納部に格納し、
格納した各ロウアドレスについてアクセス頻度をカウントし、
ｎ個のロウアドレス以外の新たなロウアドレスが指定されるアクセスが発生した場合に、前記ｎ個のロウアドレスのうち、アクセスカウント対象としての重要度が他より低いと判定可能なものを１つ選択し、
選択されたロウアドレスを、前記新たなロウアドレスに置換するよう前記ロウアドレス格納部に通知し、置換したロウアドレスについてのアクセス頻度をリセットする、アクセス回数カウント方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、情報処理装置において半導体メモリにおけるロウアドレスへのアクセス回数をカウントする技術に関する。

【背景技術】

【0002】

半導体メモリの製造プロセスの微細化に伴い、ダイナミックランダムアクセスメモリ（ＤＲＡＭ：Dynamic Random Access Memory）等の半導体メモリでは、アクセスが集中したワードラインに隣接するワードラインに対するクロストーク等の電気的な影響が大きくなる。その結果、隣接するワードラインへつながるメモリセルにおいてキャパシタのリークが増え、データ化けが発生することがある。例えば、プロセスルールが４０ｎｍ（ナノメートル）未満のＤＲＡＭでリフレッシュ間隔の間に任意のロウアドレスへのアクセス回数が数十万回に達するような場合、このような問題が顕在化する。

【0003】

この問題を回避するために、一般的には、次の２つの対策が行われている。１つ目の対策は、リフレッシュサイクルを短縮化することである。リフレッシュサイクルの短縮により、データ化けを起こす前にリフレッシュすることが可能となる。

【0004】

２つ目の対策は、アクセスが集中した場合に影響を受ける隣接ロウアドレスに対して、メモリコントローラからリフレッシュを発行することである。例えば、ロウアドレス毎にアクセス回数をカウントし、アクセス回数が閾値（例えば３０万回）に達したロウアドレスに隣接するロウアドレスに対してリフレッシュを発行することにより、隣接ロウアドレスにおけるデータ化けを回避することができる。

【0005】

また、このような問題に関連する技術が、特許文献１に記載されている。この関連技術は、メモリセルごとに１と０のデータのアクセスを区別してカウントし、カウント値が閾値を超えたメモリセルをリフレッシュする。

【先行技術文献】

【特許文献】

【0006】

【特許文献1】特開平９−２６５７８４号公報

【発明の概要】

【発明が解決しようとする課題】

【0007】

しかしながら、今後、半導体メモリの製造プロセスの更なる微細化により、隣接ワードラインへの影響がさらに大きくなり、データ化けがさらに発生しやすくなることが想定される。このため、リフレッシュ間隔の間にアクセスが集中したロウアドレスを検出するために、ロウアドレスへのアクセス回数をカウントする技術が重要となる。しかしながら、上述した一般的な対策および特許文献１に記載された関連技術には、以下の課題がある。

【0008】

リフレッシュサイクルを短縮化する一般的な対策の場合、頻繁なリフレッシュにより消費電力が増加するという問題が生じる。また、リフレッシュ中はリード・ライト等のメモリアクセスが中断されることから、頻繁なリフレッシュによりアクセス性能が低下するという問題が生じる。

【0009】

また、隣接ロウアドレスに対してリフレッシュを発行する一般的な対策の場合、各ロウアドレスへのアクセス回数をカウントするため、ロウアドレス毎にカウンタを設ける必要がある。例えば、４Ｇｂ（ギガビット）のＤＲＡＭでは、２^１５本のロウアドレス毎にカウンタが必要となる。そのため、半導体チップ面積が大きくなるという問題が生じる。

【0010】

また、特許文献１に記載の関連技術は、メモリセルごとに２つのカウンタを設ける必要がある。そのため、半導体チップ面積が大きくなるという問題が生じる。

【0011】

なお、これらの半導体チップ面積が大きくなる問題は、ＤＲＡＭチップ内にカウンタを設ける場合だけでなく、メモリコントローラ内にカウンタを設ける場合でも同様に問題となる。

【0012】

本発明は、上述の課題を解決するためになされたもので、半導体メモリにおいて、ロウアドレスへのアクセス回数を、より少ない回路規模でカウントする技術を提供することを目的とする。

【課題を解決するための手段】

【0013】

本発明のアクセス回数カウント装置は、メモリセルに対するアクセスにおいて指定されるロウアドレスを所定数ｎ（ｎは１以上の整数）個まで格納するロウアドレス格納部と、前記ロウアドレス格納部に格納されている各ロウアドレスについてアクセス頻度をカウントするカウント部と、前記ｎ個のロウアドレスのうちの１つを、新たなロウアドレスに置換または破棄するよう前記ロウアドレス格納部に通知し、置換または破棄したロウアドレスについてのアクセス頻度をリセットするよう前記カウント部に通知するリセット制御部と、を備える。

【0014】

また、本発明のメモリシステムは、上述のアクセス回数カウント装置と、前記メモリセルからなるメモリセルアレイと、を備える。

【0015】

また、本発明のアクセス回数カウント方法は、メモリセルに対するアクセスにおいて指定されるロウアドレスを所定数ｎ（ｎは１以上の整数）個まで格納し、格納した各ロウアドレスについてアクセス頻度をカウントし、前記ｎ個のロウアドレスのうちの１つを新たなロウアドレスに置換または破棄し、置換または破棄したロウアドレスについてのアクセス頻度をリセットする。

【発明の効果】

【0016】

本発明は、半導体メモリにおいて、ロウアドレスへのアクセスを、より少ない回路規模でカウントする技術を提供することができる。

【図面の簡単な説明】

【0017】

【図1】本発明の第１の実施の形態としてのメモリシステムの構成を示すブロック図である。

【図2】本発明の第１の実施の形態におけるアクセス回数カウント装置の機能ブロック図である。

【図3】本発明の第１の実施の形態におけるアクセス回数カウント装置のリフレッシュ間隔毎のリセット動作を説明するフローチャートである。

【図4】本発明の第１の実施の形態におけるアクセス回数カウント装置のロウアドレス格納動作を説明するフローチャートである。

【図5】本発明の第１の実施の形態におけるアクセス回数カウント装置の集中アクセス検出動作を説明するフローチャートである。

【図6】本発明の第１の実施の形態におけるアクセス回数カウント装置の実装構成の一例を示す図である。

【図7】本発明の第２の実施の形態としてのメモリシステムの構成を示すブロック図である。

【図8】本発明の第２の実施の形態におけるアクセス回数カウント装置の機能ブロック図である。

【図9】本発明の第２の実施の形態におけるアクセス回数カウント装置の実装構成の一例を示す図である。

【図10】本発明のアクセス回数カウント装置の最小構成の一例を示す図である。

【発明を実施するための形態】

【0018】

以下、本発明の実施の形態について、図面を参照して詳細に説明する。

【0019】

（第１の実施の形態）
本発明の第１の実施の形態としてのメモリシステム１の構成を図１に示す。図１において、メモリシステム１は、アクセス回数カウント装置１０と、メモリセルアレイ３０とを備える。メモリセルアレイ３０は、ロウアドレスおよびカラムアドレスにより特定されるメモリセルからなる。上位装置は、ロウアドレスおよびカラムアドレスを指定することによりメモリセルにアクセスする。アクセス回数カウント装置１０は、上位装置からメモリセルアレイ３０へのアクセスにおいて指定されるロウアドレスを、入力として取得するよう構成される。

【0020】

ここで、アクセス回数カウント装置１０の機能ブロック構成を図２に示す。図２において、アクセス回数カウント装置１０は、ロウアドレス格納部１１と、カウント部１２と、ロウアドレス選択部１３と、リセット制御部１４と、集中アクセス検出部１５とを含む。

【0021】

ロウアドレス格納部１１は、メモリセルに対するアクセスにおいて指定されるロウアドレスを所定数ｎ個まで格納する。ここで、ｎは、１以上の整数である。また、ｎは、ロウアドレスの本数より少ない整数であることが望ましい。例えば、ｎは、リフレッシュ間隔、アクセスサイクルおよび許容アクセス回数に基づく値であってもよい。例えば、ｎは、次式（１）により求められる。

【0022】

ｎ＝［（リフレッシュ間隔÷アクセスサイクル）÷許容アクセス回数］・・・（１）
ここで［Ｘ］は、Ｘを超えない最大の整数を表す。また、（リフレッシュ間隔÷アクセスサイクル）は、リフレッシュ間隔の間に発生するアクセス回数を表す。また、許容アクセス回数とは、１本のロウアドレスについて、隣接ロウアドレスにおいてデータ化けを起こさないために許容される最大のアクセス回数であり、あらかじめ定められる。式（１）により求められる所定数ｎは、リフレッシュ間隔の間に、許容アクセス回数に達するロウアドレスの最大本数に相当する。

【0023】

具体的には、例えば、リフレッシュ間隔が６４ｍｓ（ミリ秒）であり、アクセスサイクルが５０ｎｓ（ナノ秒）であり、許容アクセス回数が２００，０００回と定められているとする。この場合、リフレッシュ間隔の間に発生するアクセス回数は、６４（ｍｓ）／５０（ｎｓ）＝１，２８０，０００回である。この場合、式（１）を用いて、所定数ｎは、［１，２８０，０００／２００，０００］＝［６．４］＝６となる。

【0024】

カウント部１２は、ロウアドレス格納部１１に格納された各ロウアドレスについてアクセス頻度をカウントする。つまり、カウント部１２は、最大でｎ個のロウアドレスについて、それぞれアクセス頻度をカウントする。

【0025】

ロウアドレス選択部１３は、ロウアドレス格納部１１に格納されているｎ個のロウアドレス以外の新たなロウアドレスが指定されるアクセスが発生した場合、それらｎ個のロウアドレスのうちの１つをアクセス頻度に基づき選択する。例えば、ロウアドレス選択部１３は、アクセス頻度が所定の低頻度条件を満たすロウアドレスを選択してもよい。所定の低頻度条件とは、例えば、アクセス頻度が最も小さいという条件であってもよい。

【0026】

リセット制御部１４は、ロウアドレス選択部１３によって選択されたロウアドレスについて、そのロウアドレスに置換して新たなロウアドレスを格納するようロウアドレス格納部１１に通知する。また、リセット制御部１４は、アクセス頻度が上述の許容アクセス回数に達したロウアドレスについて、そのロウアドレスを破棄するようロウアドレス格納部１１に通知する。また、リセット制御部１４は、置換または破棄したロウアドレスについてのアクセス頻度をリセットするよう、カウント部１２に通知する。

【0027】

また、リセット制御部１４は、リフレッシュ間隔として規定された時間が経過してリフレッシュが実行されると、格納されている各ロウアドレスを全てリセット（破棄）するようロウアドレス格納部１１に通知する。また、リセット制御部１４は、保持されている各カウンタ値を全てリセットして０にするようカウント部１２に通知する。

【0028】

集中アクセス検出部１５は、アクセス頻度が上述の許容アクセス回数に達したロウアドレスを検出する。例えば、集中アクセス検出部１５は、検出したロウアドレスを外部に出力してもよい。また、例えば、集中アクセス検出部１５は、検出したロウアドレスの隣接ロウアドレスに対してリフレッシュを発行してもよい。

【0029】

以上のように構成されたアクセス回数カウント装置１０の動作について、図面を参照して説明する。

【0030】

まず、アクセス回数カウント装置１０におけるリフレッシュ間隔毎のリセット動作を図３に示す。

【0031】

図３にでは、まず、リセット制御部１４は、前回のリフレッシュ動作から所定のリフレッシュ間隔の期間が経過したか否かを判定する（ステップＳ１）。

【0032】

ここで、所定のリフレッシュ間隔の期間が経過した場合、リセット制御部１４は、ロウアドレス格納部１１に対して、格納している各ロウアドレスをリセット（破棄）するよう通知する。また、リセット制御部１４は、カウント部１２に対して、保持している各カウンタ値をリセットして０にするよう通知する（ステップＳ２）。

【0033】

以上で、アクセス回数カウント装置１０は、リフレッシュ間隔毎のリセット動作を終了する。

【0034】

次に、アクセス回数カウント装置１０における入力ロウアドレスの格納動作を図４に示す。

【0035】

図４では、まず、アクセス回数カウント装置１０には、メモリセルに対するアクセスで指定されるロウアドレスが入力される（ステップＳ１１）。

【0036】

ここで、入力されたロウアドレスが、ロウアドレス格納部１１に既に格納されているロウアドレスのいずれとも等しくなく（ステップＳ１２でＮｏ）、ロウアドレス格納部１１に格納されているロウアドレスの個数がｎ個未満である（ステップＳ１３でＮｏ）場合について説明する。

【0037】

この場合、ロウアドレス格納部１１は、入力されたロウアドレスを格納する（ステップＳ１４）。また、この場合、カウント部１２は、入力されたロウアドレスについてアクセス頻度を１つカウントアップして１とする（ステップＳ１５）。

【0038】

一方、入力されたロウアドレスが、ロウアドレス格納部１１に既に格納されているロウアドレスのいずれかと等しい（ステップＳ１２でＹｅｓ）場合について説明する。

【0039】

この場合、カウント部１２は、入力されたロウアドレスについてアクセス頻度を１つカウントアップする（ステップＳ１５）。

【0040】

また、入力されたロウアドレスが、ロウアドレス格納部１１に既に格納されているロウアドレスのいずれとも等しくなく（ステップＳ１２でＮｏ）、ロウアドレス格納部１１に格納されているロウアドレスの個数がｎ個である（ステップＳ１３でＹｅｓ）場合について説明する。

【0041】

この場合、ロウアドレス選択部１３は、カウント部１２に格納されているｎ個のアクセス頻度を比較することにより、ロウアドレス格納部１１に格納されているｎ個のロウアドレスのいずれかを選択する（ステップＳ１６）。例えば、前述のように、ロウアドレス選択部１３は、カウント部１２に格納されているｎ個のアクセス頻度のうち所定の低頻度条件を満たすものに対応するロウアドレスを選択してもよい。

【0042】

次に、リセット制御部１４は、選択されたロウアドレスに置換して新たなロウアドレスを格納するよう、ロウアドレス格納部１１に通知する（ステップＳ１７）。これにより、ロウアドレス格納部１１には、ステップＳ１１で入力されたロウアドレスが格納される。

【0043】

次に、リセット制御部１４は、ステップＳ１７で置換したロウアドレスについてのアクセス頻度をリセットするようカウント部１２に通知する（ステップＳ１８）。

【0044】

次に、カウント部１２は、入力されたロウアドレスについてアクセス頻度を１つカウントアップする（ステップＳ１５）。

【0045】

以上で、アクセス回数カウント装置１０は、入力ロウアドレスの格納動作を終了する。

【0046】

次に、アクセス回数カウント装置１０における集中アクセス検出動作を図５に示す。

【0047】

図５では、まず、カウント部１２においてカウントされるアクセス頻度が許容アクセス回数に達すると（ステップＳ３１でＹｅｓ）、集中アクセス検出部１５は、そのアクセス頻度に対応するロウアドレスを検出して出力する（ステップＳ３２）。

【0048】

次に、リセット制御部１４は、アクセス頻度が許容アクセス回数に達したロウアドレスを破棄するようロウアドレス格納部１１に通知する（ステップＳ３３）。

【0049】

次に、リセット制御部１４は、ステップＳ３３で破棄したロウアドレスについてのアクセス頻度をリセットするようカウント部１２に通知する（ステップＳ３４）。

【0050】

以上で、アクセス回数カウント装置１０は、動作を終了する。

【0051】

次に、アクセス回数カウント装置１０の実装構成の一例を図６に示す。

【0052】

図６において、アクセス回数カウント装置１０は、レジスタ１０１＿１〜１０１＿ｎと、コンパレータ１０２＿１〜１０２＿ｎと、カウンタ１０３＿１〜１０３＿ｎとを含む。また、アクセス回数カウント装置１０は、カウンタ値比較回路１０４と、レジスタ番号発生回路１０５と、隣接アドレス発生回路１０６と、リフレッシュコマンド発生回路１０７とを含む。ここで、レジスタ１０１＿１〜１０１＿ｎおよびコンパレータ１０２＿１〜１０２＿ｎは、ロウアドレス格納部１１の一実施形態を構成する。また、カウンタ１０３＿１〜１０３＿ｎは、カウント部１２の一実施形態を構成する。また、カウンタ値比較回路１０４は、ロウアドレス選択部１３の一実施形態を構成する。また、レジスタ番号発生回路１０５は、リセット制御部１４の一実施形態を構成する。また、隣接アドレス発生回路１０６およびリフレッシュコマンド発生回路１０７は、集中アクセス検出部１５の一実施形態を構成する。なお、以降、レジスタ１０１＿１〜１０１＿ｎを、総称してレジスタ１０１とも記載する。また、各レジスタ１０１を、レジスタ１０１＿ｉとも記載する。また、以降、コンパレータ１０２＿１〜１０２＿ｎを、総称してコンパレータ１０２とも記載する。また、各コンパレータ１０２を、コンパレータ１０２＿ｉとも記載する。また、以降、カウンタ１０３＿１〜１０３＿ｎを、総称してカウンタ１０３とも記載する。また、各カウンタ１０３を、カウンタ１０３＿ｉとも記載する。

【0053】

レジスタ１０１＿ｉは、イネーブル信号が入力されると、外部から入力されるロウアドレスを格納する。また、レジスタ１０１＿ｉは、リセット信号が入力されると、格納しているロウアドレスを破棄する。また、レジスタ１０１＿ｉは、格納しているロウアドレスを、隣接アドレス発生回路１０６に出力する。

【0054】

コンパレータ１０２＿ｉは、外部から入力されるロウアドレスと、対応するレジスタ１０１＿ｉに格納されているロウアドレスとを比較し、一致または不一致を表すマッチ信号を、対応するレジスタ１０１＿ｉ、カウンタ１０３＿ｉおよびカウンタ値比較回路１０４に出力する。

【0055】

カウンタ１０３＿ｉは、リセットされた状態では０のカウンタ値を保持している。また、カウンタ１０３＿ｉは、対応するコンパレータ１０２＿ｉから一致を表すマッチ信号が入力されると、カウンタ値を１つカウントアップする。また、カウンタ１０３＿ｉは、カウンタ値をカウンタ値比較回路１０４に出力する。また、カウンタ１０３＿ｉは、入力ピン等により、外部から許容アクセス回数が設定可能となっている。また、カウンタ１０３＿ｉは、カウンタ値が許容アクセス回数に達すると、最大到達信号を、レジスタ番号発生回路１０５および隣接アドレス発生回路１０６に出力する。また、カウンタ１０３＿ｉは、リセット信号が入力されると、カウンタ値を０にリセットする。

【0056】

カウンタ値比較回路１０４は、全てのコンパレータ１０２＿１〜１０２＿ｎから不一致を表すマッチ信号が入力されると、カウンタ１０３＿１〜１０３＿ｎから入力されるカウンタ値を比較して、最小のものを１つ選択する。そして、カウンタ値比較回路１０４は、選択したカウンタ値の入力元であるカウンタ１０３＿ｉの番号ｉを示す選択信号をレジスタ番号発生回路１０５に出力する。

【0057】

レジスタ番号発生回路１０５は、カウンタ値比較回路１０４から選択信号が入力されると、選択信号の示す番号ｉのレジスタ１０１＿ｉに対して、イネーブル信号を出力する。また、レジスタ番号発生回路１０５は、選択信号の示す番号ｉのカウンタ１０３＿ｉに対して、リセット信号を出力する。また、レジスタ番号発生回路１０５は、カウンタ１０３＿ｉから最大到達信号が入力されると、対応するレジスタ１０１＿ｉおよびカウンタ１０３＿ｉに対して、リセット信号を出力する。

【0058】

隣接アドレス発生回路１０６は、カウンタ１０３＿ｉから最大到達信号が入力されると、対応するレジスタ１０１＿ｉから入力されるロウアドレスを用いて、その隣接ロウアドレスを算出する。そして、隣接アドレス発生回路１０６は、算出した隣接ロウアドレスを、リフレッシュコマンド発生回路１０７に出力する。

【0059】

リフレッシュコマンド発生回路１０７は、隣接ロウアドレスが入力されると、その隣接ロウアドレスに対するリフレッシュコマンドを発生する。

【0060】

以上に説明したアクセス回数カウント装置１０の動作を具体例で説明する。なお、以下の具体的な動作の開始時において、レジスタ１０１＿１〜１０１＿ｎにはロウアドレスが格納されていないものとする。

【0061】

まず、アクセス回数カウント装置１０に、ロウアドレス１が入力されたとする（ステップＳ１１）。この場合、コンパレータ１０２＿１〜１０２＿ｎは、いずれもロウアドレス１を格納していないので、不一致を示すマッチ信号を出力する。そして、カウンタ値比較回路１０４は、カウンタ１０３＿１〜１０３＿ｎから入力されるカウンタ値を比較して最小のものを１つ選択する。ここでは、全てのカウンタ値が０であるため、そのうちの１つであるカウンタ１０３＿１からのカウンタ値を選択したものとする。そして、レジスタ番号発生回路１０５は、選択したカウンタ値に対応するレジスタ１０１＿１に対してイネーブル信号を出力し、カウンタ１０３＿１に対してリセット信号を出力する。これにより、レジスタ１０１＿１は、ロウアドレス１を格納する（ステップＳ１２でＮｏ、ステップＳ１３でＮｏ、ステップＳ１４）。

【0062】

次に、コンパレータ１０２＿１は、入力されたロウアドレス１と、レジスタ１０１＿１に格納されたロウアドレス１とを比較し、一致を示すマッチ信号を、カウンタ１０３＿１に出力する。これにより、カウンタ１０３＿１は、カウンタ値を１にカウントアップする（ステップＳ１５）。

【0063】

次に、アクセス回数カウント装置１０に、ロウアドレス２〜ｎが順次入力されたとする。この場合、アクセス回数カウント装置１０は、ロウアドレス１が入力された場合と略同様に動作する。その結果、レジスタ１０１＿２〜１０１＿ｎは、ロウアドレス２〜ｎをそれぞれ格納する。また、カウンタ１０３＿２〜１０３＿２は、それぞれカウンタ値１を格納する。

【0064】

次に、アクセス回数カウント装置１０に、ロウアドレス２が入力されたとする。この場合、コンパレータ１０２＿２は、入力されたロウアドレス２と、対応するレジスタ１０１＿２に格納しているロウアドレス２とを比較し、一致を示すマッチ信号をカウンタ１０３＿２に出力する。これにより、カウンタ１０３＿２は、カウンタ値を２にカウントアップする。

【0065】

その後、ロウアドレス１〜ｎのいずれかが順次入力されると、アクセス回数カウント装置１０は、上記と略同様に動作する。これにより、カウンタ１０３＿１〜１０３＿ｎは、それぞれのカウンタ値をカウントアップして保持する。

【0066】

次に、アクセス回数カウント装置１０に、ロウアドレス１〜ｎ以外のロウアドレスｎｅｗが入力されたとする。この場合、コンパレータ１０２＿１〜１０２＿ｎは、いずれもロウアドレスｎｅｗを格納していないので、不一致を示すマッチ信号を出力する。そして、カウンタ値比較回路１０４は、カウンタ１０３＿１〜１０３＿ｎから入力されるカウンタ値を比較して最小のものを１つ選択する。ここでは、最小のカウンタ値を有するカウンタ１０３＿ｘ（１≦ｘ≦ｎ）が選択されたものとする（ステップＳ１６）。そして、レジスタ番号発生回路１０５は、レジスタ１０１＿ｘに対してイネーブル信号を出力し、カウンタ１０３＿ｘに対してリセット信号を出力する。これにより、レジスタ１０１＿ｘは、ロウアドレスｘに置換してロウアドレスｎｅｗを格納する（ステップＳ１７）。そして、カウンタ１０３＿ｘは、コンパレータ１０２＿ｘからの一致を示すマッチ信号により、リセット信号により０となったカウンタ値を１つカウントアップして１とする（ステップＳ１８、ステップＳ１５）。

【0067】

その後、ロウアドレスが順次入力されると、アクセス回数カウント装置１０は、上記と略同様に動作する。

【0068】

次に、カウンタ１０３＿ｙ（１≦ｙ≦ｎ）のカウンタ値が許容アクセス回数に到達したとする（ステップＳ３１でＹｅｓ）。そこで、カウンタ１０３＿ｙは、最大到達信号を、レジスタ番号発生回路１０５および隣接アドレス発生回路１０６に出力する。

【0069】

隣接アドレス発生回路１０６は、カウンタ１０３＿ｙから最大到達信号が入力されたので、レジスタ１０１＿ｙから入力されるロウアドレスの隣接ロウアドレスを算出し、リフレッシュコマンド発生回路１０７に出力する。

【0070】

そして、リフレッシュコマンド発生回路１０７は、入力された隣接ロウアドレスに対して、リフレッシュコマンドを発生する。

【0071】

また、レジスタ番号発生回路１０５は、カウンタ１０３＿ｙから最大到達信号が入力されたので、対応するレジスタ１０１＿ｙおよびカウンタ１０３＿ｙに対して、リセット信号を出力する。これにより、レジスタ１０１＿ｙは空になる。また、カウンタ１０３＿ｙのカウンタ値は０となる。

【0072】

以上で、アクセス回数カウント装置１０の実装構成例およびその動作の具体例の説明を終了する。

【0073】

次に、本発明の第１の実施の形態の効果について述べる。

【0074】

本発明の第１の実施の形態としてのアクセス回数カウント装置は、半導体メモリにおいて、ロウアドレスへのアクセス回数のカウントをより少ない回路規模でカウントすることができる。その結果、本実施の形態は、消費電力増加およびアクセス性能低下を生じさせることなく、リフレッシュ間隔の間にアクセスが集中したロウアドレスを、より少ない回路規模で検出することができる。

【0075】

その理由は、ロウアドレス格納部が、メモリセルに対するアクセスにおいて指定されるロウアドレスを所定数ｎ個まで格納し、カウント部が、ロウアドレス格納部に格納される各ロウアドレスについてアクセス頻度をカウントし、ロウアドレス選択部が、ロウアドレス格納部に格納されているｎ個のロウアドレス以外の新たなロウアドレスが指定されるアクセスが発生した場合、ｎ個のロウアドレスのうちの１つをアクセス頻度に基づき選択するからである。そして、リセット制御部が、ロウアドレス選択部によって選択されたロウアドレスについて、該ロウアドレスに置換して新たなロウアドレスを格納するようロウアドレス格納部に通知し、アクセス頻度が許容アクセス回数に達したロウアドレスについて、該ロウアドレスを破棄するようロウアドレス格納部に通知し、置換または破棄したロウアドレスについてのアクセス頻度をリセットするようカウント部に通知し、集中アクセス検出部が、アクセス頻度が許容アクセス回数に達したロウアドレスを検出するからである。

【0076】

これにより、本実施の形態のアクセス回数カウント装置は、カウント部に、ロウアドレスの本数分のカウンタ回路を設ける必要がなく、ｎ個のカウンタ回路を設けるだけで、リフレッシュ間隔の間に許容アクセス回数に達するロウアドレスを効率よく検出することができる。これにより、本実施の形態は、リフレッシュ間隔の間にアクセスが集中したロウアドレスを検出するための回路規模をより小さくすることができる。また、本実施の形態は、リフレッシュ間隔を短縮する必要がないため、消費電力の増加およびアクセス性能の低下を招くことがない。なお、本実施の形態は、ロウアドレス格納部が、ｎ個のロウアドレスを格納する前に（つまり、ｎ個のレジスタがロウアドレスで埋まる前に）、いずれかのロウアドレスについてのカウンタ値が許容アクセス回数に達して対応するロウアドレスがリセットされる（つまり、対応するレジスタが空く）ことが多いケースにおいて、特に効果を奏する。

【0077】

なお、本実施の形態において、アクセス回数カウント装置は、リフレッシュ間隔、アクセスサイクルおよび許容アクセス回数を、外部から設定可能に構成されてもよい。この場合、アクセス回数カウント装置は、設定されたリフレッシュ間隔、アクセスサイクルおよび許容アクセス回数に基づいて所定数ｎを決定することができ、異なる性能の半導体メモリに対応可能となる。これにより、例えば、アクセス回数カウント装置は、所定数ｎとして想定される最大数Ｎ個のレジスタ、コンパレータ、カウンタを実装した上で、設定により決定されたｎがＮより小さい場合、使用しないレジスタ、コンパレータ、カウンタを他の用途に利用することも可能である。

【0078】

（第２の実施の形態）
次に、本発明の第２の実施の形態について図面を参照して詳細に説明する。なお、本実施の形態の説明において参照する各図面において、本発明の第１の実施の形態と同一の構成および同様に動作するステップには同一の符号を付して本実施の形態における詳細な説明を省略する。

【0079】

まず、本発明の第２の実施の形態としてのメモリシステム２の構成を図７に示す。図７において、メモリシステム２は、本発明の第１の実施の形態としてのメモリシステム１に対して、アクセス回数カウント装置１０に替えてアクセス回数カウント装置２０を備える点が異なる。なお、アクセス回数カウント装置２０は、本発明の第１の実施の形態におけるアクセス回数カウント装置１０と同様に、上位装置からメモリセルアレイ３０へのアクセスにおいて指定されるロウアドレスを、入力として取得するよう構成される。

【0080】

次に、本発明の第２の実施の形態におけるアクセス回数カウント装置２０の機能ブロック構成を図８に示す。図８において、アクセス回数カウント装置２０は、ロウアドレス格納部１１、カウント部１２、ロウアドレス選択部２３およびリセット制御部１４の組み合わせをｍ（ｍは２以上の整数）組と、集中アクセス検出部２５とを含む。

【0081】

ここで、ロウアドレス格納部１１、カウント部１２、リセット制御部１４は、本発明の第１の実施の形態における各機能ブロックと同様に構成される。ただし、本実施の形態では、メモリセルに対するアクセスにおいて指定されるロウアドレスがアクセス回数カウント装置２０に入力されると、そのロウアドレスは、各組のロウアドレス格納部１１に入力される。なお、図８には、ｍ＝２である例を示しているが、本発明におけるｍの数を限定するものではない。

【0082】

ロウアドレス選択部２３は、本発明の第１の実施の形態におけるロウアドレス選択部１３と略同様に構成される。ただし、ロウアドレス選択部２３は、その組のロウアドレス格納部１１に格納されたｎ個のロウアドレスのうち１つをアクセス頻度に基づき選択するための選択条件として、他の組と異なる選択条件を適用する。

【0083】

例えば、ｍ組のうち１つの組におけるロウアドレス選択部２３は、選択条件として所定の低頻度条件（例えば、アクセス頻度が最小）を適用し、他の組におけるロウアドレス選択部２３は、選択条件として所定の高頻度条件（例えば、アクセス頻度が最大）を適用してもよい。

【0084】

集中アクセス検出部２５は、本発明の第１の実施の形態における集中アクセス検出部１５と略同様に構成されるが、各組において許容アクセス回数に達したロウアドレスを検出する。例えば、集中アクセス検出部２５は、検出したロウアドレスの隣接ロウアドレスに対してリフレッシュを発行してもよい。

【0085】

以上のように構成されたアクセス回数カウント装置２０の動作について説明する。

【0086】

まず、アクセス回数カウント装置２０のリフレッシュ間隔毎のリセット動作について説明する。ｍ組の各リセット制御部１４は、図３に示したステップＳ１〜Ｓ２まで、本発明の第１の実施の形態と同様にそれぞれ動作する。これにより、アクセス回数カウント装置２０は、リフレッシュ間隔の期間が経過するごとに、ｍ組の各ロウアドレス格納部１１およびカウント部１２をリセットする。

【0087】

次に、アクセス回数カウント装置２０のロウアドレス格納動作について説明する。

【0088】

ここでは、まず、アクセス回数カウント装置２０に、メモリセルに対するアクセスで指定されるロウアドレスが入力されると、そのロウアドレスは、ｍ組の各ロウアドレス格納部１１に入力される。

【0089】

以降、各組においてロウアドレス格納部１１、カウント部１２、ロウアドレス選択部２３、リセット制御部１４は、図４に示したステップＳ１１〜Ｓ１８まで、本発明の第１の実施の形態と略同様に動作する。ただし、ステップＳ１６において、各組のロウアドレス選択部２３は、他の組のロウアドレス選択部２３とは異なる選択条件を用いて、ｎ個のロウアドレスのうちの１つを選択する。

【0090】

次に、アクセス回数カウント装置２０の集中アクセス検出動作について説明する。

【0091】

ここでは、まず、集中アクセス検出部２５は、いずれかの組において許容アクセス回数に達したロウアドレスを検出する（図５のステップＳ３１〜Ｓ３２）。そして、集中アクセス検出部２５は、その隣接ロウアドレスに対してリフレッシュコマンドを発行してもよい。そして、ステップＳ３２において許容アクセス回数に達したロウアドレスが検出された組のリセット制御部１４は、ステップＳ３３〜３４まで、本発明の第１の実施の形態と略同様に動作する。これにより、その組のロウアドレス格納部１１およびカウント部１２において、該当するロウアドレスおよびアクセス頻度がリセットされる。

【0092】

以上で、アクセス回数カウント装置２０の動作の説明を終了する。

【0093】

次に、アクセス回数カウント装置２０の実装構成の一例を図９に示す。図９では、ｍ＝２であるものとする。

【0094】

図９において、アクセス回数カウント装置２０は、レジスタ１０１＿１〜１０１＿ｎ、コンパレータ１０２＿１〜１０２＿ｎ、カウンタ１０３＿１〜１０３＿ｎ、カウンタ値比較回路２０４およびレジスタ番号発生回路１０５の組み合わせを２組含む。さらに、アクセス回数カウント装置２０は、隣接アドレス発生回路２０６と、リフレッシュコマンド発生回路１０７とを含む。以降、一方の組をグループＡと記載し、他方の組をグループＢと記載する。また、グループＡに含まれるカウンタ値比較回路２０４を、カウンタ値比較回路２０４ａとも記載する。また、グループＢに含まれるカウンタ値比較回路２０４を、カウンタ値比較回路２０４ｂとも記載する。

【0095】

カウンタ値比較回路２０４ａは、全てのコンパレータ１０２＿１〜１０２＿ｎから不一致を示すマッチ信号が入力されると、カウンタ１０３＿１〜１０３＿ｎから入力されるカウンタ値を比較して最小のものを１つ選択する。

【0096】

カウンタ値比較回路２０４ｂは、全てのコンパレータ１０２＿１〜１０２＿ｎから不一致を示すマッチ信号が入力されると、カウンタ１０３＿１〜１０３＿ｎから入力されるカウンタ値を比較して最大のものを１つ選択する。ただし、カウンタ値比較回路２０４ｂは、カウンタ１０３＿１〜１０３＿ｎから入力されるカウンタ値のうち０を示すものがあれば、０を示すカウンタ値を選択する。

【0097】

また、各組のカウンタ値比較回路２０４は、選択したカウンタ値の入力元であるカウンタ１０３＿ｉの番号ｉを示す選択信号をレジスタ番号発生回路１０５に出力する。

【0098】

隣接アドレス発生回路２０６は、グループＡまたはＢのカウンタ１０３＿ｉから最大到達信号が入力されると、そのグループのレジスタ１０１＿ｉから入力されるロウアドレスを用いて、その隣接ロウアドレスを算出する。そして、隣接アドレス発生回路２０６は、算出した隣接ロウアドレスを、リフレッシュコマンド発生回路１０７に出力する。

【0099】

なお、図９に示した実装構成例におけるその他の各要素については、本発明の第１の実施の形態における実装構成例の各要素と同様に構成される。

【0100】

以上のように構成されるアクセス回数カウント装置２０の動作を具体例で説明する。なお、以下の具体的な動作の開始時において、グループＡおよびＢのレジスタ１０１＿１〜１０１＿ｎにはロウアドレスが格納されていないものとする。

【0101】

まず、アクセス回数カウント装置２０に、ロウアドレス１〜ｎまでが順次入力されると、グループＡおよびＢのレジスタ１０１＿２〜１０１＿ｎは、本発明の第１の実施の形態における具体例と略同様に動作して、ロウアドレス２〜ｎをそれぞれ格納する。また、グループＡおよびＢのカウンタ１０３＿２〜１０３＿２は、それぞれカウンタ値１を格納する。

【0102】

その後、ロウアドレス１〜ｎのいずれかが順次入力されると、アクセス回数カウント装置２０においてグループＡおよびＢは、本発明の第１の実施の形態における具体例と略同様に動作する。これにより、グループＡおよびＢのカウンタ１０３＿１〜１０３＿ｎは、それぞれのカウンタ値をカウントアップしていく。

【0103】

次に、アクセス回数カウント装置２０に、ロウアドレス１〜ｎ以外のロウアドレスｎｅｗが入力されたとする。

【0104】

このとき、グループＡでは、コンパレータ１０２＿１〜１０２＿ｎは、いずれもロウアドレスｎｅｗを格納していないので、不一致を示すマッチ信号を出力する。そして、カウンタ値比較回路２０４ａは、カウンタ１０３＿１〜１０３＿ｎから入力されるカウンタ値を比較して最小のものを１つ選択する。ここでは、最小のカウンタ値を有するカウンタ１０３＿ｘ１（１≦ｘ１≦ｎ）を選択したものとする。そして、レジスタ番号発生回路１０５は、レジスタ１０１＿ｘ１に対してイネーブル信号を出力し、カウンタ１０３＿ｘ１に対してリセット信号を出力する。これにより、レジスタ１０１＿ｘ１は、ロウアドレスｘ１に置換してロウアドレスｎｅｗを格納する（ステップＳ４）。そして、カウンタ１０３＿ｘ１は、コンパレータ１０２＿ｘ１からの一致を示すマッチ信号により、リセット信号により０となったカウンタ値を１つカウントアップして１とする。

【0105】

また、このとき、グループＢでは、コンパレータ１０２＿１〜１０２＿ｎは、いずれもロウアドレスｎｅｗを格納していないので、不一致を示すマッチ信号を出力する。そして、カウンタ値比較回路２０４ｂは、カウンタ１０３＿１〜１０３＿ｎから入力されるカウンタ値を比較して最大のものを１つ選択する。ここでは、最大のカウンタ値を有するカウンタ１０３＿ｘ２（１≦ｘ２≦ｎ）を選択したものとする。そして、レジスタ番号発生回路１０５は、レジスタ１０１＿ｘ２に対してイネーブル信号を出力し、カウンタ１０３＿ｘ２に対してリセット信号を出力する。これにより、レジスタ１０１＿ｘ２は、ロウアドレスｘ２に置換してロウアドレスｎｅｗを格納する（ステップＳ４）。そして、カウンタ１０３＿ｘ２は、コンパレータ１０２＿ｘ２からの一致信号により、リセット信号により０となったカウンタ値を１つカウントアップして１とする。

【0106】

以上の動作を繰り返すことにより、グループＡおよびグループＢのｎ個ずつのレジスタ１０１には、異なる組み合わせのｎ個ずつのロウアドレスが格納される。

【0107】

そして、グループＡにおいて、カウンタ１０３＿ｙ１（１≦ｙ１≦ｎ）のカウンタ値が許容アクセス回数に到達したとする。そこで、カウンタ１０３＿ｙ１は、最大到達信号を、レジスタ番号発生回路１０５および隣接アドレス発生回路２０６に出力する。

【0108】

隣接アドレス発生回路２０６は、グループＡのカウンタ１０３＿ｙ１から最大到達信号が入力されたので、このグループのレジスタ１０１＿ｙ１から入力されるロウアドレスの隣接ロウアドレスを算出し、リフレッシュコマンド発生回路１０７に出力する。

【0109】

そして、リフレッシュコマンド発生回路１０７は、入力された隣接ロウアドレスに対して、リフレッシュコマンドを発生する。

【0110】

また、レジスタ番号発生回路１０５は、グループＡのカウンタ１０３＿ｙ１から最大到達信号が入力されたので、このグループの対応するレジスタ１０１＿ｙ１およびカウンタ１０３＿ｙ１に対して、リセット信号を出力する。これにより、グループＡのレジスタ１０１＿ｙ１は空になる。また、カウンタ１０３＿ｙ１のカウンタ値は０となる。

【0111】

以上で、アクセス回数カウント装置２０の実装構成例およびその動作の具体例の説明を終了する。

【0112】

次に、本発明の第２の実施の形態の効果について述べる。

【0113】

本発明の第２の実施の形態としてのアクセス回数カウント装置は、ロウアドレスへのアクセス回数のカウントをより少ない回路規模でカウントすることができる。その結果、本実施の形態は、半導体メモリにおいて、消費電力増加およびアクセス性能低下を生じさせることなく、より少ない回路規模で、リフレッシュ間隔の間にアクセスが集中したロウアドレスを検出する精度を高めることができる。

【0114】

その理由は、本発明の第１の実施の形態と略同様に構成されるロウアドレス格納部、前記カウント部、ロウアドレス選択部、および、リセット制御部の組み合わせをｍ（ｍは２以上の整数）組備え、メモリアクセスにおいて指定されるロウアドレスは、各組のロウアドレス格納部に格納されるからである。そして、各組においてロウアドレス選択部は、その組におけるロウアドレス格納部に格納されたｎ個のロウアドレス以外の新たなロウアドレスが指定されるアクセスが発生した場合、ｎ個のロウアドレスのうち１つをアクセス頻度に基づき選択するための選択条件として、他の組と異なる選択条件を適用し、集中アクセス検出部は、各組においてアクセス頻度が許容アクセス回数に達したロウアドレスを検出するからである。

【0115】

これにより、本実施の形態は、ロウアドレス格納部が、ｎ個のロウアドレスを格納している状態（つまり、ｎ個のレジスタがロウアドレスで埋まっている状態）で、新たなロウアドレスを指定するアクセスが発生することが多いケースであっても、ロウアドレスの本数分のカウンタ回路を設けるよりも遥かに少ない回路規模で、アクセスが集中する可能性の高い各ロウアドレスについてのアクセス頻度を効率よくカウントすることができる。

【0116】

なお、本発明の第２の実施の形態において、ｍが２である例を中心に説明したが、本発明において、ロウアドレス格納部、カウント部、ロウアドレス選択部およびリセット制御部の組み合わせ数を限定するものではない。

【0117】

また、上述した本発明の各実施の形態の動作の具体例の説明において、ロウアドレス１〜ｎが順次入力される例について説明したが、各実施の形態において入力されるロウアドレスの発生順序や頻度は、これに限定されるものではない。

【0118】

また、上述した本発明の各実施の形態において、ロウアドレス選択部が適用する選択条件として、低頻度条件や高頻度条件を例示したが、ロウアドレス選択部が適用する選択条件は、アクセス頻度に基づきｎ個から１つを選択するためのその他の条件であってもよい。

【0119】

また、上述した本発明の各実施の形態において、集中アクセス検出部が、検出したロウアドレスの隣接ロウアドレスに対してリフレッシュを発行する例を中心に説明した。これに限らず、各実施の形態の集中アクセス検出部は、検出したロウアドレスに基づくその他の処理を行ってもよい。また、各実施の形態は、半導体メモリにおいてアクセスの集中したロウアドレスに対する処理を行う他の装置に対して、検出したロウアドレスを出力するよう構成されてもよい。

【0120】

次に、本発明の最小構成について、図１０を参照して説明する。

【0121】

図１０は、本発明によるアクセス回数カウント装置の最小構成の一例を示す図である。図１０において、アクセス回数カウント装置１００は、ロウアドレス格納部１１と、カウント部１２と、リセット制御部１０４とを含む。

【0122】

ロウアドレス格納部１１およびカウント部１２は、本発明の第１および第２の実施の形態で説明したロウアドレス格納部１１およびカウント部１２と同様に構成される。

【0123】

リセット制御部１０４は、ロウアドレス格納部１１に格納されるｎ個のロウアドレスのうちの１つを、新たなロウアドレスに置換または破棄するようロウアドレス格納部１１に通知する。例えば、リセット制御部１０４は、新たなロウアドレスに置換または破棄するロウアドレスとして、アクセスカウント対象としての重要度が他より低いと判定可能なものを選択すればよい。そして、リセット制御部１０４は、置換または破棄したロウアドレスについてのアクセス頻度をリセットするようカウント部１２に通知する。

【0124】

このような構成により、本発明の最小構成を備えるアクセス回数カウント装置１００は、カウント部に、ロウアドレスの本数分のカウンタ回路を設ける必要がなく、ｎ個のカウンタ回路を設けるだけでよい。その結果、アクセス回数カウント装置１００は、ｎ本のロウアドレスのうちアクセスカウント対象として重要度の高いものへのアクセス回数を、効率よくカウントすることができる。

【0125】

このように、本発明の最小構成により、半導体メモリにおけるロウアドレスへのアクセスを、より少ない回路規模でカウントすることができる。

【0126】

なお、上述した本発明の各実施の形態および本発明の最小構成において、アクセス回数カウント装置は、半導体メモリ装置内に実現されてもよいし、ＣＰＵ（Central Processing Unit）または半導体メモリコントローラ集積回路内に実現されてもよい。また、アクセス回数カウント装置の各機能ブロックは、半導体メモリ装置、ＣＰＵ、半導体メモリコントローラ等の複数の装置内に分散されて実現されてもよい。

【0127】

また、上述した各実施の形態は、適宜組み合わせて実施されることが可能である。

【0128】

また、本発明は、上述した各実施の形態に限定されず、様々な態様で実施されることが可能である。

【0129】

また、上述した各実施の形態の一部又は全部は、以下の付記のようにも記載されうるが、以下には限られない。
（付記１）
メモリセルに対するアクセスにおいて指定されるロウアドレスを所定数ｎ（ｎは１以上の整数）個まで格納するロウアドレス格納部と、
前記ロウアドレス格納部に格納されている各ロウアドレスについてアクセス頻度をカウントするカウント部と、
前記ｎ個のロウアドレスのうちの１つを、新たなロウアドレスに置換または破棄するよう前記ロウアドレス格納部に通知し、置換または破棄したロウアドレスについてのアクセス頻度をリセットするよう前記カウント部に通知するリセット制御部と、
を備えたアクセス回数カウント装置。
（付記２）
前記ロウアドレス格納部に格納されているｎ個のロウアドレス以外の新たなロウアドレスが指定されるアクセスが発生した場合、前記ｎ個のロウアドレスのうちの１つを前記アクセス頻度に基づき選択するロウアドレス選択部をさらに備え、
前記リセット制御部は、前記ロウアドレス選択部によって選択されたロウアドレスについて、該ロウアドレスに置換して前記新たなロウアドレスを格納するよう前記ロウアドレス格納部に通知し、置換したロウアドレスについてのアクセス頻度をリセットするよう前記カウント部に通知することを特徴とする付記１に記載のアクセス回数カウント装置。
（付記３）
前記リセット制御部は、
前記アクセス頻度が所定の許容アクセス回数に達したロウアドレスについて、該ロウアドレスを破棄するよう前記ロウアドレス格納部に通知し、破棄したロウアドレスについてのアクセス頻度をリセットするよう前記カウント部に通知することを特徴とする付記１または付記２に記載のアクセス回数カウント装置。
（付記４）
前記ロウアドレス選択部は、前記ｎ個のロウアドレスのうちアクセス頻度が所定の低頻度条件を満たす１つを選択することを特徴とする付記２または付記３に記載のアクセス回数カウント装置。
（付記５）
前記ロウアドレス格納部、前記カウント部、前記ロウアドレス選択部、および、前記リセット制御部の組み合わせをｍ（ｍは２以上の整数）組備え、
前記アクセスにおいて指定されるロウアドレスは、各組の前記ロウアドレス格納部に格納され、
各組における前記ロウアドレス選択部は、その組における前記ロウアドレス格納部に格納された前記ｎ個のロウアドレス以外の新たなロウアドレスが指定されるアクセスが発生した場合、前記ｎ個のロウアドレスのうち１つを前記アクセス頻度に基づき選択するための選択条件として、他の組と異なる選択条件を適用することを特徴とする付記２から付記４のいずれか１つに記載のアクセス回数カウント装置。
（付記６）
前記ｍ組のうちの１つの組における前記ロウアドレス選択部は、前記選択条件として所定の低頻度条件を適用し、他の組における前記ロウアドレス選択部は、前記選択条件として所定の高頻度条件を適用することを特徴とする付記５に記載のアクセス回数カウント装置。
（付記７）
前記ｎは、リフレッシュ間隔、アクセスサイクルおよび前記許容アクセス回数に基づく値であることを特徴とする付記１から付記６のいずれか１つに記載のアクセス回数カウント装置。
（付記８）
前記アクセス頻度が前記許容アクセス回数に達したロウアドレスを検出する集中アクセス検出部をさらに備えたことを特徴とする付記１から付記７のいずれか１つに記載のアクセス回数カウント装置。
（付記９）
前記集中アクセス検出部は、検出したロウアドレスの隣接ロウアドレスに対してリフレッシュを発行することを特徴とする付記８に記載のアクセス回数カウント装置。
（付記１０）
付記１から付記９のいずれか１つに記載のアクセス回数カウント装置と、
前記メモリセルからなるメモリセルアレイと、
を備えたメモリシステム。
（付記１１）
メモリセルに対するアクセスにおいて指定されるロウアドレスを所定数ｎ（ｎは１以上の整数）個まで格納し、
格納した各ロウアドレスについてアクセス頻度をカウントし、
前記ｎ個のロウアドレスのうちの１つを新たなロウアドレスに置換または破棄し、
置換または破棄したロウアドレスについてのアクセス頻度をリセットする、アクセス回数カウント方法。

【符号の説明】

【0130】

１、２ メモリシステム
１０、２０ アクセス回数カウント装置
３０ メモリセルアレイ
１１ ロウアドレス格納部
１２ カウント部
１３、２３ ロウアドレス選択部
１４ リセット制御部
１５、２５ 集中アクセス検出部
１０１ レジスタ
１０２ コンパレータ
１０３ カウンタ
１０４、２０４ カウンタ値比較回路
１０５ レジスタ番号発生回路
１０６、２０６ 隣接アドレス発生回路
１０７ リフレッシュコマンド発生回路

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】