特許 5987127 光発電素子及びその製造方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B1)

(11)【特許番号】5987127

(24)【登録日】2016年8月12日

(45)【発行日】2016年9月7日

(54)【発明の名称】光発電素子及びその製造方法

(51)【国際特許分類】

   H01L 31/0224 20060101AFI20160825BHJP

   H01L 31/0747 20120101ALI20160825BHJP

【ＦＩ】

   H01L31/04 262

   H01L31/06 455

【請求項の数】4

【全頁数】12

(21)【出願番号】特願2015-560469(P2015-560469)

(86)(22)【出願日】2015年7月27日

(86)【国際出願番号】JP2015071295

【審査請求日】2015年12月15日

【早期審査対象出願】

(73)【特許権者】

【識別番号】591097632

【氏名又は名称】長州産業株式会社

(74)【代理人】

【識別番号】100120329

【弁理士】

【氏名又は名称】天野 一規

(72)【発明者】

【氏名】小林 英治

【審査官】 池谷 香次郎

(56)【参考文献】

【文献】 国際公開第２０１２／００１８５７（ＷＯ，Ａ１）

【文献】 特開２００３−２９７１５８（ＪＰ，Ａ）

【文献】 特開平１１−０１７２０２（ＪＰ，Ａ）

【文献】 特開２０１４−２４１３９２（ＪＰ，Ａ）

【文献】 特開２００６−２９５１９７（ＪＰ，Ａ）

【文献】 国際公開第２０１１／１３２７０７（ＷＯ，Ａ１）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｈ０１Ｌ ３１／０２２４

Ｈ０１Ｌ ３１／０７４７

(57)【特許請求の範囲】

【請求項1】

ｐ型又はｎ型の結晶半導体基板と、この結晶半導体基板の一方の面側に以下の順で積層される第１の真性非晶質系半導体層、ｐ型非晶質系半導体層、第１の透明導電膜及び第１の集電極と、上記結晶半導体基板の他方の面側に以下の順で積層される第１の真性非晶質系半導体層、ｎ型非晶質系半導体層、第２の透明導電膜及び第２の集電極とを備える光発電素子であって、
上記第１の集電極及び第２の集電極のいずれか一方が、銀と、パラジウム及びガリウムのうちの少なくとも一種と、銅とを含む金属膜であり、
上記金属膜における銀の含有量が９０原子％以上９９原子％以下、パラジウム及びガリウムの合計含有量が０．２原子％以上５原子％以下、銅の含有量が０．１原子％以上５原子％以下であり、
上記金属膜の平均厚さが、１５ｎｍ以上６０ｎｍ以下であることを特徴とする光発電素子。

【請求項2】

上記金属膜が上記第１又は第２の透明導電膜の外面に直接積層されている請求項１に記載の光発電素子。

【請求項3】

アニール処理が施されている請求項１又は請求項２に記載の光発電素子。

【請求項4】

ｐ型又はｎ型の結晶半導体基板と、この結晶半導体基板の一方の面側に以下の順で積層される第１の真性非晶質系半導体層、ｐ型非晶質系半導体層、及び第１の透明導電膜と、上記結晶半導体基板の他方の面側に以下の順で積層される第２の真性非晶質系半導体層、ｎ型非晶質系半導体層、及び第２の透明導電膜とを有する層構造体を得る工程、
上記層構造体の一方の外面に、銀と、パラジウム及びガリウムのうちの少なくとも一種と、銅とを含む金属膜を積層する工程、及び
上記金属膜が積層された層構造体をアニール処理する工程
を備え、
上記金属膜における銀の含有量が９０原子％以上９９原子％以下、パラジウム及びガリウムの合計含有量が０．２原子％以上５原子％以下、銅の含有量が０．１原子％以上５原子％以下であり、
上記金属膜の平均厚さが、１５ｎｍ以上６０ｎｍ以下である光発電素子の製造方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、光発電素子及びその製造方法に関する。

【背景技術】

【0002】

ＣＯ_２等の温室効果ガスを発生しないクリーンな発電手段として、あるいは原子力発電に代わる操業安全性の高い発電手段として、太陽電池が近年特に注目されている。太陽電池の一つとして、発電効率の高いヘテロ接合型の太陽電池がある。

【0003】

このようなヘテロ接合型の太陽電池セルは、例えばｎ型結晶半導体基板の一方の面側に第１の真性非晶質系半導体層、ｐ型非晶質系半導体層及び第１の透明導電膜がこの順に積層され、ｎ型結晶半導体基板の他方の面側に第２の真性非晶質系半導体層、ｎ型非晶質系半導体層及び第２の透明導電膜がこの順に積層されている。また、第１の透明導電膜及び第２の透明導電膜の各外面には、発生した電気を集める集電極が配設されている。入射面（表面）側の集電極は、通常、平行に配設された線状のフィンガー電極と、これらのフィンガー電極と直交する帯状のバスバー電極とから構成される。一方、裏面側の集電極は、集電性や、吸収されずに透過した光を反射させることを考慮し、金属膜により形成されるものがある（国際公開第２０１２／１０５１４８号参照）。この金属膜には、透過してくる近赤外領域の波長の光の反射率が高いことや、導電性に優れることなどの理由で、純銀が好適に用いられている。

【0004】

しかし、裏面側の集電極膜を純銀で形成した場合、厚さを６０ｎｍよりも大きくしないと出力特性が低下する。従って、厚さが６０ｎｍを超える膜を形成する必要があり、コスト高の要因にもなっている。

【先行技術文献】

【特許文献】

【0005】

【特許文献1】国際公開第２０１２／１０５１４８号

【発明の概要】

【発明が解決しようとする課題】

【0006】

本発明は、以上のような事情に基づいてなされたものであり、その目的は、出力特性を維持したまま、裏面側の集電極の薄膜化を図ることができる光発電素子及びその製造方法を提供することである。

【課題を解決するための手段】

【0007】

上記課題を解決するためになされた本発明は、ｐ型又はｎ型の結晶半導体基板と、この結晶半導体基板の一方の面側に以下の順で積層される第１の真性非晶質系半導体層、ｐ型非晶質系半導体層、第１の透明導電膜及び第１の集電極と、上記結晶半導体基板の他方の面側に以下の順で積層される第１の真性非晶質系半導体層、ｎ型非晶質系半導体層、第２の透明導電膜及び第２の集電極とを備える光発電素子であって、上記第１の集電極及び第２の集電極のいずれか一方が、銀と、パラジウム及びガリウムのうちの少なくとも一種と、銅とを含む金属膜であることを特徴とする。

【0008】

当該光発電素子においては、第１の集電極及び第２の集電極のうちの、裏面側となる集電極が、銀と、パラジウム及びガリウムのうちの少なくとも一種と、銅とを含む金属膜により構成されている。このような組成の金属膜を用いることで、厚さ６０ｎｍ以下に薄膜化した場合も、出力特性の低下を抑えることができる。

【0009】

このような効果が生じる理由については、以下の理由が推察される。ヘテロ接合型の光発電素子においては、アニール処理により、キャリアの再結合を抑制する真性非晶質系半導体層のパッシベーション能力が向上することを発明者らは知見している。しかし、金属膜においては、アニール処理により、金属（銀など）の粒成長に伴う島結晶の凝集が起こる。この島結晶の凝集の結果、金属膜において局所的に膜厚が薄くなる箇所が現れ、金属膜の導電性の低下が生じる。このため、銀により集電極を形成する場合、十分な出力特性を発揮させるために、凝集の影響を受けない十分な厚さの膜厚にしておく必要がある。一方、金属膜を厚く形成すると製造コストが増大する。これに対し、本願発明のように、集電極を銀と、パラジウム及びガリウムのうちの少なくとも一種と、銅とを含む金属膜とした場合、これらのドーパント種が粒成長を抑制し、島結晶の凝集が抑えられる。従って、このような組成の金属膜を用いることで、出力特性を維持したまま、集電極の薄膜化に伴うコスト低減を図ることができる。

【0010】

上記金属膜の平均厚さとしては、１５ｎｍ以上６０ｎｍ以下が好ましい。上記金属膜の平均厚さを上記範囲とすることで、出力特性の低下を抑えつつ、金属膜を十分に薄膜化することができる。

【0011】

当該光発電素子は、アニール処理が施されていることが好ましい。アニール処理により、真性非晶質系半導体層のパッシベーション能力が高まり、一方、当該光発電素子が備える金属膜は、アニール処理によっても導電性が低下し難い。従って、アニール処理が施されていることにより、当該光発電素子の出力特性を高めることができる。

【0012】

上記課題を解決するためになされた別の本発明は、ｐ型又はｎ型の結晶半導体基板と、この結晶半導体基板の一方の面側に以下の順で積層される第１の真性非晶質系半導体層、ｐ型非晶質系半導体層、及び第１の透明導電膜と、上記結晶半導体基板の他方の面側に以下の順で積層される第２の真性非晶質系半導体層、ｎ型非晶質系半導体層、及び第２の透明導電膜とを有する層構造体を得る工程、上記層構造体の一方の外面に、銀と、パラジウム及びガリウムのうちの少なくとも一種と、銅とを含む金属膜を積層する工程、及び上記金属膜が積層された層構造体をアニール処理する工程を備える光発電素子の製造方法である。

【0013】

当該製造方法によれば、裏面側の集電極を銀と、パラジウム及びガリウムのうちの少なくとも一種と、銅とを含む金属膜とし、かつアニール処理を施すことにより、出力特性を維持したまま、裏面側の集電極の薄膜化が図られた光発電素子を製造することができる。

【0014】

ここで、非晶質系半導体層における「非晶質系」とは、完全な非晶質体のみならず、非晶質中に微結晶が存在するものも含む。真性非晶質系半導体層における「真性」とは、不純物が意図的にドープされていないことをいい、原料に本来含まれる不純物や製造過程において非意図的に混入した不純物が存在するものも含む意味である。「平均厚さ」とは、任意の十点において測定した厚さの平均値をいう。また、「主成分」とは、質量基準で最も含有量が多い成分をいう。

【発明の効果】

【0015】

本発明の光発電素子によれば、出力特性を維持したまま、裏面側の集電極の薄膜化を図ることができる。本発明の光発電素子の製造方法によれば、出力特性を維持したまま、裏面側の集電極の薄膜化が図られた光発電素子を製造することができる。従って、本発明の光発電素子の製造方法によれば、光発電素子の製造コストの低減を図ることができる。

【図面の簡単な説明】

【0016】

【図1】図１は、本発明の一実施形態に係る光発電素子の模式的断面図である。

【図2】（ａ）は、実施例における光発電素子の短絡電流を示すグラフである。（ｂ）は、実施例における光発電素子の曲線因子を示すグラフである。（ｃ）は、実施例における光発電素子の変換効率を示すグラフである。

【図3】図３は、実施例における接触抵抗測定の結果を示すグラフである。

【図4】図４は、膜厚測定方法を示す模式図である。

【発明を実施するための形態】

【0017】

以下、適宜図面を参照にしつつ、本発明の一実施形態に係る光発電素子及びその製造方法について詳説する。

【0018】

＜光発電素子＞
図１の光発電素子１０は、ｎ型結晶半導体基板１１と、ｎ型結晶半導体基板１１の一方の面側（図１における上側）に以下の順で積層される第１の真性非晶質系半導体層１２、ｐ型非晶質系半導体層１３、第１の透明導電膜１４及び第１の集電極１５と、ｎ型結晶半導体基板１１の他方の面側（図１における下側）に以下の順で積層される第２の真性非晶質系半導体層１６、ｎ型非晶質系半導体層１７、第２の透明導電膜１８及び第２の集電極１９とを備える。なお「外面」とは、ｎ型結晶半導体基板１１を中心とし、ｎ型結晶半導体基板１１と反対側の面をいう。また、「内面」とは、ｎ型結晶半導体基板１２側の面をいう。

【0019】

ｎ型結晶半導体基板１１は、ｎ型結晶半導体から形成されている。ｎ型の基板を用いることで、ｐ型の基板に特有の光劣化現象を回避することができる。ｎ型結晶半導体とは、通常、シリコン等の半導体に微量の５価の元素が添加されてなる結晶体である。ｎ型結晶半導体基板１１を構成する結晶半導体としては、シリコン（Ｓｉ）の他、ＳｉＣ、ＳｉＧｅ等を挙げることができるが、生産性等の点からシリコンが好ましい。ｎ型結晶半導体基板１１は、単結晶体であってもよいし、多結晶体であってもよい。

【0020】

ｎ型結晶半導体基板１１の両面には、ピラミッド状の微細な凹凸構造が形成されている。このような構造により、光の閉じ込め機能を高めることができる。この凹凸構造（テクスチャー構造）の高さや大きさは不揃いであってよく、隣り合う凹凸の一部が重なっていてもよい。また、頂点や谷部が丸みを帯びていてもよい。この凹凸の高さとしては、数μｍ〜数十μｍ程度である。このような凹凸構造は、例えば約１〜５質量％の水酸化ナトリウムを含むエッチング液に基板材料を浸漬し、基板材料の（１００）面を異方性エッチングすることにより得ることができる。

【0021】

ｎ型結晶半導体基板１１の平均厚さとしては特に制限されない。この平均厚さの上限としては、例えば３００μｍであり、２００μｍが好ましい。また、この下限としては、例えば５０μｍとすることができる。このようにｎ型結晶半導体基板１２を薄型化することにより、光発電素子１０自体の小型化、低コスト化等を図ることができる。

【0022】

第１の真性非晶質系半導体層１２及び第２の真性非晶質系半導体層１６は、通常シリコンから形成されている。このような真性非晶質系半導体層により、キャリアの再結合を抑制し、出力特性を高めることができる。なお、第１の真性非晶質系半導体層１２及び第２の真性非晶質系半導体層１６の平均厚さとしては、例えば１ｎｍ以上１０ｎｍ以下とすることができる。

【0023】

ｐ型非晶質系半導体層１３は、通常、シリコンに微量の３価の元素が添加されてなる非晶質層である。ｐ型非晶質系半導体層１３の平均厚さとしては、例えば１ｎｍ以上２０ｎｍ以下とすることができる。

【0024】

ｎ型非晶質系半導体層１７は、通常、シリコンに微量の５価の元素が添加されてなる非晶質層である。ｎ型非晶質系半導体層１７の平均厚さとしては、例えば１ｎｍ以上２０ｎｍ以下とすることができる。

【0025】

第１の透明導電膜１４及び第２の透明導電膜１８を構成する透明導電性材料としては、例えばインジウムスズ酸化物（ＩＴＯ）、インジウムタングステン酸化物（ＩＷＯ）、インジウムセリウム酸化物（ＩＣＯ）、アルミニウム亜鉛酸化物（ＡＺＯ）、ガリウム亜鉛酸化物（ＧＺＯ）等を挙げることができる。第１の透明導電膜１４及び第２の透明導電膜１８の平均膜厚としては特に制限されないが、例えばそれぞれ４０ｎｍ以上２００ｎｍ以下とすることができる。

【0026】

表面側、すなわち光入射面側に配置される第１の集電極１５は、例えば平行に配設された複数の線状のフィンガー電極と、これらのフィンガー電極と直交する複数の帯状のバスバー電極とから構成される。なお、第１の集電極１５は、例えばフィンガー電極のみから構成されていてもよい。第１の集電極は、導電性材料から形成されている。この導電性材料としては、銀ペースト等の導電性接着剤や、銅線等の金属導線を用いることができる。各フィンガー電極の幅としては、例えば１０μｍ以上３００μｍ以下程度である。各フィンガー電極間の間隔としては、例えば０．５ｍｍ以上４ｍｍ以下程度である。また、各バスバー電極の幅としては、例えば０．５ｍｍ以上２ｍｍ以下程度である。

【0027】

裏面側に配置される第２の集電極１９は、銀（Ａｇ）と、パラジウム（Ｐｄ）及びガリウム（Ｇａ）のうちの少なくとも一種と、銅（Ｃｕ）とを含む金属膜である。第２の集電極１９は、第２の透明導電膜１８の外面全面に積層されている。当該光発電素子１０は、裏面の第２の集電極１９が、このような元素を含む金属膜であることで、薄型化した場合も良好な出力特性を維持することができる。この理由は、これらの元素を含む第２の集電極１９は、アニール処理の際の銀の島結晶の凝集が生じにくいこと、隣接する第２の透明導電膜１８に起因するアニール処理の際の酸化が生じ難いことなどによると推測される。

【0028】

第２の集電極１９は、好ましくはＡｇを主成分とし、Ｐｄ及びＧａの少なくとも一種並びにＣｕが添加されてなるＡｇ−Ｐｄ−Ｃｕ系又はＡｇ−Ｇａ−Ｃｕ系銀合金から形成される。第２の集電極１９におけるＡｇの含有量としては、例えば９０原子％以上９９原子％以下とすることができる。第２の集電極１９におけるＰｄの含有量としては、例えば０．５原子％以上５原子％以下とすることができる。第２の集電極１９におけるＧａの含有量としては、例えば０．５原子％以上５原子％以下とすることができる。第２の集電極１９にＰｄ及びＧａの両方を含有しても良く、Ｐｄ及びＧａの合計の含有量としては、例えば０．５原子％以上５原子％以下とすることができる。第２の集電極１９におけるＣｕの含有量としては、例えば０．１原子％以上５原子％以下とすることができる。第２の集電極１９がこのような組成の銀合金から形成されていることにより、アニール処理による導電性の低下がより抑えられる。なお、第２の集電極１９には、本発明の効果を阻害しない範囲で、その他の成分が含有されていてもよい。

【0029】

第２の集電極１９（金属膜）の平均厚さとしては、特に限定されないが、下限として例えば１５ｎｍが好ましく、３０ｎｍがより好ましい。一方、この上限としては、例えば１００ｎｍであってよいが、６０ｎｍが好ましく、５０ｎｍがより好ましい。さらに、この上限は、４０ｎｍであってよく、３０ｎｍであってもよい。第２の集電極１９（金属膜）の平均厚さを上記範囲とすることで、金属膜を薄膜化し、かつ出力特性の低下を抑えることができる。平均厚さが上記下限未満の場合は、出力特性が低下するおそれがある。一方、平均厚さが上記上限を超える場合は、十分な薄型化を図ることができない。また、平均厚さが上記上限を超える場合は、使用する材料及びコストの十分な低減を図ることができない。

【0030】

当該光発電素子１０において、光入射面は、第１の集電極１５側となる。光発電素子１０は、通常、複数を直列に接続して使用される。複数の光発電素子１０を直列接続して使用することで、発電電圧を高めることができる。

【0031】

＜光発電素子の製造方法＞
光発電素子１０は、例えば
ｎ型結晶半導体基板１１と、この結晶半導体基板１１の一方の面側に以下の順で積層される第１の真性非晶質系半導体層１２、ｐ型非晶質系半導体層１３、及び第１の透明導電膜１４と、上記結晶半導体基板１１の他方の面側に以下の順で積層される第２の真性非晶質系半導体層１６、ｎ型非晶質系半導体層１７、及び第２の透明導電膜１８とを有する層構造体を得る工程（ａ）、
上記層構造体の一方の外面に、銀と、パラジウム及びガリウムのうちの少なくとも一種と、銅とを含む金属膜を積層する工程（ｂ）、
上記層構造体の他方の外面に、第１の集電極１５を形成する工程（ｃ）、及び
上記金属膜が積層された層構造体をアニール処理する工程（ｄ）
を備える製造方法により好適に得ることができる。以下各工程について説明する。

【0032】

［工程（ａ）］
工程（ａ）は、具体的には、ｎ型結晶半導体基板１１の一方の面側に第１の真性非晶質系半導体層１２を積層する工程、さらにｐ型非晶質系半導体層１３を積層する工程、さらに第１の透明導電膜１４を積層する工程、ｎ型結晶半導体基板１１の他方の面側に第２の真性非晶質系半導体層１６を積層する工程、さらにｎ型非晶質系半導体層１７を積層する工程、及びさらに第２の透明導電膜１８を積層する工程を有する。なお、各工程の順は、所望の層構造を得ることができる順である限り特に限定されるものではない。

【0033】

第１の真性非晶質系半導体層１２及び第２の真性非晶質系半導体層１６を積層する方法としては、例えば化学気相成長法などの公知の方法が挙げられる。化学気相成長法としては、例えばプラズマＣＶＤ法や触媒ＣＶＤ法（別名ホットワイヤＣＶＤ法）等が挙げられる。プラズマＣＶＤ法による場合、原料ガスとしては例えばＳｉＨ_４とＨ_２との混合ガスを用いることができる。

【0034】

ｐ型非晶質系半導体層１３及びｎ型非晶質系半導体層１７を積層する方法としても、真性非晶質系半導体層の積層と同様の、化学気相成長法などの公知の方法により成膜することができる。プラズマＣＶＤ法による場合、原料ガスとしては、ｐ型非晶質系半導体層１３においては、例えばＳｉＨ_４とＨ_２とＢ_２Ｈ_６との混合ガスを用いることができる。ｎ型非晶質系半導体層１７においては、例えばＳｉＨ_４とＨ_２とＰＨ_３との混合ガスを用いることができる。

【0035】

第１の透明導電膜１４及び第２の透明導電膜１８を積層する方法としては、例えばスパッタリング法、真空蒸着法、イオンプレーティング法（反応性プラズマ蒸着法）等を挙げることができるが、スパッタリング法及びイオンプレーティング法によることが好ましい。スパッタリング法は、膜厚制御性等に優れ、また、イオンプレーティング法等に比べて低コストで行うことができる。一方、イオンプレーティング法によれば、欠陥の発生を抑制した成膜を行うことができる。

【0036】

［工程（ｂ）］
工程（ｂ）においては、上記層構造体の一方の外面、すなわち第２の透明導電膜１８の外面に、銀と、パラジウム及びガリウムのうちの少なくとも一種と、銅とを含む金属膜を積層する。この金属膜が、第２の集電極１９となる。金属膜の積層方法としては特に限定されないが、スパッタリングにより好適に積層することができる。このスパッタリングは、所望する第２の集電極１９と同じ組成からなるスパッタリングターゲットを用いて行うことができる。また、第２の集電極１９を構成する各元素のスパッタリングターゲットを用い、放電量を制御して同時にスパッタリングすることにより成膜してもよい。

【0037】

［工程（ｃ）］
工程（ｃ）においては、上記層構造体の他方の外面、すなわち第１の透明導電膜１４の外面に、第１の集電極１５を形成する。この第１の集電極１５の形成は、形成材料として導電性接着剤が用いられている場合、スクリーン印刷やグラビアオフセット印刷等の印刷法により形成することができる。また、第１の集電極１５に金属導線を用いる場合、導電性接着剤や低融点金属（半田等）により第１の透明導電膜１４上に固定することにより、第１の集電極１５を形成することができる。その他、第１の集電極１５は、メッキ処理等により形成してもよい。

【0038】

［工程（ｄ）］
工程（ｄ）においては、上記金属膜が積層された層構造体をアニール処理する。このようなアニーリングを行うことで、第１の真性非晶質系半導体層１２のパッシベーション能力等が向上し、ヘテロ接合型の光電変換素子の出力特性を高めることができる。また、印刷法により形成した場合の第１の集電極１５の乾燥及び硬化を行うことができる。一方、このアニーリングの際に、第２の集電極１９（金属膜）もアニーリングされるが、銀と、パラジウム及びガリウムのうちの少なくとも一種と、銅とを含む合金から形成されているため、島結晶の凝集等抑えられ、導電性が大きく低下することが無い。従って、このアニール処理によって、得られる光発電素子１０の出力特性を高めることができる。

【0039】

アニール処理の条件としては、特に限定されないが、例えば処理温度の下限としては１５０℃とすることができ、１８０℃が好ましい。一方、この上限としては３００℃とすることができ、２５０℃が好ましい。また、処理時間の下限としては１０分が好ましく、２０分がより好ましい。一方、この上限としては、１時間が好ましく、４０分がより好ましい。

【0040】

本発明は上述した実施の形態に限定されるものではなく、本発明の要旨を変更しない範囲でその構成を変更することもできる。例えば、図１の構造の光発電素子において、第１の集電極及び第２の集電極の構造を逆にし、図１における下側（第２の透明導電膜側）を光入射面とした光発電素子であってもよい。また、ｎ型結晶半導体基板の代わりに、ｐ型結晶半導体基板を用いてもよい。

【実施例】

【0041】

以下、実施例及び比較例を挙げて、本発明の内容をより具体的に説明する。なお、本発明は以下の実施例に限定されるものではない。

【0042】

＜実施例１＞
第１の透明導電膜／ｐ型非晶質系シリコン層／第１の真性非晶質系シリコン層／ｎ型結晶シリコン基板／第２の真性非晶質系シリコン層／ｎ型非晶質系シリコン層／第２の透明導電膜からなる層構造体を作成した。ｎ型結晶シリコン基板は、両面に無数のピラミッド形状を有する微細な凹凸構造（テクスチャー構造）が形成された単結晶基板を用いた。この凹凸構造は、約３質量％の水酸化ナトリウムを含むエッチング液に基板材料を浸漬し、基板材料の（１００）面を異方性エッチングすることにより形成した。また、各シリコン層は、プラズマＣＶＤ法により積層した。各透明導電膜は、酸化錫を３質量％含有した酸化インジウム（ユミコア社のスパッタリングターゲット）を用い、スパッタリングにより積層した。なお、ｐ型非晶質系シリコン層、第１の真性非晶質系シリコン層、ｎ型結晶シリコン基板、第２の真性非晶質系シリコン層、ｎ型非晶質系シリコン層は、それぞれｐ型非晶質系半導体層、第１の真性非晶質系半導体層、ｎ型結晶半導体基板、第２の真性非晶質系半導体層、ｎ型非晶質系半導体層に対応する。

【0043】

次いで、裏面側となる第２の透明導電膜の外面に、フルヤ金属社のＡＰＣ−ＴＲターゲットを用い、スパッタリングによりＡｇ−Ｐｄ−Ｃｕ系合金からなる金属膜を形成した。次いで、表面側となる第１の透明導電膜の外面に、銀ペーストを用いた印刷法により線状の集電極を形成した。最後に、２００℃３０分のアニール処理を行い、実施例の光発電素子を得た。なお、この金属膜（集電極）の平均厚さを１５ｎｍから１３０ｎｍの間で変化させたものを複数種作製した。

【0044】

＜実施例２＞
裏面側となる第２の透明導電膜の外面に、ＡＧＣターゲット（Ａｇ：９７．０〜９９．７質量％、Ｇａ：０．２〜１．５質量％、Ｃｕ：０．１〜１．５質量％）を用い、スパッタリングによりＡｇ−Ｇａ−Ｃｕ系合金からなる金属膜を形成した以外は、実施例１と同様にして実施例２の光発電素子を得た。実施例１と同様に、金属膜（集電極）の平均厚さを１５ｎｍから１３０ｎｍの間で変化させたものを複数種作製した。

【0045】

＜比較例＞
裏面側となる第２の透明導電膜の外面に、スパッタリングにより純銀からなる金属膜を形成したこと以外は実施例と同様にして比較例の光発電素子を得た。実施例１、２と同様に、金属膜（集電極）の平均厚さを１５ｎｍから１３０ｎｍの間で変化させたものを複数種作製した。

【0046】

＜評価＞
得られた各光発電素子の短絡電流（Ａ）、曲線因子及び変換効率（％）を計測した。結果を図２に示す。図２（ａ）〜（ｃ）において、横軸は、各光発電素子の裏面側の第２の集電極（金属膜）の平均厚さを示す。図２に示されるように、純銀を裏面側の集電極に用いた比較例の光発電素子は、金属膜の厚さを６０ｎｍ以下とした場合に急激に出力特性が低下する。一方、実施例１、２の光発電素子は、金属膜の厚さを薄くしても、出力特性はほぼ変わらないことがわかる。

【0047】

＜接触抵抗測定＞
酸化錫を３質量％含有した酸化インジウムからなる透明導電膜表面に、以下の試験膜（平均厚み５０ｎｍ）をスパッタリングにより形成し、その後アニール処理（２００℃、３０分）を行った。アニール処理前後の各試験膜の接触抵抗率を測定した。測定結果を図３に示す。なお、試験膜１、２（Ａｇ−Ｐｄ−Ｃｕ系合金膜）は、実施例１で用いたＡＰＣ−ＴＲターゲットを用いて製膜した。試験膜３、４（Ａｇ−Ｇａ−Ｃｕ系合金膜）は、実施例２で用いたＡＧＣターゲットを用いて製膜した。
・試験膜１：Ａｇ−Ｐｄ−Ｃｕ系合金（アニール処理前）
・試験膜２：Ａｇ−Ｐｄ−Ｃｕ系合金（アニール処理後）
・試験膜３：Ａｇ−Ｇａ−Ｃｕ系合金（アニール処理前）
・試験膜４：Ａｇ−Ｇａ−Ｃｕ系合金（アニール処理後）
・試験膜５：Ａｌ−Ｎｉ系合金（アニール処理前）
・試験膜６：Ａｌ−Ｎｉ系合金（アニール処理後）
・試験膜７：Ｍｏ（アニール処理前）
・試験膜８：Ｍｏ（アニール処理後）
なお、いずれのアニール処理も、２００℃、３０分間行った。

【0048】

図３に示されるように、Ａｇ−Ｐｄ−Ｃｕ系合金を用いた場合（試験膜１、２）と、Ａｇ−Ｇａ−Ｃｕ系合金を用いた場合（試験膜３、４）とは、アニール処理前後のいずれにもいても低い抵抗を示していることがわかる。

【0049】

ここで、本明細書における各層又は膜の測定方法について説明する。金属膜等の厚さは、各層又は膜の面に対して垂直方向の厚みをいう。具体的に仮想的な基板５０を示した図４により説明する。図４の基板５０は、平滑部５１と凹凸部５２とを両方有する。例えば透過型電子顕微鏡（ＴＥＭ）を用いることで、層５３の基板５０（平滑部５１）の平面に対して垂直な厚さt、及び基板５０（凹凸部５２）の斜面に垂直な厚さｔ’、並びに凹凸部５２の斜面の角度αをそれぞれ測定することができる。平滑部５１に積層された層５３の厚さはｔを指す、凹凸部５２に積層された層５３の厚さはｔ’を指す。三角関数からｔ’＝ｔ×ｃｏｓαが成り立つ。

【産業上の利用可能性】

【0050】

本発明の光発電素子は、出力特性を維持したまま、裏面側の集電極の薄膜化を図ることができ、太陽光発電に好適に用いることができる。

【符号の説明】

【0051】

１０ 光発電素子
１１ ｎ型結晶半導体基板
１２ 第１の真性非晶質系半導体層
１３ ｐ型非晶質系半導体層
１４ 第１の透明導電膜
１５ 第１の集電極
１６ 第２の真性非晶質系半導体層
１７ ｎ型非晶質系半導体層
１８ 第２の透明導電膜
１９ 第２の集電極
５０ 基板
５１ 平滑部
５２ 凹凸部
５３ 層

【要約】

出力特性を維持したまま、裏面側の集電極の薄膜化を図ることができる光発電素子及びその製造方法を提供する。本発明は、ｐ型又はｎ型の結晶半導体基板と、この結晶半導体基板の一方の面側に以下の順で積層される第１の真性非晶質系半導体層、ｐ型非晶質系半導体層、第１の透明導電膜及び第１の集電極と、上記結晶半導体基板の他方の面側に以下の順で積層される第１の真性非晶質系半導体層、ｎ型非晶質系半導体層、第２の透明導電膜及び第２の集電極とを備える光発電素子であって、上記第１の集電極及び第２の集電極のいずれか一方が、銀と、パラジウム及びガリウムのうちの少なくとも一種と、銅とを含む金属膜であることを特徴とする。上記金属膜の平均厚さとしては、１５ｎｍ以上６０ｎｍ以下が好ましい。当該光発電素子は、アニール処理が施されていることが好ましい。

【図1】

【図2】

【図3】

【図4】