特許 5990405 発光素子及びその製造方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】5990405

(24)【登録日】2016年8月19日

(45)【発行日】2016年9月14日

(54)【発明の名称】発光素子及びその製造方法

(51)【国際特許分類】

   H01L 33/20 20100101AFI20160901BHJP

   H01L 33/38 20100101ALI20160901BHJP

   H01L 33/32 20100101ALI20160901BHJP

   H01L 33/14 20100101ALI20160901BHJP

【ＦＩ】

   H01L33/20

   H01L33/38

   H01L33/32

   H01L33/14

【請求項の数】9

【全頁数】13

(21)【出願番号】特願2012-127208(P2012-127208)

(22)【出願日】2012年6月4日

(65)【公開番号】特開2013-251496(P2013-251496A)

(43)【公開日】2013年12月12日

【審査請求日】2015年5月14日

(73)【特許権者】

【識別番号】000002303

【氏名又は名称】スタンレー電気株式会社

(74)【代理人】

【識別番号】110001025

【氏名又は名称】特許業務法人レクスト国際特許事務所

(72)【発明者】

【氏名】梁 吉鎬

(72)【発明者】

【氏名】河合 良介

【審査官】 高椋 健司

(56)【参考文献】

【文献】 特開２００７−２６６５７７（ＪＰ，Ａ）

【文献】 特開２０１１−０６１０３６（ＪＰ，Ａ）

【文献】 特開２００９−０３８３１９（ＪＰ，Ａ）

【文献】 特開２００６−１２８２０２（ＪＰ，Ａ）

【文献】 特開２００８−１４０９１８（ＪＰ，Ａ）

【文献】 特開２００３−１０１０６５（ＪＰ，Ａ）

【文献】 特開２０１０−０４０７６１（ＪＰ，Ａ）

【文献】 特開２０１１−０６１０３２（ＪＰ，Ａ）

【文献】 特開２０１１−０７１４４３（ＪＰ，Ａ）

【文献】 特開２００８−０３４８２１（ＪＰ，Ａ）

【文献】 特開２０１１−０２９６１２（ＪＰ，Ａ）

【文献】 特開２０１１−０７１４４９（ＪＰ，Ａ）

【文献】 特開２００１−３３２８１５（ＪＰ，Ａ）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｈ０１Ｌ ２１／２０５，２１／３１，２１／３６５，２１／４６９，

２１／８６，３３／００−３３／６４

(57)【特許請求の範囲】

【請求項1】

支持基板と、
前記支持基板上に設けられた第１の電極と、
前記第１の電極上に形成され、前記第１の電極の表面から順に第１の導電型の第１の半導体層、活性層、及び第２の導電型の第２の半導体層を有する半導体構造層であって、前記半導体構造層の表面から前記第２の半導体層に至り、前記第２の半導体層をその底面において露出させる凹部を有する前記半導体構造層と、
前記凹部の底面上に設けられた第２の電極と、を含み、
前記凹部に面した前記第２の半導体層の側面は、前記第２の電極とは離間し、かつ光出射方向に向かって広がっている逆テーパ形状を有していることを特徴とする発光素子。

【請求項2】

前記第２の電極が形成されている領域に対向する前記第１の半導体層の表面領域は絶縁性領域であることを特徴とする請求項１に記載の発光素子。

【請求項3】

前記絶縁性領域は、前記第２の電極が形成されている領域に対向する前記第１の半導体層の表面領域上に絶縁層が形成された領域であることを特徴とする請求項２に記載の発光素子。

【請求項4】

前記第２の電極は、前記第２の半導体層と接する下底が上底よりも長い台形断面を有していることを特徴とする請求項１乃至３のいずれか１に記載の発光素子。

【請求項5】

前記凹部に面した前記第２の半導体層の前記側面は、前記支持基板上面に垂直な光軸に対して１５°以上の角度を有していることを特徴とする請求項１乃至４のいずれか１に記載の発光素子。

【請求項6】

前記凹部には、前記第２の半導体層の前記側面を覆うように前記第２の半導体層よりも屈折率の低い材料が充填されていることを特徴とする請求項１乃至５のいずれか１に記載の発光素子。

【請求項7】

成長基板上に、前記成長基板の上面から順に第１の導電型の第１の半導体層、活性層、第２の導電型の第２の半導体層を有する半導体構造層を形成する工程と、
前記半導体構造層上に第１の電極を形成する工程と、
前記第１の電極上に第１の金属接合層を形成する工程と、
支持基板上に第２の金属接合層を形成する工程と、
前記第１の金属接合層と前記第２の金属接合層とを対向させつつ加熱圧着して共晶接合させる工程と、
前記成長基板を除去する工程と、
前記成長基板を除去することによって露出した光出射面上に、前記第１の半導体層が底部にて露出される凹部を形成する工程と、
前記凹部の底面上に第２の電極を形成する工程と、を含み、
前記凹部に面した前記第１の半導体層の側面は、前記第２の電極とは離間し、かつ光出射方向に向かって広がっている逆テーパ形状を有していることを特徴とする発光素子の製造方法。

【請求項8】

前記第２の電極が形成されている領域と対向する前記第２の半導体層の表面領域を高抵抗化する工程を含むことを特徴とする請求項７に記載の発光素子の製造方法。

【請求項9】

成長基板上に犠牲層を形成する工程と、
前記成長基板の上面から順に、前記犠牲層と共に閉じた空孔領域を形成する第１の導電型の第１の半導体層、活性層、第２の導電型の第２の半導体層を有する半導体構造層を形成する工程と、
前記半導体構造層上に第１の電極を形成する工程と、
前記第１の電極上に第１の金属接合層を形成する工程と、
支持基板上に第２の金属接合層を形成する工程と、
前記第１の金属接合層と前記第２の金属接合層とを対向させつつ加熱圧着して共晶接合させる工程と、
前記成長基板及び前記犠牲層を除去して、前記閉じた空孔領域に対応する部分である凹部を有する前記第１の半導体層の光出射面を露出させる工程と、
前記凹部の底面上に第２の電極を形成する工程と、を含み、
前記凹部に面した前記第１の半導体層の側面は、前記第２の電極とは離間し、かつ光出射方向に向かって広がっている逆テーパ形状を有していることを特徴とする発光素子の製造方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、発光素子に関し、特にＬＥＤ（Light Emitting Diode）素子に関する。

【背景技術】

【0002】

近年、白熱電球や蛍光灯ランプに代わりＬＥＤ素子等の発光素子を利用した発光装置が照明器具、液晶ディスプレイ用バックライト、車両用の灯具等に利用されている。このような発光素子においては、半導体層上の光取り出し面に電極を形成している構造が多く用いられている。

【0003】

特許文献１には、サファイア基板を除去して露出したバッファ層をエッチングし、ｎ型半導体層内部に達する矩形の凹部を形成し、当該凹部の底面上に電極を配置している半導体発光素子が開示されている。

【0004】

特許文献２には、サファイア基板を除去して、当該除去面をエッチングして、ｎ型半導体層に順テーパ状の側面を有する凹部を形成し、当該凹部表面を覆うように電極を形成した半導体発光素子が開示されている。

【先行技術文献】

【特許文献】

【0005】

【特許文献1】特開２００８−４７８５８号公報

【特許文献2】特開２０１１−１８７８７３号公報

【発明の開示】

【発明が解決しようとする課題】

【0006】

特許文献１に示されている発光素子において、ｎ型半導体層上に形成されているｎ電極から離れた活性層から放射されて、ｎ電極が形成されている凹部の側面に達する光は、発光素子の光取り出し面に対して平行に近い方向に進行する光である。このような光は、ｎ電極が形成されている凹部の側面において多くが透過してｎ電極表面に達し、ｎ電極の表面において一部が吸収されてしまう。また、凹部側面において全反射した光は、発光素子の基板上面に平行な光取り出し面に対して平行に近い方向、すなわち光出射方向に対して直角に近い方向に進行する。そのため、これらの光は効率良く照射方向に取り出されない。

【0007】

また、特許文献２に示されている発光素子においては、ｎ電極がｎ型半導体層の順テーパ状の側面の表面にまで形成されており、凹部側面に達した光は、反射性を有する電極により一部が吸収され、吸収されずに反射される光についても光出射方向とは逆方向に反射されてしまう。

【0008】

本発明は、上記した点に鑑みてなされたものであり、活性層から放射された光を効率良く光出射方向に取り出し、良好な光取り出し効率を有する発光素子及びその製造方法を提供することを目的とする。

【課題を解決するための手段】

【0009】

本発明の発光素子は、支持基板と、支持基板上に設けられた第１の電極と、第１の電極上に形成され、第１の電極の表面から順に第１の導電型の第１の半導体層、活性層、及び第２の導電型の第２の半導体層を有する半導体構造層であって、当該半導体構造層の表面から当該第２の半導体層に至り、当該第２の半導体層をその底面において露出させる凹部を有する半導体構造層と、凹部の底面上に設けられた第２の電極と、を含み、凹部に面した第２の半導体層の側面は、第２の電極とは離間し、かつ光出射方向に向かって広がっている逆テーパ形状を有していることを特徴とする。

【0010】

また、本発明の発光素子の製造方法は、成長基板上に、成長基板の上面から順に第１の導電型の第１の半導体層、活性層、第２の導電型の第２の半導体層を有する半導体構造層を形成する工程と、半導体構造層上に第１の電極を形成する工程と、第１の電極上に第１の金属接合層を形成する工程と、支持基板上に第２の金属接合層を形成する工程と、第１の金属接合層と第２の金属接合層とを対向させつつ加熱圧着して共晶接合させる工程と、成長基板を除去する工程と、成長基板を除去することによって露出した光出射面上に、第１の半導体層が底部にて露出される凹部を形成する工程と、凹部の底面上に第２の電極を形成する工程と、を含み、凹部に面した側面は、第２の電極とは離間し、かつ光出射方向に向かって広がっている逆テーパ形状を有していることを特徴とする。

【発明の効果】

【0011】

本発明の発光素子およびその製造方法によれば、ｎ型半導体層の側面において全反射される光及び屈折される光を効率的に光出射方向に配光可能であり、かつ光取り出し面に形成されている電極に吸収される光を減少させて、光取り出し効率を向上させることが可能である。

【図面の簡単な説明】

【0012】

【図1】本発明の実施例である発光素子の断面図である。

【図2】本発明の実施例である発光素子の部分拡大図である。

【図3a】本発明の実施例である発光素子の凹部近傍における光経路を示す図である。

【図3b】本発明の実施例である発光素子の凹部近傍における光経路を示す図である。

【図4a】本発明の実施例である発光素子の製造方法における一工程の断面図である。

【図4b】本発明の実施例である発光素子の製造方法における一工程の断面図である。

【図4c】本発明の実施例である発光素子の製造方法における一工程の断面図である。

【図4d】本発明の実施例である発光素子の製造方法における一工程の断面図である。

【図4e】本発明の実施例である発光素子の製造方法における一工程の断面図である。

【図4f】本発明の実施例である発光素子の製造方法における一工程の断面図である。

【図5a】本発明の実施例である発光素子の他の製造方法における一工程の断面図である。

【図5b】本発明の実施例である発光素子の他の製造方法における一工程の断面図である。

【図5c】本発明の実施例である発光素子の他の製造方法における一工程の断面図である。

【図6】本発明の他の実施例である発光素子の断面図である。

【発明を実施するための形態】

【0013】

以下に、本発明の実施例に係る半導体発光素子１０について図面を参照しつつ説明する。半導体発光素子１０は、成長基板上に形成された半導体構造層１１を含む積層構造を、導電性を有する支持基板に貼り合わせた後に成長基板を除去することによって製造される、いわゆる貼り合わせタイプの発光素子である。以下の説明においては、支持基板３１の上面（及び活性層１５）に垂直な光出射方向に沿った軸を光出射軸（光軸）ａｘとして説明する。

【0014】

半導体層構造層１１は、光出射軸と垂直な光取り出し面（すなわち出射面）側から順にｎ型半導体層１３、活性層１５、ｐ型半導体層１７が全体として４μｍ積層されて構成されている。各層は、Ａｌ_ｘＩｎ_ｙＧａ_{１−ｘ−ｙ}Ｎ（０≦ｘ≦１、０≦ｙ≦１）で表される窒化物半導体からなり、例えば、必要に応じてｎ型ドーパントとしてＳｉ、ｐ型ドーパントとしてＭｇ等が添加されている。なお、半導体構造層１１の構成は任意であり、電流拡散層、クラッド層、コンタクト層等を任意に挿入してもよい。また、活性層１５は、多重量子井戸(ＭＱＷ)、単一量子井戸(ＳＱＷ)、あるいは単層（いわゆるバルク層）でもよい。

【0015】

ｎ型半導体層１３の表面には、ｎ型半導体層１３内部で終端する凹部１９が一定間隔で形成されており、凹部１９の底部上に、凹部１９の側面から離間して、光取り出し面側の電極であるｎ電極２１が形成されている。また、ｎ型半導体層１３の表面の凹部１９以外の部分には、活性層１５から放射された光の全反射を防止して光取り出し効率を高めるために複数の小さな光取り出し突起構造（マイクロコーン）が形成されている。

【0016】

図２は、図１の破線部Ａを拡大した部分拡大図である。図２を参照すると、凹部１９は、例えば、幅Ｗ１が１４μｍ、深さがＨ１が１μｍであり、ｎ型半導体層１３に接している凹部１９の底面を形成する下底が上底よりも長い、上方すなわち光出射方向に向かって狭まっている台形断面を有している。すなわち、ｎ型半導体層１３の側面１３ａは、逆テーパ面となっている。ｎ電極２１は、例えば、ｎ型半導体層１３に接している下底Ｗ２が１０μｍであり、高さＨ２が３μｍの台形断面を有している。ｎ型半導体層１３の側面１３ａはｎ電極２１から離間しており、その間隔Ｓは２μｍとなっている。

【0017】

ここで、図３ａ及び図３ｂを参照して、凹部１９の近傍における光の経路について説明する。ｎ電極１３から離れた活性層１５から放射されてｎ型半導体層１３の側面１３ａに向かう光を矢印で示す。およそ±４°の光は、活性層領域の屈折率プロファイルによって、光は導波路モードに結合するため、素子のエッジまで活性層の限られた領域に閉じ込められた態様にて伝播する。よって、ここでは、活性層１５（または光取り出し面）となす角度が４°以上の光のみについて説明する。また、ｎ型半導体層１３を窒化物半導体の屈折率を、ＧａＮの屈折率である２．５とし、ｎ型半導体層１３と空気との界面の臨界角を約２３°として説明を行う。また、実線矢印を活性層１５となす角度が最も小さい４°である光線の光経路とし、破線矢印を活性層１５となす角度が４°以上であり、かつ側面１３ａで反射される任意の光線の光経路とする。

【0018】

図３ａからわかるように、側面１３ａと活性層１５（または基板３１の上面）に垂直な光出射軸ａｘとの角度αが１９°以上である場合、活性層１５となす角度が最も小さい４°である光線は、側面１３ａに臨界角である２３°以上の入射角（β＝α＋４°，α≧１９°）＋４°）角度をもって入射する。上述のように、活性層１５から放射される光は、活性層１５に対して４°以上の角度をなしているので、活性層１５から放射されて側面１３ａに達した光は、側面１３ａで必ず全反射し、光出射軸ａｘに沿った成分が大きくなるように、すなわち光出射方向の成分が大きくなるように反射される。

【0019】

また、図３ｂからわかるように、側面１３ａと光出射軸ａｘとの角度αが１５以上１９°未満である場合、活性層１５から放射された光のうちの多く（活性層１５との角度が（２３°−α）よりも大きい光）が、側面１３ａに臨界角である２３°以上の角度をもって入射して側面１３ａで全反射し、光出射軸ａｘに沿った成分が大きくなるように反射される。また、側面１３ａにおいて全反射されずに屈折してｎ型半導体層１３から出ていく光（活性層１５との角度が（２３°−α）以下の光）も、大きく光出射方向に屈折させられ、ｎ電極２１に当たって吸収される光はほとんど存在しない。

【0020】

従って、ｎ電極２１が形成される凹部１９に面したｎ型半導体層１３の側面１３ａを逆テーパ面にすることにより、活性層１５から放射されて側面１３ａに達する光のうち側面１３ａに全反射される光の割合を増加させることができ、かつ側面１３ａにおいて屈折する光も光出射方向に大きく屈折させることができるので、ｎ電極２１に当たって吸収される光を減少させ、光取り出し効率を向上させることが可能である。また、側面１３ａで全反射する光及び屈折させられる光の両方が、光出射軸ａｘに沿った成分が大きくなるように反射・屈折させられるので、光出射方向に出射される理想的な配光の光を増加させることが可能である。

【0021】

なお、角度αが１５°以下でも０°よりも大きければ、ｎ電極が形成されている凹部に面したｎ型半導体層の側面が順テーパかまたは垂直である従来の発光素子に比べて、ｎ型半導体層の側面において全反射される光及び屈折される光を効率的に光出射方向に配光することが可能である。また、当該ｎ型半導体層の側面で全反射する光を増加させ、かつ側面１３ａにおいて屈折する光を光出射方向に屈折させて、ｎ電極に吸収される光を減少させ、光取り出し効率を向上させる効果を得ることが可能である。

【0022】

ｐ型半導体層１７に隣接してｐ電極層２３が設けられている。ｐ電極層２３は、例えばＩＴＯまたはＩＺＯ等の透明導電体からなり、約２０ｎｍの厚さを有している。ｐ電極層２３の厚みは、５−５０ｎｍの範囲内であればよい。ｐ電極層２３は、ｎ電極２１と対向する部分において、例えば２０μｍの幅に亘って、例えばウェットエッチング等で除去されている。ｐ型半導体１７の表面のうちｐ電極層２３が除去されている部分は、例えばプラズマ処理等が施されて高抵抗化されている絶縁性領域となっている。すなわち、ｎ電極２１とｐ型電極層２３とは互い違いに形成されており、電流は、ｎ電極下にある活性層１５にはあまり流れず、ｎ電極２１同士の間に配されている活性層１５に多く流れ、当該ｎ電極２１間にある活性層１５が強く発光する構成になっている。このような絶縁性領域は、好ましくはｎ電極２１さらには凹部１９が収まるような大きさで設けられることが好ましい。

【0023】

光反射層２５は、ｐ型半導体層１７の表面及びｐ電極層２３を覆うように形成されている。光反射層２５は、例えば、Ａｇ、Ａｌ、Ｒｈ、Ｐｄ等の光反射性の高い金属からなっており、ｐ電極層２３の表面から１００ｎｍ程度の厚さを有している。光反射層２５は、Ａｇ、Ａｌ、Ｒｈ、Ｐｄ等もしくはこれらの合金の単層膜でもよいし、またはＡｇ、Ａｌ、Ｒｈ、Ｐｄ等もしくはこれらの合金のうちの少なくとも１をＴｉまたはＮｉを介して積層した構成からなる積層膜であってもよい。光反射層２５は、活性層１５から放射された光を、ｐ型半導体層１７及びｐ電極層２３との界面において、光出射方向に向けて反射し、光取り出し効率を向上させる光反射体として機能する。

【0024】

光反射層２５の下にはバリアメタル層２７および接合層２９が設けられている。バリアメタル層２７は、例えばＴａ、Ｔｉ、Ｗ等の高融点金属もしくはこれらの窒化物を含む単層又は２以上の層により構成することができる。接合層２９は、後述する共晶接合における共晶によって形成されたＡｕＳｎからなる層であり、例えば、Ｓｎが約２０ｗｔ％含まれている。バリアメタル層２７は、接合層２９に含まれる共晶接合材（例えばＡｕＳｎ）が反射層２５内に拡散することを防止し、共晶接合材によって反射層２５が劣化し、反射層２５の反射率が低下することを防止する。

【0025】

支持基板３１は、例えば、ｐ型不純物を高濃度で添加されることにより導電性が付与されているＳｉまたはＳｉＣ基板である。支持基板３１の両面には、例えばＰｔからなるオーミック金属層（図示せず）が形成されている。尚、支持基板３１の材料としては、ＳｉまたはＳｉＣ以外にもＧｅ、Ａｌ、Ｃｕ等の他の導電性材料を用いることができる。

【0026】

以下に、本発明の実施例である発光素子の製造方法について、図４ａ−図４ｆを参照しつつ説明する。まず、例えば、ＭＯＣＶＤを用いてＣ面サファイア基板である成長基板３３に、層厚１μｍ程度のアンドープ層３５を形成し、その上にｎ型半導体層１３、活性層１５、ｐ型半導体層１７で構成される半導体層を積層し、半導体構造層を１１形成する。ｎ型半導体層１３、活性層１５及びｐ型半導体層１７の各層はＡｌ_ｘＩｎ_ｙＧａ_{１−ｘ−ｙ}Ｎ（０≦ｘ≦１、０≦ｙ≦１）で表される窒化物半導体からなり、例えば、必要に応じてｎ型ドーパントとしてＳｉ、ｐ型ドーパントとしてＭｇ等が添加されている。なお、半導体構造層１１の構成は任意であり、発光効率を向上させるために、電流拡散層、クラッド層、コンタクト層等を任意に挿入してもよい。また、活性層１５は、多重量子井戸(ＭＱＷ)、単一量子井戸(ＳＱＷ)、あるいは単層（いわゆるバルク層）でもよい（図４ａ）。

【0027】

次に半導体構造層１１を形成した成長基板３３をＭＯＣＶＤ反応炉から取り出し、素子化工程を行う。はじめにｐ型半導体層の活性化を行う。ｐ型半導体層内において、ドーパントであるＭｇは、成長過程において混入した水素とＭｇ−Ｈ結合を形成している。このような状態においては、Ｍｇはドーパントとしての機能を十分に果たさず、ｐ型半導体層は抵抗が高い状態になっている。そのため、ｐ型半導体層の水素を層内から除去する活性化工程を行う。具体的には、熱処理炉を用いて真空または不活性ガス雰囲気下、４００℃以上で熱処理を行う。

【0028】

次にｐ型半導体層表面にｐ電極層２３を形成する。まず、インジウム錫酸化物（ＩＴＯ）を、ＲＦスパッタ法を用いて約２０ｎｍの厚さに形成する。この時、成長基板温度は０℃〜３００℃の温度に維持されている。ｐ電極層２３の形成は、基板温度をＩＴＯの結晶化が促進される１５０℃以上にして行うのが好ましく、基板温度を２００℃〜２５０℃にして行うのがさらに好ましい。次に、形成されたＩＴＯ膜をフォトリソグラフィエッチング法によりウェットエッチングして、ｎ半導体層１３のｎ電極が形成される部分に対向する部分のＩＴＯを除去する。そして、フォトレジストパターン除去後、ＩＴＯ膜を、酸素を含む雰囲気下、４００℃〜７００℃で加熱処理する。７００℃以上の温度で加熱処理を行うと半導体構造層１１が劣化してしまうため、このＩＴＯの加熱処理は、７００℃以下、例えば４５０℃〜６００℃で行うのが好ましい。本実施例では、４５０℃で１分間加熱処理することとした。その後、プラズマ処理等を行うことにより、露出されたｐ半導体層１７を高抵抗化し、絶縁性領域とする。

【0029】

次に、活性層１５の発光波長に対して高反射性を有する金属を有する層である光反射層２５を形成する。反射層２５は、活性層１５から放射された光のうち、支持基板３１側へ放射された光を再び光取り出し面であるｎ型半導体層１３側へ反射させる役割を果たす。光反射層２５は、Ａｇ、Ａｌ、Ｒｈ、Ｐｄ等もしくはこれらの合金の単層膜か、またはＡｇ、Ａｌ、Ｒｈ、Ｐｄ等もしくはこれらの合金のうちの少なくとも１をＴｉまたはＮｉを介して積層した構成からなる積層膜を成膜して形成する。なお、光反射層２５の厚さは、十分な光反射性を確保するために１００ｎｍ以上とするのが好ましい。

【0030】

次に、光反射層２５上に、例えばＴａ、Ｔｉ、Ｗ等の高融点金属もしくはこれらの窒化物を含む単層または２以上の層からなるバリア層２７を形成する。以上の工程によって、半導体ウェハ３７が形成される（図４ｂ）。

【0031】

次に、半導体ウェハ３７のバリア層２７上に、第１の接合層２９ａを形成する。第１の接合層２９ａは、バリア層２７上に、例えばＥＢ蒸着によってＡｕを５００ｎｍの厚さになるように成膜して形成する（図４ｃ）。第１の接合層２９ａは、以下に説明する支持基板１１との接合において、支持基板１１側の第２の接合層２９ｂと共晶を形成して接合される。

【0032】

次に、第２の接合層２９ｂが形成されている支持基板１１と半導体ウェハ３７を接合する。支持基板３１は、例えば、ｐ型不純物を高濃度で添加されることにより導電性が付与されているＳｉまたはＳｉＣ基板である。支持基板３１の両面には、例えばＰｔからなるオーミック金属層（図示せず）が形成されている。尚、支持基板３１の材料としては、ＳｉまたはＳｉＣ以外にもＧｅ、Ａｌ、Ｃｕ等の他の導電性材料を用いることができる。

【0033】

第２の接合層２９ｂは、支持基板３１の一方の面に形成されている。第２の接合層２９ｂは、例えばＳｎを２０ｗｔ％含むＡｕＳｎ層であり、支持基板３１上に１〜２μｍの厚さで形成されている。なお、第１の接合層２９ａと第２の接合層２９ｂとは、互いに共晶接合可能であるならば、ＡｕとＡｕＳｎ以外の組み合わせであってもよい（図４ｄ）。

【0034】

支持基板１１と半導体ウェハ３７の接合は、第１の接合層２９ａと第２の接合層２９ｂを、ウェハボンダーを用いて加熱圧着して、第１の接合層２９ａと第２の接合層２９ｂとの接合界面をＡｕＳｎ共晶化することによって行う。

【0035】

次に、成長基板３３を半導体構造層１１から剥離除去する。成長基板３３の剥離方法としては、成長基板の裏面から、例えば、エキシマレーザーの様なＧａＮが分解するエネルギーを有する高出力パルスレーザー光を照射して行うレーザリフトオフ（ＬＬＯ）によって行う。その後、成長基板を剥離した面に塩酸処理を行い、残ったＧａを除去する。

【0036】

次に、成長基板３３を除去したことによって露出させられた半導体構造層１１の表面を反応性イオンエッチング（ＲＩＥ（Reactive Ion Etching）等のドライエッチング装置を用いたＣｌ、Ａｒ処理または、ＣＭＰ研磨装置を用いた研磨によって平滑化してアンドープ層３５を除去して、ｎ型半導体層１３を露出させる。なお、本実施例においては、アンドープ層をＲＩＥにてエッチングしているが、アンドープ層は残しても構わない。但し、ｎ電極２１を形成するための凹部１９（逆テーパ部）の底面においてｎ型半導体層１３を露出させなければならない。その場合、ｎ電極２１を形成する凹部１９以外にアンドープ層が残ることになる。すなわち、半導体構造層１１の表面からアンドープ層を経てｎ型半導体層１３に至り、ｎ型半導体層１３をその底面において露出させる凹部１９を形成することとしてもよい。

【0037】

次に、まずｎ型半導体層１３上のエッチングを行わない場所にＡｇ/Ｎｉからなるマスク層３９を成膜し、その後、ＲＩＥによりエッチングを行って、絶縁性領域と対応する位置に凹部１９を形成する。このときの圧力を５−１０Ｐａ、Ａｒ：Ｃｌ_２比を約２〜４：１にしてエッチングを行うことにより、ｎ型半導体層１３の逆テーパ形状の側面１３ａを形成する（図４ｅ）。

【0038】

次に、マスク層３９を除去し、ｎ型半導体層１３上の凹部１９以外の、ＲＩＥによってエッチングされていない表面に、光取り出し効率向上のための凹凸構造を形成する。まずフォトリソグラフィ、ＥＢリソグラフィ、ＥＢ描画、ナノインプリント、レーザ露光などの方法及びリフトオフ法によりｎ型半導体層１３上に人工的周期構造のマスクパターンを形成する。次に、ドライエッチングにより、エッチングを行い、ｎ型半導体層１３の表面に円錐状等の突起又は窪みの光取り出し構造を形成する。また、ウェットエッチングなどの方法でｎ型半導体層表面の粗面化を行って、光取り出し構造を形成してもよい。

【0039】

次にｎ型半導体層１３上にリフトオフ法により絶縁膜（図示せず）を形成する。絶縁膜は、フォトリソグラフィ法により、ｎ電極を形成する場所にフォトレジストパターンを形成し、ＲＦスパッタ法によりＳｉＯ_２を３５０ｎｍ成膜し、フォトレジストパターンすることで形成される。

【0040】

次にリフトオフ法により、凹部１９内のｎ型半導体層上にｎ電極２１を形成する。具体的には、例えば、まず、フォトリソグラフィ法により、ｎ電極２１を形成する領域以外の領域にフォトレジストパターンを形成する。次いで、ＥＢ蒸着法等により、Ｔｉを１ｎｍ、Ａｌを２００ｎｍ、Ｔｉを１００ｎｍ、Ｐｔを２００ｎｍ、Ａｕを２５００ｎｍ成膜する。次いで、フォトレジストパターンを除去する事によりｎ電極２１を形成する（図４ｆ）。以上の工程によって、発光素子１０が完成される。

【0041】

上記実施例に係る発光素子及びその製造方法によれば、活性層から放射され、電極形成のために発光素子の光取り出し面側に形成される凹部に面する半導体層の側面に達して全反射または屈折される光を光出射方向に効率良く配光することが可能である。また、当該半導体の側面において全反射される光を増加させることによって、光取り出し面側の電極に吸収される光を低減し、光取り出し効率を向上させることが可能である。

【0042】

なお、凹部１９は、図５ａ−図５ｃに示すように、成長基板３３上に犠牲層４１を形成し、当該犠牲層４１上に成長基板３３の除去後に凹部１９となるボイド（閉じた空孔領域）４３が形成されるようにＧａＮ半導体層を成長させることによって形成してもよい。例えば、成長基板３３上にＳｉＯ_２膜等を成膜して、フォトリソグラフィによってパターニングをし、バッファードフッ酸（ＢＨＦ）等によってエッチングを行って、ボイド４３を形成すべき部分に犠牲層４１を形成する。その後、ＭＯＣＶＤ装置を用いて、例えば、５２５℃の低成長温度で、成長基板３３上に結晶性の低いアモルファス半導体層を形成する。その後、基板温度を１０００℃に昇温してボイド含有層を形成する。例えば、ボイド含有層は、成長速度、V／III比等の成長条件の変更により、縦方向成長が促進される成長モード及び横方向成長が促進される成長モードを交互に切り換えて成長を行うことによって形成される。次に、比較的低成長速度で不純物を添加しないアンドープ層を形成する。その後、当該アンドープ層上に上記実施例の製造方法と同様に通常のｎ型半導体層１３、活性層１５及びｐ型半導体層１７を成長させる（図５ａ）。

【0043】

その後、上記実施例の製造方法と同様に、ｐ電極層２３、反射層２５、バリア層２７及び接合層２９ａを形成する（図５ｂ）。ｐ電極層２３の形成後は、反射層２５を形成する前に、ボイド４３と対応する位置のｐ型半導体層１７をプラズマ等により高抵抗化し、絶縁性領域とする。その後、支持基板３１との接合を行い、成長基板３３を例えば、ＬＬＯ等で除去する。この際、犠牲層４１は、成長基板３３に付随して共に除去され、ボイド４３である閉じた空孔領域が開放され、ｎ型半導体層上に凹部１９が形成される。次に、成長基板３３を除去して露出した面を例えば研磨等で平坦化し、逆テーパ面である側面１３ａを有するｎ型半導体層１３を形成する（図５ｃ）。最後に、上記実施例の製造方法と同様に、ｎ電極２１を形成し、発光素子１０が完成する。

【0044】

上記実施例においては、サファイア成長基板上にＧａＮ系の半導体層を成長させた素子を例に説明したが、ＧａＡｓ成長基板上にＧａＡｌＩｎＰ系半導体層を成長させた素子であってもよい。

【0045】

上記実施例においては、ｎ電極２１と対向する部分のｐ型半導体層１７の表面の領域をプラズマ処理して高抵抗化して絶縁性領域を形成することによってｎ電極とｐ電極とが互い違いに形成されている電極構造を形成するとしたが、他の構成を用いてもよい。例えば、図６に示すようにｐ電極層４５を形成する前に、ｎ電極２１と対向する部分のｐ型半導体層１７の表面の領域上にＳｉＯ_２等の透光性絶縁膜４７を形成することによってｐ型半導体層上に絶縁性領域を形成し、当該互い違いの電極構造を形成することとしてもよい。なお、この場合ｐ電極層４５及び反射電極層２５は、上記したＡｇ、Ａｌ、Ｒｈ、Ｐｄ等の光反射性の高い金属からなる単層構造であってもよい。また、プラズマ処理等により高抵抗化することで絶縁性領域を形成する場合でも、オーミック接触をしない金属であればｐ電極層４５及び反射電極層２５として用いてもよい。このような金属としては、Ａｇ、Ａｌ、Ｒｈ、Ｐｄ等が考えられる。

【0046】

また、上記実施例においては、ｎ電極と対向する部分に絶縁性領域を形成することで、ｎ電極とｐ電極とを互い違いに配して形成した電極構造について説明したが、ｐ電極層がｐ型半導体層の全面に形成されている電極構造としてもよい。

【0047】

また、上記実施例においては、ｎ電極２１と凹部１９に面するｎ型半導体層１３の側面１３ａとの間には空隙を設けることとしたが、当該空隙部分にｎ型半導体層１３よりも屈折率の低い材料、例えば、エポキシ樹脂またはシリコーン樹脂等の樹脂材を、側面１３ａを覆うように充填することとしてもよい。

【0048】

上述した実施例における種々の数値、寸法、材料等は、例示に過ぎず、用途及び使用される発光素子に応じて、適宜選択することができる。

【符号の説明】

【0049】

１０ 発光素子
１１ 半導体構造層
１３ ｎ型半導体層
１５ 活性層
１７ ｐ型半導体層
１９ 凹部
２１ ｎ電極
２３ ｐ電極層
２５ 光反射層
２７ バリア層
２９ 接合層
３１ 支持基板
３３ 成長基板
３５ アンドープ層
３７ 半導体ウェハ
３９ マスク層
４１ 犠牲層
４３ ボイド

【図1】

【図2】

【図3a】

【図3b】

【図4a】

【図4b】

【図4c】

【図4d】

【図4e】

【図4f】

【図5a】

【図5b】

【図5c】

【図6】