特許 5991109 スイッチング電源装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】5991109

(24)【登録日】2016年8月26日

(45)【発行日】2016年9月14日

(54)【発明の名称】スイッチング電源装置

(51)【国際特許分類】

   H02M 3/28 20060101AFI20160901BHJP

【ＦＩ】

   H02M3/28 H

   H02M3/28 C

   H02M3/28 B

【請求項の数】3

【全頁数】9

(21)【出願番号】特願2012-207644(P2012-207644)

(22)【出願日】2012年9月20日

(65)【公開番号】特開2014-64376(P2014-64376A)

(43)【公開日】2014年4月10日

【審査請求日】2015年8月12日

(73)【特許権者】

【識別番号】000005234

【氏名又は名称】富士電機株式会社

(74)【代理人】

【識別番号】100112003

【弁理士】

【氏名又は名称】星野 裕司

(74)【代理人】

【識別番号】100145344

【弁理士】

【氏名又は名称】渡辺 和徳

(72)【発明者】

【氏名】藤井 優孝

【審査官】 麻生 哲朗

(56)【参考文献】

【文献】 特開２００４−０８０８５９（ＪＰ，Ａ）

【文献】 特開２００９−１００４９８（ＪＰ，Ａ）

【文献】 国際公開第２００４／０６８６８６（ＷＯ，Ａ１）

【文献】 米国特許出願公開第２０１３／０１６４０１６（ＵＳ，Ａ１）

【文献】 特開２０１３−１３５５８８（ＪＰ，Ａ）

【文献】 米国特許出願公開第２００７／０２７４１０４（ＵＳ，Ａ１）

【文献】 特開２００６−０６０８９１（ＪＰ，Ａ）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｈ０２Ｍ ３／２８

(57)【特許請求の範囲】

【請求項1】

スイッチング素子を介して入力電圧をスイッチングして所定の直流出力電圧を得るスイッチング電源装置本体と、
前記スイッチング素子をオン・オフ駆動する制御回路と、
この制御回路に接続され、起動時には起動スイッチ回路を介して外部電源により充電され、起動完了後には前記スイッチング電源装置本体に生起された電圧により充電されて前記制御回路に制御電源電圧を供給するコンデンサとを備え、
異常検出時に発せられるラッチ信号によりセットされて前記スイッチング素子の駆動を停止させるラッチ回路と、
前記ラッチ信号によりオン動作して前記コンデンサに蓄積された電荷を放電するスイッチを有する放電回路と、
前記制御電源電圧が前記制御回路の動作停止電圧まで低下したとき、前記ラッチ回路をリセットする比較器と
を具備したスイッチング電源装置であって、
前記放電回路は、前記制御電源電圧を、前記動作停止電圧よりも高い電圧であって前記コンデンサの容量と再起動時間に基づいて予め設定された電圧まで強制的に低下させ、前記制御電源電圧が、当該予め設定された電圧に達すると前記スイッチをオフして、前記スイッチによる前記コンデンサの放電を停止することを特徴とするスイッチング電源装置。

【請求項2】

前記スイッチング素子は、トランスの一次巻線を介して入力電圧をスイッチングして該トランスの二次巻線側に前記直流出力電圧を生起するものであって、
前記コンデンサは、前記トランスの補助巻線に生じる電圧を前記制御電源電圧として前記制御回路に供給するものである請求項１に記載のスイッチング電源装置。

【請求項3】

前記コンデンサは、集積回路化された前記制御回路の制御電源端子に外付けされるものである請求項１に記載のスイッチング電源装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、電源装置自体の動作を停止させるラッチ信号に基づくラッチ保護動作時における再起動時間を短くしたスイッチング電源装置に関する。

【背景技術】

【0002】

ＩＧＢＴやＭＯＳ-ＦＥＴ等のスイッチング素子を用いて入力電圧をスイッチングして所定の直流出力電圧を得るスイッチング電源装置は、例えば図３に示すようにスイッチング素子Ｑを主体として構築されたスイッチング電源装置本体１０と、例えば集積回路化されて前記スイッチング素子Ｑをオン・オフ駆動する制御回路２０とを備えて構成される。尚、スイッチング電源装置本体１０は、例えばトランスＴの一次巻線Ｔｗ１を直列に介して入力電源（図示せず）に接続されたスイッチング素子Ｑと、該トランスＴの二次巻線Ｔｗ２に接続された二次側回路Ｓとを備える。この二次側回路Ｓは、前記トランスＴの二次巻線Ｓに生起された電圧を整流する整流回路と、その整流出力を平滑化して所定の直流出力電圧を得る出力コンデンサ等を備えたものである。

【0003】

さて前記制御回路２０は、基本的には前記二次側回路Ｓの直流出力電圧に応じて前記スイッチング素子Ｑのオン幅を制御するＰＷＭ制御信号に従って該スイッチング素子Ｑをオン・オフ駆動するドライバ回路２１を備える。前記ＰＷＭ制御信号は、ここでは本発明とは直接関係しないので詳述しないが、前記スイッチング素子Ｑのスイッチング周波数を規定する発振器や、前記スイッチング素子Ｑを過負荷や過電流等から保護する為の保護回路等を備えたＩＣ制御ブロック２２において生成される。

【0004】

また前記制御回路２０は、当該スイッチング電源の起動時に、例えば前記トランスＴの一次巻線Ｔｗ１に加えられる入力電圧を入力端子ＶＨに受けて、該制御回路２０の制御電源端子ＶＣＣに接続されたコンデンサＣを充電する起動スイッチ回路２３を備える。この起動スイッチ回路２３は、図４にスイッチング電源装置の起動時における動作タイミングを示すように、起動時にオン（導通）して前記制御電源端子ＶＣＣの電圧が動作開始電圧ＵＶＬＯ-onに達するまで前記コンデンサＣを充電する（図４の区間１を参照）。

【0005】

このコンデンサＣの充電によって前記制御電源端子ＶＣＣの電圧（制御電源電圧Ｖ_ＣＣ）が前記動作開始電圧ＵＶＬＯ-onに達すると前記ＩＣ制御ブロック２２が動作を開始し、該ＩＣ制御ブロック２２の制御の下で前記ドライバ回路２１が駆動されて前記スイッチング素子Ｑのスイッチングが開始される。そして前記スイッチング素子Ｑのスイッチング動作開始後は、前記トランスＴの補助巻線Ｔｗ３に生じる巻線電圧が前記コンデンサＣを介して前記制御電源電圧Ｖ_ＣＣとして前記制御電源端子ＶＣＣに印加され、これに伴って当該制御回路２０はその動作を継続する。

【0006】

ところで過電流や過負荷等の異常が検出されて保護信号が発せられたとき、図４に示すように前記スイッチング素子Ｑのスイッチング動作を一時的に停止させて上記異常から前記スイッチング素子Ｑ等を保護することが行われる。すると前記スイッチング素子Ｑのスイッチング動作の停止に伴って前記補助巻線Ｔｗ２に電圧が生じなくなり、コンデンサＣへの電源供給がなくなるので前記制御電源端子ＶＣＣの電圧Ｖ_ＣＣが次第に低下する。

【0007】

この際、前記ＩＣ制御ブロック２２は、前記制御電源端子ＶＣＣを確保する為に前記起動スイッチ回路２３を断続的にオン・オフして前記コンデンサＣを充電する（図４の区間２を参照）。この保護動作期間における前記コンデンサＣの断続的な充電により、前記制御電源電圧Ｖ_ＣＣはその動作停止電圧ＵＶＬＯ-offまで低下することなく、前記ＩＣ制御ブロック２２の動作機能を維持し得る電圧に保持される。そしてこのＩＣ制御ブロック２２の動作機能の維持によって前記保護動作状態が継続される。

【0008】

その後、前述した異常要因が解消して前記保護信号が消滅すると、当該制御回路２０が再起動され、前記ＩＣ制御ブロック２２の制御の下で前記スイッチング素子Ｑのスイッチング動作が再開される（図４の区間３を参照）。しかしこの際、前記スイッチング素子Ｑへの駆動電流の供給により、前記コンデンサＣの電圧（制御電源電圧Ｖ_ＣＣ）が一時的に低下することが否めない。この一時的な制御電源電圧Ｖ_ＣＣの低下を極力抑え、前記動作停止電圧ＵＶＬＯ-off以上の電圧を安定に確保する為に、前記コンデンサＣとしては、比較的大容量のもの（例えば２２μＦ程度）のものが用いられる。

【0009】

ところで前述した過負荷や過電流が検出された場合よりも重大な異常、例えば前記スイッチング素子Ｑの過熱が検出された場合、スイッチング電源装置の動作を即時停止させて該スイッチング素子Ｑの熱破壊を防止する為のラッチ信号が発せられる。ラッチ回路２５は、上記ラッチ信号を受けてセットされて前記ドライバ回路２１の動作を強制的に停止させる役割を担う。このようなラッチ信号に基づく保護動作は、前記ラッチ回路２５がリセットされるまで継続され、ラッチ保護動作と称される。

【0010】

すると図５に上記ラッチ保護動作時の動作タイミングを示すように、スイッチング素子Ｑの駆動停止に伴って前記制御電源電圧Ｖ_ＣＣ（コンデンサＣの充電電圧）が次第に低下する。そして前記制御電源電圧Ｖ_ＣＣが前記動作停止電圧ＵＶＬＯ-offまで低下したとき、この状態を比較器２４にて検出して前記ラッチ回路２５をリセットすることで当該制御回路２０を再起動することが行われる。このラッチ保護動作から前記制御電源電圧Ｖ_ＣＣの確立までに要する時間は、ラッチ保護動作からの再起動時間（電源再起動時間）と称され、一般的には極力短い時間（例えば２秒以内）で復帰することが望まれる。

【0011】

ちなみに前述した過電圧検出による保護動作時における再起動時間を短くする手法としては、入力電圧が所定の閾値電圧未満となったとき、過電圧動作禁止信号を解除するこが提唱されている（例えば特許文献１）。

【先行技術文献】

【特許文献】

【0012】

【特許文献1】特開２００９−１６５２８８号公報

【発明の概要】

【発明が解決しようとする課題】

【0013】

しかしながら特許文献１に開示される手法は、過電圧に対する保護動作時に有効なだけであり、前述したラッチ保護動作時には何等有効に機能しない。従って前記ラッチ回路２５をリセットするには、例えば当該スイッチング電源装置に対する入力電圧を強制的に遮断するか、或いは前記コンデンサＣの放電によって前記制御電源電圧Ｖ_ＣＣが前記動作停止電圧ＵＶＬＯ-off以下まで低下するのを待つしかない。

【0014】

しかし前述したように前記コンデンサＣの容量は比較的大きく設定されており、その放電に時間が掛かることが否めない。ましてラッチ保護動作時における前記コンデンサＣの放電は、専ら、低消費電力が図られた前記ＩＣ制御ブロック２２による消費電流に依存するに過ぎない。この為、前記ラッチ回路２５のリセットに長い時間が掛かり、その上で前記制御回路２０を再起動することが必要なので、その再起動時間が長くなることが否めない。

【0015】

本発明はこのような事情を考慮してなされたもので、その目的は、ラッチ保護動作時における再起動時間を短くすることのできるスイッチング電源装置を提供することにある。

【課題を解決するための手段】

【0016】

上述した目的を達成するべく本発明に係るスイッチング電源装置は、ＩＧＢＴやＭＯＳ-ＦＥＴ等のスイッチング素子を介して入力電圧をスイッチングして所定の直流出力電圧を得るスイッチング電源装置本体と、前記スイッチング素子をオン・オフ駆動する制御回路と、この制御回路に接続され、起動時には起動スイッチ回路を介して外部電源により充電され、起動完了後にはスイッチング電源装置本体に生起された電圧により充電されて前記制御回路に制御電源電圧を供給するコンデンサとを備え、
前記制御回路は、異常検出時に発せられるラッチ信号によりセットされて前記スイッチング素子の駆動を停止させるラッチ回路と、
前記ラッチ信号によりオン動作して前記コンデンサに蓄積された電荷を放電するスイッチを有する放電回路と、
前記制御電源電圧が前記制御回路の動作停止電圧まで低下したとき、前記ラッチ回路をリセットする比較器と
を具備したことを特徴としている。

【0017】

具体的には前記スイッチング素子は、トランスの一次巻線を介して入力電圧をスイッチングして該トランスの二次巻線側に前記直流出力電圧を生起するものであって、前記コンデンサは、前記トランスの補助巻線に生じる電圧を前記制御電源電圧として前記制御回路に供給するものである。そして前記放電回路は、前記制御電源電圧を、前記動作停止電圧よりも高い電圧であって前記コンデンサの容量と再起動時間に基づいて予め設定された電圧まで強制的に低下させ、前記制御電源電圧が、当該予め設定された電圧に達すると前記スイッチをオフして、前記スイッチによる前記コンデンサの放電を停止する。

【0018】

尚、前記コンデンサは、集積回路化された前記制御回路の制御電源端子に外付けされ、前記スイッチング素子の動作停止に伴う該コンデンサの充放電の繰り返し時における前記制御電源電圧の低下を防止する容量のものである。

【発明の効果】

【0019】

上記構成のスイッチング電源装置によれば、異常検出時に発せられるラッチ信号に従ってラッチ回路をセットして前記スイッチング素子のスイッチング動作を強制的に停止させた後、前記制御電源電圧の低下を前記比較器により検出して前記制御回路を再起動するに際して、前記ラッチ信号に従って前記放電回路を介して前記コンデンサの電荷を予め放電する。従って前記スイッチング素子のスイッチング動作が停止している期間における前記制御回路の待機電流が少なく、該制御回路を介する前記コンデンサの放電に時間が掛かるような場合でも、前記コンデンサの充電電圧、即ち、前記制御電源電圧を速やかに低下させることができる。

【0020】

この結果、前記比較器により前記制御電源電圧の低下を検出して前記ラッチ回路をリセットするまでの時間が短くなり、ラッチ保護動作の開始から再起動により前記スイッチング素子のスイッチング動作が開始されるまでの所要時間（再起動時間）短くすることができる。従ってラッチ保護動作時における再起動時間を短くした上で、前記制御回路の低消費電力化を積極的に図ることが可能となる。故に、電源の高効率化と動作待機時の低電力化を図ることができ、その実用的利点が多大である。

【図面の簡単な説明】

【0021】

【図1】本発明の一実施形態に係るスイッチング電源装置における制御回路の概略構成を示す図。

【図2】図１に示す制御回路の動作を示すタイミング図。

【図3】スイッチング電源装置の概略構成図。

【図4】起動時におけるスイッチング電源装置の動作を示すタイミング図。

【図5】図３に示すスイッチング電源装置におけるラッチ保護時とラッチ解除時の動作を示すタイミング図。

【発明を実施するための形態】

【0022】

以下、図面を参照して本発明の一実施形態に係るスイッチング電源装置について説明する。

【0023】

図１は本発明の一実施形態に係るスイッチング電源装置の要部概略構成図であり、図３に示した従来装置と同一部分には同一符号を付して示してある。このスイッチング電源装置が特徴とするところは、前記ラッチ回路２５をセットする前述したラッチ信号が入力されたとき、前記電源端子ＶＣＣに接続されて前記コンデンサＣに蓄積された電荷を放電する放電回路２６を設けた点にある。また前記電源端子ＶＣＣに加わる電源電圧Ｖ_ＣＣと予め設定された放電閾値電圧Ｖdisとを比較し、該電源電圧Ｖ_ＣＣが前記放電閾値電圧Ｖdisまで低下したときに前記放電回路２６をリセットする比較器２７を設けたことを特徴としている。

【0024】

前記比較器２７に設定される前記放電閾値電圧Ｖdisは、例えば前述した動作停止電圧ＵＶＬＯ-offよりも１Ｖ程度高く設定されている。従って前記放電回路２６は、図２にその動作タイミングを示すように、前記ラッチ信号の入力タイミングにおいて前記比較器２７の制御を受けて前記制御電源電圧Ｖ_ＣＣが前記放電閾値電圧Ｖdisに低下するまで、前記コンデンサＣに蓄積された電荷を強制的に放電した後、オフ動作する。その後、前記コンデンサＣに蓄積された電荷は、前記ＩＣ制御ブロック２２に流れる待機時の消費電流に応じて引き抜かれ、このコンデンサＣの放電に伴って前記制御電源電圧Ｖ_ＣＣは前記放電閾値電圧Ｖdisから更に低下する（図２の期間Ｔ１を参照）。

【0025】

そして前記制御電源電圧Ｖ_ＣＣが前記動作停止電圧ＵＶＬＯ-offまで低下すると、この状態を検出する前述した低電圧保護用の前記比較器２４の出力によって前記ラッチ回路２５がリセットされ、これによって前記ドライバ回路２１の動作停止が解除される。また同時に前記比較器２４の出力が前記ＩＣ制御ブロック２２に与えられ、前記起動スイッチ回路２３がオン（導通）して前記コンデンサＣが再び外部電源により充電される（図２の期間Ｔ２を参照）。

【0026】

そして前記コンデンサＣの充電に伴って前記制御電源端子ＶＣＣの電圧（制御電源電圧Ｖ_ＣＣ）が前記動作開始電圧ＵＶＬＯ-onに達すると前記ＩＣ制御ブロック２２が動作を開始し、再度、該ＩＣ制御ブロック２２の制御の下で前記ドライバ回路２１が駆動されて前記スイッチング素子Ｑのスイッチングが開始される（図２の期間Ｔ３を参照）。そして前記スイッチング電源装置は正常動作に復帰する。

【0027】

ここで前述したラッチ信号の入力によるスイッチング動作の停止から、ラッチ保護動作の解除による通常動作の復帰に要するまでの再起動時間について考察すると、この再起動時間は前記コンデンサＣの放電に要する時間Ｔ１、起動スイッチ回路２３による前記コンデンサＣの初期充電時間Ｔ２、そして前記スイッチング素子Ｑのスイッチング動作開始に伴って所定の制御電源電圧Ｖ_ＣＣが安定に得られるまでの時間Ｔ３の合計時間となる。

【0028】

このうち上記時間Ｔ２は、前記起動スイッチ回路２３による前記コンデンサＣの充電能力に依存する。また前記時間Ｔ３は、当該スイッチング電源装置の仕様、特に前記スイッチング素子Ｑの動作仕様に依存する。そしてこれらの合計時間は、一般的には１.５秒程度である。尚、前記コンデンサＣに対する充電電流を大きくするには、例えば前記起動スイッチ回路２３を構成する素子自体を大電流化することが必要である。

【0029】

一方、前記コンデンサＣの放電に要する時間Ｔ１は、前述したように前記ＩＣ制御ブロック２２の待機時消費電流に依存する。ちなみに前記ＩＣ制御ブロック２２の待機時消費電流が３００μＡであるとすると、前記制御電源電圧Ｖ_ＣＣがラッチ停止前の電圧２０Ｖから、前記動作停止電圧ＵＶＬＯ-off（例えば１０Ｖ）まで低下する時間Ｔ１は、前記コンデンサＣの容量を２２μＦとして
Ｔ１＝２２μＦ×（２０Ｖ−１０Ｖ）／０.３ｍＡ
＝０.７３秒
となる。従って上記条件においては前記再起動時間は２.２３秒となり、２秒以下の再起動時間を実現したいと言う要求を満たすことができない。

【0030】

この点、前述した如く構成されたスイッチング電源装置においては、前記ラッチ信号の入力タイミングにおいて前記放電回路２６を動作させている。そして前記コンデンサＣの充電電荷を前記放電回路２６を介して強制的に放電させ、これによって前記制御電源電圧Ｖ_ＣＣを、例えば動作停止電圧ＵＶＬＯ-offよりも１Ｖだけ高い電圧まで強制的に低下させている。

【0031】

従って前記ＩＣ制御ブロック２２の待機時消費電流に引き抜かれる電流によって前記コンデンサＣが放電し、これによって前記制御電源電圧Ｖ_ＣＣが前記動作停止電圧ＵＶＬＯ-off（例えば１０Ｖ）まで低下する時間Ｔ１は、
Ｔ１＝２２μＦ×（１１Ｖ−１０Ｖ）／０.３ｍＡ
＝０.０７３秒
となる。従ってこのような動作条件における前記再起動時間は１.５７３秒となり、ラッチ保護動作時における再起動時間を２秒以下にしたいと言う要求を十分に満たすことが可能となる。

【0032】

故に上述した如く構成されたスイッチング電源装置によれば、前記ＩＣ制御ブロック２２の待機時における低消費電力化と、ラッチ保護動作から再起動までの時間短縮と言う、従来よりトレードオフの関係にあった要求を簡易に解消することが可能となる。従って今後、前記ＩＣ制御ブロック２２の更なる低消費電力化を図り、ひいてはスイッチング電源装置の電力変換効率の向上と共に低待機電力化を図る上で、前述した構成は非常に有用であると言える。特に前記放電回路２６を用いて前記コンデンサＣの充電電荷を強制的に放電させ、前記制御電源電圧Ｖ_ＣＣが前記動作停止電圧ＵＶＬＯ-offまで低下する時間を短縮化すると言う、簡単な制御だけで再起動時間を短くすることができ、その実用的利点が多大である。

【0033】

尚、本発明は上述した実施形態に限定されるものではない。例えば前述した放電回路２６のオフ動作タイミングを規定する閾値電圧Ｖdisについては、必ずしも前記動作停止電圧ＵＶＬＯ-offに１Ｖを加えた電圧とする必要はなく、要求される動作仕様に応じて設定すれば良いものである。特にラッチ保護動作における最低動作停止期間を満たし、且つ前述した再起動時間に対する要求を満たすように設定すれば十分である。また本発明を適用可能なスイッチング電源装置の種別についても、従来より種々提唱されている方式のものに適宜採用可能である。その他、本発明はその要旨を逸脱しない範囲で種々変形して実施することができる。

【符号の説明】

【0034】

Ｑスイッチング素子
Ｔ トランス
Ｃ コンデンサ
１０ スイッチング電源装置本体
２０ 制御回路
２１ ドライバ回路
２２ ＩＣ制御ブロック
２３ 起動スイッチ回路
２４ 比較器（ＵＶＬＯ）
２５ ラッチ回路
２６ 放電回路
２７ 比較器

【図1】

【図2】

【図3】

【図4】

【図5】