特許 5991199 電源装置、およびそれを用いた電力増幅装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】5991199

(24)【登録日】2016年8月26日

(45)【発行日】2016年9月14日

(54)【発明の名称】電源装置、およびそれを用いた電力増幅装置

(51)【国際特許分類】

   H03F 1/06 20060101AFI20160901BHJP

   H03F 1/32 20060101ALI20160901BHJP

   H03F 3/24 20060101ALI20160901BHJP

   H03F 3/68 20060101ALI20160901BHJP

   H02M 3/28 20060101ALI20160901BHJP

【ＦＩ】

   H03F1/06

   H03F1/32

   H03F3/24

   H03F3/68 Z

   H02M3/28 W

【請求項の数】10

【全頁数】22

(21)【出願番号】特願2012-515936(P2012-515936)

(86)(22)【出願日】2011年5月13日

(86)【国際出願番号】JP2011061599

(87)【国際公開番号】WO2011145710

(87)【国際公開日】20111124

【審査請求日】2014年4月17日

(31)【優先権主張番号】特願2010-113793(P2010-113793)

(32)【優先日】2010年5月18日

(33)【優先権主張国】JP

(73)【特許権者】

【識別番号】000004237

【氏名又は名称】日本電気株式会社

(74)【代理人】

【識別番号】100109313

【弁理士】

【氏名又は名称】机 昌彦

(74)【代理人】

【識別番号】100124154

【弁理士】

【氏名又は名称】下坂 直樹

(72)【発明者】

【氏名】國弘 和明

(72)【発明者】

【氏名】渡邉 康司

【審査官】 白井 孝治

(56)【参考文献】

【文献】 米国特許第０５９０５４０７（ＵＳ，Ａ）

【文献】 特開２０１０−０４５５１７（ＪＰ，Ａ）

【文献】 特開２００９−１５９２１８（ＪＰ，Ａ）

【文献】 特開２０１０−０１６７９４（ＪＰ，Ａ）

【文献】 特開２００５−０６４６１４（ＪＰ，Ａ）

【文献】 国際公開第２０１０／０４４３４６（ＷＯ，Ａ１）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｈ０３Ｆ １／０６

Ｈ０３Ｆ １／０２

Ｈ０３Ｆ １／３２

Ｈ０３Ｆ ３／２４

Ｈ０２Ｍ ３／２８

(57)【特許請求の範囲】

【請求項1】

入力信号を線形に増幅して電流Ｉｃを出力する線形増幅部と、
前記線形増幅部から出力された電流Ｉｃの大きさに基づいて電圧を出力するスイッチング増幅部の組み合わせが決定される複数のスイッチング増幅部を用いて、前記決定された組み合わせのスイッチング増幅部から出力された電圧を合算し、該合算した電圧に対応する電流Ｉｍを出力するスイッチング増幅制御部と、
を備え、
前記入力信号の波形に応じた出力電圧Ｖｏｕｔを生成すると共に電流Ｉｃと電流Ｉｍとが結合された電流Ｉｏｕｔを出力することを特徴とする電源装置。

【請求項2】

前記スイッチング増幅制御部は、前記線形増幅部から出力された電流Ｉｃが所定の下限値より小さい場合、全てのスイッチング増幅部から前記所定の電圧を出力させない、請求項１に記載の電源装置。

【請求項3】

前記複数のスイッチング増幅部にそれぞれ対応すると共に前記下限値よりも大きい複数のしきい値を保持する制御信号生成部を備え、
前記制御信号生成部は、前記線形増幅部から出力された電流Ｉｃの大きさが前記しきい値より大きい場合、対応するスイッチング増幅部から所定の電圧を出力させ、前記線形増幅部から出力された電流Ｉｃの大きさが前記しきい値より小さい場合、対応するスイッチング増幅部から所定の電圧を出力させない、
請求項２に記載の電源装置。

【請求項4】

前記複数のスイッチング増幅部にそれぞれ対応すると共に第１のしきい値及び第２のしきい値を保持する複数のヒステリシスコンパレータを含む制御信号生成部を備え、
前記複数のヒステリシスコンパレータの各々は、前記電流Ｉｃの大きさが前記第１のしきい値より大きい場合にＨｉｇｈの信号を出力し、前記第２のしきい値より小さい場合にＬｏｗの信号を出力し、
前記複数のスイッチング増幅部は、対応する前記ヒステリシスコンパレータから、Ｈｉｇｈの信号が入力した時に所定の電圧を出力し、Ｌｏｗの信号が入力した時に出力しない、請求項２記載の電源装置。

【請求項5】

ｉ番目のヒステリシスコンパレータの低電圧側しきい値をＶＬｉ、高電圧側しきい値をＶＨｉとした時（ｉ＝１，２、、、ｎ−１：ｎは２以上の自然数）、ＶＨ（ｉ＋１）＞ＶＨｉおよびＶＬ（ｉ＋１）＞ＶＬｉが成り立つ、請求項４に記載の電源装置。

【請求項6】

前記スイッチング増幅制御部は、前記複数のスイッチング増幅部から出力された電圧を合算し、該合算した電圧Ｖｓｗを電流Ｉｍに変換して出力するインダクタを備える、請求項１乃至５のいずれか１項に記載の電源装置。

【請求項7】

前記線形増幅部は、ボルテージフォロアもしくは負帰還増幅器であり、
帰還信号を該線形増幅部の出力端子から得ることを特徴とする請求項１乃至６のいずれか１項に記載の電源装置。

【請求項8】

前記線形増幅部の出力経路に直列に配置された抵抗体を更に備え、
前記スイッチング増幅制御部は、前記抵抗体における電位降下を検知して前記線形増幅部から出力された電流Ｉｃの大きさを検知する、請求項１乃至７のいずれか１項に記載の電源装置。

【請求項9】

前記線形増幅部において、オペアンプの後段に第１の出力バッファアンプが配置され、
前記第１の出力バッファアンプの入力端子に並列に接続され、かつ、サイズをスケーリングした第２のバッファアンプをさらに備え、
前記第１のバッファアンプの出力は、前記オペアンプの反転入力端子と前記スイッチング増幅部の出力端子とに入力し、
前記第２のバッファアンプの出力は、前記スイッチング増幅部の入力端子に入力する、
請求項７に記載の電源装置。

【請求項10】

振幅変調成分および位相変調成分を含む入力変調信号を増幅する電力増幅装置であって、
前記入力信号として前記振幅変調成分が入力した時、出力電圧Ｖｏｕｔを出力する請求項１乃至９のいずれか１項に記載の電源装置と、
前記電源装置から出力された出力電圧Ｖｏｕｔを電源として動作し、前記入力変調信号を増幅して出力する高周波増幅器と、
を備える電力増幅装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、主として無線通信の送信機に用いられる電力増幅装置に関し、特に、入力信号の大きさに応じて出力電圧を変化させる機能を有する電源装置、およびそれを用いた電力増幅装置に関する。

【背景技術】

【0002】

携帯電話や無線ＬＡＮ（Ｌｏｃａｌ Ａｒｅａ Ｎｅｔｗｏｒｋ）など、近年の無線通信に用いられているデジタル変調方式は、ＱＰＳＫ（Ｑｕａｄｒａｔｕｒｅ Ｐｈａｓｅ Ｓｈｉｆｔ Ｋｅｙｉｎｇ）や多値ＱＡＭ（Ｑｕａｄｒａｔｕｒｅ Ａｍｐｌｉｔｕｄｅ Ｍｏｄｕｌａｔｉｏｎ）などの変調フォーマットが採用されている。このような変調フォーマットでは、一般にシンボル間の遷移時に信号の軌跡が振幅変調を伴い、マイクロ波帯のキャリア信号に重畳された高周波変調信号では、時間とともに信号の振幅（包絡線）が変化する。このとき、高周波変調信号のピーク電力と平均電力の比は、ＰＡＰＲ（Ｐｅａｋ−ｔｏ−Ａｖｅｒａｇｅ Ｐｏｗｅｒ Ｒａｔｉｏ）と呼ばれている。

【0003】

ＰＡＰＲが大きい信号を増幅する場合、高い線形性を確保する為に、ピーク電力に対しても波形が歪まないように電源から十分に大きな電力を増幅器に供給する必要がある。言い換えると、増幅器を電源電圧で制限される飽和電力よりも十分低い電力領域で余裕（バックオフ）をもたせて動作させる必要がある。一般に、Ａ級やＢ級で動作させた線形増幅器では、その飽和出力電力付近で電力効率が最大になるので、バックオフが大きい領域で動作させると平均的な効率は低くなる。

【0004】

次世代携帯電話や無線ＬＡＮ、デジタルテレビ放送に採用されているマルチキャリアを用いた直交波周波数分割多重（ＯＦＤＭ：Ｏｒｔｈｏｇｏｎａｌ Ｆｒｅｑｕｅｎｃｙ Ｄｉｖｉｓｉｏｎ Ｍｕｌｔｉｐｌｅｘｉｎｇ）方式では、ＰＡＰＲは大きくなる傾向にあり、増幅器の平均効率はさらに低下する。したがって、増幅器の特性としては、バックオフの大きい電力領域でも高い効率を有していることが望ましい。

【0005】

バックオフの大きい電力領域で広いダイナミックレンジに渡って高効率に信号を増幅する方式として、非特許文献１には包絡線除去・復元（ＥＥＲ：Ｅｎｖｅｌｏｐｅ Ｅｌｉｍｉｎａｔｉｏｎ ａｎｄ Ｒｅｓｔｏｒａｔｉｏｎ）という送信方式が記載されている。また、ＥＥＲ方式と類似した方式として、包絡線追跡（ＥＴ：Ｅｎｖｅｌｏｐｅ Ｔｒａｃｋｉｎｇ）という方法も知られている。たとえば、非特許文献２にその一例が報告されている。

【0006】

ＥＥＲ方式やＥＴ方式に用いる変調電源装置では、一般に、振幅成分をパルス変調信号に変換し、Ｄ級アンプなどを用いてスイッチング増幅する。しかし、広い帯域の変調電源装置を実現するためには、大電力・高速なスイッチング増幅が必要となる。そこで、高効率で且つ広帯域に電源を変調する方法として、広帯域で効率の低い線形増幅部と、狭帯域で効率の高いスイッチングコンバータ部を連動させる技術が提案されており、その一例が非特許文献３に記載されている。

【0007】

非特許文献３に記載された変調電源装置の構成を図１６に示す。図１６に示した変調電源装置では、広帯域だが効率の低い線形増幅部７０と、狭帯域だが効率の高いスイッチングコンバータ部７１を連動させることによって、高効率・広帯域な出力電圧７２を電力増幅器７３に供給している。

【0008】

振幅変調成分７４がオペアンプ７５で構成された線形増幅部７０に入力されると、線形増幅部７０の出力電流Ｉｃは、電流検知部７７で電圧に変換されてヒステリシスコンパレータ７８に入力される。この際、ヒステリシスコンパレータ７８の出力は、線形増幅部７０から電流が流れ出る（Ｉｃ＞０）ときがＨｉｇｈ、流れ込む（Ｉｃ＜０）ときがＬｏｗとなるように極性を選ぶことにより、振幅変調成分７４の強度に応じたパルス幅変調信号７９になる。このパルス幅変調信号７９を、スイッチング素子８０の制御信号として用いる。

【0009】

スイッチング素子８０は、ダイオード８１と合わせてスイッチングコンバータを構成している。パルス幅変調信号７９がＨｉｇｈの場合、スイッチング素子８０は、オン（導通状態）になり、電源Ｖ１から、負荷である電力増幅器７３に向かって出力電流Ｉｍを流す。一方、パルス幅変調信号７９がＬｏｗの場合、スイッチング素子８０は、オフ（非導通状態）になる。この時、インダクタ８３を流れる電流を維持するために、グランド（以下、ＧＮＤと記載する。）からダイオード８１を介して出力電流Ｉｍを出力する。

【0010】

そして、非特許文献３の変調電源装置は、出力電流Ｉｍと出力電流Ｉｃとを結合し、電力増幅器７３へ出力電流Ｉｏｕｔを供給する。上記のスイッチング動作を繰り返すことにより、電力増幅器７３へは主に、電源Ｖ１とＧＮＤとから交互に出力電流Ｉｏｕｔが供給される。

【0011】

また、高効率で且つ広帯域に電源を変調する別の電源回路が、特許文献１に提案されている。図１７に示した特許文献１の電源回路の構成は、図１６に示した非特許文献３の変調電源装置の構成の一部を変形したものである。図１７において、第１のスイッチングコンバータ部９４と第２のスイッチングコンバータ部９５とが並列に設けられている。この際、第１のスイッチングコンバータ部９４を構成するインダクタ９６のインダクタンスを、第２のスイッチングコンバータ部９５を構成するインダクタ９７のそれよりも小さくする。また、第１のヒステリシスコンパレータ９８のヒステリシス幅は、第２のヒステリシスコンパレータ９９のヒステリシス幅よりも大きくする。

【0012】

このような構成により、振幅変調成分のスルーレートが小さい場合は、第２のスイッチングコンバータ部９５が比較的遅いスイッチング速度で動作する。一方、振幅変調成分のスルーレートが大きい場合は、第２スイッチングコンバータ部９５に加えて、第１のスイッチングコンバータ部９４が高速にスイッチング動作する。すなわち、特許文献１の電源回路は、振幅変調成分のスルーレートに応じてインダクタを切り替えることによって、広帯域な入力信号に対してもある程度高い効率を維持する。

【先行技術文献】

【特許文献】

【0013】

【特許文献1】特開２００９−１８９２１５号公報（段落「００１５」〜「００１８」、「００３７」）

【非特許文献】

【0014】

【非特許文献1】ＰＲＯＣＥＥＤＩＮＧＳ ＯＦ ＴＨＥ Ｉ．Ｒ．Ｅ．（１９５２年、Ｖｏｌ．４０、ｐｐ．８０３−８０６、Ｆｉｇ．２）

【非特許文献2】ＩＥＥＥ ＭＴＴ−Ｓ Ｄｉｇｅｓｔ（２０００年、Ｖｏｌ．２、ｐｐ．８７３−８７６、Ｆｉｇ．１）

【非特許文献3】ＩＥＥＥ ＭＴＴ−Ｓ Ｄｉｇｅｓｔ（２００４年、Ｖｏｌ．３、ｐｐ．１５４３−１５４６、Ｆｉｇ．６）

【発明の概要】

【発明が解決しようとする課題】

【0015】

しかしながら、非特許文献３の変調電源装置を、例えば携帯電話基地局のように大電力の装置に適用する場合、電源電圧Ｖ１は数１０Ｖになり、このような大振幅信号を高速、低損失でスイッチングすることは一般に困難である。

【0016】

一方、特許文献１に示した構成では、電源電圧Ｖ１やＶ２は、所望の出力電圧と同じ値を印加する必要がある。例えば、携帯電話基地局のように大電力の装置に適用する場合、電源電圧Ｖ１やＶ２は数１０Ｖになり、このような大振幅信号を高速、低損失でスイッチングすることは一般に困難である。

【0017】

また、第１のスイッチングコンバータ部９４が動作していないときでも、第１のスイッチングコンバータ部の電流検知部１０３には、オペアンプ１０１からの電流が流れ続けるので、その分、損失が増える。

【0018】

本発明は、上述した課題に鑑み、高効率で、かつ波形歪の小さい電源装置と、それを電源として用いた高効率で、かつ線形性の高い電力増幅装置を提供することを目的とする。

【課題を解決するための手段】

【0019】

上記目的を達成するために本発明に係る電源装置は、入力信号を線形に増幅して電流Ｉｃを出力する線形増幅部と、線形増幅部から出力された電流Ｉｃの大きさに基づき、それぞれ所定の電圧を出力する複数のスイッチング増幅部を用いて電流Ｉｍを出力するスイッチング増幅制御部と、を備え、入力信号の波形に応じた出力電圧Ｖｏｕｔを生成すると共に電流Ｉｃと電流Ｉｍとが結合された電流Ｉｏｕｔを出力することを特徴とする。

【0020】

さらに、上記目的を達成するために本発明に係る電力増幅装置は、振幅変調成分および位相変調成分を含む入力変調信号を増幅する電力増幅装置であって、入力信号として振幅変調成分が入力した時、出力電圧Ｖｏｕｔを出力する電源装置と、電源装置から出力された出力電圧Ｖｏｕｔを電源として動作し、入力変調信号を増幅して出力する高周波増幅器と、を備えることを特徴とする。

【発明の効果】

【0021】

本発明は、高効率で、かつ波形歪の小さい電源装置と、それを電源として用いた高効率で、かつ線形性の高い電力増幅装置を得ることができる。

【図面の簡単な説明】

【0022】

【図1】本発明の第１の実施形態に係る電源装置２００のブロック構成図の一例である。

【図2】本発明の第１の実施形態に係る電力増幅装置１００のブロック構成図の一例である。

【図3】本発明の第２の実施形態に係る電力増幅装置１の回路図の一例である。

【図4】本発明の第２の実施形態に係る電力増幅装置１４の回路図の一例である。

【図5】本発明の第３の実施形態に係る電源装置の回路図の一例である。

【図6】本発明の第３の実施形態に係る電源装置の回路図の一例である。

【図7】本発明の第３の実施形態に係る電源装置のヒステリシスコンパレータ４２１、４２２の出力特性の一例である。

【図8】本発明の第３の実施形態に係る電源装置のスイッチング増幅部４２の電流の流れの一例を示す図である。

【図9】本発明の第３の実施形態に係る電源装置の電圧と電流の波形の一例を模式的に示す図である。

【図10】本発明の第３の実施形態に係る電源装置のスイッチング増幅部４２の電流の流れの一例を示す図である。

【図11】本発明の第３の実施形態に係る電源装置の電圧と電流の波形の一例を模式的に示す図である。

【図12】本発明の第３の実施形態に係る電源装置の動作波形の一例である。

【図13】比較例１に係る電源装置の動作波形の一例である。

【図14】比較例２に係る電源装置の動作波形の一例である。

【図15】本発明の第３の実施形態の変形例に係る電源装置の回路図の一例である。

【図16】非特許文献３の変調電源装置の回路図である。

【図17】特許文献１の電源回路の回路図である。

【発明を実施するための形態】

【0023】

（第１の実施形態）
第１の実施形態について説明する。本実施形態に係る電源装置のブロック構成図の一例を図１に示す。図１において、電源装置２００は、線形増幅部４００およびスイッチング増幅制御部５００を備え、入力した信号の波形に応じた出力電圧Ｖｏｕｔを生成すると共に電流Ｉｏｕｔを出力する。

【0024】

線形増幅部４００は、電源装置２００へ入力した入力信号を線形に増幅して電流Ｉｃを出力する。線形増幅部４００としては、例えば、ボルテージフォロアや負帰還増幅器を適用することができる。

【0025】

スイッチング増幅制御部５００は、ｎ個（ｎ＝１、２、、、：ｎは２以上の自然数）のスイッチング増幅部６０１、６０２、、、６０ｎを備える。スイッチング増幅部６０１、６０２、、、６０ｎは、オンした時にそれぞれ所定の電圧Ｖ１、Ｖ２、、、Ｖｎを出力する。

【0026】

スイッチング増幅制御部５００は、所定の下限値を保持し、線形増幅部４００から出力された電流Ｉｃの大きさを検知する。そして、電流Ｉｃが下限値よりも大きい場合、スイッチング増幅制御部５００は、電流Ｉｃの大きさに基づいてスイッチング増幅部６０１、６０２、、、６０ｎをオンまたはオフし、オンされたスイッチング増幅部から出力された電圧に基づいた電流Ｉｍを出力する。一方、電流Ｉｃが下限値よりも小さい場合、スイッチング増幅制御部５００は、全てのスイッチング増幅部をオフし、グランド（以下ＧＮＤと記載する。）から電流Ｉｍを出力する。

【0027】

本実施形態において、スイッチング増幅制御部５００は、電流Ｉｃが下限値よりも大きい場合、入力信号のスルーレートが小さい場合は少ない数のスイッチング増幅部をオンし、スルーレートが大きい場合、スイッチング増幅制御部５００はたくさんのスイッチング増幅部をオンする。例えば、スイッチング増幅制御部５００は、入力信号のスルーレートが小さいとき、スイッチング増幅部６０１のみをオンし、電圧Ｖ１に応じたスルーレート電流Ｉｍを出力する。一方、スイッチング増幅制御部５００は、入力信号のスルーレートが大きいとき、全てのスイッチング増幅部６０１、６０２、、、６０ｎをオンし、合算した電圧Ｖｓｗ＝（Ｖ１＋Ｖ２＋、、、＋Ｖｎ）に応じたスルーレートの電流Ｉｍを出力する。

【0028】

そして、本実施形態に係る電源装置２００は、線形増幅部４００から出力された電流Ｉｃと、スイッチング増幅制御部５００から出力された電流Ｉｍとが結合された電流Ｉｏｕｔを出力する。

【0029】

以上のように、本実施形態に係る電源装置２００は、入力信号の大きさに応じて、スイッチング増幅部とＧＮＤとを切り換え、さらに、オンするスイッチング増幅部の数を調整する。該電源装置２００は、入力信号のスルーレートが小さい場合は不要なスイッチング増幅部をオフして効率を高めることができ、入力信号のスルーレートが大きい場合は、必要な数のスイッチング増幅部をオンして急峻なピークにも追随することができる。従って、高効率で、かつ波形歪の小さい電源装置２００を提供することができる。

【0030】

次に上記の電源装置２００を電源として備えた電力増幅装置について説明する。該電力増幅装置のブロック構成図の一例を図２に示す。図２において、電力増幅装置１００は、電源装置２００および高周波増幅器３００を備え、振幅変調成分７２０および位相変調成分７３０を含む入力変調信号７００を増幅して、高周波変調信号７１０を出力する。

【0031】

電源装置２００は、図１に示した電源装置２００をそのまま適用することができ、入力信号として入力変調信号７００の振幅変調成分７２０が入力した時、振幅変調成分７２０の波形に応じた出力電圧Ｖｏｕｔを生成し、電流Ｉｃと電流Ｉｍとが結合された電流Ｉｏｕｔを出力する。

【0032】

高周波増幅器３００は、電源装置２００から出力された出力電圧Ｖｏｕｔを電源として動作し、入力した入力変調信号７００を増幅して高周波変調信号７１０を出力する。

【0033】

本実施形態に係る電力増幅装置１００は、電源装置２００から高周波増幅器３００へ必要最小限の電力のみ供給されることから、効率よく高周波変調信号７１０を出力することができる。また、振幅変調成分７２０のスルーレートが大きい場合でも、急峻なピークに追随した十分な電力が電源装置２００から高周波増幅器３００へ供給されるため、電力増幅装置１００は、高い線形性を維持することができる。従って、高効率で、かつ線形性の高い電力増幅装置１００を提供することができる。

【0034】

（第２の実施形態）
第２の実施形態について説明する。本実施形態に係る電源装置と、それを用いた電力増幅装置の回路図の一例を図３に示す。本実施形態に係る電力増幅装置１は、電源装置２と電力増幅器（電源装置２の負荷）３を備える。

【0035】

電源装置２は、線形増幅部４、制御信号生成部５、スイッチング増幅部６および電流検知部７を備える。スイッチング増幅部６は、少なくとも２個以上のスイッチング増幅器８０１、８０２、、、８０ｎ（ｎ＝１、２、、、：ｎは２以上の自然数）および合成部９を備える。

【0036】

振幅変調成分１１と位相変調成分１４を含む入力変調信号１０が、電源増幅装置１に入力されると、入力変調信号１０は電力増幅器３に入力され、振幅変調成分１１は電源装置２に入力される。線形増幅部４は、電源装置２に入力した入力変調信号１０の振幅変調成分１１を線形に増幅し、出力電流Ｉｃを出力する。電流検知部７は、線形増幅部４から出力された出力電流Ｉｃの流れる方向と大きさを検知し、その結果を制御信号生成部５に出力する。

【0037】

制御信号生成部５は、出力電流Ｉｃが所定の下限値よりも大きい場合、出力電流Ｉｃの大きさに基づき、ＨｉｇｈまたはＬｏｗの制御信号５１、５２、、、５ｎ（ｎ＝１、２、、、：ｎは２以上の自然数）を生成し、対応するスイッチング増幅器８０１、８０２、、、８０ｎへ出力する。ここで、制御信号生成部５は、スイッチング増幅器８０１、８０２、、、８０ｎごとに異なるしきい値を保持し、該しきい値と比較することによってＨｉｇｈまたはＬｏｗの制御信号を生成する。なお、ｎ個のしきい値はいずれも上述の下限値よりも大きい。
一方、出力電流Ｉｃが下限値よりも小さい場合、制御信号生成部５は、全てＬｏｗの制御信号制御信号５１、５２、、、５ｎを生成し、対応するスイッチング増幅器８０１、８０２、、、８０ｎへ出力する。

【0038】

スイッチング増幅器８０１、８０２、、、８０ｎは、Ｈｉｇｈの制御信号を受信した場合にオン動作し、Ｌｏｗの制御信号を受信した場合にオフする。オン動作になったスイッチング増幅器は、電源電圧Ｖ１、Ｖ２、、、Ｖｎの電源でそれぞれ動作し、合成部９に出力パルス電圧を出力する。

【0039】

合成部９は、各スイッチング増幅器から出力された出力パルス電圧を加算し、加算した電圧値に応じたスルーレートの電流Ｉｍを出力する。

【0040】

電源装置２は、合成部９の出力端子の出力端と線形増幅部４の出力端子の出力端とを結合し、両者からの出力電流Ｉｍおよび出力電流Ｉｃを加算して、負荷である電力増幅器３に出力電流Ｉｏｕｔを供給する。

【0041】

電力増幅器３は、振幅変調成分１１と位相変調成分１４とを含む入力変調信号１０の振幅変調成分１１が入力した時の電源装置２からの出力電圧（Ｖｏｕｔ）１２を電源として動作し、入力変調信号１０を増幅して、高周波変調信号１３を出力する。また、電力増幅器３は、電源装置の出力電圧（Ｖｏｕｔ）１２を電源として、Ａ級やＡＢ級などの線形増幅、もしくはＥ級、Ｆ級、Ｄ級などのスイッチングモード増幅を行い、振幅と位相が変調された高周波変調信号１３を出力する。このような一連の動作で入力信号の大きさに応じて出力電圧を変化させる。

【0042】

以下、本実施形態の電源装置の動作について、２つのスイッチング増幅器と合成部で構成される例を用いて詳細に説明する。図４は、スイッチング増幅器が２つで構成される電源装置のブロック図の一例である。また、下限値＜０、ｎ個のしきい値＞０、とする。

【0043】

本実施形態の電源装置１５は、出力端Ｖｏｕｔにおいて、Ｉｃ＝Ｉｏｕｔ−Ｉｍの関係が成り立つ。線形増幅部１７から電流が流れ出すとき（Ｉｃ＞０）、すなわち、電流Ｉｃが下限値よりも大きい場合、制御信号生成部１８は、振幅変調成分２３のスルーレートに応じてスイッチング増幅器２０１、２０２をオンして、電源Ｖ１とＶ２に導通させる。つまり、振幅変調成分２３のスルーレートが小さいときは、スイッチング増幅器２０１のみを導通させ、スイッチング電圧Ｖｓｗ＝Ｖ１が出力される。一方、振幅変調成分２３のスルーレートが大きいときは、スイッチング増幅器２０１と２０２の両方を導通させ、スイッチング電圧Ｖｓｗ＝Ｖ１＋Ｖ２が出力される。

【0044】

そして、電力増幅器１６への出力電流Ｉｏｕｔに対して、出力電流Ｉｍが過剰に供給されると、電流Ｉｃが徐々に減少する。そして、電流Ｉｃが下限値よりも小さくなった時、制御信号生成部１８は、スイッチング増幅器２０１、２０２の両方を非導通にする。そして、スイッチングコンバータの原理により、ＧＮＤから電力増幅器１６に電流が供給される。

【0045】

本実施形態の電源装置１５では、出力電流Ｉｃの流れる大きさに応じて、上記の動作を繰り返す自励発振を行う。そして、振幅変調成分２３のスルーレートに応じて、出力電流Ｉｍのスルーレートが切り替わり、スイッチング周波数が常に最適に調整される。そのため、スルーレートの低い信号に対して不必要に高速なスイッチング動作をしないので、それに伴うスイッチングノイズの増加やスイッチング損失の増加による効率劣化が抑制される。また、スルーレートの高い信号に対しては、高いスルーレートの出力電流Ｉｍが供給されるため、急峻なピークにも追随でき、効率の低い線形増幅部１７の電流増加を抑制することができる。

【0046】

このように、スルーレートが変化する入力信号に対して、高スルーレートの領域では、スイッチング増幅部２６からの電流スルーレートが高くなり、低スルーレートの領域ではスイッチング増幅部２６からの電流のスルーレートが低くなる制御を行う。そのため、スイッチング周波数を入力信号のスルーレートに合わせて切り替えることができる。

【0047】

その結果、高スルーレートに合わせた場合でも、低スルーレートの領域でスイッチング周波数が不必要に高くなりすぎて、スイッチングノイズやスイッチング損失が増加し、電力効率が低下することを防ぐことができる。また、逆に、低スルーレートに合わせた場合でも、高スルーレートの領域でスイッチング電流が不足し、線形増幅部１７の電流が増加して電力効率が劣化したり、線形増幅部１７の電流不足によって波形歪が発生したりすることを回避することができる。これは、常に最適なスイッチング増幅部２６の電流と線形増幅部１７の電流の関係を維持できるためである。

【0048】

さらに、一般的に、スイッチング増幅部は、耐圧及びオン抵抗と、高速動作との間にトレードオフの関係がある。本実施形態に係る電源装置において生成される出力電圧Ｖｏｕｔは、各スイッチング増幅器の電圧の和（＝Ｖ１＋Ｖ２＋、、、＋Ｖｎ）になるため、各々のスイッチング増幅器には、高い電圧がかからない。その結果、スイッチング増幅器のスイッチング速度を高速化しやすく、入力信号波形へ追随する精度を高めることができる。また、オン抵抗が低く、電流と電圧のオーバーラップのない理想的なスイッチング動作をしやすいので、電力効率を高くできる。さらに、電流検知部は共通に１つ設ければよいので、電流検知部による損失を必要最低限に抑制することができる。
このように、本実施形態の電源装置１５を電源として電力増幅装置１４に備えることにより、電力増幅器１６には、入力変調信号の振幅の変化に応じて常に必要最小限の電力のみが供給される。また、入力変調信号の波形を正確に追随できるので、電力増幅器１６は、波形歪の発生や混入を防ぐことができる。そのため、一定電圧で動作させた場合に比べ、電力増幅装置全体として、高い電力効率を実現することができる。さらに、本実施形態の電力増幅装置１４の出力信号は、電源装置１５の出力電圧Ｖｏｕｔが入力信号に精度良く追随できるため、高い線形性を維持することができる。

【0049】

すなわち、上述の構成を適用することにより、高効率で、かつ波形歪の小さい電源装置と、それを電源として用いた高効率で、かつ線形性の高い電力増幅装置を得ることができる。

【0050】

本実施形態では、スイッチング増幅器が２つのスイッチング増幅器で構成される場合を説明したか、３つ以上のスイッチング増幅器を有する場合でも同様の効果が得られる。

【0051】

（第３の実施形態）
第３の実施形態について説明する。本実施形態に係る電源装置の回路図の一例を図５に示す。本実施形態に係る電源装置は、線形増幅部３３、制御信号生成部３５およびスイッチング増幅部２７を備える。

【0052】

線形増幅部３３は、ボルテージフォロアを構成するオペアンプ３４から構成される。制御信号生成部３５は、複数のヒステリシスコンパレータ３６１、３６２、、、３６３ｎ（ｎ＝１、２、、、：ｎは２以上の自然数）から構成される。

【0053】

スイッチング増幅部２７は、ｎ個（ｎ＝１、２、、、：ｎは２以上の自然数）のスイッチング増幅器３２と、ダイオード３００、３０１、、、、３０ｎと、インダクタ３１と、第二の直流電源Ｖｏｆｆｓｅｔとを有する。

【0054】

各スイッチング増幅器３２は、スイッチング素子２８１、２８２、、、２８ｎ（ｎ＝１、２、、、：ｎは２以上の自然数）と、トランス２９１、２９２、、、２９ｎと、第一の直流電源Ｖ１、Ｖ２、、、Ｖｎとを有する。そして、トランス２９１の一次側コイルの一端に第一の直流電源Ｖ１が接続され、トランス２９１の一次側コイルの他の一端と接地との間にスイッチング素子２８１が配置されている。さらに、トランス２９１の二次側コイルの第一の端子は、第二の直流電源Ｖｏｆｆｓｅｔに接続されている。そして、ダイオード３００、３０１、、、、３０ｎの一端は、各スイッチング増幅器の二次側コイルに接続されており、ダイオードの他の一端は、インダクタ３１に接続されている。

【0055】

次に本実施形態に係る電源装置の動作について説明する。以下、ヒステリシスコンパレータとスイッチング増幅器が２個で構成される場合について説明する。図６は、ヒステリシスコンパレータとスイッチング増幅器がそれぞれ２個で構成される電源装置の回路図の一例である。ここで、各スイッチング増幅器の電圧とその電圧の和の関係は、Ｖ１＝Ｖ２＝Ｖ０／２、Ｖｏｆｆｓｅｔ＝０Ｖとする。

【0056】

図６において、振幅変調成分が、ボルテージフォロアを構成するオペアンプ４１に入力すると、オペアンプ４１は該振幅変調成分をオペアンプ電流Ｉｃに変換して出力する。オペアンプ４１から出力されたオペアンプ電流Ｉｃは、電流検知部４８を介して、ヒステリシスコンパレータ４２１と４２２に入力される。オペアンプ電流Ｉｃが所定の下限値よりも大きい場合にＨｉｇｈ、小さい場合にＬｏｗとなるように極性を選ぶことにより、ヒステリシコンパレータ４２１、４２２の出力は、入力した振幅変調成分の強度に応じたパルス幅変調信号になる。

【0057】

図７は、本実施形態の電源装置において、ヒステリシスコンパレータ４２１、４２２のしきい値の関係を示す図の一例である。

【0058】

ヒステリシスコンパレータ４２１、４２２の低電圧側と高電圧側のしきい値をそれぞれ、（ＶＬ１、ＶＨ１）、（ＶＬ２、ＶＨ２）とすると、しきい値はそれぞれ、ＶＨ２＞ＶＨ１、ＶＬ２＞ＶＬ１を満たすように設定される。そして、上述の所定の下限値は、ＶＬ１よりも小さい値に設定される。以下の説明では、簡単のため下限値＝ＶＬ１、ＶＨ１＝ＶＬ２とするが、必ずしもこの条件を満たす必要はない。

【0059】

入力した振幅変調成分のスルーレートが低い場合の電流の流れとその電圧波形を、図８及び図９を用いて説明する。図８は、振幅変調成分のスルーレートが低い場合の電流の流れを示すスイッチング増幅部４２の回路図の一例であり、図９は、動作時の電流、電圧波形の一例である。図９（ａ）はオペアンプ４１から出力されたオペアンプ電流Ｉｃ、（ｂ）はダイオード４５１のカソード位置におけるスイッチング電圧Ｖｓｗ、（ｃ）は電力増幅器４９に供給されるスイッチング電流Ｉｍの特性の一例である。

【0060】

図９（ａ）に示すようにオペアンプ電流Ｉｃが増加し、ヒステリシスコンパレータ４２１の高電圧側しきい値ＶＨ１に達すると、ヒステリシスコンパレータ４２１から出力されるパルス幅変調信号はＨｉｇｈになる。このＨｉｇｈのパルス幅変調信号は、図８に示すように、例えばＭＯＳＦＥＴで構成されるスイッチング素子４３１のゲートに入力され、スイッチング素子４３１をオン（導通状態）にする。スイッチング素子４３１の一方の端子は接地され、他方の端子はトランス４４１の１次側コイルを介して電源Ｖ１＝Ｖ０／２に接続される。スイッチング素子４３１を介して、電源Ｖ１からトランス４４１の１次側に電流が流れる。

【0061】

トランス４４１に蓄積した電力は、２次側コイルに伝達され、２次側電源Ｖｏｆｆｓｅｔ（ＧＮＤ）からトランス４４１の２次コイルとダイオード４５１を介して電源装置の負荷である電力増幅器４９の方向に向かって電流Ｉｍ＿ｏｎ１が流れる。この時、トランス４４１の１次側コイルと２次側コイルの巻き数比を１：１とすると、図９（ｂ）に示すようにダイオード４５１のカソードには、Ｖｓｗ＝Ｖ０／２の電圧が生じる。さらにスイッチング電流Ｉｍは、インダクタ４６を介して電力増幅器４９に供給される。

【0062】

スイッチング電流Ｉｍ＿ｏｎ１のスルーレートは、インダクタ４６のインダクタンスをＬ０とすると、およそ、以下のように与えられる。

【0063】

本実施形態の電源装置の出力端子Ｖｏｕｔでは、Ｉｃ＝Ｉｏｕｔ−Ｉｍが成立するので、電力増幅器４９に流れる出力電流Ｉｏｕｔに対してスイッチング電流Ｉｍが過剰になると、オペアンプ電流Ｉｃは、オペアンプ４１に流れ込む方向に流れ始める。そして、図９（ａ）において、オペアンプ電流Ｉｃがヒステリシスコンパレータ４２１の低電圧側のしきい値ＶＬ１（＝下限値）よりも小さくなると、ヒステリシスコンパレータ４２１の極性は逆転し、スイッチング素子４３１はオフ（非導通状態）になる。この時、トランス４４１の２次側では、インダクタンス４６を流れる電流を維持するために、ＧＮＤからダイオード４５０を介して電力増幅器４９に向かって電流Ｉｍ＿ｏｆｆが流れる。また、ダイオード４５０のカソード位置におけるスイッチング電圧Ｖｓｗは、スイッチング素子４３１、４３２がオフ（非導通状態）であるため、図９（ｂ）に示すように０Ｖになる。このように、振幅変調成分のスルーレートが低い場合は、上記のスイッチング動作を繰り返し、図９（ｃ）に示すように、電力増幅器４９には、Ｉｍ＿ｏｎ１とＩｍ＿ｏｆｆとが交互に供給される。

【0064】

次に、本実施形態のスルーレートが高い場合の電流の流れとその電圧波形を、図１０及び図１１を用いて説明する。図１０は、振幅変調成分のスルーレートが高い場合の電流の流れを示すスイッチング増幅部４２の回路図の一例であり、図１１は、動作時の電流、電圧波形である。図１１（ａ）はオペアンプ電流Ｉｃ、（ｂ）はスイッチング電圧Ｖｓｗ、（ｃ）はスイッチング電流Ｉｍの特性を示す。

【0065】

振幅変調成分のスルーレートが小さく、それに伴う出力電流Ｉｏｕｔのスルーレートが、前述の式１で与えられるスイッチング電流Ｉｍのスルーレートよりも小さい間は、オペアンプ電流Ｉｃは、図１１（ａ）に示すように、ヒステリシスコンパレータ４２２の高電圧側しきい値ＶＨ２を超えないので、スイッチング素子４４２は非導通のままである。したがって、トランス４４１に直列に接続されたトランス４４２はオープン状態で、電流は流れない。

【0066】

一方、振幅変調成分のスルーレートが大きく、それに伴う出力電流Ｉｏｕｔのスルーレートが、式１で与えられるスイッチング電流Ｉｍ＿ｏｎ２のスルーレートよりも大きくなると、オペアンプ電流Ｉｃは、図１１（ａ）に示すように、ヒステリシスコンパレータ４２２の高電圧側しきい値ＶＨ２よりも大きくなる。この場合、図１０に示すように、ヒステリシスコンパレータ４２１に加えて４２２から出力されるパルス幅変調信号もＨｉｇｈになり、スイッチング素子４３１と４３２の両方がオン（導通状態）になる。

【0067】

このとき、スイッチング素子４３２を介して、電源Ｖ２＝Ｖ０／２からトランス４４２の１次側に電流が流れ、蓄積した電力は、２次側コイルに伝達される。トランス４４２の２次側コイルの一端は、トランス４４１の２次側コイルの一端に接続されていることから、ＧＮＤからトランス４４１の２次側コイル、トランス４４２の２次側コイルおよびダイオード４５２を介して負荷である電力増幅器４９の方向に向かって電流Ｉｍ＿ｏｎ２が流れる。この時、トランス４４１および４４２の１次側と２次側の巻き数比を１：１とすると、図１１（ｂ）に示すように、ダイオード４５２のカソードには、Ｖｓｗ＝Ｖ０／２＋Ｖ０／２＝Ｖ０の電圧が生じる。また、ダイオード４５１には逆向きの電圧がかかるので、電流は流れない。

【0068】

スイッチング電流Ｉｍ＿ｏｎ２は、インダクタ４６を介して電力増幅器４９に供給される。この時、Ｉｍ＿ｏｎ２のスルーレートは、およそ、以下のように与えられる。

【0069】

本実施形態の電源装置の出力端子Ｖｏｕｔでは、Ｉｃ＝Ｉｏｕｔ−Ｉｍが成立するので、出力電流Ｉｏｕｔと同程度までスイッチング電流Ｉｍが供給されると、オペアンプ電流Ｉｃは減少し始める。オペアンプ電流Ｉｃが、ヒステリシスコンパレータ４２２の低電圧側のしきい値ＶＬ２よりも小さくなると、ヒステリシスコンパレータ４２２の極性は逆転し、スイッチング素子４３２はオフ（非導通状態）になる。オペアンプ電流Ｉｃが、ヒステリシスコンパレータ４２１の低電圧側のしきい値ＶＬ１よりも依然として高ければ、スイッチング素子４３１はオンしたままで、スイッチング電圧Ｖｓｗは、図１１（ｂ）に示すようにＶ０／２になる。

【0070】

この場合は、図８に示したように、電流Ｉｍ＿ｏｎ１がトランス４４１の２次側コイルとダイオード４５１を介して電力増幅部４９に供給される。さらに、オペアンプ電流Ｉｃが減少し、ヒステリシスコンパレータ４２１の低電圧側のしきい値ＶＬ１よりも小さくなると、スイッチング素子４３１もオフし、スイッチング電位Ｖｓｗは、図１１（ｂ）に示すように０Ｖになる。この時、トランス４４１と４４２の２次側では、インダクタ４６を流れる電流を維持するために、ＧＮＤからダイオード４５０を介して電力増幅部４９に電流Ｉｍ＿ｏｆｆが流れる。

【0071】

上記のように、入力信号のスルーレートに応じたスイッチング動作を繰り返し、図１１（ｃ）に示すように、Ｉｍ＿ｏｎ１、Ｉｍ＿ｏｎ２、Ｉｍ＿ｏｆｆのいずれかのスイッチング電流Ｉｍが電力増幅器４９に供給される。

【0072】

以上のように、本実施形態に係る電源装置は、振幅変調成分のスルーレートに応じて、出力電流Ｉｍのスルーレートが切り替わる。スルーレートの低い信号に対して不必要に高速なスイッチング動作をしないので、それに伴うスイッチングノイズの増加やスイッチング損失の増加が抑制される。また、スルーレートの高い信号に対しては、高いスルーレートの出力電流Ｉｍが供給されるため、急峻なピークにも追随できる。

【0073】

さらに、ｉ番目のヒステリシスコンパレータの低電圧側しきい値をＶＬｉ、高電圧側しきい値をＶＨｉとした時（ｉ＝１，２、、、ｎ−１：ｎは２以上の自然数）、ＶＨ（ｉ＋１）＞ＶＨｉおよびＶＬ（ｉ＋１）＞ＶＬｉとすることにより、振幅変調成分のスルーレートに応じて段階的にスイッチング増幅器３２が切り替わる。この場合、スイッチング増幅器３２の切り替え時に、過渡的に電源装置の出力が不安定になることを抑制することができる。

【0074】

本実施形態の電源装置に、ＷＣＤＭＡ（登録商標）ダウンリンク信号の包絡線（振幅信号）を入力した場合について説明する。本実施形態に係る電源装置の動作波形の一例を図１２（ａ）〜（ｃ）に示す。なお、比較例１として、背景技術で説明した非特許文献３の電源装置（図１６）の動作波形の一例を図１３（ａ）〜（ｃ）に示す。さらに、比較例２として、図１６の電源装置においてインダクタ８３のインダクタンスを２倍にした電源装置の動作波形の一例を図１４（ａ）〜（ｃ）に示す。

【0075】

ここで、本実施形態に係る電源装置のインダクタ４６および比較例１の電源装置のインダクタ８３のインダクタンスを共にＬ０＝０．６μＨ、比較例２の電源装置のインダクタのインダクタンスをＬ０＝１．２μＨとする。また、電源電圧をＶ０＝１５Ｖとする。

【0076】

先ず、比較例１（図１３、図１６）について説明する。図１６において、非特許文献３（比較例１）の線形増幅部７０から電流が流れ出るとき、パルス幅変調信号７９がＨｉｇｈとなる。この時、図１３（ｃ）に示すように、スイッチング電圧（Ｖｓｗ）８２は、Ｖ０（＝１５Ｖ）になる。スイッチング素子８０からの電流は、インダクタ８３を通過することにより積分され、スイッチング周波数の成分が除去されたスイッチング電流（Ｉｍ）８４になる。

【0077】

一方、電力増幅器７３に流れる出力電流Ｉｏｕｔに対してスイッチング電流Ｉｍが過剰になると、オペアンプ電流Ｉｃは減少し始める。そして、オペアンプ電流Ｉｃが所定のしきい値よりも小さくなると、ヒステリシスコンパレータ７８の極性が逆転してパルス幅変調信号７９がＬｏｗになり、スイッチング素子８０はオフ（非導通状態）になる。この時、インダクタ８３を流れる電流を維持するために、グランド（以下ＧＮＤとする）からダイオード８１を介して電力増幅器７３に向かって電流Ｉｍが流れる。また、図１３（ｃ）に示すように、スイッチング電圧（Ｖｓｗ）８２は０Ｖになる。

【0078】

上記のスイッチング動作を繰り返し、Ｖ０とＧＮＤとから交互に電力増幅器７３にスイッチング電流（Ｉｍ）８４が供給される。スイッチング電流（Ｉｍ）８４にはスイッチングによる誤差成分が含まれているが、線形増幅部７０によって電圧補正され、図１３（ｃ）に示す出力電圧８５は、振幅変調成分５０の波形を正確に再現、増幅して、電力増幅器７３に供給される。

【0079】

ここで、比較例１の電源装置の効率を高めるためには、スイッチング素子８０のスイッチング周波数は振幅変調成分の周波数帯域に比べできるだけ高くし、スイッチング電流（Ｉｍ）８４に含まれるスイッチング誤差を低減して、オペアンプ７５を流れる電流を低減することが望ましい。具体的にはスイッチング電流（Ｉｍ）８４のスルーレートを、振幅変調成分に伴う出力電流Ｉｏｕｔのスルーレートよりも大きくすることが望ましい。

【0080】

しかしながら、この電源装置を、例えば携帯電話基地局のように大電力の装置に適用する場合、電源電圧Ｖ０は数１０Ｖになり、このような大振幅信号を高速、低損失でスイッチングすることは一般に困難である。また、スイッチング誤差を補正するためには、オペアンプ７５で構成される線形増幅部７０の帯域をスイッチング周波数よりも十分高く設定する必要があるが、数１０Ｖ振幅で数１０ＭＨｚの帯域を確保することはやはり容易ではない。

【0081】

そこで、スイッチング周波数を下げるために、比較例２の電源装置では、インダクタ８３‘の値を２×Ｌ０（＝１．２μＨ）とする。比較例２の電源装置の動作について、図１４（ａ）〜（ｃ）を用いて説明する。

【0082】

図１４（ｃ）に示すように、スイッチング電圧（Ｖｓｗ）８７のスイッチング周波数は、図１３に示した比較例１（Ｌ０＝０．６μＨ）のスイッチング電圧（Ｖｓｗ）８２のスイッチング周波数と比べて約１／２に低減している。また、図１４（ａ）に示す振幅変調成分５０のスルーレートが低い領域では、適度なスイッチング周波数になっているが、スルーレートが大きいピークの部分では、図１４（ｂ）に示すスイッチング電流（Ｉｍ）８９のスルーレートが信号の振幅変調成分５０のスルーレートそれよりも低くなっている。

【0083】

この場合、ピークの部分では、振幅変調成分５０の波形を再現するために、図１４（ｂ）に示すように、線形増幅部７０‘から大きなオペアンプ電流（Ｉｃ）９０を供給する必要があり、電源装置全体の効率が低下する。また、線形増幅部７０’を構成するオペアンプ７５‘の電流供給能力が不十分だと、ピークの部分の波形を再現できなくなり、図１４（ｃ）に示す出力電圧９１に波形歪が生じる。

【0084】

一方、本実施形態に係る電源装置は、図１２（ａ）に示す入力変調信号の振幅変調成分５０のスルーレートが低い領域では、スイッチング素子４３１のみがオンするので、図１２（ｃ）に示すスイッチング電圧（Ｖｓｗ）５５のパルス高は、Ｖ０／２（＝７．５Ｖ）となる。Ｖ０（＝１５Ｖ）で動作する比較例１および比較例２と比較すると、スイッチング電圧（Ｖｓｗ）５５が１／２になるため、同じＬ０（＝０．６μＨ）でありながら、前出の式１で与えられるスイッチング電流（Ｉｍ）５３のスルーレートは、図１２（ｂ）に示すように、約１／２となる。その結果、平均的なスイッチング周波数も約１／２となり、比較例１の課題である、スイッチング速度が高すぎることによって生じるスイッチング素子のロスの増加や、オペアンプの帯域不足によって生じるノイズの増加を抑制することができる。

【0085】

一方、振幅変調成分５０のスルーレートが高いピーク領域では、スイッチング素子４３１と４３２が共にオンになり、図１２（ｃ）に示すように、スイッチング電圧（Ｖｓｗ）５５はＶ０（＝１５Ｖ）となる。このとき、前出の式２で与えられるスイッチング電流（Ｉｍ）５３のスルーレートは、図１２（ｂ）に示すように、大きくなる。その結果、急峻なピークに対しても、スイッチング電流（Ｉｍ）５３が追随できるので、図１２（ｂ）に示すように、振幅変調成分５０のピーク領域においてオペアンプ電流（Ｉｃ）５４の増加が抑制され、それに伴う効率の劣化や歪特性の劣化も抑制される。

【0086】

言い換えると、本実施形態に係る電源装置では、振幅変調成分５０のスルーレートに応じて、スルーレートが小さいときは、等価的に出力インダクタンスが２×Ｌ０に、スルーレートが大きいときは、出力インダクタンスがＬ０に切り替わり、常に最適なスイッチング電流とスイッチング周波数を提供することが可能となる。

【0087】

このようにして得られた図１２（ｃ）に示す出力電圧５６は、振幅変調成分５０の波形を高い精度で再現し、かつ高い電力効率で、電力増幅器に電力を供給することができる。また、得られた出力電圧を電力増幅器の電源として用いることによって、電源装置からは、入力変調信号の振幅に応じて最小限の電力しか供給されないため、電力増幅器は常に効率の高い飽和付近で用いることができ、電源装置と電力増幅器を合わせたシステム全体の電力効率も向上することが可能となる。

【0088】

尚、ここでは、スイッチング増幅器が２つの場合について説明したが、スイッチング増幅器が、３つ以上になっても基本的な原理は同じであるため、同様の効果が得られる。

【0089】

また、ここでは、Ｖ１＝Ｖ２＝Ｖ０／２、Ｖｏｆｆｓｅｔ＝０Ｖの場合を用いて説明したが、スイッチング増幅器に与える電圧Ｖ１、Ｖ２、、、Ｖｎと、トランスの２次側コイルに与えるオフセット電圧Ｖｏｆｆｓｅｔは、システムに応じて、任意に設計することができる。例えば、ＷＣＤＭＡ（登録商標）ダウンリンク信号やＯＦＤＭ信号では、ＰＡＰＲが大きく、平均電力に対して大きなピーク電力が発生する頻度は低い。このような信号に対しては、Ｖ１＋Ｖｏｆｆｓｅｔを平均電力付近に設定することにより、ほとんどの時間帯でスイッチング素子４３１のみが動作し、たまにスイッチング素子４３２が動作する。このようにすることによって、スイッチングに伴う損失を平均的に減らすことができるので、システム全体の効率も向上する。

【0090】

また、トランス４４１、４４２、、、４４ｎの巻き数比は、システムに応じて任意に設計することができる。

【0091】

（第３の実施形態の変形例）
第３の実施形態について説明する。本実施形態の変形例に係る電源装置の構成を示す回路図の一例を図１５に示す。図１５は、第３の実施形態で説明した図５の線形増幅部３３、制御信号生成部３５および電流検知部３８に対応する。

【0092】

図１５において、線形増幅部５７は、オペアンプ５８とその出力に接続された第１のバッファアンプ５９からなり、第１のバッファアンプ５９の出力から、オペアンプ５８の入力に負帰還がかかったボルテージフォロア構成になっている。電流検知部６０は、オペアンプ５８の出力に第１のバッファアンプ５９と並列に接続された第２のバッファアンプ６１からなり、第２のバッファアンプ６１は、第１のバッファアンプ５９のサイズをスケーリングした構成を持ち、第１のバッファアンプ５９から出力されるオペアンプ電流Ｉｃに比例して、かつオペアンプ電流Ｉｃよりも十分小さい出力電流Ｉｃ’を出力する。

【0093】

出力電流Ｉｃ’は、制御信号生成部６２に入力される。制御信号生成部６２では、出力電流Ｉｃ’を、抵抗素子等の電流−電圧変換器６３で電圧に変換し、ヒステリシスコンパレータ６４１、６４２、、、６４ｎ（ｎは２以上の自然数）の一方の入力端子に入力する。ヒステリシスコンパレータ６４１、６４２、、、６４ｎの他方の入力端子は、参照電圧ＶｒｅｆとＧＮＤ間に直列に接続された（ｎ＋１）個の抵抗素子６５１、６５２、、、６５ｎ＋１で抵抗分割した、ｎ個の接点にそれぞれ接続される。

【0094】

ｉ番目のヒステリシスコンパレータの低電圧側しきい値をＶＬｉ、高電圧側しきい値をＶＨｉとした時、（ＶＨｉ＞ＶＬｉ、ｉ＝１、２、、、ｎ−１：ｎは２以上の自然数）、ＶＨ（ｉ＋１）＞ＶＨｉとＶＬ（ｉ＋１）＞ＶＬｉが成り立つようにすると、線形増幅部５７から出力されたオペアンプ電流Ｉｃが大きいほど、Ｈｉｇｈを出力するヒステリシスコンパレータの数が増える。ヒステリシスコンパレータ６４１、６４２、、、６４ｎから出力されたＨｉｇｈまたはＬｏｗのパルス幅変調信号は、図５に示したスイッチング増幅部２７へ入力される。それ以降の基本動作は、図６から図１１を用いて説明した第３の実施形態の電源装置の動作と同様である。

【0095】

このような構成をとることにより、負荷に供給されるオペアンプ電流Ｉｃが流れる主経路に、第２および第３の実施形態に示した電流検知部を設ける必要がなくなる。電流検知部には、電位降下による損失を最小限にするため、一般的に１Ω以下の小さい抵抗が用いられるが、抵抗が小さくても電源装置の出力インピーダンスが増大する。従って、オペアンプ電流Ｉｃが流れる主経路に電流検知部を配置しないことが望ましい。

【0096】

また、小さな抵抗はサイズが大きく、精度良く実現することが困難であるため、サイズやばらつきが問題になる。一方、本実施形態に係る電源装置において、電流検知用のバッファアンプ６１や電流−電圧変換器６３は主経路に配置されないと共に電流検知専用なので、設計のマージンを大きくできる。

【0097】

以上、本発明の好適実施形態について説明したが、単なる例示に過ぎず、何ら本発明を限定するものではない。本発明は、要旨を逸脱しない範囲において、種々の変形が可能である。

【0098】

この出願は、２０１０年５月１８日に出願された日本出願特願２０１０−１１３７９３を基礎とする優先権を主張し、その開示の全てをここに取り込む。

【産業上の利用可能性】

【0099】

本発明の活用例として、携帯電話や無線ＬＡＮ、ＷｉＭＡＸ向けの端末や基地局、地上デジタル放送局に用いられる送信装置が挙げられる。

【符号の説明】

【0100】

１、１４、１００ 電力増幅装置
２、１５、２００ 電源装置
３、１６、３７、４９、７３、３００ 電力増幅器
４、１７、３３、４０、５７、７０、４００ 線形増幅部
５、１８、３５、４７、６２ 制御信号生成部
６、２６、２７、４２ スイッチング増幅部
７、１９、３８、４８、６０、７７、１０３、１０４ 電流検知部
９、２１ 合成部
１０、２２、９２、７００ 入力変調信号
１１、２３、５０、７４、７２０ 振幅変調成分
１２、２４、５６、７２、８５、９１、７１０ 出力電圧
１３、２５、９３、７１０ 高周波変調信号
３１、４６、８３、９６、９７ インダクタ
３２、２０１、２０２、８０１、８０２、８０ｎ、 スイッチング増幅器
８０、２８１、２８２、２８ｎ、４３１、４３２ スイッチング素子
３４、４１、５８、７５、１０１ オペアンプ
５１、５２、５ｎ 制御信号
５３、８４、８９ スイッチング電流
５４、８６、９０ オペアンプ電流
５５、８２、８７ スイッチング電圧
５９ 第１のバッファアンプ
６１ 第２のバッファアンプ
６３ 電流−電圧変換器
７１、９４、９５ スイッチングコンバータ部
７８、９８、９９、３６１、３６２、３６ｎ、４２１、４２２、６４１、６４２、６４ｎ ヒステリシスコンパレータ
７９ パルス幅変調信号
８１、３０１、３０２、３０ｎ、４５０、４５１、４５２ ダイオード
２９１、２９２、２９ｎ、４４１、４４２ トランス
５００ スイッチング増幅制御部
６０１、６０２、６０ｎ スイッチング増幅部
６５１、６５２、６５３、（６５ｎ）＋１ 抵抗素子

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】

【図15】

【図16】

【図17】