特許第5994484号(P5994484)IP Force 特許公報掲載プロジェクト 2015.5.11 β版

知財求人 - 知財ポータルサイト「IP Force」

▶ イビデン株式会社の特許一覧
<>
  • 特許5994484-プリント配線板 図000002
  • 特許5994484-プリント配線板 図000003
  • 特許5994484-プリント配線板 図000004
  • 特許5994484-プリント配線板 図000005
  • 特許5994484-プリント配線板 図000006
  • 特許5994484-プリント配線板 図000007
  • 特許5994484-プリント配線板 図000008
  • 特許5994484-プリント配線板 図000009
  • 特許5994484-プリント配線板 図000010
  • 特許5994484-プリント配線板 図000011
  • 特許5994484-プリント配線板 図000012
< >
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】5994484
(24)【登録日】2016年9月2日
(45)【発行日】2016年9月21日
(54)【発明の名称】プリント配線板
(51)【国際特許分類】
   H05K 3/46 20060101AFI20160908BHJP
   H05K 3/28 20060101ALI20160908BHJP
   H05K 1/02 20060101ALI20160908BHJP
【FI】
   H05K3/46 B
   H05K3/46 S
   H05K3/28 B
   H05K1/02 J
【請求項の数】6
【全頁数】13
(21)【出願番号】特願2012-185578(P2012-185578)
(22)【出願日】2012年8月24日
(65)【公開番号】特開2014-45019(P2014-45019A)
(43)【公開日】2014年3月13日
【審査請求日】2015年7月22日
(73)【特許権者】
【識別番号】000000158
【氏名又は名称】イビデン株式会社
(74)【代理人】
【識別番号】100095795
【弁理士】
【氏名又は名称】田下 明人
(72)【発明者】
【氏名】古澤 剛士
(72)【発明者】
【氏名】古谷 俊樹
(72)【発明者】
【氏名】石田 直人
【審査官】 内田 勝久
(56)【参考文献】
【文献】 特開2004−134724(JP,A)
【文献】 特開2010−192781(JP,A)
【文献】 特開2007−242674(JP,A)
【文献】 特開2012−156368(JP,A)
(58)【調査した分野】(Int.Cl.,DB名)
H05K 3/46
H05K 3/28
H05K 1/00 〜 1/02
H01L 23/12 〜 23/15
(57)【特許請求の範囲】
【請求項1】
第1面と前記第1面と反対側の第2面とを有する絶縁基板と前記絶縁基板の第1面上に形成されている第1導体層と前記絶縁基板の第2面上に形成されている第2導体層とで形成されるコア基板と、
前記絶縁基板の第1面と前記第1導体層上に形成されている最上の樹脂絶縁層と前記最上の樹脂絶縁層上に形成され、ICチップを搭載するためのパッドを含む最上の導体層で形成される上側のビルドアップ層と、
前記絶縁基板の第2面と前記第2導体層上に形成されている最下の樹脂絶縁層と前記最下の樹脂絶縁層上に形成され、マザーボードと接続するためのパッドを含む最下の導体層で形成されている下側のビルドアップ層を有するプリント配線板であって、
前記第1導体層の厚みと前記最上の導体層の厚みの和は前記第2導体層の厚みと前記最下の導体層の厚みの和より大きく、
前記第1導体層と前記最上の導体層と前記第2導体層と前記最下の導体層の内で前記第1導体層の厚みが最も厚い
【請求項2】
第1面と前記第1面と反対側の第2面とを有する絶縁基板と前記絶縁基板の第1面上に形成されている第1導体層と前記絶縁基板の第2面上に形成されている第2導体層とで形成されるコア基板と、
前記絶縁基板の第1面と前記第1導体層上に形成されている最上の樹脂絶縁層と前記最上の樹脂絶縁層上に形成され、ICチップを搭載するためのパッドを含む最上の導体層で形成される上側のビルドアップ層と、
前記絶縁基板の第2面と前記第2導体層上に形成されている最下の樹脂絶縁層と前記最下の樹脂絶縁層上に形成され、マザーボードと接続するためのパッドを含む最下の導体層で形成されている下側のビルドアップ層を有するプリント配線板であって、
前記第1導体層の厚みと前記最上の導体層の厚みの和は前記第2導体層の厚みと前記最下の導体層の厚みの和より大きく、
前記第1導体層と前記最上の導体層と前記第2導体層と前記最下の導体層の内で前記最下の導体層の厚みが最も薄い
【請求項3】
請求項1のプリント配線板であって、前記上側のビルドアップ層はさらにコア基板と前記最上の樹脂絶縁層との間に形成されている上側の樹脂絶縁層と前記上側の樹脂絶縁層上に形成されている上側の導体層とを有し、前記下側のビルドアップ層はさらにコア基板と前記最下の樹脂絶縁層との間に形成されている下側の樹脂絶縁層と前記下側の樹脂絶縁層上に形成されている下側の導体層とを有し、前記第1導体層の厚みと前記上側の導体層の厚みと前記最上の導体層の厚みの和は前記第2導体層の厚みと前記下側の導体層の厚みと前記最下の導体層の厚みの和より大きい。
【請求項4】
請求項1のプリント配線板であって、前記プリント配線板の厚みが300μm以下であって、前記最上の導体層の厚みが25μm以下である。
【請求項5】
請求項1のプリント配線板であって、前記第1導体層の厚みが前記最上の導体層の厚みよりも厚く、前記第1導体層の厚みが前記第2導体層の厚みよりも厚く、前記第2導体層の厚みは前記最下の導体層の厚みより厚く、前記最上の導体層の厚みは前記最下の導体層の厚みより厚い。
【請求項6】
請求項1のプリント配線板であって、さらに、前記上側のビルドアップ層上に形成されている上側のソルダーレジスト層と前記下側のビルドアップ層上に形成されている下側のソルダーレジスト層を有し、前記上側のソルダーレジスト層の厚みが、前記下側のソルダーレジスト層の厚みより厚い。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、コア基板とコア基板の表裏に形成されている上側と下側のビルドアップ層とを有するプリント配線板に関する。
【背景技術】
【0002】
特許文献1に示されているように、プリント配線板は薄くなってきている。プリント配線板が薄くなるなると、特許文献1は、プリント配線板の反りを小さくすることが重要な課題であると述べている。
【0003】
その課題を解決するための方法が特許文献1の図5に示されている。その図によれば、絶縁層230の両面に銅箔210、220が積層されている。銅箔は凹凸面を有していて、その凹凸面が絶縁層と対向している。そして、一方の銅箔210と他方の銅箔220で凹凸の大きさが異なっている。
【先行技術文献】
【特許文献】
【0004】
【特許文献1】特開2010−67941号公報
【発明の概要】
【発明が解決しようとする課題】
【0005】
導体回路と絶縁層の界面での凹凸(界面凹凸)が小さくなると、携帯機器の落下時、部品がプリント配線板からとれる恐れがある。また、界面凹凸が大きくなると微細な導体回路を形成することが難しくなると考えられる。そのため、プリント配線板が大きくなるので、プリント配線板の反りが大きくなると推察される。絶縁層の表裏で界面凹凸が異なると、回路形成の条件設定が難しくなると考えられる。微細な回路の形成が難しくなると推察される。
【0006】
本発明の目的は、薄くて反りの小さいプリント配線板を提供することである。別の目的は、ICチップが実装されているプリント配線板がマザーボードに搭載される時、プリント配線板の反りを小さくすることである。
【課題を解決するための手段】
【0007】
本発明に係るプリント配線板は、第1面と前記第1面と反対側の第2面とを有する絶縁基板と前記絶縁基板の第1面上に形成されている第1導体層と前記絶縁基板の第2面上に形成されている第2導体層とで形成されるコア基板と、前記絶縁基板の第1面と前記第1導体層上に形成されている最上の樹脂絶縁層と前記最上の樹脂絶縁層上に形成され、ICチップを搭載するためのパッドを含む最上の導体層で形成される上側のビルドアップ層と、前記絶縁基板の第2面と前記第2導体層上に形成されている最下の樹脂絶縁層と前記最下の樹脂絶縁層上に形成され、マザーボードと接続するためのパッドを含む最下の導体層で形成されている下側のビルドアップ層を有する。そして、前記第1導体層の厚みと前記最上の導体層の厚みの和は前記第2導体層の厚みと前記最下の導体層の厚みの和より大きく、前記第1導体層と前記最上の導体層と前記第2導体層と前記最下の導体層の内で前記第1導体層の厚みが最も厚い
【図面の簡単な説明】
【0008】
図1】本発明の第1実施形態のプリント配線板の断面図。
図2】第1実施形態のプリント配線板の応用例。
図3】第1実施形態のプリント配線板の応用例。
図4】第1実施形態に係るプリント配線板の製造方法を示す工程図。
図5】第1実施形態のプリント配線板の製造方法を示す工程図。
図6】第1実施形態のプリント配線板の製造方法を示す工程図。
図7】第1実施形態のプリント配線板の製造方法を示す工程図。
図8】本発明の第2実施形態のプリント配線板の断面図。
図9】導体パターンの厚みと反り量の関係を示すグラフ。
図10】プリント配線板の反りを説明するための説明図。
図11】最上の導体層に含まれるビア導体上の導体と最下の導体層に含まれるビア導体上の導体を示す図。
【発明を実施するための形態】
【0009】
[第1実施形態]
本発明の第1実施形態に係るプリント配線板が図1の断面図を参照して説明される。
第1実施形態のプリント配線板10は、第1面Fとその第1面と反対側の第2面Sとを有するコア基板30とコア基板の第1面上に形成されている上側のビルドアップ層500Fと上側のビルドアップ層上に形成されている上側のソルダーレジスト層70Fとコア基板の第2面上に形成されている下側のビルドアップ層500Sと下側のビルドアップ層上に形成されている下側のソルダーレジスト層70Sとを有する。
【0010】
コア基板30は、第1面Fと、第1面Fとは反対側の第2面Sとを有する絶縁基板20と絶縁基板20の第1面上に形成されている第1導体層34Fと絶縁基板の第2面上に形成されている第2導体層34Sと絶縁基板20を貫通し第1導体層34Fと第2導体層34Sとを接続しているスルーホール導体36で形成されている。コア基板の第1面と絶縁基板の第1面は同じ面であり、コア基板の第2面と絶縁基板の第2面は同じ面である。絶縁基板の厚みは50μmから250μmである。
【0011】
上側のビルドアップ層は、コア基板30の第1面Fと第1導体層34F上に形成されている最上の樹脂絶縁層50Fと最上の樹脂絶縁層50F上の最上の導体層58Fと最上の樹脂絶縁層50Fを貫通し最上の導体層58Fと第1導体層34Fやスルーホール導体とを接続するビア導体60Fとを有する。
【0012】
下側のビルドアップ層は、コア基板30の第2面Sと第2導体層34S上に形成されている最下の樹脂絶縁層50Sと最下の樹脂絶縁層50S上に形成されている最下の導体層58Sと最下の樹脂絶縁層50Sを貫通し最下の導体層58Sとコア基板の第2導体層34Sやスルーホール導体とを接続するビア導体60Sとを有する。
【0013】
上側のソルダーレジスト層70Fは最上の樹脂絶縁層50Fと最上の導体層58F上に形成されていて、最上の導体層を露出する開口71Fを有する。開口71Fにより露出する導体層はパッド(C4パッド)72Fとして機能する。最上の導体層は最上の樹脂絶縁層から出ているビア導体上の導体58FVを含む(図11(A))。
【0014】
下側のソルダーレジスト層70Sは最下の樹脂絶縁層50Sと最下の導体層58S上に形成されていて、最上の導体層を露出する開口71Sを有する。開口71Sにより露出する導体層はパッド(BGAパッド)72Sとして機能する。最下の導体層は最下の樹脂絶縁層から出ているビア導体上の導体58SVを含む(図11(B))。
【0015】
C4パッド上に半田バンプ(C4バンプ)76Fが形成されている。C4バンプを介してプリント配線板にICチップが実装される。ICチップとICチップを搭載するプリント配線板で半導体装置100が形成される(図2)。
【0016】
BGAパッドに半田バンプ(BGAバンプ)76Sが形成されている。BGAバンプを介してプリント配線板がマザーボード96に搭載される(図3)。
第1実施形態のプリント配線板の応用例が図2に示されている。C4バンプを介してプリント配線板上にICチップ90が実装されている。そして、ICチップとプリント配線板間にアンダーフィル100UFが充填されている。さらに、図2に示されているように、ICチップはモールド樹脂100Mで封止される。図2の応用例は半導体装置と称される。
【0017】
第1実施形態のプリント配線板の各導体層の厚みの例が以下に示されている。各導体層は複数の導体回路を含む。最上の導体層58Fの厚みL1は20μmであり、第1導体層34Fの厚みL2は22μmであり、第2導体層34Sの厚みL3は18μmであり、最下の導体層58Sの厚みL4は16μmである。
【0018】
ここで、絶縁基板の第1面上に形成されている各導体層(絶縁基板の第1面上の導体層と上側のビルドアップ層に属する各導体層)の厚みの和(ΣU)は絶縁基板の第2面上に形成されている各導体層(絶縁基板の第2面上の導体層と下側のビルドアップ層に属する各導体層)の厚みの和(ΣD)より大きい。上述の例によれば、ΣUは44μmであり、ΣDは34μmである。プリント配線板の断面方向の中心線CL(図1参照)よりC4バンプ側に形成されている各導体層の厚みの和(ΣU)がプリント配線板の断面方向の中心線よりBGAバンプ側に形成されている各導体層の厚みの和(ΣD)より大きい。
上述の各導体層の中で第1導体層の厚みが最も厚いことが好ましい。上述の例によれば、第1導体層の厚みは22μmであって、全ての導体層の中で最も厚い。
上述の各導体層の中で最下の導体層の厚みが最も薄いことが好ましい。上述の例によれば、最下の導体層の厚みは16μmであって、全ての導体層の中で最も薄い。
【0019】
図2に示されている第1実施形態のプリント配線板の応用例はマザーボードに搭載される。半導体装置をマザーボードに搭載することは、リフローで行われる。リフローで半導体装置をマザーボードに搭載することは、2次実装と称される。ICチップ、モールド樹脂やアンダーフィルの熱膨張係数(CTE)とプリント配線板の熱膨張係数(CTE)は異なるので、2次実装で半導体装置は反る。この時の反り量が大きいと半導体装置とマザーボード間で接続不良が発生する。もしくは、半導体装置とマザーボード間の接合が不十分となり、両者間の接続信頼性が低くなる。
2次実装の温度では、プリント配線板を構成している樹脂はガラス転移点(Tg)を越えているので、樹脂の剛性は低い。それに対し、導体は銅などの金属でできているので、2次実装の温度で導体は軟化していない。
また、ICチップはシリコンを含むので、2次実装の温度で剛性が高い。そのため、ICチップは2次実装時のプリント配線板の反りを抑えることができる。
従って、ICチップやプリント配線板の導体層は2次実装での半導体装置の反りに大きな影響を与える。
ここで、導体層は銅などの金属で形成されている。例えば、導体層が銅で形成されている場合、導体層の熱膨張係数は約16ppmであり、ICチップのシリコンの熱膨張係数は約3ppmである。このため、常温からリフロー温度(約220℃から260℃)までの伸び量が導体層とICチップで比較されると、導体層の伸び量はICチップの伸び量より大きい。この違いにより、半導体装置は2次実装で反る。反りを発生させる力が弱くなれば、2次実装での半導体装置の反りは小さくなる。ここで、ICチップから遠い導体層ほど、ICチップを曲げる力は大きい。また、ICチップから遠い導体層の剛性が高いほど、ICチップを曲げる力は大きい。
【0020】
そのため、第1実施形態では、プリント配線板の中心線CLよりICチップに近い側に形成されている導体層の厚みの和(ΣU)はICチップから見てプリント配線板の中心線CLより遠い側に形成されている導体層の厚みの和(ΣD)より大きい。第1実施形態のプリント配線板ではΣDがΣUより小さい。ΣDが小さいので、第1実施形態のプリント配線板では、ICチップを曲げる力が弱くなる。このため、第1実施形態のプリント配線板によれば2次実装時の半導体装置の反りが小さくなる。図1において、中心線より上側はC4側であり、下側はBGA側である。
【0021】
ΣDがΣUより小さくて、第1導体層、第2導体層、最上の導体層と最下の導体層の中で最下の導体層の厚みが最も薄いことが好ましい。
ΣDがΣUより小さくて、第1導体層、第2導体層、最上の導体層と最下の導体層の中で第1導体層の厚みが最も厚く、最下の導体層の厚みが最も薄いことが好ましい。
ΣDがΣUより小さくて、第1導体層の厚みと第2導体層の厚みの和(ΣC)は最上の導体層の厚みと最下の導体層の厚みの和(ΣB)より大きいことが好ましい。
また、ΣDがΣUより小さく、かつ、ΣCがΣBより大きくて、最上の導体層の厚みは最下の導体層の厚みより厚いことが好ましい。
2次実装時の半導体装置の反り量が100μm以下になる。半導体装置とマザーボード間の接続信頼性が高くなる。
【0022】
ΣDがΣUより小さくて、上側のソルダーレジスト層70Fの厚みSRFは下側のソルダーレジスト層70Sの厚みより厚いことが好ましい(図1図2図3)。例えば、第1実施形態のプリント配線板では、上側のソルダーレジスト層70Fの厚みSRFは24μmであって、下側のソルダーレジスト層70Sの厚みSRSは18μmである。下側のソルダーレジスト層の厚みが上側のソルダーレジスト層の厚みより薄いので、導体層の厚みでプリント配線板の反りを制御することが容易となる。
【0023】
図9(B)は、各導体層の厚みとプリント配線板の反り量との関係を示している。これらはシュミレーション結果である。
縦軸は、260℃での半導体装置の反り量(図10中のd)を示し、横軸は、各導体層(第1導体層、第2導体層、最上の導体層、最下の導体層)の厚みの和を示している。半導体装置が図10に示されている形状に反る場合、反り量dはプラスである。形状が逆の場合、反り量dはマイナスである。反り量の絶対値が小さいほどプリント配線板とマザーボード間の接続信頼性が高くなる。グラフ中では、260℃での半導体装置の反り量はPKG反り:260℃[μm]と示されている。また、各導体層の厚みの和はグラフ中ではCu総厚[μm]と示されている。
【0024】
(1) ΣDとΣUが同じプリント配線板の結果が実線で示されている(グラフ中一番上の線)。
(2) ΣDがΣUより小さいプリント配線板の結果が破線で示されている(グラフ中真ん中の線)。
(3) ΣDがΣUより小さく、かつ、ΣCがΣBより大きく、最上の導体層の厚みは最下の導体層の厚みより厚いプリント配線板の結果が一点鎖線で示されている(グラフ中一番下の線)。
これらは、シミュレーションの結果である。
グラフに示されていないが(3)において、各導体の厚みの中で最下の導体層の厚みが最も薄いと、プリント配線板の反り量は(3)より小さくなる。
【0025】
図9(A)は、ΣDがΣUより小さいプリント配線板において、第1導体層の厚みと第2導体層の厚みの差(DR)を変えることで反り量がどのように変化するかを示している。縦軸と横軸は図9(B)と同じである。これらは、シミュレーションの結果である。DRの値がプラスの場合、第1導体層の厚みが第2導体層の厚みより厚い。DRの値がマイナスの場合、第2導体層の厚みが第1導体層の厚みより厚い。
DRが+5μmの場合の結果がグラフ中で上から一番上側の線(クロ四角)である。DRが+3μmの場合の結果がグラフ中で上から2番目の線(×)である。DRが0μmの場合の結果がグラフ中で上から3番目の線(○)である。DRが−3μmの場合の結果がグラフ中で上から4番目の線(クロ菱形)である。DRが−5μmの場合の結果がグラフ中で上から5番目の線(クロマル)である。
【0026】
第1実施形態では、プリント配線板の厚みが300μm以下であることが好ましい。2次実装時の半導体装置の反り量の絶対値は80μm以下であることが好ましい。このため、各導体層の厚みの和(ΣD+ΣU)は91μm以下であって、最も厚い第1導体層58Fの厚みが25μm以下であることが望ましい。
プリント配線板の厚みが300μm以下でも、反り量が80μm以下になる。
【0027】
図1に示されるように、コア基板30に形成されている砂時計形状の貫通孔28に無電解めっき膜31と電解めっき膜32とから成るスルーホール導体36が形成されている。砂時計形状の貫通孔28は、第1面Fに第1開口28FOを有する第1開口部28Fと第2面Sに第2開口28SOを有する第2開口部28Sからなり、第1開口部28Fは第1面から第2面に向かってテーパーしているとともに第2開口部28Sは第2面から第1面に向かってテーパーしていて、第1開口部28Fと第2開口部28Sは絶縁基板の内部で繋がっている。
【0028】
プリント配線板10の製造方法が図4図9を参照して説明される。
(1)補強材と樹脂とからなる絶縁基板20が用意される(図4(A))。絶縁基板20は第1面Fと第1面と反対側の第2面Sを有する。絶縁基板20の厚みは150μmである。出発材料として、住友ベークライト株式会社製の4785GSシリーズなどを用いることができる。
【0029】
(2)絶縁基板20の第1面FにCO2レーザが照射される。絶縁基板20の第1面F側に第1開口部28Fが形成される(図4(B))。
【0030】
(3)絶縁基板20の第2面S側にCO2レーザが照射される。コア基板の第2面S側に第2開口部28Sが形成される(図4(C))。第1開口部28Fと第2開口部28Sがコア基板内で繋がる。貫通孔28が形成される。
【0031】
(4)絶縁基板20の表面及びスルーホール導体用貫通孔28の内面に無電解めっき膜31が形成される(図4(D))。無電解めっき膜31の厚みは約1μmである。
【0032】
(5)無電解めっき膜31上に所定パターンのめっきレジスト40が形成される(図5(A))。
【0033】
(6)めっきレジストから露出する無電解めっき膜上に電解めっき膜32が形成される(図5(B))。この時、コア基板の第1面F側の電流密度が、第2面S側の電流密度より高くなるように電圧が印加される。そのため、第1面側の電解めっき膜32の厚みが、第2面側の電解めっき膜32の厚みより厚くなる。絶縁基板の第1面上の無電解めっき膜の厚みと電解めっき膜の厚みの和L2αは23μm(22μm+1μm)であり、絶縁基板の第2面上の無電解めっき膜の厚みと電解めっき膜の厚みの和L3αは19μm(18μm+1μm)である。
【0034】
(7)めっきレジストが除去され、電解めっき膜間の無電解めっき膜31がエッチングで除去される。このため、電解めっき膜の厚みが約1μm薄くなる。その結果、第1導体層34Fの厚みL2は約22μmであり、第2導体層34Sの厚みL3は約18μmである(図5(C))。
【0035】
(8)コア基板の第1面上に最上の樹脂絶縁層50Fが形成される。コア基板の第2面に最下の樹脂絶縁層50Sが形成される(図5(D))。樹脂絶縁層の厚みは25μmから40μmである。
【0036】
(9)次に、CO2ガスレーザにて樹脂絶縁層50F,50Sにそれぞれビア導体用の開口51F,51Sが形成される(図6(A))。
【0037】
(10)樹脂絶縁層50F,50Sの表面とビア導体用の開口51F,51Bの内壁に厚さ1μmの無電解めっき膜52,52が形成される(図6(B))。
【0038】
(11)無電解めっき膜52上にめっきレジスト54が形成される(図6(C))。
【0039】
(12)めっきレジスト54から露出する無電解めっき膜52上に、電解めっき膜56が形成される(図6(D))。この時、コア基板の第1面F側の電流密度が、第2面S側の電流密度より高くなるように電圧が印加される。そのため、上側のビルドアップ層の電解めっき膜56の厚みが、下側のビルドアップ層の電解めっき膜56の厚みより厚くなる。上側のビルドアップ層の無電解めっき膜の厚みと電解めっき膜の厚みの和L1βは21μm(20μm+1μm)であり、下側のビルドアップ層の無電解めっき膜の厚みと電解めっき膜の厚みの和L4βは17μm(16μm+1μm)である。
【0040】
(13)めっきレジスト54が除去される。電解めっき膜間の無電解めっき膜がエッチングで除去されることで、ビア導体60F,60S、及び、最上と最下の導体層58F、58Sが形成される(図7(A))。この時、電解めっき膜の厚みが約1μm薄くなる。従って、最上の導体層58Fの厚みL1は20μmであり、最下の導体層58Sの厚みL4は16μmである。上側と下側のビルドアップ層が完成する。
【0041】
(14)上側のビルドアップ層上に、開口71Fを有する上側のソルダーレジスト層70Fが形成される。上側のソルダーレジスト層の厚みSRFは24μmである。下側のビルドアップ層上に、開口71Sを有する下側のソルダーレジスト層70Sが形成される(図7(B))。下側のソルダーレジスト層の厚みSRSは18μmである。
【0042】
(15)ソルダーレジスト層の開口71F、71S内にニッケルめっき層72が形成され、さらにニッケルめっき層72上に金めっき層74が形成される(図7(C))。ニッケル−金層以外にも、ニッケル−パラジウム−金層が形成されてもよい。
【0043】
(16)この後、US7475803B2に開示されている方法で開口71F、71S内にSn/Agなどの半田ボールが搭載される。その後、上側のビルドアップ層上にリフローで半田バンプ(C4バンプ)76Fが形成される。下側のビルドアップ層上にリフローで半田バンプ(BGAバンプ)76Sが形成される(図1)。
【0044】
(17)C4バンプ76Fを介してプリント配線板10にICチップ90が実装される(図2)。その後、ICチップが実装されている第1実施形態のプリント配線板はリフローでマザーボード96に搭載される(図3)。第1実施形態のプリント配線板では、導体層の厚みが上述のように調整されているので、半導体装置の反り量が小さくなる。そのため、マザーボードへの実装性が低下しない。半導体装置とプリント配線板間の接続信頼性が高くなる。
【0045】
[第2実施形態]
図8は第2実施形態に係るプリント配線板の断面を示す。
第2実施形態では、上側のビルドアップ層は、コア基板30の第1面F上に形成されている上側の樹脂絶縁層150Fと上側の樹脂絶縁層150F上の上側の導体層158Fと上側の樹脂絶縁層150Fを貫通し上側の導体層158Fと第1導体層34Fやスルーホール導体とを接続する上側のビア導体160Fとを有する。更に、上側のビルドアップ層は、上側の導体層と上側の樹脂絶縁層上に形成されている最上の樹脂絶縁層50Fと最上の樹脂絶縁層50F上の最上の導体層58Fと最上の樹脂絶縁層50Fを貫通し最上の導体層58Fと上側の導体層158Fとを接続する最上のビア導体60Fとを有する。
【0046】
下側のビルドアップ層は、コア基板30の第2面S上に形成されている下側の樹脂絶縁層150Sと下側の樹脂絶縁層150S上の下側の導体層158Sと下側の樹脂絶縁層150Sを貫通し下側の導体層158Sと第2導体層34Sやスルーホール導体とを接続する下側のビア導体160Sとを有する。更に、下側のビルドアップ層は、下側の樹脂絶縁層と下側の導体層158S上に形成されている最下の樹脂絶縁層50Sと最下の樹脂絶縁層50S上の最下の導体層58Sと最下の樹脂絶縁層50Sを貫通し最下の導体層58Sと下側の導体層158Sとを接続する最下のビア導体60Sとを有する。
【0047】
第2実施形態のプリント配線板では、第1導体層の厚みと上側のビルドアップ層に属する各導体層(最上の導体層と上側の導体層)の厚みの和(ΣU)が第2導体層の厚みと下側のビルドアップ層に属する各導体層(最下の導体層と下側の導体層)の厚みの和(ΣD)より大きい。つまり、最上の導体層58Fの厚みL1と上側の導体層158Fの厚みL1’と第1導体層34Fの厚みL2の和が、第2導体層34Sの厚みL3と下側の導体層158Sの厚みL4’と最下の導体層58Sの厚みL4の厚みの和(ΣD)より大きい。従って、第2実施形態のプリント配線板は第1実施形態のプリント配線板と同様な効果を有する。第2実施形態のプリント配線板を用いる半導体装置の2次実装での反り量が小さくなる。
【符号の説明】
【0048】
20 絶縁基板
28 貫通孔
30 コア基板
34F 第1導体層
34S 第2導体層
36 スルーホール導体
50F 最上の樹脂絶縁層
50S 最下の樹脂絶縁層
58F 最上の導体層
58S 最下の導体層
60F、60S ビア導体
図1
図2
図3
図4
図5
図6
図7
図8
図9
図10
図11